KR100982440B1 - System for managing data in single flash memory - Google Patents

System for managing data in single flash memory Download PDF

Info

Publication number
KR100982440B1
KR100982440B1 KR1020080055194A KR20080055194A KR100982440B1 KR 100982440 B1 KR100982440 B1 KR 100982440B1 KR 1020080055194 A KR1020080055194 A KR 1020080055194A KR 20080055194 A KR20080055194 A KR 20080055194A KR 100982440 B1 KR100982440 B1 KR 100982440B1
Authority
KR
South Korea
Prior art keywords
data
area
flash memory
flange
memory
Prior art date
Application number
KR1020080055194A
Other languages
Korean (ko)
Other versions
KR20090129096A (en
Inventor
강선구
김상욱
김준배
박용대
이명재
장문기
Original Assignee
(주)명정보기술
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)명정보기술 filed Critical (주)명정보기술
Priority to KR1020080055194A priority Critical patent/KR100982440B1/en
Publication of KR20090129096A publication Critical patent/KR20090129096A/en
Application granted granted Critical
Publication of KR100982440B1 publication Critical patent/KR100982440B1/en

Links

Images

Abstract

본 발명에 따른 단일 플래시 메모리의 데이터 관리시스템에 있어서, 플래시 메모리는, 4개의 플랜과, 각 플랜은 플래시 메모리의 논리적인 주소와 물리적인 주소에 대한 정보가 저장된 메모리정보영역과 예비영역으로 구성된 벤더영역과, 데이터를 저장하는 데이터영역을 형성하는 블록을 포함하여 구성되며, 각 플랜의 벤더영역에 의해 물리적인 주소에 따른 논리적인 주소는 각각의 플랜에 대하여 독립적으로 관리되는 것을 특징으로 한다. In a single flash memory of the data management system of the present invention, the flash memory, the four flange and each flange has vendor consisting of memory information area and the spare area information is stored on the logical address and the physical address of the flash memory and comprising: a block that forms an area and a data area for storing data, by a vendor area of ​​each flange logical address according to the physical address, is characterized in that the independently managed for each plan.
또한, 플래시 메모리의 데이터 영역 또는 메모리정보영역에 배드 블록(bad block)이 발생하면, 배드 블록에 위치한 데이터가 예비영역으로 이동하고, 이동한 데이터의 관련정보는 메모리정보영역에 변경되어 기록되는 것을 특징으로 한다. Further, in that when the bad block (bad block) in the data area or the memory information area of ​​the flash memory occurs, data in the bad block is moved to the spare area, and information of the movement data is recorded is changed to the memory information area It characterized.

Description

단일 플래시 메모리의 데이터 관리시스템{System for managing data in single flash memory} A single flash memory, the data management system {System for managing data in single flash memory}

본 발명은 플래시 메모리의 데이터 저장을 위한 파일 시스템에 관한 것으로, 상세하게는, 4개의 플랜으로 구성되어 있는 단일 플래시 메모리에 데이터를 저장함에 있어 배드 블록(bad block)에 대한 확인을 통하여 보다 안전하고 효율적으로 데이터 영역에 데이터를 저장하는 플래시 메모리의 데이터 저장을 위한 파일 시스템에 관한 것이다. The present invention relates to a file system for storing data in a flash memory, specifically, the single flash memory that consists of four flange's data to the stores and more secure through the check for bad block (bad block) It relates to a file system for efficient data storage in flash memory to store the data in the data region.

일반적으로 플래시 메모리는 램과 달리 전기적으로 데이터에 대한 기록 및 삭제가 가능한 비휘발성 기억소자이다. In general, flash memory is a nonvolatile memory element is electrically recorded on the data and disposable Unlike RAM. 데이터의 저장을 위해 마그네틱 디스크를 사용하는 저장장치에 비해 플래시 메모리를 저장장치로 사용하는 경우, 상대적으로 전력소모가 적고, 크기가 작아서 마그네틱 디스크의 대안으로 연구 및 개발이 활발하게 진행되고 있다. When using the flash memory as a storage device in comparison to a storage device that uses a magnetic disk for the storage of data, a relatively low power consumption, has been actively carried out the size of the research and development as an alternative to the small magnetic disk. 특히, 플래시 메모리는 디지털 카메라, 모바일 폰, PDA(Personal Digital Assistant)와 같은 저전력, 소형의 모바일 컴퓨팅 기기를 위한 저장장치로서 각광받고 있다. In particular, flash memory has been in the spotlight as a storage device for digital cameras, mobile phones, low power, small mobile computing devices, such as (Personal Digital Assistant) PDA.

그러나, 플래시 메모리는 데이터가 이미 기록되어 있는 상태에서는 다시 새 로운 데이터를 쓰기 위해서 플래시 메모리의 셀 상태를 초기 상태로 한 후, 기록해야만 한다. However, the flash memory must be recorded, and then the state of the flash memory cell to write the new data back to the state where data has already been recorded to its initial state. 또한, 쓰기 단위(Write)와 지우기 단위(Erase)가 서로 상이하기 때문에 데이터에 대한 매니지먼트가 반드시 필요하다. In addition, the management of the data is necessary since the writing unit (Write) and erasing unit (Erase) to differ from each other.

기록 단위보다 지우기 단위가 크기 때문에 기록할 때 보다 매우 긴 시간이 소요되고 지우기 단위에서 부득이하게 지울 필요가 없는 영역까지 삭제가 되는 경우가 발생한다. It takes a very long time than when recording because the recording unit and wipe the unit size than it is when the deletion occurs up to regions that do not need inevitably clear from the clearing unit.

더욱이, 삭제는 기록보다 훨씬 큰 블록 단위로 수행되기 때문에, 기록이 요청되지 않은 부분까지 함께 삭제되는 결과를 초래할 수 있다. Further, the deletion may lead to a since performing a much larger block than the recording unit, the reading is deleted to a portion that is not requested. 부득이하게 삭제된 부분은 재기록을 통해 복원되어야 하므로 최악의 경우 한 번의 데이터 기록 요청이 한 번의 삭제와 삭제된 단위만큼의 기록을 필요로 하게 된다. Would necessarily be deleted because it is part be restored by re-recording is required for a single data recording request is a single deletion and recording of the erase unit as long as the worst case.

이와 같이 삭제와 기록의 실행 단위의 불일치로 인해 기록 수행성능은 읽기의 수행성능에 비해 현저히 떨어지며, 심지어 기계동작으로 인한 필연적인 지연을 수반하게 되는 마그네틱 디스크 기반의 저장장치의 수행성능보다 낮다. Thus, performing due to mismatch of the execution units of the recording and delete record performance falls significantly compared to the performance of read, even lower than the performance of magnetic disk storage devices inevitably be accompanied by a delay-based due to mechanical action. 이와 같은 플래시 메모리의 특성으로 인해 플래시 메모리를 매니지먼트함에 있어서는 통상 재사상(re-mapping) 기법이 사용된다. This conventional remapping (re-mapping) techniques are used as the In this way, due to the nature of flash memory, such as a flash memory management.

재사상 기법은 수정될 데이터를 비어 있는 주소에 기록하고 주소 변환 테이블(mapping table)의 매핑정보를 갱신하는 것을 말한다. Remapping technique is recorded in the empty address data to be modified, and means for updating the map information of the address translation table (mapping table). 즉, 요청된 논리주소가 가리키는 물리주소를 수정된 데이터가 기록된 물리주소로 변경하는 것이다. That is, the change in the requested logical address is modified to a physical address indicating the physical address data is recorded. 따라서, 응용 프로그램이나 응용 시스템은 동일한 논리주소를 사용하여 데이터에 접근할 수 있게 된다. Thus, the application or system is able to access the data with the same logical address.

도 3은 종래의 플래시 메모리를 관리하는 방법을 설명하기 위한 것으로, 4개의 플랜(31a∼31d)으로 구성된 1G Byte 메모리 경우(예를 들면, (주)삼성전자의 모델명 : K9K8G08U0A), 플래시 메모리의 내부구조를 살펴보면, 64개의 페이지(페이지0∼페이지63)로 구성된 블럭의 수는, 도 3의 화살표F'에 나타낸 모양으로 증가한다. 3 is for explaining the case that a method for managing a conventional flash memory, 1G Byte memory consisting of four flange (31a~31d) (e.g., Ltd Model SEC: K9K8G08U0A), a flash memory Referring to internal structures, the number of blocks consisting of a 64 page (page 0 to page 63), the increase in the form indicated by arrow F 'of Fig.

이러한 플래시 메모리에서, 기록 또는 읽기 요청된 논리주소는 주소 변환 테이블을 참조하여 물리주소로 변환한 다음 플래시 메모리의 해당 주소에 접근하여 해당 데이터를 기록하거나 읽어 들인다. In this flash memory, refer to the recording or read the requested logical address is an address translation table to deulinda converted into a physical address, and then writes the data to read or access the address of the flash memory.

이때 주소 변환 테이블이 존재하는 위치와 이를 참조하는 방식에 따라 다양한 관리 방법이 존재한다. At this time, a variety of management method according to the present location and the way of reference to which the address conversion table exists. 주소 변환 테이블이 플래시 메모리의 일정 부분에 위치하면 갑작스럽게 전원이 오프되더라도 데이터가 보존되므로 전원 오프시, 주소 변환 테이블을 복구하기 위한 방안을 강구할 필요가 없는 장점이 있지만, 주소 변환 테이블의 수정이 용이하지 않다. Although the address conversion table advantage does not need to take measures to recover because data is preserved even when the power is turned off abruptly when located on a portion of the flash memory power when turned off, the address conversion table, a modification of the address conversion table it is not easy. 즉, 전술한 바와 같은 플래시 메모리의 기록 특성으로 인해 소정의 애플리케이션에 의한 작업을 수행하는 중 데이터가 삭제되거나 수정되거나 새로 기록되는 경우 이에 따라 주소 변환 테이블을 갱신하기 위해서는 많은 오버헤드 연산이 수행되어야 한다. That is, should be a lot of overhead operations are performed in order to update the case that due to the recording characteristic of the flash memory, data is erased while performing the task by a given application or modified, or a new recording, as described above The address translation along the table .

주소 변환 테이블이 메인 메모리(통상 DRAM)에 위치하는 경우 접근 시간이 짧고 갱신이 용이한 반면 갑작스럽게 전원이 오프되는 경우 데이터가 삭제되므로 주소 변환 테이블을 복구하기 위해서는 복잡하고 많은 시간이 소요되는 오버헤드 연산을 수행한다. Address translation table of main memory (typically DRAM) overhead access time of this order to recover the address conversion table, data is deleted if the short is updated with easy, while a sudden power-off time complex and takes If located in to operate.

이처럼, 재사상 기법을 채용하게 되면 데이터뿐 아니라 주소 변환 정보를 저장하고 관리하기 위한 저장 공간과 시간이 필요하게 된다. As such, the storage space and time to when to employ the re-mapping scheme as well as the data storing the address translation information and management is required.

따라서, 논리적인 주소를 종래의 기술에 따라 사용하는 경우, 메모리 내부에서 고속 카피기능을 사용할 수 없고, 고속 카피기능을 사용하더라도 메모리에 대한 논리적인 주소 관리체계가 매우 복잡해진다. Therefore, it is a logical address, if used in accordance with conventional techniques, a logical address management system is very complicated for the memory does not have the high-speed copying function, even with the high-speed copying function from the internal memory.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 플래시 메모리 내부에서의 논리적인 주소 관리체계를 단순화시키고, 각각의 플랜의 메모리 내부의 특정영역을 세분화하여 관리함으로써, 관리체계를 단순화하여 효율적인 플래시 메모리에 대한 관리방법의 제공을 목적으로 한다. Accordingly, the present invention simplifies the logical address managed by the system simplifies and, broken down by managing each flange particular area of ​​the internal memory, the control system in the interior as one made in view the above problems, a flash memory and it aims to provide a management method for efficient flash memory.

본 발명에 따른 단일 플래시 메모리의 데이터 관리시스템에 있어서, 플래시 메모리는, 4개의 플랜과, 각 플랜은 플래시 메모리의 논리적인 주소와 물리적인 주소에 대한 정보가 저장된 메모리정보영역과 예비영역으로 구성된 벤더영역과, 데이터의 연산을 수행하는 데이터영역을 형성하는 블록을 포함하여 구성되며, 각 플랜의 벤더영역에 의해 물리적인 주소에 따른 논리적인 주소는 각각의 플랜에 대하여 독립적으로 관리되는 것을 특징으로 한다. In a single flash memory of the data management system of the present invention, the flash memory, the four flange and each flange has vendor consisting of memory information area and the spare area information is stored on the logical address and the physical address of the flash memory region, and comprises a block for forming a data area to perform an operation of data, by a vendor area of ​​each flange logical address according to the physical address, is characterized in that the independent management for each of the flange .

또한, 플래시 메모리의 데이터 영역 또는 메모리정보영역에 배드 블록(bad block)이 발생하면, 배드 블록에 위치한 데이터가 예비영역으로 이동하고, 이동한 데이터의 관련정보는 메모리정보영역에 변경되어 기록되는 것을 특징으로 한다. Further, in that when the bad block (bad block) in the data area or the memory information area of ​​the flash memory occurs, data in the bad block is moved to the spare area, and information of the movement data is recorded is changed to the memory information area It characterized.

본 발명에 따르면, 플래시 메모리 내부구조에 있어서, 플래시 메모리를 구성하는 각각의 플랜을 통합하여 관리하는 것이 아니라 각 플랜의 내부에 벤더영역(관리영역)을 형성함으로써, 각각의 플랜을 독립적으로 관리한다. According to the present invention, there is provided a flash memory structure, not to aggregate and manage each of the flange constituting the flash memory by forming a vendor area (management area) to the inside of each flange, and manages each of the flange independently .

따라서, 데이터뿐만 아니라 논리적인 주소 및 물리적인 주소의 변환 정보를 효율적으로 저장하고 관리함으로써 전체 시스템의 성능을 향상시키는 효과가 있다. Thus, by data, as well as efficient storage of the logical address and physical address conversion information and manage the effect of improving the performance of the overall system.

이하, 도면을 참조하여 본 발명의 일 실시예에 따른 단일 플래시 메모리의 데이터 관리시스템을 상세히 설명하기로 한다. With reference to the drawings, a data management system on a single flash memory according to an embodiment of the present invention will be described in detail.

도 1은 본 발명의 실시예에 따른 플래시 메모리의 내부구조를 나타내는 개략도이다. 1 is a schematic view showing an internal structure of flash memory according to an embodiment of the invention. 도 1에 나타낸 바와 같이, 플래시 메모리, 예를 들면, 8G 바이트의 플래시 메모리는 4개의 플랜(11a ∼ 11b)로 구성되고, 각 플랜(11a ∼ 11b)은 2048개의 블록으로 구성된다. 1, the flash memory, e.g., flash memory of 8G-byte is composed of four flange (11a ~ 11b), each flange (11a ~ 11b) is composed of 2048 blocks.

각 블록의 물리적인 주소, 즉, 블록(블록0 내지 블록4095)의 증가는 플랜0(11a) 및 플랜1(b)에 대하여 교대로 증가되고, 블록(블록4096 내지 블록8191)의 증가는 플랜2(11c) 및 플랜3(11d)에 대하여 교대로 증가된다. The physical address of each block, that is, an increase in the block (block 0 to block 4095) is increased to shift with respect to the plan 0 (11a) and the flange 1 (b), the increase in the block (block 4096 to block 8191), the plan shift is increased with respect to the 2 (11c) and the flange 3 (11d).

이 경우, 본 발명에서, 물리적인 주소의 증가에 대응하는 논리적인 주소는, 도 1의 화살표F에 나타낸 바와 같이, 교대로 증가하는 것이 아니라 각각의 플랜0 및 3(11a 내지 11d)에 대하여 수직으로 증가한다. In this case, perpendicular to the invention, the logical address is, in turn increased by the plan 0 and 3 (11a to 11d), rather than a, as shown in the arrow F of Figure 1 corresponding to the increase of the physical address It increases. 따라서, 논리적인 주소에 대한 물리적인 주소는 각각의 플랜0 및 3(11a 내지 11d)에 대하여 관리를 행한다. Thus, the physical address for the logical address, performs the management with respect to each of the flange and the 0 3 (11a to 11d).

이러한, 각 플랜0 및 3(11a 내지 11d)에 대한 관리는 도 2를 통하여 설명한다. Such, administration of each flange 3 and 0 (11a to 11d) will be described through Fig.

도 2에 나타낸 플랜(11a)을 살펴보면, 관리영역으로서 메모리정보영역(21)과 예비영역(22)을 포함하는 벤더영역(23)과, 데이터영역(24)을 포함한다. Referring to FIG flange (11a) in FIG. 2, as the management area includes a vendor area 23, a data region 24 including a memory information area 21 and spare area 22.

메모리정보영역(21)에는 사용자가 소정의 프로그램을 통하여 플래시 메모리에서 소정의 데이터 연산을 수행할 경우 사용되는 논리적인 주소와 실제 플래시 메모리에 소정의 데이터 연산을 수행할 경우 사용되는 물리적인 주소에 해당하는 데이터가 저장된다. Applicable to a physical address used when a user performs a predetermined data operation on the logical address and the flash memory that is used when performing the predetermined data operation in the flash memory through a predetermined program memory information area 21 data is to be stored. 이 메모리정보영역(21)은, 바람직하게는 8블록이 할당되고, 예비영역(22)은 56블록이 할당된다. The information memory area 21, preferably is assigned a block 8, a spare area 22 is assigned the 56 blocks.

데이터영역(24)은 실제 데이터의 연산, 예를 들면, 데이터의 저장 및 독출을 수행하는 영역으로 1,984블록이 할당된다. The data area 24 of the physical data operation, for example, the 1984 blocks are allocated to a region for performing the storage and readout of data.

따라서, 배드 블록이 발생하면, 예를 들면, 메모리정보영역(21) 또는 데이터영역(24)의 소정의 블록에 배드 블록이 발생하면, 플래시 메모리가 사용되는 시스템에서 각 시스템에 대한 배드 블록 정보를 파악함으로써, 발생된 배드 블록에 대한 물리적인 주소를 예비영역(23)의 소정의 블록으로 이동시키고, 이동된 물리적인 주소에 대한 논리적인 주소의 정보를 메모리정보영역(21)에 변경하여 저장한다. Accordingly, when the bad block generated, for example, when a bad block occurs in a predetermined block in the memory information area 21 or data area 24, the bad block information for each system on the machine on which the flash memory is used and stores by identifying, and moving the physical address on the generated bad block in a predetermined block of the spare area 23, and change the logical address information for which the mobile physical address in the memory information area 21 .

그러므로, 플래시 메모리의 운영중에 있어서, 메모리정보영역(21)이나 데이터영역(24)의 소정의 블록에 배드 블록이 발생하여도, 관련된 데이터를 예비영역(23)으로 이동시킴으로써, 발생된 배드 블록의 관리를 행한다. Therefore, in the operation of the flash memory, the memory information area 21, data area 24 given to the bad block generated in the block diagram of FIG., By moving the associated data in a spare area 23, the generated bad block of It performs the control.

상기와 같은 플랜의 구조는 나머지 3개의 플랜1 및 3(11b 내지 11d)에 동일하게 적용된다. Structure of the flange as described above is equally applicable to the other three plans 1 and 3 (11b to 11d).

따라서, 본 발명의 플래시 메모리에 대한 데이터의 관리는, 각각의 플랜0 및 3(11a 내지 11d)에 대한 배드 블록을 독립적으로 관리함으로써, 종래의 각 플랜을 통합적으로 관리함으로써 발생되는 주소 체계의 복잡함을 보다 효율적으로 체계화 하여 단순화할 수 있다. Therefore, the management of data for the flash memory according to the present invention, by managing the bad block for each plan 0 and 3 (11a to 11d) independently, the complexity of the addressing system is generated by managing the conventional Each plan of the integrated a can be further simplified by effectively organized into.

도 1은 본 발명의 실시예에 따른 플래시 메모리의 내부구조를 나타내는 개략도이다. 1 is a schematic view showing an internal structure of flash memory according to an embodiment of the invention.

도 2는 도 1의 A부분의 플랜을 나타내는 개략도이다. Figure 2 is a schematic view showing the plan of the part A of Figure 1;

도 3은 종래의 플래시 메모리 구조를 나타내는 개략도이다. Figure 3 is a schematic diagram showing a conventional flash memory architecture.

Claims (2)

  1. 단일 플래시 메모리의 데이터 관리시스템에 있어서, A data management system for a single flash memory,
    상기 단일 플래시 메모리는 4개의 플랜을 포함하여 구성되며, The single flash memory is configured to include four flange,
    상기 각 플랜은, 벤더영역과 데이터 영역으로 이루어지고, Wherein each flange is made of a vendor area, and data area,
    상기 벤더영역은, 상기 플래시 메모리의 논리적인 주소와 물리적인 주소에 대한 정보가 저장된 메모리정보영역과, 배드 블록(bad block) 처리를 위한 예비영역으로 구성되며, The vendor area, is composed of the memory region information is information stored on the logical address and the physical address of the flash memory, a spare area for bad block (bad block) processed,
    상기 데이터 영역은, 데이터를 저장하는 영역이고, And the data area, an area for storing data,
    상기 단일 플래시 메모리에 존재하는 상기 4개의 플랜마다 설정된 상기 벤더영역을 이용하여 각각의 상기 플랜을 독립적으로 관리하는 것을 특징으로 하는 단일 플래시 메모리의 데이터 관리시스템. The single flash memory is for a single flash memory of the data management system, characterized in that for managing each of the flange using the vendor for each of the four regions is set to the flange independently.
  2. 제 1항에 있어서, According to claim 1,
    상기 데이터 영역 또는 상기 메모리정보영역에 배드 블록이 발생하면, 상기 배드 블록에 위치한 데이터가 상기 예비영역으로 이동하고, 상기 이동한 데이터의 관련정보는 상기 메모리정보영역에 변경되어 기록되는 것을 특징으로 하는 단일 플래시 메모리의 데이터 관리시스템. When a bad block occurs in the data region and the memory information area, located in the bad block data is to go to the spare area, the information of the movement data is characterized in that the record is changed to the memory information area data management system of a single flash memory.
KR1020080055194A 2008-06-12 2008-06-12 System for managing data in single flash memory KR100982440B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080055194A KR100982440B1 (en) 2008-06-12 2008-06-12 System for managing data in single flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080055194A KR100982440B1 (en) 2008-06-12 2008-06-12 System for managing data in single flash memory

Publications (2)

Publication Number Publication Date
KR20090129096A KR20090129096A (en) 2009-12-16
KR100982440B1 true KR100982440B1 (en) 2010-09-15

Family

ID=41689227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055194A KR100982440B1 (en) 2008-06-12 2008-06-12 System for managing data in single flash memory

Country Status (1)

Country Link
KR (1) KR100982440B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418700B2 (en) 2012-06-29 2016-08-16 Intel Corporation Bad block management mechanism

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6353659A (en) 1986-08-22 1988-03-07 Japan Radio Co Ltd Image memory device
WO2002058074A2 (en) 2001-01-19 2002-07-25 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US20050144361A1 (en) 2003-12-30 2005-06-30 Gonzalez Carlos J. Adaptive mode switching of flash memory address mapping based on host usage characteristics
KR20060134011A (en) * 2003-12-30 2006-12-27 쌘디스크 코포레이션 Non-volatile memory and method with memory planes alignment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6353659A (en) 1986-08-22 1988-03-07 Japan Radio Co Ltd Image memory device
WO2002058074A2 (en) 2001-01-19 2002-07-25 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US20050144361A1 (en) 2003-12-30 2005-06-30 Gonzalez Carlos J. Adaptive mode switching of flash memory address mapping based on host usage characteristics
KR20060134011A (en) * 2003-12-30 2006-12-27 쌘디스크 코포레이션 Non-volatile memory and method with memory planes alignment

Also Published As

Publication number Publication date
KR20090129096A (en) 2009-12-16

Similar Documents

Publication Publication Date Title
Chung et al. A survey of flash translation layer
US8051257B2 (en) Non-volatile memory and method with control data management
US8316209B2 (en) Robust index storage for non-volatile memory
JP5580311B2 (en) Multi-performance mode memory system
US9317424B2 (en) Storage device and information processing system
US8219776B2 (en) Logical-to-physical address translation for solid state disks
US7890550B2 (en) Flash memory system and garbage collection method thereof
US7191306B2 (en) Flash memory, and flash memory access method and apparatus
KR101304254B1 (en) Scheduling of housekeeping operations in flash memory systems
CN101164037B (en) Direct data file storage in flash memories
JP4931810B2 (en) fat analysis for the management of optimized sequential cluster
US8037232B2 (en) Data protection method for power failure and controller using the same
KR101584048B1 (en) Spare block management in non-volatile memories
US9176864B2 (en) Non-volatile memory and method having block management with hot/cold data sorting
Chung et al. System software for flash memory: a survey
CN101147133B (en) Method for reprogramming non-volatile memory system and memories
JP5413691B2 (en) Built-in mapping information for the memory device
US8458436B2 (en) Device and memory system for memory management using access frequency information
JP4897524B2 (en) Storage system and write performance degradation prevention method for a storage system
US20060179263A1 (en) Flash memory device and associated data merge method
JP5130646B2 (en) Storage device
JP5438137B2 (en) Data run programming
CN100547565C (en) Non-volatile memory and method with multi-stream update tracking
US8117382B2 (en) Data writing method for non-volatile memory and controller using the same
JP4633802B2 (en) Nonvolatile memory device and method of reading data and management table creation method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150622

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 9