KR20090126624A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20090126624A
KR20090126624A KR1020080052791A KR20080052791A KR20090126624A KR 20090126624 A KR20090126624 A KR 20090126624A KR 1020080052791 A KR1020080052791 A KR 1020080052791A KR 20080052791 A KR20080052791 A KR 20080052791A KR 20090126624 A KR20090126624 A KR 20090126624A
Authority
KR
South Korea
Prior art keywords
package body
light emitting
external terminal
emitting device
block
Prior art date
Application number
KR1020080052791A
Other languages
English (en)
Inventor
이재희
이정상
조재우
신옥희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080052791A priority Critical patent/KR20090126624A/ko
Publication of KR20090126624A publication Critical patent/KR20090126624A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 서로 반대에 위치한 제1 및 제2 주면과 그 사이에 위치한 복수의 측면으로 이루어진 구조를 가지며, 경화성 수지로 이루어진 패키지 본체와, 서로 반대에 위치한 제1 및 제2 면과 그 사이에 측면으로 이루어진 구조를 가지며, 상기 제1 면이 상기 패키지 본체의 제1 주면과 공면을 이루도록 상기 패키지 본체 내부의 양단에 각각 배치되고, 각각 상기 패키지 본체의 내부에 위치한 본딩영역과 그와 연결되어 외부로 노출된 단자영역을 갖는 접속부를 구비한 제1 및 제2 외부단자용 블럭과, 제1 및 제2 전극이 형성된 전극형성면과 반대에 위치한 면이 상기 패키지 본체의 제1 주면과 공면을 이루도록 상기 패키지 본체 내부에서 상기 제1 및 제2 외부단자용 블럭 사이에 배치되며, 상기 제1 및 제2 전극이 각각 상기 외부 단자용 블럭의 본딩영역에 연결된 발광다이오드 칩과, 상기 패키지 본체의 구조가 유지되도록 상기 패키지 본체의 제2 주면에 제공되는 보강구조층을 포함하는 발광장치를 제공한다.
발광장치(light emitting device), 형광체(phosphor), 수지(resin),

Description

발광 장치{LIGHT EMITTING DEVICE}
본 발명은 발광장치에 관한 것으로서, 특히 반도체 발광다이오드 칩을 구비한 발광장치에 관한 것이다.
일반적으로, 발광다이오드 칩을 구비한 발광장치는 리드프레임에 백색 수지를 사출 성형한 케이스를 갖는 패키지 구조가 널리 사용되고 있다. 이러한 발광장치는 케이스의 홈부에 리드프레임과 연결되도록 LED 칩을 실장한 후에, 그 홈부를 수지로 충전시킨다. 특히, 백색 발광장치를 제조하기 위해서, 홈부에 충전된 수지에 형광체 분말을 함유시키는 방법이 사용될 수 있다.
하지만, 종래의 발광장치 구조는 소형화와 수율측면에서 몇가지 단점을 갖고 있다.
예를 들어, 휴대전화의 디스플레이부의 백라이트용 광원으로서 주로 사용되는 표면실장이 가능한 측면 방출(side view)형 발광장치의 경우에, 휴대전화의 박형화에 따라서 측면방출형 발광장치의 박형화도 크게 요구되고 있다. 그러나, 종래의 발광장치구조에서는 LED 칩의 실장을 위해 홈부가 마련되어야 하므로, 이를 구 비한 케이스를 충분히 소형화하여 제조하는데 어려움이 있다.
또한, 리드프레임과 함께 케이스를 사출 성형한 후에, LED 칩을 실장하고 홈부에 수지포장부를 제공하는 복잡한 공정이 진행되므로, 수율이 저하되고 공정비용이 증가되는 문제가 있다.
특히, 백색 발광장치에서는, 홈부에 형광체 분말이 함유된 액상 수지를 디스페이싱하는 과정에서 디스펜서에 의한 형광체 충진량의 산포로 인해 색도 산포가 불균일해지는 문제가 발생할 수 있다.
또한, 발광장치는 패키지 구조로서 외부 충격에 의해 소정의 내구성을 갖도록 제조되어야 할 필요가 있다. 특히, LED의 경우에 발열작용에 의해 주위의 영역이 열팽창되어 다른 물질의 구조물과 계면에서 손상이 발생될 우려가 있을 수 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 그 목적은 종래의 패키지와 달리 수지부와 케이스를 별도로 구성하고 간소화된 구조를 통해서 충분히 소형화시키면서도 열적, 기계적 내구성을 갖는 발광장치를 제공하는데 있다.
상기 기술적 과제를 실현하기 위해서, 본 발명은,
서로 반대에 위치한 제1 및 제2 주면과 그 사이에 위치한 복수의 측면으로 이루어진 구조를 가지며, 경화성 수지로 이루어진 패키지 본체와, 서로 반대에 위치한 제1 및 제2 면과 그 사이에 측면으로 이루어진 구조를 가지며, 상기 제1 면이 상기 패키지 본체의 제1 주면과 공면을 이루도록 상기 패키지 본체 내부의 양단에 각각 배치되고, 각각 상기 패키지 본체의 내부에 위치한 본딩영역과 그와 연결되어 외부로 노출된 단자영역을 갖는 접속부를 구비한 제1 및 제2 외부단자용 블럭과, 제1 및 제2 전극이 형성된 전극형성면과 반대에 위치한 면이 상기 패키지 본체의 제1 주면과 공면을 이루도록 상기 패키지 본체 내부에서 상기 제1 및 제2 외부단자용 블럭 사이에 배치되며, 상기 제1 및 제2 전극이 각각 상기 외부 단자용 블럭의 본딩영역에 연결된 발광다이오드 칩과, 상기 패키지 본체의 구조가 유지되도록 상기 패키지 본체의 제2 주면에 제공되는 보강구조층을 포함하는 발광장치를 제공한 다.
바람직하게, 상기 보강구조층은 상기 패키지 본체의 경화성 수지보다 낮은 열팽창계수를 갖는 물질로 형성한다. 예를 들어, 상기 보강구조층은 세라믹판일 수 있다.
또한, 상기 보강구조층은 패키지 본체의 제2 주면에 침착되어 형성되는 글래스 파이버일 수 있다.
일 실시형태에서 상기 패키지 본체의 제1 주면 중 적어도 상기 발광다이오드 칩이 위치한 영역에 형성된 형광체층을 더 포함할 수 있다.
다른 실시형태에서는, 상기 발광다이오드 칩은, 측면과 상기 전극 형성면과 반대에 위치한 면에 형성된 투명 수지층을 포함할 수 있다. 이 경우에, 상기 투명 수지층은 형광체 분말을 함유하는 것이 바람직하다.
특정 실시형태에서, 상기 패키지 본체를 구성하는 경화성 수지는 전기적 절연성을 갖는 고반사성 분말이 함유된 것이 바람직하다. 이러한 고반사성 분말은 TiO2 분말일 수 있다.
상기 제1 및 제2 외부단자용 블럭은 상기 접속부를 갖는 절연성 블럭체로 이루어질 수 있다. 바람직하게, 상기 접속부는, 상기 제1 및 제2 외부단자용 블럭의 제2 면에 형성된 전극층과, 상기 제2 면에서부터 상기 제1 면까지 연장되는 도전성 비아홀을 포함할 수 있다.
이 경우에, 상기 제1 및 제2 외부단자용 블럭의 도전성 비아홀은 상기 패키지 본체의 측면에 노출되어 상기 단자영역으로 제공될 수 있다.
상기 절연성 블럭체는 세라믹 블럭체 또는 PCB 재질의 블럭일 수 있다. 상기 세라믹 블럭체인 경우에는, 수지와 접착력을 높이기 위해서 다공성 세라믹 구조물일 수 있다.
본 발명에 따르면, 케이스 구조의 사출성형과 별도로 수지포장부 형성공정이 요구되지 않으면서 단일 패키지공정을 통해 제조될 수 있는 콤팩트한 구조의 새로운 발광장치가 제공된다. 또한, 광방출면의 반대면에 보강재를 채용함으로써 주되게 수지만으로 구성된 패키지의 내구성을 확보할 수 있으며, 열팽창계수의 차이로 인해 수지부와 외부 단자용 블럭 사이의 계면에서 발생가능한 균열을 효과적으로 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명한 다.
도1a 및 도1b는 본 발명의 일 실시형태에 따른 발광장치를 나타내는 측면도 및 평면도이다. 도1a는 도1a에 도시된 발광 장치를 A방향으로 본 측면도이며, 도1b는 도1a에 도시된 발광 장치를 B방향으로 본 평면도이다.
도1a 및 도1b를 참조하면, 상기 발광장치(10)는, 경화성 수지로 이루어진 패키지 본체(18)를 포함한다. 상기 패키지 본체(18)는 서로 반대에 위치한 제1 및 제2 주면(18a,18b)과, 그 사이에 위치한 측면(18c)으로 이루어진 구조를 갖는다. 본 실시형태와 같이 도6에서 설명된 슬라이싱공정을 통해 얻어질 수 있는 4개의 측면(18c)을 갖는 직육면체 구조일 수 있다.
상기 패키지 본체(18)의 양단에는 제1 및 제2 외부단자용 블럭(15)이 위치한다. 상기 제1 및 제2 외부단자용 블럭(15)은 서로 반대에 위치한 제1 및 제2 면과 그 사이에 위치한 측면을 갖는 구조이다.
상기 제1 및 제2 외부 단자용 블럭(15)은 그 제1 면이 상기 패키지 본체(18)의 제1 주면(18a)와 공면(coplanar)를 이루도록 상기 패키지 본체(18) 내부의 양단에서 배열된다. 상기 외부 단자용 블럭은 상기 패키지 본체(18)의 내부에서 연장되어 패키지 본체(18) 외부로 노출된 접속부를 갖는다.
상기 발광다이오드 칩(12)은 상기 패키지 본체(18) 내부에서 상기 제1 및 제2 외부 단자용 블럭(15) 사이에 위치한다. 상기 발광다이오드 칩(12)은 전극(12a,12b)이 형성된 면과 반대에 위치한 면이 상기 패키지 본체(18)의 제1 주면(18a)과 공면을 이루도록 배치된다.
본 실시형태와 같이, 상기 제1 및 제2 외부 단자용 블럭(15)은 절연성 블럭체(15a)와 그 제1 및 제2 면을 관통하는 형태의 접속부(15b)를 포함할 수 있다. 절연성 블럭체(15)는 세라믹 기판일 수 있다. 세라믹 기판인 경우에 다공성 구조로 제조하여 수지와 결합력을 높일 수 있다. 이와 달리, 절연성 블럭체는 PCB의 수지재질로 구성될 수 있다. 이 경우에, 외부단자용 블럭은 PCB 기판을 이용하여 용이하게 제조될 수 있다.
상기 발광다이오드 칩(12)은 와이어(16a,16b)를 통해 제1 및 제2 외부단자용 블럭(15)의 제2 면에 노출된 접속부(15b)에 각각 전기적으로 연결될 수 있다. 필요에 따라, 상기 제1 및 제2 외부 단자용 블럭(15)은 보다 넓은 본딩영역을 제공하도록 각 블럭(15)의 제2 면 상에 형성된 전극층(미도시)을 포함할 수 있다.
또한, 와이어(16a,16b)는 상기 패키지 본체(18) 내부에 위치하여 보호될 수 있다. 상기 발광다이오드 칩(12) 중 전극형성면의 반대면은 제1 주면(18a)에 노출된다. 상기 패키지 본체(18)의 제1 주면(18a)은 광방출면으로 제공된다.
상기 패키지 본체(18)의 제1 주면(18a)에는 적어도 발광다이오드 칩(12)이 위치한 영역이 포함되도록 형광체막(19)이 제공된다. 상기 형광체막(19)은 상기 발광다이오드 칩(12)의 파장광을 변환하여 백색광으로 제공하기 위한 형광체 물질을 포함하는 수지층으로 이루어질 수 있다.
상기 패키지 본체(18)를 구성하는 경화성 수지는 상기 발광다이오드 칩(12)으로부터 생성된 광이 상기 패키지 본체(18) 내부로 진입되는 것을 방지하고, 상기 형광체막(19)의 방향으로 용이하게 추출될 수 있도록 낮은 굴절율의 수지를 사용하는 것이 바람직하다.
예를 들어, 상기 경화성 수지로는 약 1.5 이하의 굴절율을 갖는 투명 수지를 사용할 수 있다. 상기 패키지 본체(18)를 구성하는 경화성 수지는 원하는 광방출방향으로 추출효율이 향상되도록 전기적 절연성을 갖는 고반사성 분말이 함유된 것일 수 있다. 바람직한 고반사성 분말로는 TiO2 분말이 사용될 수 있다.
본 실시형태에 따른 발광장치(10)는 상기 패키지 본체(18)의 구조가 유지될 수 있도록 상기 패키지 본체(18)의 제2 주면(18b)에 제공되는 보강구조층(13)을 포함한다.
본 실시형태에 따른 발광 장치에서, 외부 단자용 블럭(15)과 발광다이오드 칩(12)은 상기 패키지 본체(18)를 구성하는 경화성 수지로 결합될 수 있다. 하지 만, 세라믹 기판과 같은 외부단자용 블럭(15)은 경화성 수지와 계면에서 균열이 발생되기 쉽다. 설령 외부단자용 블럭(15)은 다공성 재질로 구성하여 초기에 접착력이 높인다고 해도 열팽창계수가 다르므로, 사용과정에서 열팽창계수의 차이로 인한 응력에 의해 균열이 발생되기 쉽다. 예를 들어, 수지의 열챙창계수와 세라믹의 계수는 한 자리수로 큰 차이가 가지므로, 심지어 패키지 본체 자체가 휘는 작용이 발생되어 외부단자용 블럭과 패키지 본체가 박리되기 쉬우며, 경우에 따라 와이어 본딩을 단절되는 문제가 야기될 수 있다.
이러한 문제를 해결하기 위해서, 광방출면의 반대면인, 상기 패키지 본체(18)의 제2 주면(18b)에 강성을 갖는 재질로 이루어진 보강구조층(13)을 부착시킨다. 바람직하게, 보강구조층(13)은 상기 패키지 본체(18)를 구성하는 수지보다 작은 열팽창계수를 갖는 물질을 사용한다. 바람직하게, 상기 보강구조층(13)은 세라믹 기판을 사용할 수 있으며, 다공성 재질을 이용하여 패키지 본체(18) 면과 앵커작용에 의해 강한 접합력이 보장되도록 구성할 수 있다. 이와 달리 상기 보강구조층으로 LCP판을 사용할 수 있다.
본 실시형태에서는, 상기 제1 및 제2 외부단자용 블럭(15)을 발광다이오드 칩(12)을 향하는 면을 제외하고, 각각 패키지 본체(18)의 3개의 측면을 통해 노출된 구조를 가질 수 있다. 특히, 상기 접속부(15b)가 인접한 2개의 측면을 통해 노출되어 외부 장치와 연결되는 단자영역으로 제공될 수 있다.
도1a에 도시된 바와 같이, 제1 및 제2 외부단자용 블럭(15)의 접속부(15b)는 상기 패키지 본체(18)의 동일한 측면(18c)에 노출되어 발광장치(10)의 외부단자영역으로 제공될 수 있다. 이러한 구조를 갖는 발광장치(10)는 측면방출형 LED 패키지 구조로서 매우 유용하게 사용될 수 있다. 하지만, 이에 한정되지 아니하며, 필요에 따라 외부단자용 블럭의 구조는 다양하게 변경될 수 있다.
도2는 본 발명의 다른 실시형태에 따른 발광장치(20)를 나타내는 측면도이다.
도2를 참조하면, 상기 발광장치(20)는, 경화성 수지로 이루어진 패키지 본체(28)를 포함한다. 상기 패키지 본체(28)는 도1a에 도시된 형태와 유사하게 서로 반대에 위치한 제1 및 제2 주면(28a,28b)과, 그 사이에 위치한 4개의 측면(28c)으로 이루어진 구조를 갖는다.
상기 패키지 본체(28)의 양단에는 제1 및 제2 외부단자용 블럭(25)이 위치한다. 상기 제1 및 제2 외부단자용 블럭(25)은 서로 반대에 위치한 제1 및 제2 면과 그 사이에 위치한 측면을 갖는 구조이다. 상기 제1 및 제2 외부 단자용 블럭(25)은 그 제1 면이 상기 패키지 본체(28)의 제1 주면(28a)와 공면을 이루도록 상기 패키지 본체(28) 내부의 양단에서 배열된다.
본 실시형태에서, 상기 발광다이오드 칩(22)은 그 측면과 상기 전극형성면과 반대에 위치한 면에 투명 수지층(24)을 포함한 형태일 수 있다.
상기 투명 수지층(24)은 형광체 분말을 함유하여 발광다이오드 칩의 파장 광을 원하는 파장의 광으로 변환시킬 수 있다. 상기 발광다이오드 칩(22)은 상기 패키지 본체(28) 내부에서 상기 제1 및 제2 외부 단자용 블럭(25) 사이에 위치하며, 전극 형성면과 반대에 위치한 면이 상기 패키지 본체(28)의 제1 주면(28a)과 공면을 이루도록 배치된다.
본 실시형태와 같이, 상기 제1 및 제2 외부 단자용 블럭(25)은 절연성 블럭체(35a)와 그 제1 및 제2 면을 관통하는 형태의 접속부(25b)를 포함할 수 있다. 상기 발광다이오드 칩(22)은 와이어(26a,26b)를 통해 제1 및 제2 외부단자용 블럭(25)의 제2 면에 노출된 접속부(25b)에 각각 전기적으로 연결될 수 있다.
본 실시형태에 따른 발광장치(20)는 상기 패키지 본체(28)의 구조가 유지될 수 있도록 상기 패키지 본체(28)의 제2 주면(18b)에 제공되는 보강구조층(23)을 포함한다. 상기 보강구조층(23)은 광방출면의 반대면인, 상기 패키지 본체(28)의 제2 주면(28b)에 강성을 갖는 재질로 이루어질 수 있으나, 필요에 따라 상기 보강구조층(23)은 패키지 본체(28)의 제2 주면에 침착되어 형성되는 직포 또는 부직포 형태의 글래스 파이버로 이루어질 수 있다.
도3a 내지 도3d는 각각 본 발명의 제1 실시형태에 따른 발광장치 제조공정 중 일부 공정(칩 어레이 구조물 제조공정)을 나타내는 공정별 단면도이다.
도3a에 도시된 바와 같이, 경화성 물질(R)이 도포된 제1 시트(61a') 상에 외부단자용 블럭(65)과 발광다이오드 칩(62)을 배열한다.
상기 발광다이오드 칩(62)은 양 극성의 전극(62a,62b)이 모두 형성된 전극 형성면을 갖는다. 본 실시형태에서는, 상기 발광다이오드 칩(62)은 도1a에 도시된 칩(12)과 유사하게 별도의 수지층을 갖지 않는 구조로 예시되어 있으나, 도2에 도시된 칩형태로 사용될 수도 있다.
상기 외부단자용 블럭(65)은 절연성 블럭체(65a)와 그 양면을 관통하는 도체로 이루어진 접속부(65b)를 가질 수 있다. 상기 외부단자용 블럭(65)은 후속 절단공정(도6e 참조)에서 절단되어, 외부단자영역으로 제공될 수 있도록 그 절단면에서 접속부(65b)를 노출시킬 수 있다. 상기 발광다이오드 칩(62)과 상기 외부단자용 블럭(65)은 상기 전극형성면과 상기 접속부(65b) 노출면이 상부를 향하도록 배치된다.
본 배열예의 경우에는, 도4에 도시된 바와 같이, 외부단자용 블럭(65)이 기판 구조로 제공되는 형태이다. 이러한 외부단자용 블럭(65)은 PCB 기판을 이용하여 용이하게 제조될 수 있다. 하나의 외부단자용 블럭(65)의 접속부(65b)는 1/4 단위로 절단되어 인접한 4개의 발광다이오드 칩에 속하는 외부 단자로 제공될 수 있다. 여기서, 이러한 절단으로 형성된 인접한 2개의 측면에서 접속부(65b)가 노출될 수 있다. 그 노출된 영역은 외부단자영역으로 제공될 수 있다.
이어, 도3b와 같이, 배열된 발광다이오드 칩(62)과 외부단자용 블럭(65)을 상기 제1 시트(61a) 상에 접착용 경화성 물질(R)을 이용하여 부착시킨다.
본 부착공정은 배열된 칩(62)과 블럭(65)에 대한 적절한 압착공정 후에, 접착용 경화성 물질의 경화조건을 적용함으로써 얻어질 수 있다.
다음으로, 도3c와 같이, 상기 발광 다이오드 칩(62)의 전극(62a,62b)을 인접한 외부단자용 블럭(65)의 노출된 접속부(65b)에 와이어(66a,66b)로 각각 연결한다.
이어, 도3d와 같이, 상기 외부단자용 블럭(65)과 상기 발광 다이오드 칩(62)의 배열영역을 둘러싸도록 상기 제1 시트(61a) 상에 스페이서(67)를 부착시킨다.
와이어(66a,66b)가 수지로 이루어진 패키지 본체 내부에 존재할 수 있도록, 상기 스페이서(67)는 상기 와이어(66a,66b)의 높이(h2)보다 큰 두께(t2)를 갖는다. 상기 스페이서(67)의 부착은 접착용 수지 또는 경화성 물질을 이용하여 실현될 수 있다.
이와 같은 공정을 통해서, 본 실시형태에 사용될 칩 어레이 구조물은 제조될 수 있다. 도3d에 도시된 칩 어레이 구조물은 도5a 내지 도5e에 도시된 수지 충전공정 및 절단공정을 포함한 일련의 공정을 통해 복수의 발광장치로 제조될 수 있다.
본 실시형태에서 채용된 발광다이오드 칩(62)은 그 표면에 수지층을 구비하지 않는 형태로 예시되어 있다. 따라서, 백색 발광장치에서와 같이 파장변환을 위한 형광체층의 부가가 필요한 경우에, 본 실시형태는 새로운 형광체층 부가 방안을 제공한다. 이러한 방안은 도5a 내지 도5e에 도시된 공정을 통해 이해될 수 있을 것이다.
우선, 도5a와 같이, 스페이서(67)에 의해 둘러싸인 배열영역이 채워지도록 상기 스페이서(67) 내의 배열영역에 경화성 액상 수지(68')를 적하시킨다.
상기 경화성 액상 수지(68')는 스페이서에 둘러싸인 내부공간이 채워지도록 충분히 많은 양으로 적하되는 것이 바람직하다. 보다 구체적으로는, 경화성 액상 수지(68')는 적어도 스페이서(67)의 높이(t2)를 가질 수 있도록 적하시키는 것이 바람직하다.
본 실시형태에서의 수지 충전공정은 진공챔버 내에 상기 칩 어레이 구조물을 배치하고, 상기 챔버 내가 감압 또는 진공상태가 되도록 상기 챔버 내를 감압시킨 상태에서 실행된다.
이어, 도5b와 같이, 상기 챔버의 감압 또는 진공상태를 해제한 후에, 상기 경화성 액상 수지(68') 상에 보강구조층(63)을 배치한 후에 상기 스페이서(67) 상에 제2 시트(61b)를 부착시킨다.
본 공정에서, 보강구조층(63)이 와이어(66a,66b)와 접촉하거나 손상시키지 않도록 일정한 간격을 확보한다. 상기 제2 시트(61b)를 상기 스페이서(67) 상에 부착시키는 과정을 통해 스페이서(67)의 높이에 준하도록 경화성 액상 수지(68')의 레벨을 조절할 수 있다. 또한, 이러한 제2 시트(61b)의 부착공정에 적용되는 적절한 가압을 통해 칩(62)과 블럭(65) 사이의 공간까지 보다 효과적으로 경화성 액상 수지(68')를 주입시킬 수 있다. 본 공정과 함께, 다른 후속 공정은 바람직하게는 챔버의 감압 또는 진공상태를 해제한 후에, 칩 어레이 구조물을 언로딩한 상태로 외부에서 실행될 수 있다.
다음으로, 도5c와 같이 상기 칩 어레이 구조물의 내부에 충전된 경화성 액상 수지(68')를 경화시킨다.
본 경화공정은 경화성 액상 수지(68')의 종류에 따라 열 또는 자외선 조사에 의해 실시될 수 있다. 본 공정은 필요에 따라 챔버 내부에서 직접 실시될 수 있으나, 본 실시형태와 같이 칩 어레이 구조물을 수거하여 챔버 외부에서 별도의 가압장비(P)를 이용하여 실시될 수 있다. 이렇게 경화된 수지(68)는 발광 다이오드 칩(62)과 외부단자 블럭(65)을 결속하여 단일한 구조체를 제공하고, 상기 칩(62)과 상기 블럭(65)을 전기적으로 연결하는 와이어(66a,66b) 부분을 보호할 수 있다.
이어, 도5d와 같이, 상기 칩 어레이 구조물로부터 상기 제1 및 제2 시트(61a,61b)를 제거한 후에, 상기 제1 시트(61a)가 제거되어 노출된 면에 형광체층(64)을 형성한다.
상기 제1 및 제2 시트(61a,61b)는 당업자에게 공지된 적절한 화학적/기계적 방법을 통해 상기 칩 어레이 구조물로부터 제거될 수 있다. 형광체층(64)이 형성되는 면은 광방출면으로서 적어도 발광다이오드 칩(62)에 대응되는 영역에 형성하는 것이 바람직하다.
다음으로, 도5e와 같이, 상기 칩 어레이 구조물을 절단하여, 복수의 발광장치(60)를 제공한다.
본 절단공정은 적절한 다이싱 장치(D)를 이용하여 실행될 수 있다. 본 실시형태와 같이, 하나의 외부단자용 블럭(65)은 4개의 발광다이오드 칩(62)이 서로 공유하는 형태를 갖는 경우에, 하나의 외부단자용 블럭(65)은 1/4 단위로 절단되어 각 발광장치(60)에 속하도록 절단될 수 있다. 여기서, 외부단자용 블럭(65)와 함께 상기 접속부(65b)인 도전성 비아홀도 함께 절단되며, 그 절단으로 형성된 인접한 2개의 측면에서 접속부(65b)가 노출될 수 있다. 그 노출된 접속부 영역은 외부단자의 외부단자영역으로 제공될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
도1a 및 도1b는 본 발명의 일 실시형태에 따른 발광장치를 나타내는 측면도 및 평면도이다.
도2는 본 발명의 다른 실시형태에 따른 발광장치를 나타내는 측면도이다.
도3a 내지 도3d는 각각 본 발명에 따른 발광장치 제조방법의 일 예 중 칩 어레이 구조물 제조과정을 설명하기 위한 공정별 단면도이다.
도4는 도3a에 도시된 배열형태를 상부에서 본 평면도이다.
도5a 내지 도5e는 각각 본 발명에 따른 발광장치 제조방법의 일 예 중 개별 발광장치 제조공정을 설명하기 위한 공정별 단면도이다.

Claims (14)

  1. 서로 반대에 위치한 제1 및 제2 주면과 그 사이에 위치한 복수의 측면으로 이루어진 구조를 가지며, 경화성 수지로 이루어진 패키지 본체;
    서로 반대에 위치한 제1 및 제2 면과 그 사이에 측면으로 이루어진 구조를 가지며, 상기 제1 면이 상기 패키지 본체의 제1 주면과 공면을 이루도록 상기 패키지 본체 내부의 양단에 각각 배치되고, 각각 상기 패키지 본체의 내부에 위치한 본딩영역과 그와 연결되어 외부로 노출된 단자영역을 갖는 접속부를 구비한 제1 및 제2 외부단자용 블럭;
    제1 및 제2 전극이 형성된 전극형성면과 반대에 위치한 면이 상기 패키지 본체의 제1 주면과 공면을 이루도록 상기 패키지 본체 내부에서 상기 제1 및 제2 외부단자용 블럭 사이에 배치되며, 상기 제1 및 제2 전극이 각각 상기 외부 단자용 블럭의 본딩영역에 연결된 발광다이오드 칩; 및
    상기 패키지 본체의 구조를 유지하도록 상기 패키지 본체의 제2 주면에 제공되는 보강구조층을 포함하는 발광장치.
  2. 제1항에 있어서,
    상기 보강구조층은 상기 패키지 본체의 경화성 수지보다 낮은 열팽창계수를 갖는 물질로 이루어진 것을 특징으로 하는 발광장치.
  3. 제2항에 있어서,
    상기 보강구조층은 세라믹판인 것을 특징으로 하는 발광장치.
  4. 제1항에 있어서,
    상기 보강구조층은 글래스 파이버인 것을 특징으로 하는 발광장치.
  5. 제1항에 있어서,
    상기 패키지 본체의 제1 주면 중 적어도 상기 발광다이오드 칩이 위치한 영역에 형성된 형광체층을 더 포함하는 것을 특징으로 하는 발광장치.
  6. 제1항에 있어서,
    상기 발광다이오드 칩은, 측면과 상기 전극 형성면과 반대에 위치한 면에 형성된 투명 수지층을 포함하는 것을 특징으로 하는 발광장치.
  7. 제6항에 있어서,
    상기 투명 수지층은 형광체 분말이 포함된 것을 특징으로 하는 발광장치.
  8. 제1항에 있어서,
    상기 패키지 본체를 구성하는 경화성 수지는 전기적 절연성을 갖는 고반사성 분말이 함유된 것을 특징으로 하는 발광장치.
  9. 제8항에 있어서,
    상기 고반사성 분말은 TiO2 분말인 것을 특징으로 하는 발광장치.
  10. 제1항에 있어서,
    상기 제1 및 제2 외부단자용 블럭은 상기 접속부를 갖는 절연성 블럭체로 이루어진 것을 특징으로 하는 발광장치.
  11. 제10항에 있어서,
    상기 접속부는, 상기 제1 및 제2 외부단자용 블럭의 제2 면에 형성된 전극층과, 상기 제2 면에서부터 상기 제1 면까지 연장되는 도전성 비아홀을 포함하는 것을 특징으로 하는 발광장치.
  12. 제11항에 있어서,
    상기 제1 및 제2 외부단자용 블럭의 도전성 비아홀은 상기 패키지 본체의 측면에 노출되어 상기 단자영역으로 제공되는 것을 특징으로 하는 발광장치.
  13. 제10항에 있어서,
    상기 절연성 블럭체는 세라믹 블럭체 또는 PCB 블럭인 것을 특징으로 하는 발광장치.
  14. 제13항에 있어서,
    상기 세라믹 블럭체는 다공성 구조물인 것을 특징으로 하는 발광장치.
KR1020080052791A 2008-06-04 2008-06-04 발광 장치 KR20090126624A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080052791A KR20090126624A (ko) 2008-06-04 2008-06-04 발광 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080052791A KR20090126624A (ko) 2008-06-04 2008-06-04 발광 장치

Publications (1)

Publication Number Publication Date
KR20090126624A true KR20090126624A (ko) 2009-12-09

Family

ID=41687708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080052791A KR20090126624A (ko) 2008-06-04 2008-06-04 발광 장치

Country Status (1)

Country Link
KR (1) KR20090126624A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679872B2 (en) 2010-12-06 2014-03-25 Samsung Electronics Co., Ltd. Light emitting device package and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679872B2 (en) 2010-12-06 2014-03-25 Samsung Electronics Co., Ltd. Light emitting device package and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP4949362B2 (ja) 発光装置及びこれを具備するバックライトユニット
JP4903179B2 (ja) 発光装置及びその製造方法
US8486731B2 (en) Light-emitting device and method for manufacturing light-emitting device
US8759123B2 (en) Method of manufacturing LED lamp
US8378378B2 (en) Light emitting diode package and method of fabricating the same
KR20120060469A (ko) 발광소자 패키지 및 그 제조 방법
CN110197864B (zh) 半导体发光器件及其制造方法
CN101488546A (zh) 芯片部件式led及其制造方法
KR20120032899A (ko) Ｌｅｄ 패키지 및 그 제조방법
US20160190397A1 (en) Led package structure and the manufacturing method of the same
KR20180017903A (ko) 광원 모듈, 이의 제조 방법, 및 이를 포함하는 백라이트 유닛
JP5413920B2 (ja) 発光装置
TW201342672A (zh) 發光二極體封裝結構的製造方法
KR20090126624A (ko) 발광 장치
KR101432559B1 (ko) 발광 장치
KR100856233B1 (ko) 고출력 발광장치 및 그 제조방법
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
JP7174215B2 (ja) 発光装置の製造方法及び発光装置
KR101468961B1 (ko) 발광 장치 및 이를 구비하는 백라이트 유닛
JP7164804B2 (ja) パッケージ、発光装置およびそれらの製造方法
US11152544B2 (en) Methods for fabricating CSP LEDs
CN111033761B (zh) 用于制造光电子器件的方法及光电子器件
KR100978566B1 (ko) 측면방출 ｌｅｄ 패키지 및 그 제조방법
JP5838142B2 (ja) 半導体デバイスおよびその製造方法
KR100990636B1 (ko) 측면방출 ｌｅｄ 패키지 및 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid