KR20090125341A - 저항변화메모리 및 제조방법 - Google Patents

저항변화메모리 및 제조방법 Download PDF

Info

Publication number
KR20090125341A
KR20090125341A KR1020080051403A KR20080051403A KR20090125341A KR 20090125341 A KR20090125341 A KR 20090125341A KR 1020080051403 A KR1020080051403 A KR 1020080051403A KR 20080051403 A KR20080051403 A KR 20080051403A KR 20090125341 A KR20090125341 A KR 20090125341A
Authority
KR
South Korea
Prior art keywords
resistance change
material layer
conductive layer
change material
memory
Prior art date
Application number
KR1020080051403A
Other languages
English (en)
Other versions
KR100974069B1 (ko
Inventor
최양규
김성호
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080051403A priority Critical patent/KR100974069B1/ko
Publication of KR20090125341A publication Critical patent/KR20090125341A/ko
Application granted granted Critical
Publication of KR100974069B1 publication Critical patent/KR100974069B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors

Abstract

본 발명은 저항변화메모리(Resistance Random Access Memory, RRAM) 및 제조방법에 관한 것이다.
본 발명에 따른 저항변화메모리는, 기판, 기판상에 증착된 제1 도전층, 제1 도전층상에 형성된 저항변화 물질층, 저항변화 물질층상에 증착된 제2 도전층을 포함하고, 저항변화 물질층은 제1 도전층을 미리 설정된 온도에서 산소 플라즈마 처리하여 형성되는 것을 특징으로 한다.
따라서, 본 발명에 따른 저항변화메모리 및 제조방법은 플라즈마를 이용해 매우 간단한 방법으로 저온에서 짧은 시간 안에 저항변화메모리를 제조할 수 있다.
비 휘발성 메모리 (Non-Volatile Memory), 저항변화소자 메모리 (Resistance Random Access Memory), 플라즈마 (Plasma)

Description

저항변화메모리 및 제조방법 {The Resistance Random Access Memory and Method for Manufacturing}
본 발명은 저항변화메모리(Resistance Random Access Memory, RRAM) 및 제조방법에 관한 것으로서, 특히, 휘어지는 저항변화메모리 및 제조방법에 관한 것이다.
현재, 실리콘 기반의 반도체 메모리 기술은 물리적 한계에 부딪히고 있다. 따라서, 이를 극복하기 위한 여러 차세대 비휘발성 메모리 소자들이 연구되고 있다. 현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자들로는 MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory), PRAM(Phase-change Random Access Memory), 그리고 RRAM(Resistance Random Access Memory) 이 있다.
RRAM은 저항변화물질이 전압의 조건에 따라 저항 값이 달라지는 특성을 이용한 메모리 소자로서, 다른 차세대 비휘발성 메모리 후보들과는 달리 금속-저항변화 물질층-금속의 간단한 구조만으로도 메모리 동작이 가능하기 때문에, 집적도 면에서 매우 유리하며 공정과정이 간단하여 공정비용이 저렴하다는 장점이 있다.
도 1은 일반적인 RRAM의 구조를 보여주는 단면도이고, 도 2는 종래 기술에 의한 저항변화메모리에서의 저항변화 물질층의 형성 방법을 나타낸 도면이다.
도 1에 나타난 바와 같이, 하부전극(10) 상에 저항변화 물질층(11) 및 상부전극(12)이 형성되어 있다. 하부전극(10) 및 상부전극(12)는 일반적인 전도성 물질로 형성되며, 저항변화 물질층(11)은 저항변화특성을 나타내는 물질로 형성된다. 전도성 물질로는 주로 금속(알루미늄, 백금, 구리, 타이타늄 등)이 사용되며, 저항변화 물질층으로는 금속 산화물(Al2O3, Cu2O, TiO2) 이나 페로브스카이트(SrTiO3) 등이 이용된다. 적절한 조건의 전압을 상부전극(12)과 하부전극(10) 사이에 가해주면, 저항변화 물질층(11)은 서로 다른 저항 값, 즉 저항 값이 작은 상태(Low Resistance State:　LRS) 와 저항 값이 큰 상태(High Resistance State: HRS)인 두 가지 상태(state)를 갖게 되고, 이 두 가지 상태(state)를 구별함으로써 메모리동작을 하게 된다.
도 2에 나타난 바와 같이, 종래 기술에 의한 저항변화메모리에서의 저항변화 물질층의 형성 방법은, 플라스틱 기판(13)과 제 1도전층(10)상 전체에 저항변화 물질층(11)을 증착한다. 그런 다음, 통상의 리소그래피(lithography) 방법을 이용하여 원하는 패턴으로 식각을 하게 된다. 즉, 기존의 저항변화 물질층(11)은 일반적으로 원자층 증착(atomic layer depostion, ALD), 에피택시(epitaxy), 스퍼 터(sputter) 등의 방법을 이용해서 저항변화 물질층을 증착한 후, 식각(etching)하는 방법을 통해 원하는 패턴을 형성하였다. 이렇게 저항변화 물질층(11)을 증착을 통해 형성하는 과정은, 높은 온도와 대부분 고 진공에서 진행되기 때문에, 플라스틱 기판(13)를 사용하는데 소재의 제약이 생긴다.
따라서, 이러한 방법들은 증착 속도가 느리고, 저항변화물질이 식각이 어려운 물질일 때 사용하기 어렵다는 단점을 지닌다.
따라서, 상기와 같은 문제점을 해결하기 위하여, 본 발명은 기존의 증착방법이 아닌 플라즈마를 이용하여, 짧은 시간에 저온에서 저항변화 물질층을 형성하여 제조되는 저항변화메모리(RRAM) 및 제조방법을 제공하는 데 그 목적이 있다.
또한, 본 발명은 50℃ 이하의 저온에서 이루어지기 때문에 다른 주변의 소자에 영향을 주지 않고 또한, 열에 약한 플라스틱 기판을 자유로이 사용할 수 있기 때문에 휘어지는 저항변화메모리(RRAM)를 제조하는데 매우 유리한 저항변화메모리 및 제조방법을 제공하는 데 그 목적이 있다.
청구항 1에 관한 발명인 저항메모리는, 기판, 기판상에 증착된 제1 도전층, 제1 도전층상에 형성된 저항변화 물질층, 저항변화 물질층상에 증착된 제2 도전층을 포함하고, 저항변화 물질층은 제1 도전층을 미리 설정된 온도에서 산소 플라즈마 처리하여 형성된다.
여기서, 청구항 1에 관한 발명인 저항메모리는, 기존의 증착방법이 아닌 플라즈마를 이용하여 저항변화 물질층을 형성하여 줌으로써, 짧은 시간 내에 저항변화메모리를 제조할 수 있다.
청구항 2에 관한 발명인 저항메모리는, 청구항 1에 있어서, 기판은 휘어질 수 있는 플라스틱 기판이다.
여기서, 청구항 2에 관한 발명인 저항메모리는, 휘어질 수 있는 플라스틱 기 판을 사용함으로써, 휘어지는 디스플레이, 입을 수 있는 컴퓨터, 휴대용 단말기, 전자태그 등의 기존의 반도체 메모리가 휘어져야 하는 곳에 적용될 수 있다.
청구항 3에 관한 발명인 저항메모리는, 청구항 2에 있어서, 플라스틱 기판은 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 적어도 하나 이상을 포함한다.
여기서, 청구항 3에 관한 발명인 저항메모리는, 플라스틱 기판을 구성하는 물질이 저항변화메모리의 제조공정을 견딜 수 있는 소재이면 가능하므로, 그 제조공정이 간단하고 용이해질 수 있다.
청구항 4에 관한 발명인 저항메모리는, 청구항 1에 있어서, 제 1도전층 및 제 2도전층은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al), 백금(Pt) 중 적어도 하나를 포함한다.
여기서, 청구항 4에 관한 발명인 저항메모리는, 제1 도전층을 구성하는 금속물질은 산화가 용이한 물질로 구성되며, 이로 인하여 저항변화물질층의 형성을 용이하게 할 수 있다. 또한, 제1 도전층과 동일한 물질로 제2 도전층을 구성하여줌으로써, 공정과정이 간단해질 수 있다.
청구항 5에 관한 발명인 저항메모리는, 청구항 1에 있어서, 미리 설정된 온도는 50℃ 미만의 저온이다.
여기서, 청구항 5에 관한 발명인 저항메모리는, 통상의 증착공정이 아닌 플 라즈마를 이용하여 저온에서 공정이 이루어지기 때문에, 상대적으로 짧은 시간내에 저항변화메모리를 제조할 수 있게 된다.
청구항 6에 관한 발명인 저항메모리 제조방법은, 기판상에 제1 도전층을 적층하는 단계, 제1 도전층상에서 미리 설정된 온도로 산소 플라즈마 처리하여 형성된 저항변화 물질층을 형성하는 단계, 저항변화 물질층상에 제2 도전층을 형성하는 단계를 포함한다.
여기서, 청구항 6에 관한 발명인 저항메모리 제조방법은, 기존의 증착방법이 아닌 플라즈마를 이용하여 저항변화 물질층을 형성하여 줌으로써, 짧은 시간내에 저항변화메모리를 제조할 수 있다.
청구항 7에 관한 발명인 저항메모리 제조방법은, 청구항 6에 있어서, 기판은 휘어질 수 있는 플라스틱 기판이다.
여기서, 청구항 7에 관한 발명인 저항메모리 제조방법은, 휘어질 수 있는 플라스틱 기판을 사용함으로써, 휘어지는 디스플레이, 입을 수 있는 컴퓨터, 휴대용 단말기, 전자태그 등의 기존의 반도체 메모리가 휘어져야 하는 곳에 적용될 수 있다.
청구항 8에 관한 발명인 저항메모리 제조방법은, 청구항 7에 있어서, 플라스틱 기판은 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 적어도 하나 이상을 포함하여 형성된다.
여기서, 청구항 8에 관한 발명인 저항메모리 제조방법은, 플라스틱 기판을 구성하는 물질이 저항변화메모리의 제조공정을 견딜 수 있는 소재이면 가능하므로, 그 제조공정이 간단하고 용이해질 수 있다.
청구항 9에 관한 발명인 저항메모리 제조방법은, 청구항 7에 있어서, 제 1도전층 및 제 2도전층은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al), 백금(Pt) 중 적어도 하나를 포함한다.
여기서, 청구항 9에 관한 발명인 저항메모리 제조방법은, 제1 도전층을 구성하는 금속물질은 산화가 용이한 물질로 구성되며, 이로 인하여 저항변화물질층의 형성을 용이하게 할 수 있다. 또한, 제1 도전층과 동일한 물질로 제2 도전층을 구성하여줌으로써, 공정과정이 간단해질 수 있다.
청구항 10에 관한 발명인 저항메모리 제조방법은, 청구항 7에 있어서, 미리 설정된 온도는 50℃ 미만의 저온이다.
여기서, 청구항 10에 관한 발명인 저항메모리 제조방법은, 통상의 증착공정이 아닌 플라즈마를 이용하여 저온에서 공정이 이루어지기 때문에, 상대적으로 짧은 시간내에 저항변화메모리를 제조할 수 있게 된다.
청구항 11에 관한 발명인 저항메모리는, 트랜지스터와 트랜지스터를 연결하는 금속연결선을 포함하는 저항변화메모리이고, 금속연결선은, 트랜지스터의 드레인 전극에 일 측이 연결된 제1 금속연결선, 제1 금속연결선의 타 측에 형성된 저항변화 물질층, 저항변화 물질층상에 일 측이 연결된 제2 금속연결선을 포함하되, 저 항변화 물질층은 제1 금속연결선을 미리 설정된 온도에서 산소 플라즈마 처리하여 형성된다.
여기서, 청구항 11에 관한 발명인 저항메모리는, 기존의 증착방법이 아닌 플라즈마를 이용하여 저항변화 물질층을 형성하여 줌으로써, 짧은 시간내에 저항변화메모리를 제조할 수 있다. 또한, 이렇게 금속으로 인루어진 연결선에도 플라즈마를 이용하여 쉽게 저항변화메모리 소자를 형성할 수 있다.
여기서, 청구항 12에 관한 발명인 저항메모리는, 청구항 11에 있어서, 제 1금속연결선 및 제 2금속연결선은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al), 백금(Pt) 중 적어도 하나를 포함한다.
청구항 12에 관한 발명인 저항메모리는, 제1 금속연결선을 구성하는 금속물질은 산화가 용이한 물질로 구성되며, 이로 인하여 저항변화물질층의 형성을 용이하게 할 수 있다. 또한, 제1 금속연결선과 동일한 물질로 제2 금속연결선을 구성하여줌으로써, 공정과정이 간단해질 수 있다.
여기서, 청구항 13에 관한 발명인 저항메모리는, 청구항 11에 있어서, 미리 설정된 온도는 50℃ 미만의 저온이다.
청구항 13에 관한 발명인 저항메모리는, 플라즈마를 이용하여 저온에서 공정이 이루어지기 때문에, 상대적으로 짧은 시간 내에 저항변화메모리를 제조할 수 있게 된다.
여기서, 청구항 14에 관한 발명인 저항메모리의 제조방법은, 트랜지스터와 트랜지스터를 연결하는 금속연결선을 포함하는 저항변화메모리의 제조방법이고, 금속연결선을 제조하는 방법은, 트랜지스터의 전극상에 제1 금속연결선의 일 측을 연결하는 단계, 제1 금속연결선의 타 측에 저항변화 물질층을 형성하는 단계, 저항변화 물질층상에 제2 금속연결선의 일 측을 연결하는 단계를 포함하되, 저항변화 물질층은 제1 금속연결선을 미리 설정된 온도에서 산소 플라즈마 처리하여 형성된다.
여기서, 청구항 14에 관한 발명인 저항메모리의 제조방법은, 기존의 증착방법이 아닌 플라즈마를 이용하여 저항변화 물질층을 형성하여 줌으로써, 짧은 시간 내에 저항변화메모리를 제조할 수 있다. 또한, 이렇게 금속으로 인루어진 연결선에도 플라즈마를 이용하여 쉽게 저항변화메모리 소자를 형성할 수 있다.
청구항 15에 관한 발명인 저항메모리의 제조방법은, 청구항 14에 있어서, 제 1금속연결선 및 제 2금속 연결선은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al), 백금(Pt) 중 적어도 하나를 포함한다.
여기서, 청구항 15에 관한 발명인 저항메모리의 제조방법은, 제1 금속연결선을 구성하는 금속물질은 산화가 용이한 물질로 구성되며, 이로 인하여 저항변화물질층의 형성을 용이하게 할 수 있다. 또한, 제1 금속연결선과 동일한 물질로 제2 금속연결선을 구성하여줌으로써, 공정과정이 간단해질 수 있다.
청구항 16에 관한 발명인 저항메모리의 제조방법은, 청구항 15에 있어서, 미리 설정된 온도는 50℃ 미만의 저온이다.
여기서, 청구항 16에 관한 발명인 저항메모리의 제조방법은, 플라즈마를 이 용하여 저온에서 공정이 이루어지기 때문에, 상대적으로 짧은 시간 내에 저항변화메모리를 제조할 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 플라즈마를 이용해 매우 간단한 방법으로 저온에서 짧은 시간안에 저항변화메모리를 제조할 수 있다.
또한, 본 발명에 따르면, 저온에서 공정이 진행되기 때문에 온도의 제약 없이 대부분의 소재의 플라스틱 기판을 사용할 수 있고, 휘어지는 저항변화메모리 제작에 매우 유리하다.
그리고, 본 발명에 따르면, 기존의 트랜지스터 사이를 연결하는 금속 연결선에도 플라즈마를 이용해 쉽게 저항변화메모리를 제조할 수 있다.
이상과 같은 본 발명에 대한 해결하고자 하는 과제, 과제 해결 수단, 효과 외의 구체적인 사항들은 다음에 기재할 실시예 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하 본 발명에 따른 에 대하여 첨부한 도면을 참조하여 상세하게 설명하기 로 한다. 다만, 첨부된 도면은 본 발명의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.
도 3은 본 발명의 일 실시 예에 따른 휘어지는 저항변화메모리의 단면도이고, 도 4는 본 발명의 일 실시 예에 따른 플라즈마를 이용해 저항변화 물질층을 형성하는 단계를 나타내는 단면도이며, 도 5a 내지 5d는 본 발명의 일 실시 예에 따라 알루미늄과 산소 플라즈마를 이용해 저항변화 물질층을 형성하여 저항변화메모리를 제조하는 과정에서 얻은 실험적 결과를 설명하기 위한 도면 및 사진이다.
한편, 저항변화메모리(RRAM, Resistance Random Access Memory)는 저항변화물질이 가해주는 전압의 조건에 따라 저항 값이 달라지는 특성을 이용한 메모리 소자이다.
저항변화물질은 주로 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물, 바나듐(V) 산화물과 같은 금속산화물로 이루어지며, 평상시에는 절연체의 특성(저항값이 큰 상태)을 지니고 있고, 적당한 전압을 인가하면 저항 값이 작은 상태로 변한다. 또한, 다른 조건의 전압을 인가하면, 다시 절연체의 특성으로 특성이 되돌아오기 때문에, 이러한 저항 값의 차이로 '0'과 '1'을 구분한다.
도 3에 나타난 바와 같이, 본 발명의 일 실시 예에 따른 휘어지는 저항변화메모리는, 플라스틱 기판(130) 상에 형성된 제 1도전층(100), 제 1도전층(100) 상 에 형성된 저항변화 물질층(110), 저항변화 물질층(110) 상에 형성된 제 2도전층(120)을 포함한다.
여기서, 플라스틱 기판(130)이란 휘어질 수 있는 기판을 의미한다.
구체적으로, 제1 도전층(100) 과 제2 도전층(120) 사이에 저항변화물질층(110)이 형성되어 있다. 제1 도전층(100) 및 제2 도전층(120)은 일반적인 전도성 물질로 형성되며, 저항변화물질층(110)은 저항 변화특성을 지닌 물질로 형성된다. 제2 도전층(120)과 제1 도전층(100) 사이에 적당한 전압을 인가하면 저항변화물질층(110)의 저항값이 변화하고, 저항변화물질층(110)의 저항값의 차이, 즉, 저항값이 낮은 상태(LRS-Low Resistance State)와 저항값이 높은 상태(HRS-High Resistance State)의 차이로 '0'과 '1'을 구분한다.
이하, 상기와 같이 구성된 저항변화 메모리를 제조하는 방법을 도 3을 참조하여 설명하기로 한다.
본 발명의 일 실시 예에 따른 휘어지는 저항변화메모리를 제조하는 방법은, 플라스틱 기판(130) 상에 제 1도전층(100)을 적층하고, 제 1도전층(100) 상에 저항변화 물질층(110)을 형성한 후, 저항변화 물질층(110) 상에 제 2도전층(120)을 적층하여준다.
구체적으로, 우선 플라스틱 기판(130)을 준비한다. 여기서, 플라스틱 기판이란 휘어질 수 있는 기판을 의미하며, 이후의 공정과정을 견딜 수 있는 어떠한 소재의 기판이어도 무관하다. 현재는 주로 폴리메틸메타크릴레이트(PMMA), 폴리카보네 이트(PC), 폴리에테르술폰(PES) 등이 사용되고 있다.
그리고, 플라스틱 기판(130) 상에 제 1도전층(100)을 적층한다. 여기서, 제 1도전층(100)은 통상의 증착방법을 이용하여 증착하고 패터닝한다.
그 다음, 제 1도전층(100) 위에 저항변화 물질층(110)을 형성한다.
여기서, 저항변화물질층(110)은 알루미늄(Al) 산화물, 구리(Cu) 산화물, 니켈(Ni) 산화물, 티탄(Ti) 산화물, 하프늄(Hf) 산화물, 지르코늄(Zr) 산화물, 아연(Zn) 산화물, 텅스텐(W) 산화물, 코발트(Co) 산화물, 바나듐(V) 산화물 중 하나 이상의 물질을 포함하여 구성된다.
한편, 기존의 방법은 플라스틱 기판(130) 과 제 1도전층(100) 상 전체에 저항변화 물질층(110)을 증착한다. 그런 다음, 통상의 리소그래피(lithography) 방법을 이용하여 원하는 패턴으로 식각을 하게 된다. 이렇게 저항변화 물질층을 증착을 통해 형성하는 과정은 높은 온도와 대부분 고진공에서 진행되기 때문에, 플라스틱 기판(130)을 사용하는데 소재의 제약이 생긴다. 또한, 증착하는데 오랜 시간이 걸리며, 식각이 어려운 저항변화물질은 사용할 수 없게 된다.
따라서, 본 발명은 플라즈마를 이용해 리소그래피와 식각공정 없이 제 1도전층(100)을 산화시켜 저항변화 물질층(110)을 형성하는 방법을 이용한다. 이 저항변화 물질층을 형성하는 공정에 관하여는 아래 도 4에서 상세하게 설명하기로 한다.
도 4에 나타난 바와 같이, 본 발명의 일 실시 예에 따른 플라즈마를 이용해 저항변화 물질층을 형성하는 단계는, 제 1도전층(100)을 형성한 이후 적절한 조건 에서 산소 플라즈마(O2 Plasma)에 노출시켜준다. 그렇게 되면, 제 1도전층 상부와 측면에 산화된 막이 형성된다. 대부분의 금속산화물은 저항변화 물질층으로 이용될 수 있기 때문에, 별도의 증착 단계와 식각단계 없이 바로 저항변화 물질층(110)이 형성된다.
또한, 플라즈마를 이용한 상기 저항변화 물질층(110) 형성방법은 50℃ 미만의 저온에서 공정이 진행되기 때문에, 열에 약한 대부분의 플라스틱 기판이 사용 가능해진다.
마지막으로, 저항변화 물질층(110) 위에 제 2도전층(120)을 제 1도전층(100)과 같은 방법으로 형성하면, 휘어지는 저항변화메모리(RRAM) 의 제조가 완성된다.
이때, 제 1도전층(100)과 제 2도전층(120)을 구성하는 물질은 일반적인 금속으로 알루미늄, 백금, 구리, 타이타늄, 니켈 등을 포함한다.
도 5a 내지 5c에 나타난 바와 같이, 본 발명의 일 실시 예에 따라 알루미늄과 산소 플라즈마를 이용해 저항변화 물질층을 형성하여 저항변화메모리를 제조하는 과정에서, 실제 실험 결과를 설명하면 다음과 같이 나타낸다.
여기서, 알루미늄을 제 1도전층(100)을 형성하는 물질로 사용하였으며, 35W 의 RF power, 60 sccm의 산소 유량, 40Pa의 공정 기압의 조건으로 30분간 산소 플라즈마에 제 1도전층(100)을 노출 시켜 저항변화 물질층(110)을 형성하였다. 그런 다음, 알루미늄을 이용하여 제 2도전층(120)을 형성하여 저항변화메모리를 형성하였다.
도 5a를 참조하면, 산소 플라즈마로 형성한 상기 저항변화 물질층이(110) VSET 이상의 전압에서 저항이 작은 상태(Low Resistance State: LRS)로 바뀌면서 급격한 전류의 증가가 나타나며, 다시 VRESET 이상의 전압에서 저항이 큰 상태(High Resistance State: HRS)로 바뀌면서 전류의 급격한 감소가 나타나는 것을 볼 수 있다. 즉, 알루미늄을 산소 플라즈마로 산화시켜 얻은 산화막이 저항변화 물질층으로 사용될 수 있음을 확인할 수 있다.
또한, 도 5b를 참조하면, 플라즈마로 형성된 저항변화 물질층이 5천번 이상의 저항변화가 가능함을 확인할 수 있다.
그리고, 도 5c를 참조하면, 저온 공정의 장점을 이용해 플라스틱 기판(여기서는 PES를 사용)위의 저항변화메모리를 제조 가능함을 확인할 수 있다.
도 5d는 알루미늄을 산소 플라즈마로 산화시켜 형성한 저항변화 물질층의 투과전자현미경 사진으로서, 대략 10nm 정도로 형성된 알루미늄 산화막을 확인할 수 있다.
상기와 같이, 본 발명에 따른 휘어지는 저항변화메모리는 휘어지는 디스플레이(display), 입을 수 있는 컴퓨터(wearable computer), 휴대용 단말기, 전자태그(RFID) 등, 기존의 반도체 메모리가 휘어져야 하는 곳에 적용될 수 있다.
따라서, 본 발명은 통상의 증착방법으로 저항변화 물질층을 형성하는 것이 아닌 플라즈마(Plasma)를 이용함으로써, 저온에서 짧은 시간 안에 저항변화 물질층을 형성할 수 있다.
또한, 저온에서 공정이 이루어지기 때문에, 플라스틱 기판 소재의 제약 없이 어떠한 휘어지는 기판도 사용할 수 있으며, 이는 휘어지는 저항변화메모리(RRAM) 소자 제조에 매우 유리하다.
도 6은 본 발명의 다른 실시 예에 따른 플라즈마를 이용한 저항변화메모리를 제조하는 방법을 설명하기 위한 도면이다.
현재, 회로적으로 트랜지스터와 트랜지스터를 연결하기 위해서 금속으로 연결선(interconnection)을 형성하여 전기적으로 연결하고 있다. 따라서, 이렇게 금속으로 이루어진 연결선(interconnection)에도 플라즈마를 이용해 쉽게 저항변화메모리 소자를 형성할 수 있다.
도 6을 참조하면, 트랜지스터들을 회로적으로 연결하는 역할을 하는 금속 연결선은 통상 여러 개의 층으로 형성된다.
금속연결선은, 트랜지스터의 드레인 전극에 일 측이 연결된 제1 금속연결선(140), 제1 금속연결선(140)의 타 측에 형성된 저항변화 물질층(110), 저항변화 물질층(110)상에 일 측이 연결된 제2 금속연결선(150)을 포함한다.
여기서, 저항변화 물질층(110)은 제1 금속연결선(140)을 미리 설정된 온도에서 산소 플라즈마 처리하여 형성한다.
구체적으로, 제1 금속 연결선(140)을 형성하고, 제2 금속 연결선(150)을 형성하기 전에, 제1 금속 연결선(140)을 산소 플라즈마에 노출시키게 되면, 산화과정에 의해 저항변화 물질층(110)이 형성된다. 그런 다음, 제2 금속 연결선(150)을 형 성하게 되면, 저항변화메모리의 구조인 금속(제1 금속 연결선, 140)-저항변화 물질층(110)-금속(제2 금속연결선, 150)이 형성된다. 이 구조가 저항변화메모리로서의 역할을 하게 된다.
이러한 방법은 기존의 어떠한 메모리 소자의 형성방법보다 간단하기 때문에 저렴한 공정비용이 장점이며, 저온에서 이루어지는 공정이기 때문에 다른 반도체 구조물에 전혀 영향을 주지 않는 장점이 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 일반적인 RRAM의 구조를 보여주는 단면도.
도 2는 종래 기술에 의한 저항변화메모리에서의 저항변화 물질층의 형성 방법을 나타낸 도면.
도 3은 본 발명의 일 실시 예에 따른 휘어지는 저항변화메모리의 단면도.
도 4는 본 발명의 일 실시 예에 따른 플라즈마를 이용해 저항변화 물질층을 형성하는 단계를 나타내는 단면도.
도 5a 내지 5d는 본 발명의 일 실시 예에 따라 알루미늄과 산소 플라즈마를 이용해 저항변화 물질층을 형성하여 저항변화메모리를 제조하는 과정에서 얻은 실험적 결과를 설명하기 위한 도면 및 사진.
도 6은 본 발명의 다른 실시 예에 따른 플라즈마를 이용한 저항변화메모리를 제조하는 방법을 설명하기 위한 도면.
*****도면의 주요 부분에 대한 부호의 설명*****
100 : 제 1도전층 110 : 저항변화 물질층
120 : 제 2도전층 130 : 플라스틱 기판
140 : 제1 금속연결선 150 : 제2 금속연결선

Claims (16)

  1. 기판;
    상기 기판상에 증착된 제1 도전층;
    상기 제1 도전층상에 형성된 저항변화 물질층; 및
    상기 저항변화 물질층상에 증착된 제2 도전층을 포함하고,
    상기 저항변화 물질층은 상기 제1 도전층을 미리 설정된 온도에서 산소 플라즈마 처리하여 형성된 저항변화 메모리.
  2. 제 1항에 있어서,
    상기 기판은 휘어질 수 있는 플라스틱 기판인 저항변화 메모리.
  3. 제 2항에 있어서,
    상기 플라스틱 기판은 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 적어도 하나 이상을 포함하는 저항변화메모리.
  4. 제 1항에 있어서,
    상기 제 1도전층 및 제 2도전층은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코 늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al), 백금(Pt) 중 적어도 하나를 포함하는 저항변화 메모리.
  5. 제 1항에 있어서,
    상기 미리 설정된 온도는 50℃ 미만의 저온인 저항변화메모리.
  6. 기판상에 제1 도전층을 적층하는 단계;
    상기 제1 도전층상에서 미리 설정된 온도로 산소 플라즈마 처리하여 형성된 저항변화 물질층을 형성하는 단계; 및
    상기 저항변화 물질층상에 제2 도전층을 형성하는 단계를 포함하는 저항변화메모리 제조방법.
  7. 제 6항에 있어서,
    상기 기판은 휘어질 수 있는 플라스틱 기판인 저항변화 메모리 제조방법.
  8. 제 7항에 있어서,
    상기 플라스틱 기판은 폴리메틸메타크릴레이트(PMMA), 폴리카보네이트(PC), 폴리에테르술폰(PES), 폴리아릴레이트(PAR), 폴리이미드(PI), 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌 나프텔레이트(PEN), 폴리에테르에테르케톤(PEEK) 중 적어도 하나 이상을 포함하여 형성된 저항변화메모리 제조방법.
  9. 제 7항에 있어서,
    상기 제 1도전층 및 제 2도전층은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al), 백금(Pt) 중 적어도 하나를 포함하는 저항변화 메모리 제조방법.
  10. 제 7항에 있어서,
    상기 미리 설정된 온도는 50℃ 미만의 저온인 저항변화메모리.
  11. 트랜지스터와 트랜지스터를 연결하는 금속연결선을 포함하는 저항변화메모리이고,
    상기 금속연결선은,
    상기 트랜지스터의 드레인 전극에 일 측이 연결된 제1 금속연결선;
    상기 제1 금속연결선의 타 측에 형성된 저항변화 물질층; 및
    상기 저항변화 물질층상에 일 측이 연결된 제2 금속연결선을 포함하되,
    상기 저항변화 물질층은 상기 제1 금속연결선을 미리 설정된 온도에서 산소 플라즈마 처리하여 형성된 저항변화메모리.
  12. 제 11항에 있어서,
    상기 제 1금속연결선 및 제 2금속연결선은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al), 백금(Pt) 중 적어도 하나를 포함하는 저항변화 메모리.
  13. 제 11항에 있어서,
    상기 미리 설정된 온도는 50℃ 미만의 저온인 저항변화메모리.
  14. 트랜지스터와 트랜지스터를 연결하는 금속연결선을 포함하는 저항변화메모리의 제조방법이고,
    상기 금속연결선을 제조하는 방법은,
    트랜지스터의 전극상에 제1 금속연결선의 일 측을 연결하는 단계;
    상기 제1 금속연결선의 타 측에 저항변화 물질층을 형성하는 단계; 및
    상기 저항변화 물질층상에 제2 금속연결선의 일 측을 연결하는 단계를 포함하되,
    상기 저항변화 물질층은 상기 제1 금속연결선을 미리 설정된 온도에서 산소 플라즈마 처리하여 형성된 저항변화메모리의 제조방법.
  15. 제 14항에 있어서,
    상기 제 1금속연결선 및 제 2금속 연결선은 니켈(Ni), 티탄(Ti), 하프늄(Hf), 지르코늄(Zr), 아연(Zn), 텅스텐(W), 코발트(Co), 바나듐(V), 구리(Cu), 알루미늄(Al), 백금(Pt) 중 적어도 하나를 포함하는 저항변화 메모리의 제조방법.
  16. 제 14항에 있어서,
    상기 미리 설정된 온도는 50℃ 미만의 저온인 저항변화메모리의 제조방법.
KR1020080051403A 2008-06-02 2008-06-02 저항변화메모리 및 제조방법 KR100974069B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080051403A KR100974069B1 (ko) 2008-06-02 2008-06-02 저항변화메모리 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080051403A KR100974069B1 (ko) 2008-06-02 2008-06-02 저항변화메모리 및 제조방법

Publications (2)

Publication Number Publication Date
KR20090125341A true KR20090125341A (ko) 2009-12-07
KR100974069B1 KR100974069B1 (ko) 2010-08-04

Family

ID=41686850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051403A KR100974069B1 (ko) 2008-06-02 2008-06-02 저항변화메모리 및 제조방법

Country Status (1)

Country Link
KR (1) KR100974069B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014046373A1 (ko) * 2012-09-19 2014-03-27 고려대학교 산학협력단 전도성 필라멘트가 형성된 투명 전극을 구비하는 유기 발광소자 및 그 제조 방법
US9036398B2 (en) 2012-02-27 2015-05-19 Samsung Electronics, Co., Ltd. Vertical resistance memory device and a read method thereof
KR20210013981A (ko) * 2019-07-29 2021-02-08 광운대학교 산학협력단 산소 열처리가 적용된 저온 용액 공정에 의해 제작된 산화물 박막 기반의 유연 저항 변화 메모리 및 이의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445064B1 (ko) * 2001-06-30 2004-08-21 주식회사 하이닉스반도체 자기저항식 랜덤 액세스 메모리 제조 방법
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6998317B2 (en) 2003-12-18 2006-02-14 Sharp Laboratories Of America, Inc. Method of making a non-volatile memory using a plasma oxidized high-k charge-trapping layer
KR100694316B1 (ko) 2005-09-30 2007-03-14 한양대학교 산학협력단 플라즈마 가스처리를 이용한 산화박막의 안정성이 우수한ＲｅＲＡＭ 소자의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9036398B2 (en) 2012-02-27 2015-05-19 Samsung Electronics, Co., Ltd. Vertical resistance memory device and a read method thereof
WO2014046373A1 (ko) * 2012-09-19 2014-03-27 고려대학교 산학협력단 전도성 필라멘트가 형성된 투명 전극을 구비하는 유기 발광소자 및 그 제조 방법
US9570699B2 (en) 2012-09-19 2017-02-14 Korea University Research And Business Foundation Organic light emitting device having transparent electrode where conducting filaments formed and method of manufacturing the same
KR20210013981A (ko) * 2019-07-29 2021-02-08 광운대학교 산학협력단 산소 열처리가 적용된 저온 용액 공정에 의해 제작된 산화물 박막 기반의 유연 저항 변화 메모리 및 이의 제조방법

Also Published As

Publication number Publication date
KR100974069B1 (ko) 2010-08-04

Similar Documents

Publication Publication Date Title
KR101219774B1 (ko) 전이금속 산화막을 갖는 반도체소자의 제조방법 및 관련된소자
US8143092B2 (en) Methods for forming resistive switching memory elements by heating deposited layers
US8426841B2 (en) Transparent memory for transparent electronic device
CN102157540B (zh) 存储装置、存储卡和电子装置
JP4228033B2 (ja) 不揮発性記憶素子、不揮発記憶装置、及びそれらの製造方法
CN103985702B (zh) 电容器结构
Zhang et al. VO 2-based selection device for passive resistive random access memory application
US20170141302A1 (en) Sensing device and method of production thereof
JP2007300082A (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
CN103597597B (zh) 可变电阻元件及其制造方法
JP2017055082A (ja) 不揮発性記憶装置の製造方法
JP3903323B2 (ja) 抵抗変化素子及びそれを用いた不揮発性メモリ
US20150129826A1 (en) Flexible Non-Volatile Memory
US10720578B2 (en) Self-gating resistive storage device having resistance transition layer in vertical trench in stacked structure of insulating dielectric layers and electrodes
CN111584711B (zh) 一种rram器件及形成rram器件的方法
KR20120078853A (ko) 저항 변화 메모리 소자
KR100974069B1 (ko) 저항변화메모리 및 제조방법
CN103633243B (zh) 一种电阻型存储器的制备方法
TWI611403B (zh) 印刷電路板中之電阻式隨機存取記憶體
CN101901869A (zh) 基于石墨烯氧化物的电阻型存储器的制备方法
KR20060106035A (ko) 저항변화 기억소자용 박막 구조물 및 그 제조 방법
CN107403822A (zh) 电阻式随机存取内存及其制造方法
KR100785509B1 (ko) ＲｅＲＡＭ 소자 및 그 제조 방법
KR102226767B1 (ko) 에너지 고 효율이 가능한 ReRAM의 제조 방법
KR20130013213A (ko) 가변 저항 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee