KR20090123944A

KR20090123944A - Base-equipped insulating sheet, multi-layer printed circuit board, semiconductor device, and multi-layer printed circuit board manufacturing method

Info

Publication number: KR20090123944A
Application number: KR1020097021014A
Authority: KR
Inventors: 미치오 기무라
Original assignee: 스미토모 베이클리트 컴퍼니 리미티드
Priority date: 2007-03-29
Filing date: 2008-03-25
Publication date: 2009-12-02
Also published as: CN101637070A; CN101637070B; WO2008123248A1; JPWO2008123248A1

Abstract

It is possible to provide a base-equipped insulating sheet in which the base can easily be peeled off from the insulating sheet without causing a crack or drop of the insulating layer when used for the insulating layer of the multi-layer printed circuit board. It is also possible to provide a multi-layer printed circuit board and a semiconductor device. The base-equipped insulating sheet is used to form an insulating layer of the multi-layer printed circuit board. An insulating layer is formed on the base by a resin component. The insulating layer is attached to an attachment surface with heat and pressure. After the insulating layer is heated and hardened, the base is peeled off from the insulating layer with a peeling-off intensity not greater than 0.2 kN/m. The insulating layer is peeled off from the base after heating and hardening. The insulation layer formed by the resin component is arranged on the base and the insulating layer is attached to the attachment surface while being heated by temperature of 60 to 160 degrees C and pressed with a pressure of 0.2 to 5 MPa for 0.5 to 15 minutes. At the temperature of 20 degrees C, the base can be peeled off from the insulating layer with a peeling-off intensity not greater than 0.05 kN/m.

Description

Manufacturing method of insulation sheet with base material, multilayer printed wiring board, semiconductor device and multilayer printed wiring board {BASE-EQUIPPED INSULATING SHEET, MULTI-LAYER PRINTED CIRCUIT BOARD, SEMICONDUCTOR DEVICE, AND MULTI-LAYER PRINTED CIRCUIT BOARD MANUFACTURING METHOD}

본 발명은 기재 부착 절연 시트, 다층 프린트 배선판, 반도체 장치 및 다층 프린트 배선판의 제조 방법에 관한 것이다.TECHNICAL FIELD This invention relates to the manufacturing method of the insulating sheet with a base material, a multilayer printed wiring board, a semiconductor device, and a multilayer printed wiring board.

최근 전자기기의 고기능화 등의 요구에 수반하여 전자 부품의 고밀도 집적화, 나아가서는 고밀도 실장화 등이 진행되고 있어, 이들에 사용되는 고밀도 실장 대응의 프린트 배선판 등은 종래 보다 더 소형화 및 고밀도화가 진행되고 있다. 이 프린트 배선판 등의 고밀도화에 대한 대응으로서 빌드업(build-up) 방식에 의한 다층 프린트 배선판이 많이 채용되고 있다(예를 들어, 특허문헌 1 참조.)In recent years, with the demand for high functionalization of electronic devices, the integration of high-density electronic components, and further high-density packaging, has progressed, and the printed wiring boards for high-density packaging used for them have been further downsized and densified. . Many multilayer printed wiring boards by the build-up system are employ | adopted as a response to the densification of this printed wiring board, etc. (for example, refer patent document 1).

빌드업 방식에 의한 다층 프린트 배선판은, 통상 수지 조성물로 구성되는 두께 100㎛ 이하의 절연 시트와 도체 회로층을 적층 성형하여 제조된다. 또, 도체 회로층간의 접속 방법으로는 종래의 드릴 가공을 대신하여, 레이저법, 포토 법 등의 가공에 의해 비아 홀을 형성하고 금속 도금 처리 등에 의해 절연층간의 도통(導通)을 도모하는 등의 방법을 들 수 있다. 이들 방법은 지름이 작은 비아 홀을 자 유롭게 배치함으로써 고밀도화를 달성하는 것이며, 각각의 방법에 대응된 각종 빌드업용 층간 절연 재료가 제안되고 있다.The multilayer printed wiring board by a build-up system is manufactured by laminating the insulation sheet and conductor circuit layer of thickness 100 micrometers or less comprised with a resin composition normally. As a connection method between the conductor circuit layers, instead of conventional drill processing, via holes are formed by processing such as a laser method, a photo method, and the like, and electrical conduction between insulating layers is achieved by metal plating. The method can be mentioned. These methods achieve high density by arranging via holes with small diameter freely, and various interlayer insulating materials for build-up corresponding to the respective methods have been proposed.

이들 빌드업 방식용의 기재 부착 절연 시트는, 도체 회로층에 가열 압착하고, 절연층을 반경화시키기 전 또는 반경화시킨 후 또는 경화시킨 후 비아 홀 형성 전에 기재를 절연 시트로부터 박리하게 되지만, 절연 시트와 기재의 밀착력이 너무 강하면 박리 프로세스가 곤란해지는데다가, 절연층의 균열이나 탈락 등을 일으키는 문제가 있었다. 특히, 기재를 박리하지 않고 절연층의 경화를 실시하고, 그 후에 기재를 박리할 경우, 절연층의 경화가 균일하게 진행되어 절연층의 평탄성이 향상되는 이점이 있으나, 경화시의 가열에 의해 절연 시트와 기재의 밀착력이 지나치게 강해져서 박리 프로세스가 곤란해지는데다가, 절연층의 균열이나 기재의 부착 잔류 등을 일으키는 문제가 있었다.The insulating sheets with substrates for these build-up methods are heat-compression-bonded to the conductor circuit layer, and the substrates are peeled from the insulating sheets before the via hole is formed after the insulating layer is semi-cured or after being cured or cured. If the adhesion between the sheet and the substrate is too strong, the peeling process becomes difficult, and there is a problem that causes cracking or dropping of the insulating layer. In particular, when the insulating layer is cured without peeling off the substrate, and then the substrate is peeled off, there is an advantage that the curing of the insulating layer proceeds uniformly and the flatness of the insulating layer is improved. The adhesive force between the sheet and the substrate became too strong to make the peeling process difficult, and there was a problem of causing cracks in the insulating layer, residual adhesion of the substrate, and the like.

특허문헌 1: 일본 특개 평07-106767호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 07-106767

발명이 해결하고자 하는 과제Problems to be Solved by the Invention

본 발명은 다층 프린트 배선판의 절연층에 이용했을 경우에, 작업성이 좋고 신뢰성이 높은 다층 프린트 배선판을 제조할 수 있는 기재 부착 절연 시트, 다층 프린트 배선판, 반도체 장치 및 다층 프린트 배선판의 제조 방법을 제공하는 것이다.This invention provides the manufacturing method of the insulation sheet with a base material, a multilayer printed wiring board, a semiconductor device, and a multilayer printed wiring board which, when used for the insulating layer of a multilayer printed wiring board, can manufacture a multilayer printed wiring board with good workability and high reliability. It is.

과제를 해결하기 위한 수단Means to solve the problem

이와 같은 목적은, 하기의 본 발명 [1]~[26]에 의해 달성된다.Such an object is achieved by the following inventions [1] to [26].

[1]다층 프린트 배선판의 절연층을 형성하기 위해서 이용되는 기재 부착 절연 시트로서, 수지 조성물로 이루어진 절연층이 기재상에 설치되어 이루어지며, 이 절연층을 피접착면에 가열 가압하여 접착하고, 또한 상기 절연층을 가열 경화시킨 후에, 20℃에서 상기 절연층으로부터 상기 기재를 박리하는 박리 강도가 0.2kN/m이하이며, 절연층을 가열 경화한 후에 기재로부터 박리하여 이용되는 것인 것을 특징으로 하는 기재 부착 절연 시트.[1] An insulating sheet with a substrate used for forming an insulating layer of a multilayer printed wiring board, wherein an insulating layer made of a resin composition is provided on the substrate, and the insulating layer is heated and pressed to an adhered surface, Furthermore, after heat-curing the said insulating layer, the peeling strength which peels the said base material from the said insulating layer at 20 degreeC is 0.2 kN / m or less, It is characterized by being used by peeling from a base material after heat-hardening an insulating layer. Insulation sheet with base material to say.

[2] 상기 절연층을 피접착면에 60~160℃, 0.2~5MPa에서 0.5~15분간 가열 가압함으로써 상기 절연층을 상기 피접착면에 접착하고, 또한 140~240℃에서 30~120분간 가열함으로써 상기 절연층을 가열 경화시킨 후에, 상기 절연층으로부터 상기 기재를 박리하는 박리 강도가 0.2kN/m 이하인, [1]항에 기재된 기재 부착 절연 시트.[2] The insulating layer is bonded to the surface to be bonded by heating and pressing the insulating layer at 60 to 160 ° C. for 0.5 to 15 minutes at 0.2 to 5 MPa, and further heating at 140 to 240 ° C. for 30 to 120 minutes. The insulating sheet with a base material as described in [1] whose peeling strength which peels the said base material from the said insulating layer after heat-hardening the said insulating layer by 0.2 kN / m or less.

[3] 상기 기재는 박리 처리제에 의해 박리 처리가 실시된 것인 [1] 또는 [2]항에 기재된 기재 부착 절연 시트.[3] The insulating sheet with a substrate according to [1] or [2], in which the substrate is subjected to a peeling treatment with a peeling treatment agent.

[4] 상기 박리 처리제는 비(非)실리콘계의 박리 처리제인 [3]항에 기재된 기재 부착 절연 시트.[4] The insulating sheet with base material according to [3], wherein the release treatment agent is a non-silicone release treatment agent.

[5] 상기 박리 처리제는 우레탄 결합을 갖는 화합물을 포함하는 것인 [3] 또는 [4]항에 기재된 기재 부착 절연 시트.[5] The insulating sheet with a substrate according to [3] or [4], wherein the release treatment agent contains a compound having a urethane bond.

[6] 상기 기재는 폴리에스테르 수지 필름인 [1]부터 [5]항 중 어느 한 항에 기재된 기재 부착 절연 시트.[6] The base material is an insulating sheet with a base material according to any one of [1] to [5], which is a polyester resin film.

[7] 상기 폴리에스테르 수지 필름은 폴리에틸렌 테레프탈레이트 필름 또는 폴리에틸렌 나프탈레이트 필름인 [6]항에 기재된 기재 부착 절연 시트.[7] The insulating sheet with a substrate according to [6], wherein the polyester resin film is a polyethylene terephthalate film or a polyethylene naphthalate film.

[8] 상기 수지 조성물은 에폭시 수지를 함유하는 것인 [1]부터 [7]항 중 어느 한 항에 기재된 기재 부착 절연 시트.[8] The insulating sheet with a base according to any one of [1] to [7], in which the resin composition contains an epoxy resin.

[9] 상기 수지 조성물은 무기 충전재를 함유하는 것인 [1]부터 [8]항 중 어느 한 항에 기재된 기재 부착 절연 시트.[9] The insulating sheet with a base according to any one of [1] to [8], in which the resin composition contains an inorganic filler.

[10] 상기 수지 조성물은 이미다졸 화합물을 함유하는 것인 [1]부터 [9]항 중 어느 한 항에 기재된 기재 부착 절연 시트.[10] The insulating sheet with a base according to any one of [1] to [9], in which the resin composition contains an imidazole compound.

[11] [1]부터 [10]항 중 어느 한 항에 기재된 부착 절연 시트를 내층 회로판의 한쪽 면 또는 양면에 겹쳐 맞추고 가열 가압 성형하여 이루어진 다층 프리트 배선판.[11] A multilayer frit wiring board, wherein the adhesive insulation sheet according to any one of [1] to [10] is laminated on one or both surfaces of an inner layer circuit board and heated under pressure.

[12] [11]항에 기재된 다층 프린트 배선판을 패키지용 기판으로 이용하여 이루어진 반도체 장치.[12] A semiconductor device comprising the multilayer printed wiring board according to [11] as a package substrate.

[13] [1]부터 [10]항 중 어느 한 항에 기재된 기재 부착 절연 시트와 내층 회로판을 이 기재 부착 절연 시트의 절연층을 이 내층 회로판측으로 하여 겹쳐 맞추고, 상기 수지 조성물의 경화 온도 미만으로 가열 가압하여 다층 프린트 배선판 전구체를 제작하는 공정과, 상기 다층 프린트 배선판 전구체를 상기 수지 조성물의 경화 온도 이상으로 가열하여 상기 절연층을 경화시킨 후 상기 기재를 박리하여 다층 프린트 배선판을 제작하는 공정을 구비하는 다층 프린트 배선판의 제조 방법.[13] The insulating sheet with the base material according to any one of [1] to [10] and the inner layer circuit board are laminated together with the insulating layer of the insulating sheet with the base material on the inner layer circuit board side, and below the curing temperature of the resin composition. Heating pressurization to produce a multilayer printed wiring board precursor, and heating the multilayer printed wiring board precursor above a curing temperature of the resin composition to cure the insulating layer, and then peeling off the substrate to produce a multilayer printed wiring board. The manufacturing method of the multilayer printed wiring board to be made.

[14]다층 프린트 배선판의 절연층을 형성하기 위해서 이용되는 기재 부착 절연 시트로서, 수지 조성물로 이루어진 절연층이 기재상에 설치되어 이루어지며, 이 절연층을 피접착면에 60~160℃, 0.2~5MPa에서 0.5~15분간 가열 가압했을 때에 20℃에서 상기 절연층으로부터 상기 기재를 박리하는 박리 강도가 0.05kN/m 이하인 것을 특징으로 하는 기재 부착 절연 시트.[14] An insulation sheet with a substrate used for forming an insulation layer of a multilayer printed wiring board, wherein an insulation layer made of a resin composition is provided on the substrate, and the insulation layer is formed on the surface to be bonded at 60 to 160 ° C., 0.2 The peeling strength which peels the said base material from the said insulating layer at 20 degreeC when it heat-pressurizes at 0.5 Mpa for 5 to 15 minutes is 0.05 kN / m or less, The insulating sheet with a base material characterized by the above-mentioned.

[15] 상기 기재는 박리 처리제에 의해 박리 처리가 실시된 것인 [14]항에 기재된 기재 부착 절연 시트.[15] The insulating sheet with a substrate according to [14], wherein the substrate is subjected to a peeling treatment with a peeling treatment agent.

[16] 상기 박리 처리제는 비실리콘계의 박리 처리제인 [15]항에 기재된 기재 부착 절연 시트.[16] The insulating sheet with a base according to [15], wherein the release treatment agent is a non-silicone release treatment agent.

[17] 상기 박리 처리제는 우레탄 결합을 갖는 화합물을 포함하는 것인 [15]또는 [16]항에 기재된 기재 부착 절연 시트.[17] The insulating sheet with a substrate according to [15] or [16], wherein the release treatment agent contains a compound having a urethane bond.

[18] 상기 기재는 폴리에스테르 수지 필름인 [14] 내지 [17]항 중 어느 한 항에 기재된 기재 부착 절연 시트.[18] The insulating sheet with a substrate according to any one of [14] to [17], wherein the substrate is a polyester resin film.

[19] 상기 폴리에스테르 수지 필름은 폴리에틸렌 테레프탈레이트 필름 또는 폴리에틸렌 나프탈레이트 필름인 [18]항에 기재된 기재 부착 절연 시트.[19] The insulating sheet with a substrate according to [18], wherein the polyester resin film is a polyethylene terephthalate film or a polyethylene naphthalate film.

[20] 상기 수지 조성물은 에폭시 수지를 함유하는 것인 [14] 내지 [19]항 중 어느 한 항에 기재된 기재 부착 절연 시트.[20] The insulating sheet with a base according to any one of [14] to [19], wherein the resin composition contains an epoxy resin.

[21] 상기 수지 조성물은 무기 충전재를 함유하는 것인 [14] 내지 [20]항 중 어느 한 항에 기재된 기재 부착 절연 시트.[21] The insulating sheet with a base according to any one of [14] to [20], in which the resin composition contains an inorganic filler.

[22] 상기 수지 조성물은 이미다졸 화합물을 함유하는 것인 [14] 내지 [21]항 중 어느 한 항에 기재된 기재 부착 절연 시트.[22] The insulating sheet with a base according to any one of [14] to [21], wherein the resin composition contains an imidazole compound.

[23] 상기 절연층을 경화시키기 전의 상기 박리 강도가 0.05kN/m 이하이며, 절연층의 경화 전에 기재로부터 박리하여 이용되는 것인 [14] 내지 [22]항 중 어느 한 항에 기재된 기재 부착 절연 시트.[23] The substrate adhesion material according to any one of [14] to [22], wherein the peel strength before curing the insulating layer is 0.05 kN / m or less and is used by peeling from the substrate before curing the insulating layer. Insulation sheet.

[24] [4]부터 [23]항 중 어느 한 항에 기재된 기재 부착 절연 시트를 내층 회로판의 한쪽 면 또는 양면에 겹쳐 맞추고 가열 가압 성형하여 이루어진 다층 프린트 배선판.[24] A multilayer printed wiring board formed by laminating the insulating sheet with a substrate according to any one of [4] to [23] on one side or both sides of an inner layer circuit board, and hot pressing.

[25] [24]항에 기재된 다층 프린트 배선판을 패키지용 기판으로 이용하여 이루어진 반도체 장치.[25] A semiconductor device comprising the multilayer printed wiring board according to [24] as a package substrate.

[26] [14]부터 [23]항 중 어느 한 항에 기재된 기재 부착 절연 시트와 내층 회로판을 이 기재 부착 절연 시트의 절연층을 이 내층 회로판측으로 하여 겹쳐 맞추고, 상기 수지 조성물의 경화 온도 미만으로 가열 가압하여 다층 프린트 배선판 전구체를 제작하는 공정과, 상기 다층 프린트 배선판 전구체에서 상기 기재를 상기 절연층으로부터 박리한 후 상기 수지 조성물의 경화 온도 이상으로 가열하여 상기 절연층을 경화시켜 다층 프린트 배선판을 제작하는 공정을 구비하는 다층 프린트 배선판의 제작 방법.[26] The insulating sheet with the base material according to any one of [14] to [23] and the inner layer circuit board are laminated together with the insulating layer of the insulating sheet with the base material on the inner layer circuit board side, and below the curing temperature of the resin composition. The process of manufacturing a multilayer printed wiring board precursor by heat pressurization, and peeling the said base material from the said insulating layer in the said multilayer printed wiring board precursor, and heating above the curing temperature of the said resin composition, hardening the said insulating layer, and manufacturing a multilayer printed wiring board. The manufacturing method of the multilayer printed wiring board provided with the process of making.

발명의 효과Effects of the Invention

본 발명은 다층 프린트 배선판의 절연층을 형성하기 위해서 이용되는 기재 부착 절연 시트로서, 수지 조성물로 이루어진 절연층이 기재상에 설치되어 이루어지며, 이 절연층을 피접착면에 가열 가압하여 접착하고, 또한 상기 절연층을 가열 경화시킨 후에, 상기 절연층으로부터 상기 기재를 박리하는 박리 강도가 0.2kN/m 이하이며, 절연층을 가열 경화 후에 기재로부터 박리하여 이용되는 것인 것을 특징으로 하는 기재 부착 절연 시트 및 다층 프린트 배선판의 절연층을 형성하기 위해서 이용되는 기재 부착 절연 시트로서, 수지 조성물로 이루어진 절연층이 기재상에 설치되어 이루어지며, 이 절연층을 피접착면에 60~160℃, 0.2~5MPa에서 0.5~15분간 가열 가압했을 때에 20℃에서 상기 절연층으로부터 상기 기재를 박리 하는 박리 강도가 0.05kN/m 이하인 것을 특징으로 하는 기재 부착 절연 시트를 제공하는 것이다.The present invention is an insulating sheet with a base material used to form an insulating layer of a multilayer printed wiring board, wherein an insulating layer made of a resin composition is provided on a base material, and the insulating layer is heated and pressed to an adhered surface, Moreover, after heat-hardening the said insulating layer, the peeling strength which peels the said base material from the said insulating layer is 0.2 kN / m or less, and is used by peeling from an base material after heat-hardening an insulating layer, The insulation with a base material characterized by the above-mentioned. An insulating sheet with a base material used to form an insulating layer of a sheet and a multilayer printed wiring board, wherein an insulating layer made of a resin composition is provided on the base material, and the insulating layer is placed on the surface to be bonded at 60 to 160 ° C and 0.2 to Peeling strength which peels the said base material from the said insulating layer at 20 degreeC when it heat-pressurizes at 5 MPa for 0.5 to 15 minutes is characterized by 0.05 kN / m or less. To provide a substrate attached to the insulating sheet.

본 발명의 기재 부착 절연 시트를 다층 프린트 배선판의 절연층에 이용함으로써 작업성이 좋고 문제를 일으키지 않으며 고밀도로 미세한 회로 형성이 가능한 다층 프린트 배선판을 제조할 수 있다. 또 특히, 시스템 인 패키지(SiP) 등에 이용되는 패키지 기판이라 불리는 기판에 적합하게 이용할 수 있다. 패키지 기판은, 프린트 배선판과 반도체 소자의 사이에서 프린트 배선판과 반도체 소자의 신호 전달의 중개역으로 작용하기 때문에 고밀도의 미세 회로 형성이 요구되지만, 본 발명의 기재 부착 절연 시트를 이용함으로써 패키지 기판에 요구되는 고밀도의 미세 회로 형성이 가능해진다. 또한, 본 발명의 기재 부착 절연 시트를 이용하여 제조된 패키지 기판에 반도체 소자를 탑재하여 이루어진 반도체 장치는 신뢰성이 뛰어나다.By using the insulating sheet with a base material of this invention for the insulating layer of a multilayer printed wiring board, a workability is good and a multilayer printed wiring board which can form a fine circuit at high density can be manufactured without causing a problem. Moreover, especially, it can use suitably for the board | substrate called a package board | substrate used for a system in package (SiP). Since the package substrate acts as an intermediate region for signal transmission between the printed wiring board and the semiconductor element between the printed wiring board and the semiconductor element, high density fine circuit formation is required, but is required for the package substrate by using the insulating sheet with the substrate of the present invention. High density microcircuit formation becomes possible. Moreover, the semiconductor device which mounts a semiconductor element on the package board | substrate manufactured using the insulating sheet with a base material of this invention is excellent in reliability.

발명을 실시하기 위한 바람직한 형태Best Mode for Carrying Out the Invention

이하에, 본 발명의 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치에 대해 상세하게 설명한다.EMBODIMENT OF THE INVENTION Below, the insulating sheet with a base material of this invention, a multilayer printed wiring board, and a semiconductor device are demonstrated in detail.

본 발명의 제1 기재 부착 절연 시트는 다층 프린트 배선판의 절연층을 형성하기 위해서 이용되는 기재 부착 절연 시트로서, 수지 조성물로 이루어진 절연층이 기재상에 설치되어 이루어지며, 이 절연층을 피접착면에 가열 가압하여 접착하고, 또한 상기 절연층을 가열 경화시킨 후에, 20℃에서 상기 절연층으로부터 상기 기재를 박리하는 박리 강도가 0.2kN/m 이하이며, 절연층을 가열 경화 후에 기재로부터 박리하여 이용되는 것인 것을 특징으로 하는 것이다.The insulation sheet with a 1st base material of this invention is an insulation sheet with a base material used in order to form the insulation layer of a multilayer printed wiring board, The insulation layer which consists of a resin composition is provided on a base material, and this insulation layer is a to-be-adhered surface After the adhesive was heated and pressed to heat the cured insulating layer, the peeling strength for peeling the substrate from the insulating layer at 20 ° C was 0.2 kN / m or less, and the insulating layer was peeled off from the substrate after heat curing. It is to be characterized.

또, 본 발명의 제1 다층 프린트 배선판은, 상기 본 발명의 제1 기재 부착 절연 시트를 내층 회로판의 한쪽 면 또는 양면에 겹쳐 맞추고 가열 가압 성형하여 이루어진 것이다.Moreover, the 1st multilayer printed wiring board of this invention is formed by laminating | stacking the insulating sheet with a 1st base material of the said invention on one side or both surfaces of an inner layer circuit board, and heat-press-molding.

또한, 본 발명의 제1 반도체 장치는, 상기 본 발명의 제1 다층 프린트 배선판을 시스템 인 패키지 등의 반도체 장치를 구성하는 패키지용 기판으로서 적합하게 사용할 수 있는 것이며, 이 패키지용 기판에 반도체 소자를 실장하여 이루어진 반도체 장치는 신뢰성이 뛰어나다.Moreover, the 1st semiconductor device of this invention can use suitably the said 1st multilayer printed wiring board of this invention as a package board | substrate which comprises semiconductor devices, such as a system in package, and uses a semiconductor element for this package board | substrate. The semiconductor device mounted and mounted is excellent in reliability.

또, 본 발명의 제1 다층 프린트 배선판의 제조 방법은, 상기 본 발명의 제1 기재 부착 절연 시트와 내층 회로판을 이 기재 부착 절연 시트의 절연층을 이 내층 회로판측으로 하여 겹쳐 맞추고, 상기 수지 조성물의 경화 온도 미만에서 가열 가압하여 다층 프린트 배선판 전구체를 제작하는 공정과, 상기 다층 프린트 배선판 전구체를 상기 수지 조성물의 경화 온도 이상으로 가열하여 상기 절연층을 경화시킨 후 상기 기재를 박리하여 다층 프린트 배선판을 제작하는 공정을 구비하는 것이다.Moreover, the manufacturing method of the 1st multilayer printed wiring board of this invention superimposes the insulation sheet of the said 1st base material of this invention, and an inner layer circuit board so that the insulation layer of this insulation sheet with this base material may be this inner layer circuit board side, The process of manufacturing a multilayer printed wiring board precursor by heat-pressing below a curing temperature, and heating the said multilayer printed wiring board precursor above the curing temperature of the said resin composition, hardening the said insulating layer, and peeling off the said base material to manufacture a multilayer printed wiring board. It is equipped with the process of doing.

본 발명의 제2 기재 부착 절연 시트는 다층 프린트 배선판의 절연층을 형성하기 위해서 이용되는 기재 부착 절연 시트로서, 수지 조성물로 이루어진 절연층이 기재상에 설치되어 이루어지며, 이 절연층을 피접착면에 60~160℃, 0.2~5MPa에서 0.5~15분간 가열 가압했을 때에 20℃에서 상기 절연층으로부터 상기 기재를 박리하는 박리 강도가 0.05kN/m 이하인 것을 특징으로 하는 것이다.The insulation sheet with a 2nd base material of this invention is an insulation sheet with a base material used in order to form the insulation layer of a multilayer printed wiring board, The insulation layer which consists of a resin composition is provided on a base material, and this insulation layer is a to-be-adhered surface It is characterized in that the peel strength at which the substrate is peeled off from the insulating layer at 20 ° C. is 0.5 kN / m or less when heat-pressurized at 60 ° C. to 160 ° C. and 0.2 to 5 MPa for 0.5 to 15 minutes.

또, 본 발명의 제2 다층 프린트 배선판은, 상기 본 발명의 제2 기재 부착 절연 시트를 내층 회로판의 한쪽 면 또는 양면에 겹쳐 맞추고 가열 가압 성형하여 이루어진 것이다.Moreover, the 2nd multilayer printed wiring board of this invention is made by laminating | stacking the insulation sheet with a 2nd base material of the said invention on one side or both surfaces of an inner-layer circuit board, and heat-molding.

또한, 본 발명의 제2 반도체 장치는, 상기 본 발명의 제2 다층 프린트 배선판을 시스템 인 패키지 등의 반도체 장치를 구성하는 패키지용 기판으로 적합하게 사용할 수 있는 것이며, 이 패키지용 기판에 반도체 소자를 실장하여 이루어진 반도체 장치는 신뢰성이 뛰어나다.Moreover, the 2nd semiconductor device of this invention can use suitably the said 2nd multilayer printed wiring board of this invention as a package board | substrate which comprises semiconductor devices, such as a system in package, and uses a semiconductor element for this package board | substrate. The semiconductor device mounted and mounted is excellent in reliability.

또, 본 발명의 제2 다층 프린트 배선판의 제조 방법은, 상기 본 발명의 제2 기재 부착 절연 시트와 내층 회로판을 이 기재 부착 절연 시트의 절연층을 이 내층 회로판측으로 하여 겹쳐 맞추고, 상기 수지 조성물의 경화 온도 미만에서 가열 가압하여 다층 프린트 배선판 전구체를 제작하는 공정과, 상기 다층 프린트 배선판 전구체에서 상기 기재를 상기 절연층으로부터 박리한 후 상기 수지 조성물의 경화 온도 이상으로 가열하여 상기 절연층을 경화시켜 다층 프린트 배선판을 제작하는 공정을 구비하는 것이다.Moreover, the manufacturing method of the 2nd multilayer printed wiring board of this invention superimposes the insulating sheet with a 2nd base material of this invention, and an inner layer circuit board so that the insulating layer of this insulating sheet with this base material may be this inner layer circuit board side, Heating and pressurizing below the curing temperature to produce a multilayer printed wiring board precursor; and peeling the substrate from the insulating layer in the multilayer printed wiring board precursor, and then heating to a curing temperature or higher of the resin composition to cure the insulating layer. It is equipped with the process of manufacturing a printed wiring board.

우선 본 발명의 기재 부착 절연 시트에 대해 설명한다.First, the insulating sheet with a base material of this invention is demonstrated.

본 발명의 기재 부착 절연 시트는 기재상에 수지 조성물로 이루어진 절연층을 형성함으로써 얻을 수 있다. 또한 본 발명에 이용하는 「기재」란 금속박 또는 수지 필름을 의미하며, 후에 구체적인 예를 들어 설명한다.The insulating sheet with base material of this invention can be obtained by forming the insulating layer which consists of a resin composition on a base material. In addition, the "base material" used for this invention means a metal foil or a resin film, and it demonstrates after giving a specific example.

또, 본 발명에서 박리 강도의 측정은, 예를 들어 정밀만능시험기(오토그래프 AG-IS, 시마즈 제작소제)를 이용하여 측정할 수 있다. 박리 강도는 20℃에서 폭 1㎝의 기재의 단을 일부 당겨 벗기고, 그 선단을 그립(grip) 도구로 잡고, 인장 방향이 피접착면에 접착한 절연층에 대해서 수직이 되는 방향으로 5㎜/min의 속도로 연속적으로 30㎜ 벗겼을 때의 평균값(n=2 이상)으로 하였다.In addition, in this invention, the measurement of peeling strength can be measured using the precision universal testing machine (autograph AG-IS, Shimadzu Corporation make), for example. Peel strength is partially pulled off the end of the substrate having a width of 1 cm at 20 ° C., and the tip is gripped with a grip tool, and 5 mm / in the direction perpendicular to the insulating layer bonded to the surface to be bonded. It was set as the average value (n = 2 or more) when peeling continuously 30 mm at the speed of min.

또, 본 발명에서 피접착면이란, 기재 부착 절연 시트의 절연층과 접착시키는 면이며, 절연층과 기재를 박리할 때에 절연층과 박리하지 않을 박리 강도로 이 절연층을 접착한다. 피접착면을 제공하는 것으로는, 다층 프린트 배선판을 구성하는 내층 회로판 외에 특별히 한정받지 않고 이용할 수 있다. 절연층과 기재의 박리 강도를 측정하기 위해서 상기 조건을 만족하는 피접착면을 제공하는 시험용 피스기판을 이용할 수도 있다.In addition, in this invention, a to-be-adhered surface is a surface which adhere | attaches the insulating layer of the insulating sheet with a base material, and when this peels an insulating layer and a base material, this insulating layer is adhere | attached by the peeling strength which will not peel. By providing the to-be-adhered surface, it can use without a restriction | limiting other than the inner layer circuit board which comprises a multilayer printed wiring board. In order to measure the peel strength of the insulating layer and the substrate, a test piece substrate may be used which provides an adhered surface that satisfies the above conditions.

본 발명의 제1 기재 부착 절연 시트는 다층 프린트 배선판의 절연층을 형성하기 위해서 이용되는 기재 부착 절연 시트로서, 수지 조성물로 이루어진 절연층이 기재상에 설치되어 이루어지며, 이 절연층을 피접착면에 가열 가압하여 접착하고, 또한 상기 절연층을 가열 경화시킨 후에, 20℃에서 상기 절연층으로부터 상기 기재를 박리하는 박리 강도가 0.2kN/m 이하이며, 절연층을 가열 경화 후에 기재로부터 박리하여 이용하는 것을 특징으로 하는 것이다.The insulation sheet with a 1st base material of this invention is an insulation sheet with a base material used in order to form the insulation layer of a multilayer printed wiring board, The insulation layer which consists of a resin composition is provided on a base material, and this insulation layer is a to-be-adhered surface After heat-pressurizing and adhering and heat-hardening the said insulating layer, the peeling strength which peels the said base material from the said insulating layer at 20 degreeC is 0.2 kN / m or less, and the insulating layer peels off from a base material after heat-hardening, and is used It is characterized by.

수지 조성물로 이루어진 절연층이 기재상에 설치되어 이루어진 기재 부착 절연 시트에서 이 절연층을 피접착면에 가열 가압하여 접착하고, 또한 상기 절연층을 가열 경화시킨 후 이 절연층으로부터 기재를 박리할 경우, 상기 박리 강도가 상기 상한값(0.2kN/m)을 넘으면 다층 프린트 배선판 제조시에 기재와 절연층을 박리하는 것이 매우 곤란하여, 기재를 절연층으로부터 박리할 수 없는 경우나 박리시에 절연층에 균열이 발생하는 경우가 있다.When an insulating layer made of a resin composition is formed on a substrate, the insulating layer is bonded to the surface to be bonded by heating and bonding to the surface to be bonded, and the substrate is peeled off from the insulating layer after heat-curing the insulating layer. When the peeling strength exceeds the upper limit (0.2 kN / m), it is very difficult to peel the substrate and the insulating layer at the time of manufacturing the multilayer printed wiring board, and the substrate cannot be peeled from the insulating layer or the insulating layer at the time of peeling. Cracks may occur.

이에 비해 본 발명의 제1 기재 부착 절연 시트는, 이 절연층을 피접착면에 가열 가압하여 접착하고, 또한 상기 절연층을 가열 경화시킨 후에도, 절연층으로부터 기재를 무리없이 박리할 수 있기 때문에 작업성이 뛰어남에 더해 절연막의 균열이나 탈락 등이 발생하기 어렵다. 즉, 표면 평활성이 높은 절연층을 제공할 수 있다. 그러므로, 본 발명에 의해 제공되는 절연층의 표면에는, 미세한 배선 회로를 정밀하게 형성할 수 있으며, 또 후술의 조화 처리 공정에서 그 표면에 미세한 요철 형상을 높은 균일성으로 다수 형성할 수 있다.On the other hand, the insulating sheet with a first base material of the present invention is capable of peeling off the base material from the insulating layer without difficulty even after heat-pressing and bonding the insulating layer to the surface to be bonded. In addition to excellent properties, cracking and dropping of the insulating film are unlikely to occur. That is, the insulating layer with high surface smoothness can be provided. Therefore, a fine wiring circuit can be precisely formed on the surface of the insulating layer provided by this invention, and many fine uneven | corrugated shapes can be formed in the surface with high uniformity in the roughening process process mentioned later.

본 발명의 제1 기재 부착 절연 시트에서 상기 박리 강도는 0.001~0.1kN/m의 범위인 것이 바람직하고, 0.005~0.05kN/m의 범위인 것이 가장 바람직하다. 상기 박리 강도가 상기 하한값 미만이면 기재와 절연층의 밀착력이 약하고, 예를 들어 다층 프린트 배선판 제조시에, 내층 회로 기판에 기재 부착 절연 시트를 적층 후 가열 경화를 실시하기 전에 기재가 박리되어, 절연층의 표면에 이물이 부착하여 문제가 생기는 경우가 있다.In the insulating sheet with a first base material of the present invention, the peel strength is preferably in the range of 0.001 to 0.1 kN / m, and most preferably in the range of 0.005 to 0.05 kN / m. When the said peeling strength is less than the said lower limit, the adhesive force of a base material and an insulating layer is weak, for example, at the time of manufacture of a multilayer printed wiring board, a base material will peel and insulate before carrying out heat-hardening after laminating | stacking an insulation sheet with a base material to an inner-layer circuit board, and insulating Foreign matter may adhere to the surface of the layer, causing problems.

본 발명의 제1 기재 부착 절연 시트에서 절연층을 피접착면에 60~160℃, 0.2~5MPa에서 0.5~15분간 가열 가압한 후에, 절연층의 가열 경화 전에서의 절연층과 기재의 박리 강도는 0.001~0.05kN/m의 범위, 특히 0.005~0.03kN/m의 범위인 것이 바람직하다.In the insulating sheet with a first base material of the present invention, after the heat-pressing of the insulating layer on the surface to be bonded at 60 to 160 ° C and 0.2 to 5 MPa for 0.5 to 15 minutes, the peeling strength between the insulating layer and the base material before heat curing of the insulating layer Is preferably in the range of 0.001 to 0.05 kN / m, particularly in the range of 0.005 to 0.03 kN / m.

본 발명의 제1 기재 부착 절연 시트에서 절연층을 피접착면에 가압 가열하여 접착시키는 조건은 특별히 한정되지 않으나, 가열 온도 60~160℃, 가압 0.2~5MPa에서 0.5~15분간 유지하는 것이 바람직하고, 특히 가열 온도 80~120℃, 가압 1~3MPa에서 1~5분간 유지하는 것이 바람직하다.In the insulating sheet with a first base material of the present invention, the conditions for bonding the insulating layer to the surface to be bonded by pressure bonding are not particularly limited. It is preferable to hold | maintain for 1 to 5 minutes especially at heating temperature of 80-120 degreeC and pressurization 1-3 MPa.

또, 절연층을 가열 경화시키는 경화 온도 조건은 특별히 한정되지 않으나, 140℃~240℃에서 절연층을 경화시키는 것이 바람직하고, 더욱 바람직하게는 150℃~200℃, 가장 바람직하게는 160℃~180℃이다. 가열 시간은 특별히 한정되지 않으나, 30~120분간이 바람직하고, 특히 45~90분간이 바람직하다.Moreover, although the hardening temperature conditions which heat-harden an insulating layer are not specifically limited, It is preferable to harden an insulating layer at 140 degreeC-240 degreeC, More preferably, it is 150 degreeC-200 degreeC, Most preferably, 160 degreeC-180 degreeC ℃. Although heating time is not specifically limited, 30 to 120 minutes are preferable and 45 to 90 minutes are especially preferable.

한편, 본 발명의 제2 기재 부착 절연 시트는 다층 프린트 배선판의 절연층을 형성하기 위해서 이용되는 기재 부착 절연 시트로서, 수지 조성물로 이루어진 절연층이 기재상에 설치되어 이루어지며, 이 절연층을 피접착면에 60~160℃, 0.2~5MPa에서 0.5~15분간 가열 가압했을 때에 20℃에서 상기 절연층으로부터 상기 기재를 박리하는 박리 강도가 0.05kN/m 이하인 것을 특징으로 하는 것이다. 제2 기재 부착 절연 시트는, 전형적으로는 절연층의 경화 전에 상기 박리 강도가 0.05kN/m 이하이며, 절연층을 경화 전에 기재로부터 박리하여 이용되는 것이다.On the other hand, the insulation sheet with a 2nd base material of this invention is an insulation sheet with a base material used in order to form the insulation layer of a multilayer printed wiring board, and the insulation layer which consists of a resin composition is provided on a base material, and this insulation layer is avoided. It is a peeling strength which peels the said base material from the said insulating layer at 20 degreeC, when heat-pressurizing at 60-160 degreeC and 0.2-5 Mpa for 0.5 to 15 minutes on an adhesive surface, It is characterized by the above-mentioned. The said peeling strength is 0.05 kN / m or less before hardening of an insulating layer typically, and the insulating sheet with a 2nd base material peels an insulating layer from a base material before hardening, and is used.

수지 조성물로 이루어진 절연층이 기재상에 설치되어서 이루어진 기재 부착 절연 시트에서 절연층을 피접착면에 60~160℃, 0.2~5MPa에서 0.5~15분간 가열 가압했을 때의 상기 박리 강도, 특히 경화 전의 절연층으로부터 기재를 박리하는 박리 강도가, 상기 상한값(0.05kN/m)을 넘으면 다층 프린트 배선판 제조시에 기재와 절연층을 박리하는 것이 매우 곤란하여, 기재를 절연층으로부터 박리할 수 없는 경우나 박리시에 절연층에 균열이 발생하는 경우가 있다.The said peeling strength at the time of heat-pressurizing an insulating layer at 60-160 degreeC and 0.2-5 Mpa for 0.5 to 15 minutes in the insulating sheet with a base material by which the insulating layer which consists of a resin composition was provided on the base material, especially before hardening When the peeling strength which peels a base material from an insulating layer exceeds the said upper limit (0.05 kN / m), it is very difficult to peel a base material and an insulating layer at the time of manufacture of a multilayer printed wiring board, and a base material cannot be peeled from an insulating layer, or A crack may arise in an insulating layer at the time of peeling.

이에 비해 본 발명의 제2 기재 부착 절연 시트는, 절연층을 피접착면에60~160℃, 0.2~5MPa에서 0.5~15분간 가열 가압한 후 절연층으로부터 기재를 무리없이 박리할 수 있기 때문에 작업성이 뛰어남과 동시에 절연층의 균열이나 탈락 등이 발생하기 어렵다. 즉, 표면 평활성이 높은 절연층을 제공할 수 있다. 그러므로, 본 발명에 의해 제공되는 절연층의 표면에는 미세한 배선 회로를 정밀하게 형성할 수 있으며, 또 후술의 조화 처리 공정에서 그 표면에 미세한 요철 형상을 높은 균일성으로 다수 형성할 수 있다.On the other hand, the insulating sheet with the second substrate of the present invention is capable of peeling off the substrate from the insulating layer without any problem after heat-pressing the insulating layer on the surface to be bonded at 60 to 160 ° C and 0.2 to 5 MPa for 0.5 to 15 minutes. At the same time, the insulation layer is hardly cracked or dropped. That is, the insulating layer with high surface smoothness can be provided. Therefore, a fine wiring circuit can be precisely formed on the surface of the insulating layer provided by the present invention, and a large number of fine uneven shapes can be formed on the surface with high uniformity in the roughening treatment step described later.

본 발명의 제2 기재 부착 절연 시트에서 상기 박리 강도는 0.001~0.03kN/m의 범위인 것이 바람직하고, 0.005~0.02kN/m의 범위인 것이 가장 바람직하다. 또, 제2 기재 부착 절연 시트는, 절연층과 피접촉면의 가열 가압 조건이 80~120℃, 1~3MPa에서 1~5분간인 경우에도 상기 박리 강도가 상기 범위 내인 것이 바람직하다.In the insulating sheet with a second base material of the present invention, the peel strength is preferably in the range of 0.001 to 0.03 kN / m, and most preferably in the range of 0.005 to 0.02 kN / m. Moreover, it is preferable that the said peeling strength is in the said range, even if the heat-pressing conditions of an insulating layer and a to-be-contacted surface are 1 to 5 minutes at 80-120 degreeC and 1-3 MPa of the insulating sheet with a 2nd base material.

박리 강도가 상기 하한값 미만이면 기재와 절연층의 밀착력이 약하여, 예들 들어 다층 프린트 배선판 제조시에, 내층 회로 기판에 기재 부착 절연 시트를 적층 후 절연층의 가열 경화 전에 기재가 박리되어 절연층의 표면에 이물이 부착하여 문제가 생기는 경우가 있다. 또, 박리 강도가 상기 하한값 미만이면 기재 부착 절연 시트의 보관시 등에 기재가 이전 박리하여 취급성의 저하나 절연층의 표면에 이물이 부착하는 문제가 발생하기 쉽다.If the peel strength is less than the lower limit, the adhesion between the substrate and the insulating layer is weak. For example, in the manufacture of a multilayer printed wiring board, the substrate is peeled off before the heat curing of the insulating layer after laminating the insulating sheet with the substrate on the inner circuit board and the surface of the insulating layer Foreign matter may adhere to the problem. Moreover, when peeling strength is less than the said lower limit, the base material will peel previously, etc. at the time of storage of the insulation sheet with a base material, and the problem that a foreign material adheres to the surface of an insulation layer or a handleability fall easily occurs.

이하, 본 발명의 제1 및 제2 기재 부착 절연 시트를 구성하는 기재 및 절연층에 대하여 설명한다.Hereinafter, the base material and insulating layer which comprise the insulating sheet with a 1st and 2nd base material of this invention are demonstrated.

본 발명의 기재 부착 절연 시트에 이용하는 기재는 박리 처리제에 의해 박리 처리가 실시되어 있는 것이 바람직하다. 박리 처리가 실시되어 있지 않은 경우, 절연층을 구성하는 수지 조성물에 따라서는, 기재와 절연층의 박리 강도가 지나치게 커지는 경우가 있어, 기재를 절연층으로부터 박리할 수 없는 경우나 박리시에 절연층에 균열이 발생하는 경우가 있다.It is preferable that the peeling process is given to the base material used for the insulating sheet with a base material of this invention with the peeling processing agent. When the peeling process is not performed, depending on the resin composition which comprises an insulating layer, the peeling strength of a base material and an insulating layer may become large too much, and when a base material cannot be peeled from an insulating layer or at the time of peeling an insulating layer Cracks may occur in some cases.

상기 박리 처리제는 특별히 한정받지 않으나, 예를 들어 비실리콘계의 박리 처리제를 적합하게 이용할 수 있다. 비실리콘계의 박리 처리제는 박리 강도가 지나치게 커지는 경우가 없으며, 또 지나치게 작아지는 경우도 없기 때문에 바람직하다. 비실리콘계의 박리 처리제로는 열경화형 폴리에스테르 수지, 아미노알킬레드 수지, 우레탄계 수지 등을 들 수 있다.Although the said peeling treatment agent is not specifically limited, For example, a non-silicone peeling treatment agent can be used suitably. A non-silicone peeling treatment agent is preferable because the peeling strength does not increase too much nor decreases too much. Examples of the non-silicone peeling treatment agent include thermosetting polyester resins, aminoalkyl red resins, urethane resins, and the like.

그 중에서도 비실리콘계의 박리 처리제로서 우레탄 결합을 갖는 화합물을 포함하는 것이 바람직하다. 우레탄 결합을 갖는 화합물은 절연 시트의 성분과 반응하여 문제를 일으키는 경우가 없고 시간의 경과에 따른 밀착력의 변화가 작다. 우레탄 결합을 갖는 화합물로는 에틸렌/비닐알코올 공중합체와 알킬이소시아네이트의 반응 생성물이나 에틸렌옥시드 부가 폴리에틸렌이민과 알킬이소시아네이트의 반응 생성물 등을 들 수 있다.Especially, it is preferable to contain the compound which has a urethane bond as a non-silicone peeling treatment agent. The compound having a urethane bond does not cause a problem by reacting with the components of the insulating sheet, and the change of adhesion strength over time is small. Examples of the compound having a urethane bond include reaction products of ethylene / vinyl alcohol copolymers and alkyl isocyanates, reaction products of ethylene oxide addition polyethyleneimine and alkyl isocyanates, and the like.

기재를 상기 박리 처리제로 박리 처리하는 방법으로는 특별히 한정되지 않으나, 예를 들어 박리 처리제를 적당한 유기용매에 용해 또는 분산시킨 도공액을 조제하고, 이 도공액을 롤 코터, 키스 코터, 그라비어 코터, 슬롯 다이 코터, 스퀴즈 코터 등의 적당한 도공 수단으로 박리 처리해야 할 면에 도공하여 건조하는 방법을 들 수 있다.Although it does not specifically limit as a method of peeling a base material with the said peeling treatment agent, For example, the coating liquid which melt | dissolved or disperse | distributed the peeling treatment agent in the suitable organic solvent is prepared, and this coating liquid is roll-coated, kiss coater, gravure coater, The method of coating and drying to the surface which should be peeled by suitable coating means, such as a slot die coater and a squeeze coater, is mentioned.

박리 처리층의 처리량은 특별히 제한되지 않으나, 예를 들어 0.01~5g/㎡, 바람직하게는 0.1~2g/㎡의 범위이다. 이 범위이면 박리 처리층을 균일하게 형성하기 쉬우며, 또 끈적임도 방지할 수 있어 취급이 용이하다.Although the throughput in particular of a peeling process layer is not restrict | limited, For example, it is the range of 0.01-5 g / m <2>, Preferably it is 0.1-2 g / m <2>. If it is this range, it will be easy to form a peeling process layer uniformly, and stickiness can also be prevented and handling is easy.

본 발명의 기재 부착 절연 시트에 이용되는 기재는 특별히 한정되지 않으나, 예를 들어 폴리에스테르 수지, 불소계 수지, 폴리이미드 수지 등의 내열성을 가진 열가소성 수지 필름, 혹은 구리 및/또는 구리계 합금, 알루미늄 및/또는 알루미늄계 합금, 철 및/또는 철계 합금, 은 및/또는 은계 합금 등의 금속박 등을 이용할 수 있다. 이들 중에서도 폴리에스테르 수지 필름이 가장 바람직하다. 폴리에스테르 수지는 강도나 내열성이 높고 흡습성이 적은 것 등 절연 시트의 기재로서 적합한 특성을 갖는다. 폴리에스테르 수지 필름으로는 폴리에틸렌 테레프탈레이트, 폴리부틸렌 테레프탈레이트, 폴리트리메틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트, 폴리부틸렌 나프탈레이트 등을 들 수 있다.Although the base material used for the insulating sheet with a base material of this invention is not specifically limited, For example, the thermoplastic resin film which has heat resistance, such as a polyester resin, a fluororesin, a polyimide resin, or copper and / or a copper-based alloy, aluminum, and And / or metal foil such as aluminum-based alloy, iron and / or iron-based alloy, silver and / or silver-based alloy, or the like. Among these, a polyester resin film is the most preferable. Polyester resin has the characteristics suitable as a base material of an insulating sheet, such as high strength, heat resistance, and low hygroscopicity. Examples of the polyester resin film include polyethylene terephthalate, polybutylene terephthalate, polytrimethylene terephthalate, polyethylene naphthalate, polybutylene naphthalate and the like.

상기 기재의 두께는 특별히 한정되지 않으나, 10~70㎛인 것을 이용하면 기재 부착 절연 시트를 제조할 때의 취급성이 양호하여 바람직하다.Although the thickness of the said base material is not specifically limited, When the thing of 10-70 micrometers is used, the handleability at the time of manufacturing the insulating sheet with a base material is favorable, and it is preferable.

또한, 본 발명의 기재 부착 절연 시트를 제조하는 것에 있어서는, 절연 시트와 접합되는 측의 절연 기재 표면의 요철은 매우 작은 것이 바람직하다. 이에 의해, 본 발명의 작용을 효과적으로 발현시킬 수 있다.Moreover, in manufacturing the insulating sheet with a base material of this invention, it is preferable that the unevenness | corrugation of the surface of the insulating base material of the side joined with an insulating sheet is very small. Thereby, the effect | action of this invention can be expressed effectively.

본 발명의 기재 부착 절연 시트의 절연층을 형성하는 수지 조성물은 에폭시 수지를 1종 이상 함유하는 것이 바람직하다. 이에 의해 내열성, 열분해성을 부여할 수 있음에 더해, 기재 부착 절연 시트를 제조할 때의 제막성이나, 다층 프린트 배선판 제조시에 내층 회로 기판에 대한 밀착성을 향상시킬 수 있다.It is preferable that the resin composition which forms the insulating layer of the insulating sheet with a base material of this invention contains 1 or more types of epoxy resins. Thereby, heat resistance and thermal decomposition property can be provided, and also the film forming property at the time of manufacturing the insulating sheet with a base material, and the adhesiveness with respect to an internal circuit board at the time of manufacture of a multilayer printed wiring board can be improved.

상기 에폭시 수지는 특별히 한정되지 않으나, 예를 들어 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 알킬페놀 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀류와 페놀성 수산기를 갖는 방향족 알데히드의 축합물의 에폭시화물, 트리글리시딜 이소시아눌레이트, 지환식 에폭시 수지 등 공지 관용의 것을 단독 혹은 2종 이상 조합하여 사용할 수 있다. 또, 반응성 희석제로서의 단관능 에폭시 수지를 함유하고 있어도 된다. 이들 중에서도 특히 페놀 노볼락형 에폭시 수지, 알킬페놀 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지가 바람직하다. 이에 의해, 난연성, 흡습 땜납 내열성을 향상시킬 수 있다.Although the said epoxy resin is not specifically limited, For example, bisphenol-A epoxy resin, bisphenol F-type epoxy resin, bisphenol S-type epoxy resin, phenol novolak-type epoxy resin, alkylphenol novolak-type epoxy resin, biphenyl type epoxy resin Single or two kinds of known conventional ones such as epoxy resins, naphthalene type epoxy resins, dicyclopentadiene type epoxy resins, epoxides of condensates of phenols and aromatic aldehydes having phenolic hydroxyl groups, triglycidyl isocyanurate, and alicyclic epoxy resins The above combination can be used. Moreover, you may contain the monofunctional epoxy resin as a reactive diluent. Among these, especially a phenol novolak-type epoxy resin, an alkylphenol novolak-type epoxy resin, a biphenyl type epoxy resin, and a naphthalene type epoxy resin are preferable. Thereby, flame retardance and moisture absorption solder heat resistance can be improved.

상기 에폭시 수지의 함유량으로는 특별히 한정되지 않으나, 수지 조성물 전체에 대해서 5~80 중량%인 것이 바람직하다. 더욱 바람직하게는 10~60중량% 이다. 에폭시 수지의 함유량이 상기 하한값 미만이면 흡습 땜납 내열성, 밀착성을 향상시키는 효과가 작은 경우가 있다. 또, 상기 상한값을 넘으면 분산성이 나빠지는 경우기 있기 때문에 바람직하지 않다. 에폭시 수지의 함유량을 상기 범위 내로 함으로써 이들 특성이 균형이 뛰어난 것으로 할 수 있다.Although it does not specifically limit as content of the said epoxy resin, It is preferable that it is 5-80 weight% with respect to the whole resin composition. More preferably, it is 10 to 60 weight%. When content of an epoxy resin is less than the said lower limit, the effect of improving moisture absorption solder heat resistance and adhesiveness may be small. Moreover, since dispersibility may worsen when it exceeds the said upper limit, it is unpreferable. By carrying out content of an epoxy resin in the said range, these characteristics can be made excellent in balance.

본 발명의 기재 부착 절연 시트의 절연층을 형성하는 수지 조성물은 1종류 이상의 무기 충전재를 함유하는 것이 바람직하다. 무기 충전재로는 특별히 한정되지 않으나, 예를 들어 실리카, 탈크, 알루미나, 유리, 마이카, 수산화알루미늄 등을 들 수 있다. 무기 충전재로는 이들 중 1종류를 단독으로 사용할 수도 있으며, 2종류 이상을 병용하거나 할 수도 있다. 그 중에서도 실리카가 바람직하다. 더욱 바람직하게는 용융 실리카이다. 용융 실리카는 다른 무기 충전재와 비교해서 저팽창성이 뛰어나다. 실리카의 형상으로는 예를 들어, 파쇄상, 구상 등이 있으나, 구상인 것이 바람직하다. 구상이면 수지 조성물 중에서의 무기 충전재 함유량을 많게 할 수 있으며, 그 경우에도 유동성이 뛰어나다. 또, 필요에 따라서 다른 무기 충전재도 함유시킬 수 있다.It is preferable that the resin composition which forms the insulating layer of the insulating sheet with a base material of this invention contains one or more types of inorganic fillers. Although it does not specifically limit as an inorganic filler, For example, silica, talc, alumina, glass, a mica, aluminum hydroxide etc. are mentioned. As the inorganic filler, one of these may be used alone, or two or more kinds thereof may be used in combination. Especially, silica is preferable. More preferably fused silica. Fused silica is superior in low expandability to other inorganic fillers. As the shape of the silica, for example, there is a crushed form, spherical shape, etc., but the spherical shape is preferable. If it is spherical, the content of the inorganic filler in the resin composition can be increased, and even in this case, the fluidity is excellent. Moreover, other inorganic filler can also be contained as needed.

상기 무기 충전재의 함유량은 특별히 한정되지 않으나, 수지 조성물 중에 20 중량% 이상 80 중량% 이하의 비율인 것이 바람직하다. 더욱 바람직한 함유량은 25 중량% 이상 70 중량% 이하이며, 가장 바람직하게는 30 중량% 이상 60 중량% 이하이다. 무기 충전재 함유량이 상기 상한값을 넘으면 수지 조성물의 유동성이 매우 나빠지기 때문에 바람직하지 않은 경우가 있고, 상기 하한값 미만이면 수지 조성물로 이루어진 절연층의 강도가 충분하지 않아 바람직하지 않은 경우가 있다.Although content of the said inorganic filler is not specifically limited, It is preferable that it is the ratio of 20 weight% or more and 80 weight% or less in a resin composition. More preferable content is 25 weight% or more and 70 weight% or less, Most preferably, they are 30 weight% or more and 60 weight% or less. When the content of the inorganic filler exceeds the above upper limit, the fluidity of the resin composition may be very poor. If the inorganic filler content is less than the lower limit, the strength of the insulating layer made of the resin composition may not be sufficient, which may be undesirable.

본 발명의 기재 부착 절연 시트의 절연층을 형성하는 수지 조성물은 경화 촉진제로서 이미다졸 화합물을 함유하는 것이 바람직하다. 더욱 바람직하게는 수지 조성물에 함유되는 수지 성분과 상용성이 있는 이미다졸 화합물이다. 이와 같은 이미다졸 화합물을 이용함으로써 에폭시 수지의 반응을 효과적으로 촉진시킬 수 있으며, 또 이미다졸 화합물의 배합량을 적게 하여도 동등한 특성을 부여할 수 있다. It is preferable that the resin composition which forms the insulating layer of the insulating sheet with a base material of this invention contains an imidazole compound as a hardening accelerator. More preferably, it is an imidazole compound compatible with the resin component contained in a resin composition. By using such an imidazole compound, reaction of an epoxy resin can be accelerated | stimulated effectively, and even if the compounding quantity of an imidazole compound is reduced, it can provide the same characteristic.

또한, 이와 같은 이미다졸 화합물을 이용한 수지 조성물은 수지 성분과의 사이에서 미소한 매트릭스 단위로부터 높은 균일성으로 경화시킬 수 있다. 이에 의해, 다층 프린트 배선판에 형성된 수지층의 절연성, 내열성을 높일 수 있다.Moreover, the resin composition using such an imidazole compound can be hardened | cured with high uniformity from a minute matrix unit with a resin component. Thereby, the insulation and heat resistance of the resin layer formed in the multilayer printed wiring board can be improved.

상기 이미다졸 화합물로는 특별히 한정되지 않으나, 예를 들어 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸, 2-페닐-4-메틸이미다졸, 2-에틸-4-메틸이미다졸, 2,4-디아미노-6-[2'-메틸이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-(2'-운데실이미다졸릴)-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4-메틸이미다졸릴(1')]-에틸-s-트리아진 등을 들 수 있다.Although it does not specifically limit as said imidazole compound, For example, 1-benzyl-2-methylimidazole, 1-benzyl-2-phenylimidazole, 2-phenyl-4-methylimidazole, 2-ethyl 4-methylimidazole, 2,4-diamino-6- [2'-methylimidazolyl (1 ')]-ethyl-s-triazine, 2,4-diamino-6- (2' -Undecyl imidazolyl) -ethyl-s-triazine, 2,4-diamino-6- [2'-ethyl-4-methylimidazolyl (1 ')]-ethyl-s-triazine and the like Can be mentioned.

이들 중에서도 1-벤질-2-메틸이미다졸, 1-벤질-2-페닐이미다졸 및 2-에틸-4-메틸이미다졸로부터 선택되는 이미다졸 화합물인 것이 바람직하다. 이들 이미다졸 화합물은 특히 뛰어난 상용성을 가지기 때문에 균일성이 높은 경화물을 얻을 수 있음에 더해, 절연층 표면에 미세하고 균일한 조화면을 형성할 수 있기 때문에 절연층 표면에 미세한 도체 회로를 용이하게 형성할 수 있음 동시에, 다층 프린트 배선판에 높은 내열성을 발현시킬 수 있다. 이미다졸 화합물의 함유량으로는 특별히 한정되지 않으나, 절연층 중의 수지 성분의 합계에 대해서 0.01~5 중량%가 바람직하고, 특히 0.05~3 중량%가 바람직하다. 이에 의해, 특히 내열성을 향상시킬 수 있다.Among these, it is preferable that it is an imidazole compound chosen from 1-benzyl- 2-methylimidazole, 1-benzyl- 2-phenylimidazole, and 2-ethyl-4- methylimidazole. Since these imidazole compounds have particularly excellent compatibility, hardened | cured material with high uniformity can be obtained, and a fine and uniform roughening surface can be formed in the insulating layer surface, and a fine conductor circuit is easy on the insulating layer surface. In addition, it can express high heat resistance in a multilayer printed wiring board. Although it does not specifically limit as content of an imidazole compound, 0.01-5 weight% is preferable with respect to the sum total of the resin component in an insulating layer, and 0.05-3 weight% is especially preferable. Thereby, especially heat resistance can be improved.

본 발명의 기재 부착 절연 시트의 절연층을 형성하는 수지 조성물은 필요에 따라서 페녹시 수지를 함유할 수 있다. 페녹시 수지는 분자량이 1.0× 10⁴ 이상인 고분자량 에폭시 수지이며, 에폭시 수지와 구조가 비슷하기 때문에 상용성이 좋고, 또 접착성도 양호한 특징을 갖는다. 분자량이 클수록 필름 형성성을 용이하게 얻을 수 있으며, 또 접착시의 유동성에 영향을 주는 용융 점도를 광범위하게 설정할 수 있다. 분자량은 1.0×10⁴~7.0×10⁴의 범위인 것이 바람직하다. 분자량이 상한값을 넘으면 용제에 대한 용해성이 나빠져서 수지 바니시의 조제가 곤란해지기 때문에 바람직하지 않다.The resin composition which forms the insulating layer of the insulating sheet with a base material of this invention can contain a phenoxy resin as needed. Phenoxy resins are high molecular weight epoxy resins having a molecular weight of 1.0 × 10 ⁴ or more, and have similar characteristics and good compatibility with epoxy resins, and have good adhesiveness. The larger the molecular weight, the easier the film formability can be obtained, and the melt viscosity that affects the fluidity at the time of adhesion can be set widely. The molecular weight is preferably in the range of 1.0 × 10 ⁴ to 7.0 × 10 ⁴ . When the molecular weight exceeds the upper limit, the solubility in the solvent is deteriorated, so that preparation of the resin varnish becomes difficult, which is not preferable.

페녹시 수지의 함유량으로는 특별히 한정되지 않으나, 수지 조성물 전체의1~40 중량%인 것이 바람직하다. 더욱 바람직하게는 5~30 중량%이다. 이에 의해, 제막성이 좋고 외관상도 균일한 절연 시트를 얻을 수 있다.Although it does not specifically limit as content of phenoxy resin, It is preferable that it is 1-40 weight% of the whole resin composition. More preferably, it is 5-30 weight%. As a result, an insulating sheet having a good film forming property and a uniform appearance can be obtained.

본 발명의 기재 부착 절연 시트의 절연층을 형성하는 수지 조성물은, 필요에 따라서 시아네이트 수지 및/또는 그 프리폴리머를 함유할 수 있다. 이들 성분은 수지 조성물의 난연성을 향상시키는데 유효하다. 시아네이트 수지 및/또는 그 프리폴리머의 입수 방법으로는 특별히 한정되지 않으나, 예를 들어 할로겐화 시안 화합물과 페놀류를 반응시키고, 필요에 따라서 가열 등의 방법으로 프리폴리머화하는 것에 의해 얻을 수 있다. 또, 이와 같이 하여 조제된 시판품을 이용할 수도 있다.The resin composition which forms the insulating layer of the insulating sheet with a base material of this invention can contain cyanate resin and / or its prepolymer as needed. These components are effective for improving the flame retardance of the resin composition. Although it does not specifically limit as a method of acquiring a cyanate resin and / or its prepolymer, For example, it can obtain by making a cyanide halogen compound and a phenol react, and prepolymerizing by methods, such as a heating as needed. Moreover, the commercial item prepared in this way can also be used.

상기 시아네이트 수지 및/또는 그 프리폴리머는 특별히 한정되지 않으나, 예를 들어 노볼락형 시아네이트 수지, 비스페놀 A형 시아네이트 수지, 비스페놀 E형 시아네이트 수지, 테트라메틸비스페놀 F형 시아네이트 수지 등의 비스페놀형 시아네이트 수지 등을 들 수 있다.Although the said cyanate resin and / or its prepolymer are not specifically limited, For example, bisphenol, such as a novolak-type cyanate resin, bisphenol-A cyanate resin, bisphenol-E cyanate resin, tetramethyl bisphenol F-type cyanate resin, etc. Type cyanate resin etc. are mentioned.

본 발명의 기재 부착 절연 시트에서 상기 시아네이트 수지의 함유량은 특별히 한정되지 않으나, 수지 조성물 전체에 대해서 5~50 중량%인 것이 바람직하다. 더욱 바람직하게는 10~40 중량%이다. 이에 의해, 시아네이트 수지가 갖는 내열성, 난연성을 보다 효과적으로 발현시킬 수 있다.Although content of the said cyanate resin in the insulating sheet with a base material of this invention is not specifically limited, It is preferable that it is 5-50 weight% with respect to the whole resin composition. More preferably, it is 10-40 weight%. Thereby, the heat resistance and flame retardance which a cyanate resin has can be expressed more effectively.

본 발명의 기재 부착 절연 시트의 절연층을 형성하는 수지 조성물은, 필요에 따라서 페놀계 경화제를 함유할 수 있다. 페놀계 경화제로는 특별히 한정되지 않으나, 예를 들어 페놀 노볼락 수지, 알킬페놀 노볼락 수지, 비스페놀 A 노볼락 수지, 디시클로펜타디엔형 페놀 수지, 테르펜 변성 페놀 수지, 폴리비닐페놀류 등 공지관용의 것을 단독 혹은 2종 이상 조합하여 사용할 수 있다. 페놀계 경화제를 사용하면 난연성, 접착성이 향상된다.The resin composition which forms the insulating layer of the insulating sheet with a base material of this invention can contain a phenol type hardening | curing agent as needed. Although it does not specifically limit as a phenolic hardening | curing agent, For example, for a well-known pipe | tube, such as a phenol novolak resin, an alkylphenol novolak resin, bisphenol A novolak resin, a dicyclopentadiene type phenol resin, a terpene modified phenol resin, polyvinyl phenols, etc. It can be used individually or in combination of 2 or more types. Use of a phenolic curing agent improves flame retardancy and adhesiveness.

본 발명의 기재 부착 절연 시트의 절연층을 형성하는 수지 조성물은, 이상에 설명한 성분 외에 필요에 따라서 이미다졸계, 티아졸계, 트리아졸계, 실란 커플링제 등의 밀착성 부여제, 실리콘계, 불소계, 고분자계의 소포제 및/또는 레벨링제, 산화티탄, 카본블랙 등의 착색제와 같은 첨가제를 함유할 수 있다.The resin composition which forms the insulating layer of the insulating sheet with a base material of this invention is an adhesive agent, such as an imidazole series, a thiazole series, a triazole series, a silane coupling agent, silicone type, a fluorine type, a polymer type as needed other than the component demonstrated above. Antifoaming agents and / or leveling agents, and additives such as colorants such as titanium oxide and carbon black.

여기서, 수지 조성물로 이루어진 절연층을 기재상에 형성하는 방법으로는 특별히 한정되지 않으나, 예를 들어 수지 조성물을 용제 등에 용해· 분산시켜 수지 바니시를 조제하고, 각종 코터 장치를 이용하여 수지 바니시를 기재에 도공한 후 이것을 건조하는 방법, 수지 바니시를 스프레이 장치에 의해 기재에 분무 도공한 후 이것을 건조하는 방법 등을 들 수 있다.Here, the method for forming an insulating layer made of a resin composition on the substrate is not particularly limited. For example, the resin composition is dissolved and dispersed in a solvent or the like to prepare a resin varnish, and the resin varnish is described using various coater devices. The method of drying this after coating to a method, the method of drying this after spray-coating a resin varnish to a base material with a spray apparatus, etc. are mentioned.

수지 바니시를 조제하는 방법으로는, 예를 들어 초음파 분산방식, 고압 충돌식 분산방식, 고속회전 분산방식, 비즈 밀 방식, 고속전단 분산방식 및 자전공전식 분산방식 등의 각종 혼합기를 이용하여, 수지 조성물과 용제를 혼합, 교반하는 방법을 들 수 있다. 또, 상기 코터 장치는 특별히 한정되지 않으나, 예를 들어 롤 코터, 바 코터, 나이프 코터, 그라비어 코터, 다이 코터, 콤마 코터 및 커텐 코터 등을 이용할 수 있다. 그 중에서도, 다이 코터, 나이프 코터 및 콤마 코터를 이용하는 것이 바람직하다. 이에 의해, 보이드가 없고 균일한 절연 수지층의 두께를 갖는 기재 부착 절연 시트를 효율적으로 제조할 수 있다.As a method for preparing a resin varnish, for example, a resin composition using various mixers such as ultrasonic dispersion method, high pressure collision dispersion method, high speed rotation dispersion method, bead mill method, high shear shear dispersion method and magnetoelectric dispersion method. The method of mixing and stirring a solvent is mentioned. The coater apparatus is not particularly limited, and for example, a roll coater, bar coater, knife coater, gravure coater, die coater, comma coater, curtain coater, or the like can be used. Especially, it is preferable to use a die coater, a knife coater, and a comma coater. Thereby, the insulation sheet with a base material which has no void and has a uniform thickness of the insulated resin layer can be manufactured efficiently.

상기 수지 바니시의 조제에 이용되는 용제로는 특별히 한정되지 않으나, 예를 들어 알코올류, 에테르류, 아세탈류, 케톤류, 에스테르류, 알코올에스테르류, 케톤알코올류, 에테르알코올류, 케톤에테르류, 케톤에스테르류 및 에스테르에테르류 등을 이용할 수 있다.The solvent used for preparing the resin varnish is not particularly limited, but for example, alcohols, ethers, acetals, ketones, esters, alcohol esters, ketone alcohols, ether alcohols, ketone ethers, ketones Ester, ester ether, etc. can be used.

상기 수지 바니시 중의 고형분 함유량으로는 특별히 한정받지 않으나, 30~80 중량%가 바람직하고, 특히 40~70 중량%가 바람직하다.Although it does not specifically limit as solid content in the said resin varnish, 30-80 weight% is preferable and 40-70 weight% is especially preferable.

본 발명의 기재 부착 절연 시트에서 수지 조성물로 구성되는 절연층의 두께로는 특별히 한정되지 않으나 10~100㎛인 것이 바람직하다. 더욱 바람직하게는 20~80㎛이다. 이에 의해, 이 기재 부착 절연 시트를 이용하여 다층 프린트 배선판을 제조할 때에 내층 동로의 요철을 충전하여 성형할 수 있음에 더해, 바람직한 절연층 두께를 확보할 수 있다. 또, 기재 부착 절연 시트에서는 절연층의 분열 발생을 억제하여 재단시의 가루 떨어짐을 적게 할 수 있다.Although it does not specifically limit as thickness of the insulating layer comprised from the resin composition in the insulating sheet with a base material of this invention, It is preferable that it is 10-100 micrometers. More preferably, it is 20-80 micrometers. Thereby, when manufacturing a multilayer printed wiring board using this insulating sheet with a base material, the unevenness | corrugation of an inner layer copper path can be filled and shape | molded, and also the preferable insulating layer thickness can be ensured. Moreover, in the insulation sheet with a base material, the generation | occurrence | production of the insulation layer can be suppressed and the fall of the powder at the time of cutting can be reduced.

다음으로, 본 발명의 기재 부착 절연 시트를 이용한 다층 프린트 배선판에 대해 설명한다. Next, the multilayer printed wiring board using the insulation sheet with a base material of this invention is demonstrated.

상기 다층 프린트 배선판은, 상기 기재 부착 절연 시트를 내층 회로판의 한쪽 면 또는 양면에 겹쳐 맞추고 가열 가압 성형하여 이루어진 것이다.The said multilayer printed wiring board is made by laminating | stacking the said insulating sheet with a base material on one side or both surfaces of an inner layer circuit board, and heat-molding.

구체적으로는, 상기 본 발명의 제1 또는 제2 기재 부착 절연 시트의 절연층측과 내층 회로판을 맞추고, 진공 가압식 라미네이터 장치 등을 이용하여 진공 가열 가압 성형시키고, 그 후 열풍 건조 장치 등으로 절연층을 가열 경화시킴으로써 다층 프린트 배선판을 얻을 수 있다.Specifically, the insulating layer side of the insulating sheet with the first or second base material of the present invention and the inner layer circuit board are aligned, and vacuum heating and pressing are performed using a vacuum pressurized laminator device or the like, and then the insulating layer is heated with a hot air drying device or the like. A multilayer printed wiring board can be obtained by heat-hardening.

여기서 가열 가압 성형하는 조건으로는 특별히 한정되지 않지만, 일례를 들면 온도 60~160℃, 압력 0.2~5MPa에서 실시할 수 있다. 이 때, 가열 가압 유지 시간으로는, 예를 들어 0.5~15분간 정도면 된다. 또, 절연층을 가열 경화시키는 조건으로는 특별히 한정되지 않으나, 일례를 들면 온도 140~240℃, 시간 30~120분간으로 실시할 수 있다.Although it does not specifically limit as conditions to heat press-molding here, For example, it can carry out at the temperature of 60-160 degreeC, and the pressure of 0.2-5 Mpa. Under the present circumstances, as heating press holding time, it is good, for example about 0.5 to 15 minutes. Moreover, although it does not specifically limit as conditions which heat-cure an insulating layer, For example, it can carry out by temperature 140-240 degreeC and time 30-120 minutes.

또한, 상기와 같이, 다층 프린트 배선판의 제조 공정에서 기재 부착 절연 시트와 내층 회로판을 진공 가열 가압 성형한 후 절연층을 가열 경화하는 경우, 제2 기재 부착 절연 시트를 이용하는 경우에는, 전형적으로는 진공 가열 가압 성형 후이며, 절연층의 가열 경화 전에, 절연층으로부터 기재를 박리하게 된다.As described above, in the case of using the insulating sheet with the second substrate, in the case of using the insulating sheet with the second substrate when the insulating layer is heat-cured after vacuum heating press molding of the insulating sheet with the substrate and the inner layer circuit board in the manufacturing process of the multilayer printed wiring board, a vacuum is typically vacuumed. The substrate is peeled off from the insulating layer after the hot press molding and before the heat curing of the insulating layer.

혹은, 상기 본 발명의 제1 또는 제2 기재 부착 절연 시트(제2 기재 부착 절연 시트를 이용하는 경우에는, 전형적으로는 기재 부착 절연 시트로부터 기재를 박리한 것)의 절연층측을 내층 회로판에 겹쳐 맞추고, 이것을 평판 프레스 장치 등을 이용하여 가열 가압 성형함으로써 절연층을 경화시켜 다층 프린트 배선판을 얻을 수 있다. 여기서 가열 가압 성형하는 조건으로는 특별히 한정되지 않으나, 일례를 들면 온도 140~240℃, 압력 1~4MPa에서 실시할 수 있다.Or the insulating layer side of the said 1st or 2nd base material insulation sheet of this invention (when using an insulation sheet with a 2nd base material, peeling a base material from the insulation sheet with base material typically) is overlaid on an inner-layer circuit board, The insulating layer can be cured by heating and press molding this using a flat plate press or the like to obtain a multilayer printed wiring board. Although it does not specifically limit as conditions to heat press-molding here, For example, it can carry out at the temperature of 140-240 degreeC, and the pressure of 1-4 MPa.

상기 다층 프린트 배선판을 얻을 때에 이용되는 내층 회로판은, 예를 들어 구리 부착 적층판의 양면에 에칭 등에 의해 소정의 도체 회로를 형성하여, 도체 회로 부분을 흑화 처리한 것을 바람직하게 이용할 수 있다.The inner circuit board used when obtaining the said multilayer printed wiring board can form the predetermined | prescribed conductor circuit by etching etc. on both surfaces of the laminated board with copper, for example, and can blacken the conductor circuit part preferably.

상기에서 얻어진 다층 프린트 배선판은, 추가적으로 절연층의 경화 전 또는 경화 후 기재를 박리 제거하고, 절연 수지층 표면을 과망간산염, 중크롬산염 등의 산화제 등에 의해 조화 처리한 후 금속 도금에 의해 새로운 도전 배선 회로를 형성할 수 있다. 본 발명의 기재 부착 절연 시트로 형성된 절연 수지층은 상기 조화 처리 공정에서 그 표면에 미세한 요철 형상을 높은 균일성으로 다수 형성할 수 있으며, 또 절연 수지층 표면의 평활성이 높기 때문에 미세한 배선 회로를 정밀하게 형성할 수 있는 것이다.In the multilayer printed wiring board obtained above, the substrate is further peeled off before or after curing of the insulating layer, and the surface of the insulating resin layer is roughened by an oxidizing agent such as permanganate, dichromate, etc. Can be formed. The insulating resin layer formed of the insulating sheet with base material of the present invention can form a large number of fine uneven shapes on the surface thereof in the above roughening process with high uniformity, and because the smoothness of the surface of the insulating resin layer is high, fine wiring circuits can be precisely formed. It can be formed.

다음으로, 본 발명의 다층 프린트 배선판을 패키지용 기판으로 이용한 반도체 장치에 대해 설명한다.Next, the semiconductor device which used the multilayer printed wiring board of this invention as a board | substrate for packages is demonstrated.

상기 반도체 장치는, 상기에서 얻어진 다층 프린트 배선판에 배선 회로를 형성한 패키지용 기판에 반도체 칩을 실장하고, 봉지 수지에 의해서 봉지함으로써 제조한다. 반도체 칩의 실장 방법, 봉지 방법은 특별히 한정되지 않는다. 예를 들어, 반도체 소자와 패키지용 기판을 이용하고, 플립 칩 본더 등을 이용하여 기판상의 접속용 전극부와 반도체 소자의 금속 범프의 위치 맞춤을 행한 후 IR 리플로우 장치, 열판, 그 외 가열 장치를 이용하여 땜납 범프를 융점 이상으로 가열하고, 기판상의 다층 프린트 배선판과 땜납 범프를 용융 접합함으로써 접속하고, 기판과 반도체 소자 사이에 액상 봉지 수지를 충전하고 경화시킴으로써 반도체 장치를 얻을 수 있다.The said semiconductor device is manufactured by mounting a semiconductor chip in the package board | substrate with which the wiring circuit was formed in the multilayer printed wiring board obtained above, and sealing it with sealing resin. The mounting method and the sealing method of a semiconductor chip are not specifically limited. For example, using a semiconductor element and a substrate for a package, and using a flip chip bonder or the like to position the connection electrode portion on the substrate and the metal bumps of the semiconductor element, an IR reflow device, a hot plate, and other heating devices It is possible to obtain a semiconductor device by heating the solder bump to a melting point or more by using a melt, by connecting the multilayer printed wiring board and the solder bump on the substrate by melt bonding, and filling and curing the liquid sealing resin between the substrate and the semiconductor element.

본 발명의 다층 프린트 배선판은, 제조시, 미세 배선 가공이 용이하기 때문에 패키지용 기판으로 사용하는 것에 의해 실장 신뢰성이 뛰어나고 열충격성이 뛰어난 반도체 장치를 제조할 수 있다.Since the multilayer printed wiring board of this invention is easy to manufacture fine wiring at the time of manufacture, it can be used as a board | substrate for packages, and can manufacture the semiconductor device excellent in mounting reliability and excellent in thermal shock.

이하, 본 발명을 실시예 및 비교예에 의해 상세하게 설명한다.Hereinafter, an Example and a comparative example demonstrate this invention in detail.

실시예 및 비교예에서 이용한 원재료는 이하와 같다.The raw material used by the Example and the comparative example is as follows.

(1) 박리 처리제 A/비실리콘계 박리 처리제: 잇뽀샤 유지공업 주식회사제·「피로일 1050」(1) Peeling agent A / Non-silicone peeling agent: "Pyroyl 1050" made by Ipposha Oil Industry Co., Ltd.

(2) 박리 처리제 B/실리콘계 박리 처리제: 신에츠 화학공업 주식회사제·「KS-776A」(2) Peeling agent B / silicon peeling agent: Shin-Etsu Chemical Co., Ltd. "KS-776A"

(3) 무기 충전재/아드머텍스사제·「SO-25H」, 평균 입자 지름 0.5㎛(3) Inorganic filler / "Ad-25", "SO-25H", average particle diameter 0.5 micrometer

(4) 에폭시 수지 A/비페닐디메틸렌형 에폭시 수지: 일본화약주식회사제·「NC-3000」, 에폭시 당량 275, 중량 평균 분자량 1000(4) Epoxy resin A / biphenyl dimethylene type epoxy resin: Nippon Kayaku Co., Ltd. product, "NC-3000", epoxy equivalent 275, weight average molecular weight 1000

(5) 에폭시 수지 B/테트라메틸비페닐형 에폭시 수지: 재팬 에폭시 레진 주식회사제·「YX-4000」, 에폭시 당량 185, 중량 평균 분자량 700(5) Epoxy resin B / tetramethylbiphenyl type epoxy resin: Japan epoxy resin Co., Ltd. product, "YX-4000", epoxy equivalent 185, weight average molecular weight 700

(6) 페녹시 수지/비스페놀 A형 에폭시 수지와 비스페놀 F형 에폭시 수지와의 공중합체이며, 말단부는 에폭시기를 가지고 있다: 재팬 에폭시 레진 주식회사제·「jER4275」중량 평균 분자량 60000(6) It is a copolymer of a phenoxy resin / bisphenol-A epoxy resin and a bisphenol F-type epoxy resin, and the terminal part has an epoxy group: Jep4275 by Japan Epoxy Resin Co., Ltd. weight average molecular weight 60000

(7) 시아네이트 수지/노볼락형 시아네이트 수지: 론더 재팬 주식회사제·「프리마세트 PT-30」, 중량 평균 분자량 700(7) Cyanate resin / novolak-type cyanate resin: "London Japan Co., Ltd. make," Primacet PT-30 ", weight average molecular weight 700

(8) 페놀계 경화제/비페닐알킬렌형 노볼락 수지: 메이와 화성 주식회사제 「MEH-7851-3H」, 수산기 당량 220(8) Phenolic hardening | curing agent / biphenyl alkylene-type novolak resin: "MEH-7851-3H" made from Meiwa Chemical Co., Ltd., hydroxyl group equivalent 220

(9) 경화 촉진제/이미다졸 화합물: 시코쿠 화성 공업주식회사제·「큐어졸1B2PZ(1-벤질-2-페닐이미다졸)」(9) Curing accelerators / imidazole compounds: Shikoku Kasei Kogyo Co., Ltd., "Cure sol 1B2PZ (1-benzyl-2-phenylimidazole)"

(10) 커플링제 A: 에폭시실란형 커플링제(GR 토시바 실리콘 주식회사제, A-187)(10) Coupling agent A: Epoxysilane type coupling agent (GR Toshiba Silicone Co., Ltd., A-187)

<실시예 1><Example 1>

(1) 기재의 박리 처리(1) peeling treatment of base material

아세톤으로 희석한 박리 처리제 A 용액을 기재인 폴리에틸렌 테레프탈레이트(PET) 필름(미츠비시 화학 폴리에스테르 필름제, 두께 38㎛)의 한쪽 면에 그라비어 코터를 이용하여 0.5g/㎡가 되도록 도공하고 90℃의 건조 장치에서 1분간 건조하고 기재의 박리 처리를 실시하였다.Coating the peeling agent A solution diluted with acetone to one side of the polyethylene terephthalate (PET) film (38-micrometer-thick, 38 micrometers in thickness) which is a base material using a gravure coater, and coating it so that it may become 0.5 g / m <2>, It dried in the drying apparatus for 1 minute, and the peeling process of the base material was performed.

(2) 수지 바니시의 조제 (2) Preparation of Resin Varnish

에폭시 수지 A 40.0 중량부, 페녹시 수지 19.8 중량부, 경화 촉진제 0.2 중량 부를 메틸에틸케톤에 용해, 분산시켰다. 추가로, 무기 충전재 40.0 중량부와 커플링제 A 0.2 중량부를 첨가하고 고속 교반장치를 이용하여 10분간 교반하여 고 형분 50 중량%의 수지 바니시를 조제하였다.40.0 parts by weight of epoxy resin A, 19.8 parts by weight of phenoxy resin, and 0.2 parts by weight of a curing accelerator were dissolved and dispersed in methyl ethyl ketone. Furthermore, 40.0 weight part of inorganic fillers and 0.2 weight part of coupling agents A were added, and it stirred for 10 minutes using the high speed stirring apparatus, and prepared the resin varnish of 50 weight% of solid content.

(3) 기재 부착 절연 시트의 제조 (3) Production of insulation sheet with base material

상기에서 표면 처리한 기재의 박리 처리면에 상기에서 얻어진 수지 바니시를 콤마 코터 장치를 이용하여 건조 후의 절연 필름의 두께가 40㎛가 되도록 도공하고, 이것을 150℃의 건조 장치에서 5분간 건조하여 기재 부착 절연 시트를 제조하였다.The resin varnish obtained above was coated on the peeling process surface of the base material surface-treated above using the comma coater apparatus so that the thickness of the insulating film after drying may be set to 40 micrometers, and this is dried for 5 minutes by the 150 degreeC drying apparatus, and a base material is adhere | attached. An insulating sheet was prepared.

(4) 다층 프린트 배선판의 제조(4) Manufacture of multilayer printed wiring board

소정의 내층 회로가 양면에 형성된 내층 회로 기판의 표리에, 상기에서 얻어진 기판 부착 절연 시트의 절연층면을 안쪽으로 하여 겹쳐 맞추고, 이것을 진공 가압식 라미네이터 정치를 이용하여, 온도 100℃, 압력 1MPa에서 1분간 진공 가열 가압 성형시켜 절연 시트로부터 기재를 박리하였다. 이것을 열풍 건조 장치에서 170℃에서 60분간 가열하여 절연층을 경화시켰다.The inner layer circuit board having a predetermined inner layer circuit formed on both surfaces thereof is laminated with the insulating layer surface of the insulating sheet with a substrate obtained above inward, and this is made to stand at a temperature of 100 ° C. and a pressure of 1 MPa for 1 minute using a vacuum pressurized laminator. The substrate was peeled off from the insulating sheet by vacuum heating press molding. This was heated in a hot air drying apparatus at 170 ° C. for 60 minutes to cure the insulating layer.

또한, 내층 회로 기판으로는, 하기의 것을 사용하였다.In addition, the following were used as an inner circuit board.

ㆍ절연층: 할로겐프리 FR-4재, 두께 0.4㎜ㆍ Insulation layer: Halogen free FR-4 material, 0.4mm thickness

ㆍ도체층: 구리박 두께 18㎛, L/S=120/180㎛, 클리어런스 홀 1㎜φ, 3㎜φ, 슬릿 2㎜ ㆍ Conductor layer: Copper foil thickness 18 μm, L / S = 120/180 μm, clearance hole 1 mmφ, 3mmφ, slit 2mm

(5) 패키지 기판의 제조 (5) Manufacture of Package Substrate

상기 다층 프린트 배선판의 절연층에 탄산 레이저 장치를 이용하여 개구부를 설치하고, 전해구리도금에 의해 절연층 표면에 외층 회로 형성을 행하고, 외층 회로와 내층 회로의 도통을 도모하였다. 또한, 외층 회로는 반도체 소자를 실장하기 위한 접속용 전극부를 설치하였다.An opening was provided in the insulating layer of the said multilayer printed wiring board using the carbonate laser apparatus, the outer layer circuit was formed on the surface of the insulating layer by electrolytic copper plating, and the connection of an outer layer circuit and an inner layer circuit was aimed at. Moreover, the outer layer circuit provided the electrode part for connection for mounting a semiconductor element.

그 후 최외층에 솔더 레지스트(타이요 잉크사제 PSR4000/AUS308)를 형성하고, 노광·현상에 의해 반도체 소자를 실장할 수 있도록 접속용 전극부를 노출시켜 니켈금 도금 처리를 실시하고, 50㎜×50㎜의 크기로 절단하여 패키지 기판을 얻었다.After that, a solder resist (PSR4000 / AUS308, manufactured by Taiyo Ink Corporation) was formed on the outermost layer, and the nickel electrode plating process was performed by exposing the electrode portion for connection so that the semiconductor element could be mounted by exposure and development. It was cut to the size of to obtain a package substrate.

(6) 반도체 장치의 제조 (6) Manufacture of semiconductor device

반도체 소자(TEG 칩, 사이즈 15㎜×15㎜, 두께 0.8㎜)는 땜납 범프는 Sn/Pb 조성의 공정(共晶, eutectic)으로 형성되고, 회로 보호막은 포지티브형 감광성 수지(스미토모 베이클라이트사제 CRC-8300)로 형성된 것을 사용하였다. 반도체 장치의 조립은 우선 땜납 범프에 플럭스재를 전사법에 의해 균일하게 도포하고, 뒤이어서 플립 칩 본더 장치를 이용하여, 상기 패키지 기판상에 가열 압착에 의해 탑재하였다. 계속해서 IR 리플로우 로에서 땜납 범프를 용융 접합한 후 액상 봉지 수지(스미토모 베이클라이트사제, CRP-4152S)를 충전하고 액상 봉지 수지를 경화시킴으로써 반도체 장치를 얻었다. 또한, 액상 봉지 수지는 온도 150℃, 120분의 조건으로 경화시켰다.The semiconductor device (TEG chip, size 15 mm x 15 mm, thickness 0.8 mm) is formed by eutectic solder bumps, and the circuit protection film is a positive photosensitive resin (CRC- made by Sumitomo Bakelite). 8300) was used. In the assembly of the semiconductor device, first, the flux material was uniformly applied to the solder bumps by a transfer method, followed by mounting by heat pressing on the package substrate using a flip chip bonder apparatus. Subsequently, after melt-bonding solder bumps in an IR reflow furnace, a semiconductor device was obtained by filling a liquid sealing resin (CRP-4152S, manufactured by Sumitomo Bakelite), and curing the liquid sealing resin. In addition, the liquid sealing resin was hardened on the conditions of the temperature of 150 degreeC, and 120 minutes.

<실시예 2> <Example 2>

에폭시 수지 A 35.0 중량부, 에폭시 수지 B 15.0 중량부, 페놀 경화제 14.9 중량부, 경화 촉진제 0.1 중량부를 메틸에틸케톤에 용해, 분산시켰다. 추가로, 무기 충전재 35.0 중량부를 첨가하고, 고속 교반장치를 이용하여 10분간 교반하여 고형분 50 중량%의 수지 바니시를 조제하였다.35.0 parts by weight of epoxy resin A, 15.0 parts by weight of epoxy resin B, 14.9 parts by weight of a phenol curing agent, and 0.1 parts by weight of a curing accelerator were dissolved and dispersed in methyl ethyl ketone. Furthermore, 35.0 weight part of inorganic fillers were added, and it stirred for 10 minutes using the high speed stirring apparatus, and prepared the resin varnish of 50 weight% of solid content.

이 수지 바니시를 이용하여 실시예 1과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Using this resin varnish, it carried out similarly to Example 1, and obtained the insulation sheet with a base material, a multilayer printed wiring board, and a semiconductor device.

<실시예 3> <Example 3>

아세톤으로 희석한 박리 처리제 A 용액을 기재인 폴리에틸렌 나프탈레이트(PEN) 필름(테이진 듀퐁 필름제, 두께 38㎛)의 한쪽 면에 그라비어 코터를 이용하여 0.5g/㎡가 되도록 도공하고, 90℃의 건조 장치에서 1분간 건조하고 기재의 박리 처리를 실시하였다.Coating the peeling treatment agent A solution diluted with acetone to one side of the polyethylene naphthalate (PEN) film (38 micrometers in thickness made by Teijin Dupont film) to 0.5 g / m <2> using a gravure coater, and it was 90 degreeC It dried in the drying apparatus for 1 minute, and the peeling process of the base material was performed.

에폭시 수지 A 50.0 중량부, 페녹시 수지 15.0 중량부, 페놀 경화제 4.7 중량부, 경화 촉진제 0.3 중량부를 메틸에틸케톤에 용해, 분산시켰다. 추가로, 무기 충전재 30.0 중량부를 첨가하고, 고속 교반장치를 이용하여 10분간 교반하여 고형분 50 중량%의 수지 바니시를 조제하였다.50.0 parts by weight of epoxy resin A, 15.0 parts by weight of phenoxy resin, 4.7 parts by weight of a phenol curing agent, and 0.3 parts by weight of a curing accelerator were dissolved and dispersed in methyl ethyl ketone. Furthermore, 30.0 weight part of inorganic fillers were added, and it stirred for 10 minutes using the high speed stirring apparatus, and prepared the resin varnish of 50 weight% of solid content.

그 후 이 수지 바니시와 상기 박리 처리제 A에 의해서 박리 처리된 기재를 이용하여, 실시예 1과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Then, using the resin varnish and the base material peeled by the said peeling agent A, it carried out similarly to Example 1, and obtained the insulating sheet with a base material, a multilayer printed wiring board, and a semiconductor device.

<실시예 4> <Example 4>

아세톤으로 희석한 박리 처리제 B 용액을 기재인 폴리에틸렌 테레프탈레이트 필름(미츠비시 화학 폴리에스테르 필름제, 두께 38㎛)의 한쪽 면에 그라비어 코터를 이용하여 0.5g/㎡가 되도록 도공하고, 90℃의 건조 장치에서 1분간 건조하고 기재의 박리 처리를 실시하였다.Coating the peeling agent B solution diluted with acetone to one side of the polyethylene terephthalate film (38 micrometers in thickness, Mitsubishi Chemical polyester film) which is a base material so that it may become 0.5 g / m <2> using a gravure coater, and the drying apparatus of 90 degreeC It dried for 1 minute, and performed the peeling process of the base material.

그 후 실시예 1의 수지 바니시와 상기 박리 처리제 B에 의해서 박리 처리된 기재를 이용하여, 실시예 1과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Then, using the resin varnish of Example 1 and the base material peeled by the said peeling treatment agent B, it carried out similarly to Example 1, and obtained the insulation sheet with a base material, a multilayer printed wiring board, and a semiconductor device.

<실시예 5> Example 5

아세톤으로 희석한 박리 처리제 B 용액을 기재인 폴리에틸렌 나프탈레이트 필름(테이진 듀퐁 필름제, 두께 38㎛)의 한쪽 면에 그라비어 코터를 이용하여 0.5g/㎡가 되도록 도공하고, 90℃의 건조 장치에서 1분간 건조하고 기재의 박리 처리를 실시하였다.Coating the peeling treatment agent B solution diluted with acetone to one side of the polyethylene naphthalate film (38-micrometer-thick, made of Teijin DuPont film) so that it may become 0.5 g / m <2> using a gravure coater, and it will dry in 90 degreeC drying apparatus. It dried for 1 minute and performed the peeling process of the base material.

에폭시 수지 A 15.0 중량부, 페녹시 수지 5.0 중량부, 시아네이트 수지 14.9 중량부, 경화 촉진제 0.1 중량부를 메틸에틸케톤에 용해, 분산시켰다. 추가로, 무기 충전재 65.0 중량부를 첨가하고, 고속 교반장치를 이용하여 10분간 교반하고 고형분 50 중량%의 수지 바니시를 조제하였다.15.0 parts by weight of epoxy resin A, 5.0 parts by weight of phenoxy resin, 14.9 parts by weight of cyanate resin, and 0.1 parts by weight of a curing accelerator were dissolved and dispersed in methyl ethyl ketone. Furthermore, 65.0 weight part of inorganic fillers were added, it stirred for 10 minutes using the high speed stirring apparatus, and the resin varnish of 50 weight% of solid content was prepared.

이 수지 바니시와, 상기 박리 처리제 B에 의해서 박리 처리된 기재를 이용하여, 실시예 1과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Using this resin varnish and the base material peeled by the said peeling treatment agent B, it carried out similarly to Example 1, and obtained the insulating sheet with a base material, a multilayer printed wiring board, and a semiconductor device.

<비교예 1> Comparative Example 1

실시예 1의 수지 바니시와 박리 처리되지 않은 기재(폴리에틸렌 테레프탈레이트 필름, 미츠비시 화학 폴리에스테르 필름제, 두께 38㎛)를 이용하여, 실시예 1과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Insulating sheet, multilayer printed wiring board, and semiconductor with a substrate in the same manner as in Example 1, using the resin varnish of Example 1 and a substrate which was not peeled off (polyethylene terephthalate film, made of Mitsubishi Chemical Polyester film, 38 µm thick). Obtained the device.

<비교예 2> Comparative Example 2

실시예 2의 수지 바니시와, 박리 처리되지 않은 기재(폴리에틸렌 테레프탈레이트 필름, 미츠비시 화학 폴리에스테르 필름제, 두께 38㎛)를 이용하여, 실시예 1과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Using the resin varnish of Example 2 and the base material which was not peeled off (polyethylene terephthalate film, Mitsubishi Chemical polyester film, 38 micrometers in thickness), it carried out similarly to Example 1, the insulating sheet with a base material, a multilayer printed wiring board, and A semiconductor device was obtained.

<비교예 3> Comparative Example 3

실시예 3의 수지 바니시와 박리 처리되지 않은 기재(폴리에틸렌 나프탈레이트 필름, 테이진 듀퐁 필름제, 두께 38㎛)를 이용하여, 실시예 1과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Insulating sheet with a base material, multilayer printed wiring board, and semiconductor device similarly to Example 1 using the resin varnish of Example 3 and the base material (polyethylene naphthalate film, product made from Teijin Dupont film, 38 micrometers in thickness) which were not peeled off. Got.

실시예 1~5 및 비교예 1~3에서 얻어진 기재 부착 절연 시트 및 다층 프린트 배선판, 반도체 장치에 대해서 특성의 평가를 실시하였다. 결과를 표 1에 나타낸다.The characteristics were evaluated about the insulation sheet with a base material obtained in Examples 1-5 and Comparative Examples 1-3, a multilayer printed wiring board, and a semiconductor device. The results are shown in Table 1.

[표 1]TABLE 1

평가 방법은 하기와 같다.The evaluation method is as follows.

(1) 기재의 박리 강도(1) Peel strength of the substrate

상기 다층 프린트 배선판의 제조 공정에서 기재 부착 절연 시트를 내층 회로 기판에 적층하고, 절연층으로부터 기재를 당겨 벗길 때의 박리 강도를 정밀만능시험기(오토그래프 AG-IS, 시마즈 제작소제)를 이용하여, 20℃의 환경에서 폭 1㎝의 기재의 선단을 일부 당겨 벗기고, 그립 도구로 잡고 인장 방향이 시료면(내층 회로 기판에 접착한 절연층)에 수직이 되는 방향으로, 5㎜/min의 속도로 연속적으로 30㎜ 벗기고, 그 평균값을 취함으로써 측정하였다.In the manufacturing process of the said multilayer printed wiring board, the insulation strength with a base material is laminated | stacked on an inner layer circuit board, and peeling strength at the time of pulling a base material off from an insulating layer is used the precision universal testing machine (Autograph AG-IS, Shimadzu Corporation make). The tip of the substrate having a width of 1 cm is partially pulled off in an environment of 20 ° C., grasped with a grip tool, and at a speed of 5 mm / min in a direction in which the tensile direction is perpendicular to the sample surface (the insulating layer bonded to the inner circuit board). It peeled continuously 30 mm and measured by taking the average value.

(2) 기재에 대한 수지 전사(2) Resin Transfer to Substrate

상기 다층 프린트 배선판의 제조 공정에서 기재를 박리 후에 현미경으로 기재 표면을 관찰하여 기재에 대한 수지 전사의 유무를 확인하였다.In the manufacturing process of the said multilayer printed wiring board, after peeling a base material, the surface of the base material was observed with the microscope and the presence or absence of resin transfer with respect to the base material was confirmed.

각 부호는 이하와 같다.Each code is as follows.

○ : 수지의 전사가 관찰되지 않은 것○: no transfer of resin was observed

× : 전사가 관찰된 것 ×: transcription was observed

(3) 절연층의 외관 평가 (3) Evaluation of the appearance of the insulating layer

상기 다층 프린트 배선판의 절연층에 대해 현미경으로 관찰을 실시하였다.The insulating layer of the said multilayer printed wiring board was observed with the microscope.

각 부호는 이하와 같다.Each code is as follows.

○ : 외관이 양호한 것○: appearance is good

× : 균열이나 결손 등의 불량이 관찰된 것×: defects such as cracks and defects observed

(4) 실장 신뢰성 시험(4) mounting reliability test

실장 신뢰성은 상기 반도체 장치를 온도 85℃, 습도 85%의 분위기하에서 100 시간 방치후 260℃ 리플로를 3회 실시하고, 초음파 탐상 검사장치로 반도체 소자 이면의 박리 및 땜납 범프의 결손을 평가하였다.As for the reliability of mounting, the semiconductor device was left to stand in a temperature of 85 ° C. and a humidity of 85% for 100 hours and then reflowed three times at 260 ° C., and the ultrasonic flaw detection device evaluated the peeling of the back surface of the semiconductor element and the defect of the solder bumps.

각 부호는 이하와 같다.Each code is as follows.

◎ : 양호 박리, 범프 결손 없음◎: Good peeling, no bump defect

○ : 실질상 문제 없음. 언더 필 주변에 미소 박리만, 범프 결손 없음○: practically no problem. Only micro peeling around underfill, no bump defect

△ : 실질상 사용 불가. 10% 이상의 박리 및 범프 결손(Triangle | delta): Virtually impossible to use. Peel and bump defects greater than 10%

× : 사용 불가. 80% 이상의 박리 및 범프 결손×: Not available. Over 80% peel and bump defects

(5) 열충격성 시험(5) thermal shock test

상기 반도체 장치를 플루어리너트(Fluorinert) 중에서 -55℃ 10분, 125℃ 10분, -55℃ 10분을 1 사이클로 하여 1000 사이클 처리하고 테스트 피스에 크랙이 발생하고 있는지의 여부를 육안으로 관찰하였다.The semiconductor device was subjected to 1000 cycles of -55 ° C 10 minutes, 125 ° C 10 minutes, and -55 ° C 10 minutes in Fluorinert for 1 cycle, and visually observed whether cracks occurred in the test piece. .

각 부호는 이하와 같다.Each code is as follows.

○: 크랙 발생 없음○: no crack

× : 크랙 발생 ×: crack generation

실시예 1~5는 절연층과 기재와의 박리 강도가 0.05kN/m 이하인 본 발명의 기재 부착 절연 시트와, 이것을 이용한 다층 프린트 배선판, 반도체 장치이다.Examples 1-5 are the insulating sheet with a base material of this invention whose peeling strength of an insulating layer and a base material is 0.05 kN / m or less, a multilayer printed wiring board using this, and a semiconductor device.

실시예 1~5는 모두 기재에 대한 수지 전사가 없고, 절연층의 외관이 양호하며, 신뢰성이 높은 반도체 장치의 제작이 가능한 것이었다.As for Examples 1-5, there was no resin transfer with respect to a base material, the external appearance of the insulating layer was favorable, and the manufacture of the highly reliable semiconductor device was possible.

비교예 1~3은, 절연층과 기재와의 박리 강도가 0.05kN/m를 넘기 때문에 절연 시트가 갈라지거나 기재에 수지 전사가 일어나거나 하는 문제가 있어, 반도체 장치의 평가에서 (4) 실장 신뢰성 시험, (5) 열충격성 시험 모두 불량이 보였다.In Comparative Examples 1-3, since the peeling strength of an insulating layer and a base material exceeds 0.05 kN / m, there exists a problem that an insulating sheet splits or resin transfer arises in a base material, and (4) mounting reliability in evaluation of a semiconductor device Both the test and (5) the thermal shock test showed defects.

<실시예 6><Example 6>

(1) 기재의 박리 처리(1) peeling treatment of base material

아세톤으로 희석한 박리 처리제 A 용액을 폴리에틸렌 테레프탈레이트 필름 (미츠비시 화학 폴리에스테르 필름제, 두께 38㎛)의 한쪽 면에 그라비어 코터를 이용하여 0.5g/㎡가 되도록 도공하고, 90℃의 건조 장치에서 1분간 건조하고 기재의 박리 처리를 실시하였다.The acetone-diluted peeling treatment agent A solution was coated on one side of a polyethylene terephthalate film (made by Mitsubishi Chemical Polyester Film, 38 μm) using a gravure coater so as to be 0.5 g / m 2, and then dried in a 90 ° C. drying apparatus. It dried for 1 minute and performed the peeling process of the base material.

(2) 수지 바니시의 조제 (2) Preparation of Resin Varnish

에폭시 수지 A 35.0 중량부, 시아네이트 수지 24.8 중량부, 경화 촉진제 0.2중량부를 메틸에틸케톤에 용해, 분산시켰다. 추가로, 무기 충전재 40.0 중량부를 첨가하고, 고속 교반장치를 이용하여 10분간 교반하여 고형분 50 중량%의 수지 바니시를 조제하였다.35.0 parts by weight of epoxy resin A, 24.8 parts by weight of cyanate resin, and 0.2 parts by weight of a curing accelerator were dissolved and dispersed in methyl ethyl ketone. Furthermore, 40.0 weight part of inorganic fillers were added, and it stirred for 10 minutes using the high speed stirring apparatus, and prepared the resin varnish of 50 weight% of solid content.

상기에서 표면 처리한 기재의 박리 처리면에 상기에서 얻어진 수지 바니시를 콤마 코터 장치를 이용하여 건조 후의 절연 필름의 두께가 40㎛가 되도록 도공하고, 이것을 150℃의 건조 장치에서 5분간 건조하고 기재 부착 절연 시트를 제조하였다.The resin varnish obtained above is coated on the peeling process surface of the base material surface-treated above using the comma coater apparatus so that the thickness of the insulating film after drying may be set to 40 micrometers, and this is dried for 5 minutes by the 150 degreeC drying apparatus, and a base material adheres. An insulating sheet was produced.

소정의 내층 회로가 양면에 형성된 내층 회로 기판의 표리에, 상기에서 얻어진 기판 부착 절연 시트의 절연 시트면을 안쪽으로 하여 겹쳐 맞추고, 이것을 진공 가압식 라미네이터 장치를 이용하여 온도 100℃, 압력 1MPa에서 1분간, 진공 가열 가압 성형시켰다. 이것을 열풍 건조 장치에서 170℃에서 60분간 가열하여 경화시킨 후 절연 시트로부터 기재를 박리하여 평가용의 다층 프린트 배선판을 얻었다.The inner sheet of the insulating sheet with the substrate obtained as described above is overlaid on the front and back of the inner layer circuit board on which the predetermined inner layer circuits are formed on both sides, and this is made by using a vacuum pressurized laminator apparatus at a temperature of 100 ° C. and a pressure of 1 MPa for 1 minute. , Vacuum heating press molding. This was heated and cured at 170 ° C. for 60 minutes in a hot air drying apparatus, and then the substrate was peeled off from the insulating sheet to obtain a multilayer printed wiring board for evaluation.

또한, 내층 회로 기판으로는 하기의 것을 사용하였다.In addition, the following were used as an inner circuit board.

절연층: 할로겐프리 FR-4재, 두께 0.4㎜ Insulation layer: Halogen free FR-4 material, thickness 0.4mm

도체층: 구리박 두께 18㎛, L/S=120/180㎛, 클리어런스 홀 1㎜φ, 3㎜φ, 슬릿 2㎜ Conductor layer: copper foil thickness 18 micrometers, L / S = 120/180 micrometers, clearance hole 1 mm diameter, 3 mm diameter, slit 2 mm

(5) 패키지 기판의 제조 (5) Manufacture of Package Substrate

상기 다층 프린트 배선판의 절연층에 탄산 레이저 장치를 이용하여 개구부를 설치하고, 전해 구리도금에 의해 절연층 표면에 외층 회로 형성을 실시하고, 외층 회로와 내층 회로의 도통을 도모하였다. 또한, 외층 회로는 반도체 소자를 실장하기 위한 접속용 전극부를 설치하였다.An opening was provided in the insulating layer of the said multilayer printed wiring board using the carbonate laser apparatus, the outer layer circuit was formed in the surface of the insulating layer by electrolytic copper plating, and the connection of an outer layer circuit and an inner layer circuit was aimed at. Moreover, the outer layer circuit provided the electrode part for connection for mounting a semiconductor element.

그 후 최외층에 솔더 레지스트(타이요 잉크사제 PSR4000/AUS308)를 형성하고, 노광·현상에 의해 반도체 소자를 실장할 수 있도록 접속용 전극부를 노출시키고, 니켈금 도금 처리를 실시하고, 50㎜×50㎜의 크기로 절단하여 패키지 기판을 얻었다.Subsequently, a solder resist (PSR4000 / AUS308 manufactured by Taiyo Ink Corporation) was formed on the outermost layer, the electrode portion for connection was exposed so that the semiconductor element can be mounted by exposure and development, and a nickel gold plating process was performed. It cut to the magnitude | size of mm and obtained the package substrate.

(6) 반도체 장치의 제조 (6) Manufacture of semiconductor device

반도체 소자(TEG 칩, 사이즈 15㎜×15㎜, 두께 0.8㎜)는 땜납 범프는 Sn/Pb 조성의 공정으로 형성되고, 회로 보호막은 포지티브형 감광성 수지(스미토모 베이클라이트사제 CRC-8300)로 형성된 것을 사용하였다. 반도체 장치의 조립은, 우선 땜납 범프에 플럭스재를 전사법에 의해 균일하게 도포하고, 뒤이어서 플립 칩 본더 장치를 이용하여 상기 패키지 기판상에 가열 압착에 의해 탑재하였다. 다음에, IR 리플로우 로에서 땜납 범프를 용융 접합한 후 액상 봉지 수지(스미토모 베이클라이트사제, CRP-4152S)를 충전하고, 액상 봉지 수지를 경화시킴으로써 반도체 장치를 얻었다. 또한, 액상 봉지 수지는 온도 150℃, 120분의 조건으로 경화시켰다.The semiconductor element (TEG chip, size 15 mm x 15 mm, thickness 0.8 mm) is used for solder bumps formed by a process of Sn / Pb composition, and the circuit protective film is formed of positive photosensitive resin (CRC-8300 manufactured by Sumitomo Bakelite). It was. In the assembly of the semiconductor device, first, a flux material was uniformly applied to the solder bumps by a transfer method, followed by mounting by heat pressing on the package substrate using a flip chip bonder device. Next, after melt-bonding solder bumps in an IR reflow furnace, a liquid sealing resin (CRP-4152S, manufactured by Sumitomo Bakelite) was filled, and the semiconductor sealing device was obtained by curing the liquid sealing resin. In addition, the liquid sealing resin was hardened on the conditions of the temperature of 150 degreeC, and 120 minutes.

<실시예 7> <Example 7>

에폭시 수지 A 30.0 중량부, 에폭시 수지 B 20.0 중량부, 페놀 경화제 14.9 중량부, 경화 촉진제 0.1 중량부를 메틸에틸케톤에 용해, 분산시켰다. 추가로, 무기 충전재 35.0 중량부를 첨가하고, 고속 교반장치를 이용하여 10분간 교반하여 고형분 50 중량%의 수지 바니시를 조제하였다.30.0 parts by weight of epoxy resin A, 20.0 parts by weight of epoxy resin B, 14.9 parts by weight of a phenol curing agent, and 0.1 parts by weight of a curing accelerator were dissolved and dispersed in methyl ethyl ketone. Furthermore, 35.0 weight part of inorganic fillers were added, and it stirred for 10 minutes using the high speed stirring apparatus, and prepared the resin varnish of 50 weight% of solid content.

이 수지 바니시를 이용하여, 실시예 6과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Using this resin varnish, it carried out similarly to Example 6, and obtained the insulation sheet with a base material, a multilayer printed wiring board, and a semiconductor device.

<실시예 8> <Example 8>

아세톤으로 희석한 박리 처리제 A 용액을 기재인 폴리에틸렌 나프탈레이트 필름(테이진 듀퐁 필름제, 두께 38㎛)의 한쪽 면에 그라비어 코터를 이용하여 0.5g/㎡가 되도록 도공하고, 90℃의 건조 장치에서 1분간 건조하고 기재의 박리 처리를 실시하였다.Coating the peeling treatment agent A solution diluted with acetone to one side of the polyethylene naphthalate film (38 micrometers in thickness made by Teijin DuPont film) so that it may become 0.5 g / m <2> using a gravure coater, and it will dry in 90 degreeC drying apparatus. It dried for 1 minute and performed the peeling process of the base material.

에폭시 수지 A 50.0 중량부, 페녹시 수지 10.0 중량부, 페놀 경화제 9.7 중량부, 경화 촉진제 0.3 중량부를 메틸에틸케톤에 용해, 분산시켰다. 추가로, 무기 충전재 30.0 중량부를 첨가하고, 고속 교반장치를 이용하여 10분간 교반하여 고형분 50 중량%의 수지 바니시를 조제하였다.50.0 parts by weight of epoxy resin A, 10.0 parts by weight of phenoxy resin, 9.7 parts by weight of a phenol curing agent, and 0.3 parts by weight of a curing accelerator were dissolved and dispersed in methyl ethyl ketone. Furthermore, 30.0 weight part of inorganic fillers were added, and it stirred for 10 minutes using the high speed stirring apparatus, and prepared the resin varnish of 50 weight% of solid content.

이 수지 바니시와, 상기 박리 처리제 A에 의해서 박리 처리된 기재를 이용하여, 실시예 6과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Using this resin varnish and the base material peeled with the said peeling agent A, it carried out similarly to Example 6, and obtained the insulating sheet with a base material, a multilayer printed wiring board, and a semiconductor device.

<실시예 9> Example 9

아세톤으로 희석한 박리 처리제 B 용액을 폴리에틸렌 테레프탈레이트 필름(미츠비시 화학 폴리에스테르 필름제, 두께 38㎛)의 한쪽 면에 그라비어 코터를 이용하여 0.5g/㎡가 되도록 도공하고, 90℃의 건조 장치에서 1분간 건조하고 기재의 박리 처리를 실시하였다.The acetone-diluted peeling treatment agent B solution was coated on one side of a polyethylene terephthalate film (made by Mitsubishi Chemical Polyester Film, 38 μm) using a gravure coater so as to be 0.5 g / m 2, and then dried in a 90 ° C. drying apparatus. It dried for 1 minute and performed the peeling process of the base material.

그 후 실시예 6의 수지 바니시와, 상기 박리 처리제 B에 의해서 박리 처리된 기재를 이용하여, 실시예 6과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Then, the insulating sheet with a base material, the multilayer printed wiring board, and the semiconductor device were obtained like Example 6 using the resin varnish of Example 6 and the base material peeled by the said peeling agent B.

<실시예 10> <Example 10>

아세톤으로 희석한 박리 처리제 B 용액을 기재인 폴리에틸렌 나프탈레이트 필림(테이진 듀퐁 필름제, 두께 38㎛)의 한쪽 면에 그라비어 코터를 이용하여 0.5g/㎡가 되도록 도공하고, 90℃의 건조 장치에서 1분간 건조하여 기재의 박리 처리를 실시하였다.Coating the peeling treatment agent B solution diluted with acetone to 0.5 g / m 2 using a gravure coater on one side of a polyethylene naphthalate film (made by Teijin DuPont film, thickness of 38 μm) as a base material, and then drying at 90 ° C. It dried for 1 minute and performed the peeling process of the base material.

에폭시 수지 A 15.0 중량부, 페녹시 수지 10.0 중량부, 시아네이트 수지 9.9중량부, 경화 촉진제 0.1 중량부를 메틸에틸케톤에 용해, 분산시켰다. 추가로, 무기 충전재 65.0 중량부를 첨가하고, 고속 교반장치를 이용하여 10분간 교반하여 고형분 50 중량%의 수지 바니시를 조제하였다.15.0 parts by weight of epoxy resin A, 10.0 parts by weight of phenoxy resin, 9.9 parts by weight of cyanate resin, and 0.1 parts by weight of a curing accelerator were dissolved and dispersed in methyl ethyl ketone. Furthermore, 65.0 weight part of inorganic fillers were added, and it stirred for 10 minutes using the high speed stirring apparatus, and prepared the resin varnish of 50 weight% of solid content.

이 수지 바니시와, 상기 박리 처리제 B에 의해서 박리 처리된 기재를 이용하여, 실시예 6과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Using this resin varnish and the base material peeled by the said peeling agent B, it carried out similarly to Example 6, and obtained the insulation sheet with a base material, a multilayer printed wiring board, and a semiconductor device.

<비교예 4> <Comparative Example 4>

실시예 6의 수지 바니시와 박리 처리되지 않은 기재(폴리에틸렌 테레프탈레이트 필름, 미츠비시 화학 폴리에스테르 필름제, 두께 38㎛)를 이용하여, 실시예 6과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Insulating sheet with a base material, multilayer printed wiring board, and semiconductor in the same manner as in Example 6, using the resin varnish of Example 6 and the substrate which was not peeled off (polyethylene terephthalate film, made of Mitsubishi Chemical Polyester film, 38 µm thick). Obtained the device.

<비교예 5> Comparative Example 5

실시예 7의 수지 바니시와, 박리 처리되지 않은 기재(폴리에틸렌 테레프탈레이트 필름, 미츠비시 화학 폴리에스테르 필름제, 두께 38㎛)를 이용하여, 실시예 6과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Using the resin varnish of Example 7 and the base material which was not peeled off (polyethylene terephthalate film, Mitsubishi Chemical polyester film, 38 micrometers in thickness), it carried out similarly to Example 6, the insulating sheet with a base material, a multilayer printed wiring board, and A semiconductor device was obtained.

<비교예 6> Comparative Example 6

실시예 8의 수지 바니시와, 박리 처리되지 않은 기재(폴리에틸렌 나프탈레이트 필름, 테이진 듀퐁 필름제, 두께 38㎛)를 이용하여, 실시예 6과 동일하게 하여 기재 부착 절연 시트, 다층 프린트 배선판 및 반도체 장치를 얻었다.Insulating sheet with a base material, a multilayer printed wiring board, and a semiconductor in the same manner as in Example 6, using the resin varnish of Example 8 and the base material which was not peeled off (polyethylene naphthalate film, made of Teijin DuPont film, thickness of 38 μm). Obtained the device.

실시예 6~10 및 비교예 4~6에서 얻어진 기재 부착 절연 시트, 다층 프린트 배선발 및 반도체 장치에 대해서 특성의 평가를 실시하였다. 결과를 표 2에 나타낸다.The characteristics were evaluated about the insulation sheet with a base material obtained in Examples 6-10 and Comparative Examples 4-6, a multilayer printed wiring board, and a semiconductor device. The results are shown in Table 2.

[표 2]TABLE 2

평가 방법은 하기와 같다.The evaluation method is as follows.

(1) 기재의 박리 강도(1) Peel strength of the substrate

상기 다층 프린트 배선판의 제조 공정에서 기재 부착 절연 시트를 내층 회로 기판에 적층하고, 절연층을 경화시킨 후 절연층으로부터 기재를 당겨 벗길 때의 박리 강도를 정밀만능시험기(오토그래프 AG-IS, 시마즈 제작소제)를 이용하여, 20℃ 의 환경에서 폭 1㎝의 기재의 선단을 일부 당겨 벗기고, 그립 도구로 잡고, 인장 방향이 시료면(내층 회로 기판에 접착한 절연층)에 수직이 되는 방향으로, 5㎜/min의 속도로 연속적으로 30㎜ 벗기고, 그 평균값을 취함으로써 측정하였다.In the manufacturing process of the said multilayer printed wiring board, the insulation sheet with a base material is laminated | stacked on an inner circuit board, and the peeling strength at the time of peeling a base material from an insulating layer after hardening an insulating layer (autograph AG-IS, Shimadzu Corporation) Using a), a part of the tip of the base material having a width of 1 cm is pulled off in an environment of 20 ° C, held by a grip tool, and the tensile direction is in a direction perpendicular to the sample surface (insulation layer bonded to the inner circuit board), It measured by peeling continuously 30 mm at the speed | rate of 5 mm / min, and taking the average value.

(2) 회로상의 평탄성 (2) flatness on circuit

상기 다층 프린트 배선판의 절연층 표면의 요철을 표면 거칠기 측정 장치로 계측하였다.The unevenness | corrugation of the insulating layer surface of the said multilayer printed wiring board was measured with the surface roughness measuring apparatus.

각 부호는 이하와 같다.Each code is as follows.

○ : 단차가 1㎛ 미만인 것(Circle): The difference is less than 1 micrometer

× : 단차가 1㎛ 이상인 것 X: step is 1 µm or more

또한, 단차와는 절연층하에 내층 회로가 있는 부분과 절연층하에 내층 회로가 없는 부분에 생기는 높이의 차이이다.The difference between the steps is the difference between the heights generated in the portion having the inner circuit under the insulation layer and in the portion without the inner circuit under the insulation layer.

(3) 기재의 부착(3) Attachment of base material

기재를 박리한 후 현미경으로 박리 후의 기재 표면을 관찰하여 기재의 부착 잔류의 유무를 확인하였다.After peeling a base material, the surface of the base material after peeling was observed with the microscope, and the presence or absence of adhesion residue of a base material was confirmed.

각 부호는 이하와 같다.Each code is as follows.

○ : 부착 잔류가 없는 것○: no adhesion residue

× : 부착 잔류가 보여진 것×: adhesion residue was observed

(4) 리플로우 내열성 시험(4) reflow heat resistance test

상기 반도체 장치의 반도체 소자를 실장하기 전의 패키지용 기판을 이용하여, 260℃ 리플로우 로에 통과시키고, 패키지 기판의 팽창 유무를 육안으로 확인하 였다. 패키지용 기판은 리플로우 로에 10회 통과시키켰다. 각 부호는 이하와 같다.Using the package substrate before mounting the semiconductor element of the said semiconductor device, it passed through the 260 degreeC reflow furnace, and the presence or absence of expansion of the package substrate was visually confirmed. The package substrate was passed through the reflow furnace 10 times. Each code is as follows.

◎ : 10회 반복해도 팽창 없음◎: no expansion even after 10 times

○ : 7~9회째에 팽창 발생(Circle): Expansion occurs in 7th-9th times

△ : 4~6회째에 팽창 발생△: expansion occurs at the fourth to sixth times

× : 3회째까지 팽창 발생 ×: expansion occurs until the third time

(5) 실장 신뢰성 시험 (5) mounting reliability test

실장 신뢰성은 상기 반도체 장치를 온도 85℃, 습도 85%의 분위기하에서 100 시간 방치 후 260℃ 리플로를 3회 실시하고, 초음파 탐상 조사장치에서 반도체 소자 이면의 박리 및 땜납 범프의 결손을 평가하였다.As for the reliability of mounting, the semiconductor device was left to stand at a temperature of 85 ° C. and a humidity of 85% for 100 hours, and then subjected to 260 ° C. reflow three times, and the ultrasonic flaw detection device evaluated the peeling of the back surface of the semiconductor element and the defect of the solder bumps.

각 부호는 이하와 같다.Each code is as follows.

◎ : 양호. 박리, 범프 결손 없음◎: Good. No peeling, bump defect

×: : 사용 불가. 80% 이상의 박리 및 범프 결손 ×: Not available. Over 80% peel and bump defects

(6) 열충격성 시험(6) thermal shock test

상기 반도체 장치를 플루어리너트 중에서 ―55℃ 10분, 125℃ 10분, -55℃ 10분을 1 사이클로 하여 1000 사이클 처리하고, 테스트 피스에 크랙이 발생해 있는지의 여부를 육안으로 확인하였다.The semiconductor device was subjected to 1000 cycles of -55 ° C 10 minutes, 125 ° C 10 minutes, and -55 ° C 10 minutes in a fleet of nuts for 1 cycle, and it was visually confirmed whether cracks occurred in the test piece.

각 부호는 이하와 같다.Each code is as follows.

○ : 크랙 발생 없음○: no crack

× : 크랙 발생 ×: crack generation

실시예 6~10은 절연층을 가열 경화 후에, 절연층으로부터 기재를 박리할 때의 박리 강도가 0.2kN/m 이하인 본 발명의 기재 부착 절연 시트와, 이것을 이용한 다층 프린트 배선판 및 반도체 장치이다.Examples 6-10 are the insulation sheet with a base material of this invention whose peeling strength at the time of peeling a base material from an insulating layer after heat-hardening an insulating layer, a multilayer printed wiring board and a semiconductor device using the same.

실시예 6~10은 모두 회로상의 평탄성이 양호하고, 기재의 부착 잔류가 없으며 리플로우 내열성도 뛰어나, 신뢰성이 높은 반도체 장치의 제작이 가능한 것이었다.In all of Examples 6-10, the flatness of a circuit was favorable, there was no residue of adhesion of a base material, it was also excellent in the reflow heat resistance, and it was possible to manufacture highly reliable semiconductor device.

비교예 4~6은 절연층을 가열 경화시킨 후에, 절연층으로부터 기재를 박리 할 때의 박리 강도가 0.2kN/m를 초과하기 때문에 기재의 부착 잔류가 일어나는 문제가 있어, 리플로우 내열성 시험에서 팽창이 보였다. 또, 반도체 장치의 평가에서 (5) 실장 신뢰성 시험, (6) 열충격성 시험 모두 불량이 보였다.In Comparative Examples 4 to 6, after the heat curing of the insulating layer, the peel strength at the time of peeling the substrate from the insulating layer exceeds 0.2 kN / m, which causes a problem of adhesion residue of the substrate, which is expanded in the reflow heat resistance test. This looked. In the evaluation of the semiconductor device, defects were observed in both the (5) mounting reliability test and (6) thermal shock test.

본 발명의 기재 부착 절연 시트에 의하면 소형화, 박형화 요구에 대응하며, 그리고 저비용이며 취급이 뛰어난 프린트 배선판을 제공할 수 있으며, 또 고밀도로 미세 배선이 요구되는 반도체 패키지용 기판을 제공할 수도 있다.According to the insulating sheet with a base material of this invention, it can provide the printed wiring board which responds to the request of downsizing and thinning, and is low cost, and is excellent in handling, and can also provide the board | substrate for semiconductor packages which requires fine wiring at high density.

Claims

As an insulation sheet with a base material used in order to form the insulation layer of a multilayer printed wiring board,

An insulating layer made of a resin composition is provided on the substrate, and the insulating layer is heated and pressed to the surface to be bonded, and further heat-hardened the insulating layer, followed by peeling the substrate from the insulating layer at 20 ° C. The peeling strength to be said is 0.2 kN / m or less, and is used by peeling from an base material after heat-hardening an insulating layer, The insulation sheet with a base material characterized by the above-mentioned.

The method according to claim 1,

The insulation layer is adhered to the surface to be bonded by heating and pressing the insulation layer to the surface to be bonded at 60 to 160 ° C. and 0.2 to 5 MPa for 0.5 to 15 minutes, and the insulation is further heated at 140 to 240 ° C. for 30 to 120 minutes. The insulation sheet with a base material whose peeling strength which peels the said base material from the said insulating layer after heat-hardening a layer is 0.2 kN / m or less.

The method according to claim 1 or 2,

The said base material is an insulation sheet with a base material with which peeling process was given with the peeling agent.

The method according to claim 3,

The said peeling treatment agent is an insulation sheet with a base material which is a non-silicone peeling agent.

The method according to claim 3 or 4,

The said peeling treatment agent is an insulation sheet with a base material containing the compound which has a urethane bond.

The method according to any one of claims 1 to 5,

The said base material is an insulation sheet with a base material which is a polyester resin film.

The method according to claim 6,

The said polyester resin film is an insulation sheet with a base material which is a polyethylene terephthalate film or a polyethylene naphthalate film.

The method according to any one of claims 1 to 7,

The said resin composition is an insulating sheet with a base material containing an epoxy resin.

The method according to any one of claims 1 to 8,

The said resin composition is an insulating sheet with a base material containing an inorganic filler.

The method according to claim 1 to claim 9,

The said resin composition is an insulation sheet with a base material containing an imidazole compound.

The multilayer printed wiring board formed by laminating | stacking the insulating sheet with a base material in any one of Claims 1-10 on one side or both sides of an inner layer cloth plate, and heat-pressing-molding.

The semiconductor device using the multilayer printed wiring board of Claim 11 as a board | substrate for packages.

The insulating sheet with a base material and the inner layer circuit board of Claim 1 thru | or 10 are laminated | stacked on the insulation layer of this insulating sheet with base material on this inner layer circuit board side, and heat-pressurized below the hardening temperature of the said resin composition, and a multilayer printed wiring board Preparing a precursor,

A method for producing a multilayer printed wiring board, comprising: heating the multilayer printed wiring board precursor above a curing temperature of the resin composition to cure the insulating layer, and then peeling the substrate to produce a multilayer printed wiring board.

When the insulating layer which consists of a resin composition is provided on a base material, and heat-pressurizes this insulating layer to a to-be-adhered surface at 60-160 degreeC and 0.2-5 Mpa for 0.5 to 15 minutes, the said base material is removed from the said insulating layer at 20 degreeC. Peeling strength to peel is 0.05 kN / m or less, The insulating sheet with a base material characterized by the above-mentioned.

The method according to claim 14,

The method according to claim 15,

The said peeling agent is an insulation sheet with a base material which is a non-silicone peeling agent.

The method according to claim 15,

The method according to any one of claims 14 to 17,

The method according to claim 18,

The method according to any one of claims 14 to 19,

The method according to any one of claims 14 to 20,

The method according to any one of claims 14 to 21,

The method according to any one of claims 14 to 22,

The said peeling strength before hardening the said insulating layer is 0.05 kN / m or less, and the insulating sheet with a base material used by peeling from a base material before hardening of an insulating layer.

The multilayer printed wiring board formed by laminating | stacking the insulating sheet with a base material in any one of Claims 14-23 on one side or both surfaces of an inner layer circuit board, and heat-pressing-molding.

The semiconductor device which uses the multilayer printed wiring board of Claim 24 as a board | substrate for packages.

The insulating sheet with a base material and inner layer circuit board of any one of Claims 14-23 are laminated | stacked on the insulating layer of this insulating sheet with base material on this inner layer circuit board side, and are heat-pressed to below the hardening temperature of the said resin composition, and a multilayer printed wiring board Preparing a precursor,

And peeling the base material from the insulating layer in the multilayer printed wiring board precursor, followed by heating to a curing temperature or higher of the resin composition to cure the insulating layer to produce a multilayer printed wiring board.