KR20090122544A - 수직 자화 터널 접합을 이용한 고용량 엠램 - Google Patents
수직 자화 터널 접합을 이용한 고용량 엠램 Download PDFInfo
- Publication number
- KR20090122544A KR20090122544A KR1020080048417A KR20080048417A KR20090122544A KR 20090122544 A KR20090122544 A KR 20090122544A KR 1020080048417 A KR1020080048417 A KR 1020080048417A KR 20080048417 A KR20080048417 A KR 20080048417A KR 20090122544 A KR20090122544 A KR 20090122544A
- Authority
- KR
- South Korea
- Prior art keywords
- pole
- magnetic layer
- tunnel junction
- vertical
- mram
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
본 발명은 자기 효율이 좋지 못하여 셀의 크기를 축소시키는데 한계를 갖는 엠램의 문제점을 수직 자화 터널 접합(pMTJ)을 적용한 메모리 셀을 갖도록 개선하여 비교적 낮은 전류로 큰 기록 필드를 발생시킬 수 있도록 하므로써 셀의 크기를 줄일 수 있어 고용량을 구현시킬 수 있는 수직 자화 터널 접합을 이용한 고용량 엠램을 제공한다. 이와 같은 엠램의 메모리 셀은 동일한 중심축상으로 배치되고, 자성체로 이루어져 전류라인(20)에 흐르는 전류에 의해 발생되는 자기장을 집중시키기 위한 제 1 폴(60) 및 제 2 폴(70)을 구비한다. 그리고, 고정 자기층(40), 수직 자화 터널 접합부(50), 제 1 폴(60), 자유 자기층(30) 및 제 2 폴(70)이 순차적으로 연이어 배치되고, 전류라인(20)이 제 1 폴(60)과 제 2 폴(70)의 측방향에 서로 엇갈리도록 배치되므로써, 자유 자기층(30)이 제 1 폴(60)과 제 2 폴(70)에 집중되는 자기장에 의해 제 1 폴(60) 또는 제 2 폴(70) 방향으로 자화되도록 한다.
Description
본 발명은 수직 자화 터널 접합을 이용한 고용량 엠램에 관한 것으로, 좀 더 구체적으로는 자기 효율이 좋지 못하여 셀의 크기를 축소시키는데 한계를 갖는 엠램의 문제점을 수직 자화 터널 접합(Perpendicular Magnetic Tunnel Junction; pMTJ)을 적용한 메모리 셀을 갖도록 개선하여 비교적 낮은 전류로 큰 기록 필드를 발생시킬 수 있도록 하므로써 셀의 크기를 줄일 수 있어 고용량을 구현시킬 수 있는 수직 자화 터널 접합을 이용한 고용량 엠램에 관한 것이다.
엠램{MRAM; magnetoresistive random access memory / magneto resistance random access memory / magnetic random access memory; 자기 (저항) 랜덤 액세스 메모리 / 자기 램 / 마그네틱 램}은 기존 메모리반도체에 비해 정보 기록 및 재생 속도가 빠르고, 소비전력이 적으며, 기존 CMOS와 쉽게 통합 생산할 수 있는 등 많은 장점을 갖고 있어 휴대폰, 모바일 정보기기, 각종 컴퓨터에 사용될 차세대 메모 리로 인정받고 있다.
그러나, 이와 같은 엠램이 비휘발성 메모리 분야에서 큰 주목을 받지 못하는 이유는 통상 엠램의 구조가 자기 효율이 떨어지는 구조를 가지고 있어 일반적인 비휘발성 메모리에 비해 기록용량이 작다는 문제점을 안고 있기 때문이다. 즉, 엠램이 고용량화되기 위해서는 한 셀의 구조가 작아져야 하는데, 큰 기록 필드를 발생시킬 수 없어 셀의 구조를 작게 하는 것이 어렵기 때문이다.
이와 같은 엠램의 성능을 개선하기 위해 대한민국 등록특허공보 등록번호 제10-0436318호 "자기저항 효과 소자, 자기저항 효과 메모리 셀, 및 MRAM", 공개특허공보 공개번호 특2003-0059121호 "MTJ MRAM 직병렬 아키텍처", 등록특허공보 등록번호 제10-0624762호 "고밀도 MRAM 어플리케이션을 위한 합성-페리자성체센스-층", 공개특허공보 공개번호 제10-2005-0059119호 "수직 기록 라인을 갖는 자기 랜덤 액세스 메모리"는 공개특허공보 공개번호 제10-2005-0087808호 "자기 데이터 저장 장치의 열적 이완의 개시 검출 방법 및장치", 공개특허공보 공개번호 제10-2005-0000325호 "자기 메모리 어레이 및 전자 시스템", 공개특허공보 공개번호 제10-2006-0118560호 "반도체 장치, 집적 자기 전류 감지 장치의 이용, 전류 감지방법, 소프웨어 제품 및 반도체 장치 제조방법", 등록특허공보 등록번호 제10-0752068호 "패턴화 및 안정화된 자성 차폐부를 가지는 자기 임의 접근 메모리 설계", 등록특허공보 등록번호 제10-0527536호 "마그네틱 램", 공개특허공보 공개번호 제10- 2006-0045526호 "자유층 로킹 메커니즘을 가진 자기 램덤 액세스 메모리어레이", 공개특허공보 공개번호 제10-2007-0066118호 "자기터널접합 셀 및 이를 구비하는 자기램" 등이 제안되어 있다.
그러나, 현재까지 엠램은 그 구조상 기록 필드를 두 전류라인에 의존하기 때문에 자기효율이 매우 좋지 않다. 따라서, 큰 기록 필드를 발생시킬 수 없기 때문에 셀의 구조를 작게 하는 것이 어려운 점이 있고, 셀 크기가 작아질수록 전류라인에 인가되는 전류의 세기가 증가되어야 하지만, 이는 메모리의 불안정성을 우발하게 되므로 이와 같은 방법으로 용량을 증가시키는 데는 한계를 가질 수 밖에 없는 것이다.
따라서, 본 발명은 이와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로, 메모리 셀의 크기를 작게 하면서도 보자력을 증가시킬 수 있도록 하여 입력전류를 가능한 작게 하면서 입출력 속도를 높일 수 있는 새로운 형태의 수직 자화 터널 접합을 이용한 고용량 엠램을 제공하는 것을 목적으로 한다.
특히, 본 발명은 자기 효율이 좋지 못하여 셀의 크기를 축소시키는데 한계를 갖는 엠램의 문제점을 수직 자화 터널 접합(Perpendicular Magnetic Tunnel Junction; pMTJ)을 적용한 메모리 셀을 갖도록 개선하여 비교적 낮은 전류로 큰 기록 필드를 발생시킬 수 있도록 하므로써 셀의 크기를 줄일 수 있어 고용량을 구현시킬 수 있는 새로운 형태의 수직 자화 터널 접합을 이용한 고용량 엠램을 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 본 발명은 데이터의 기록과 판독을 위한 전류가 흐르도록 형성되는 전류라인(20)과, 일정 크기 이상의 자기장이 작용되지 않을 때 형성된 자화상태를 유지하기 위한 자유 자기층(30)과, 자기장에 영향을 받지 않고 일정한 방향으로 자화를 유지하여 상기 자유 자기층(30)의 자화방향과 비교되는 고정 자기층(40) 및, 상기 자유 자기층(30)과 고정 자기층(40)의 상호 자장의 방향에 따라 일정 전류의 도통을 결정하는 수직 자기 터널 접합부(pMTJ, 50)를 포함하는 메모리 셀로 이루어지는 수직 자화 터널 접합을 이용한 고용량 엠램에 있어서, 상기 메모리 셀은 상기 자유 자기층(30)을 사이에 두고 동일한 중심축상으로 배치되고, 자성체로 이루어져 상기 전류라인(20)에 흐르는 전류에 의해 발생되는 자기장을 집중시키기 위한 제 1 폴(60) 및 제 2 폴(70)을 포함하여; 상기 자유 자기층(30)이 상기 제 1 폴(60)과 상기 제 2 폴(70)에 집중되는 자기장에 의해 상기 제 1 폴(60) 또는 상기 제 2 폴(70) 방향으로 자화되도록 한다.
이와 같은 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 상기 전류라인(20)은 상기 제 1 폴(60)과 제 2 폴(70)의 측방향에 서로 엇갈리도록 배치될 수 있다.
이와 같은 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 상기 전류라인(20)은 하부 및 상부 전기 접점을 형성하는 메탈 컨택트(12, 14)에 대해 평행되게 형성되고, 서로 직교되도록 형성되는 워드라인(22)과 비트라인(24)을 구비하며, 상기 워드라인(22)은 상기 제 1 폴(60)의 측방향에 배치되고 상기 비트라인(24)은 상기 제 2 폴(24)의 측방향에 배치될 수 있다.
이와 같은 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 상기 워드라인(22)은 상기 제 1 폴(60)을 사이에 두고 대칭되도록 배치되는 제 1 워드라인(22a)과 제 2 워드라인(22b)으로 이루어지고, 상기 비트라인(24)은 상기 제 2 폴(70)을 사이에 두고 대치되도록 배치되는 제 1 비트라인(24a)과 제 2 비트라인(24b)으로 이루어질 수 있다.
이와 같은 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 상기 고정 자기층(40), 수직 자화 터널 접합부(50), 제 1 폴(60), 자유 자기층(30) 및 제 2 폴(70)이 순차적으로 연이어 배치될 수 있다.
이와 같은 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 상기 고정 자기층(40), 수직 자화 터널 접합부(50), 제 1 폴(60), 자유 자기층(30) 및 제 2 폴(70)은 하부 및 상부 전기 접점을 형성하는 메탈 컨택트(12, 14)에 대해 수직되는 방향으로 기둥 모양을 갖도록 형성될 수 있다.
본 발명에 의한 수직 자화 터널 접합을 이용한 고용량 엠램에 따르면, 고투자율의 제 1 폴(60)과 제 2 폴(70)을 적용하여 같은 전류의 조건에서 종래기술에 따른 엠램에 비해 더욱 강한 기록 필드를 발생시킬 수 있으므로, 메모리 셀의 크기를 작게 하면서도 보자력을 증가시킬 수 있어 입력전류를 가능한 작게 하면서 입출력 속도를 높일 수 있다. 특히, 수직 자화 터널 접합(pMTJ)을 적용하고 두 개의 고투자율(permeability)을 갖는 자성체의 제 1 폴(60)과 제 2 폴(70)을 사용하여 전류라인(20)에 흐르는 전류에 의해 발생되는 자기장을 집중시켜 큰 기록 필드를 발생시키도록 하므로, 셀의 크기를 줄일 수 있어 고용량을 구현시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면 도 1 내지 도 9에 의거하여 상세히 설명하며, 도 1 내지 도 9에 있어서 동일한 기능을 수행하는 구성 요소에 대해서는 동일한 참조 번호를 병기한다. 한편, 각 도면에서 엠램의 메모리 셀을 형성과 관련된 재료 및 제조와 관련된 기술, 엠램의 메모리 셀에 정보(데이터)를 기입하거나 기입된 정보를 판독하는 작동(기록과정 및 읽기과정)과 관련된 기술, 본 발명에 따른 구성요소와 관계하여 정보의 기록 및 읽기를 위한 부가구성, 본 발명에 따른 구성요소를 포함하는 부가구성을 갖는 엠램의 제조방법 등 이 분야의 종사자들이 통상적으로 알 수 있는 기술 및 본 발명의 배경기술에서 제시된 다양한 선행기술에 개시된 기술과 관련된 부분들의 도시 및 설명은 생략하고, 본 발명과 관련된 부분들을 중심으로 도시하고 설명하였다. 특히, 요소들 사이의 크기 비가 다소 상이하게 표현되거나 서로 연결 또는 접속되는 구성들 사이의 크기가 상이하게 표현된 부분도 있으나, 이와 같은 도면의 표현 차이는 이 분야의 종사자들이 용이하게 이해할 수 있는 부분들이므로 별도의 설명을 생략한다.
도 1 및 도 2는 본 발명의 기술적 사상에 따른 수직 자화 터널 접합을 이용 한 고용량 엠램에서 메모리 셀의 구조를 설명하기 위한 도면들이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램은 동일한 중심축상으로 배치되고, 자성체로 이루어져 전류라인(20)에 흐르는 전류에 의해 발생되는 자기장을 집중시키기 위한 제 1 폴(60) 및 제 2 폴(70)을 포함하도록 구현되는 메모리 셀(10)을 바탕으로 구성된다.
이와 같은 제 1 폴(60)과 제 2 폴(70)은 자유 자기층(30)을 중간에 두고 배치되는 구조를 갖는다. 즉, 자유 자기층(30)의 하측에는 제 1 폴{60, 본 발명자는 이를 'Word Pole'이라 명명하였다}이 형성되고, 상측에는 제 2 폴{70, 본 발명자는 이를 'Bit Pole'이라 명명하였다}이 형성된다. 이와 같은 구성을 통해 본 발명에 따른 엠램의 메모리 셀(10)은 자유 자기층(30)을 자화시키기 위해서 사용하는 기록 필드를 순수한 전류 라인만을 사용하는 종래기술과 달리 자성체로 이루어져 고투자율을 갖는 제 1 폴(60)과 제 2 폴(70)을 통해 자유 자기층(30)을 자화시키도록 구성되므로 종래기술에 따른 엠램보다 크게 개선된 자기 효율을 갖게 된다. 즉, 종래기술에 따른 엠램은 특성상 전류라인만을 사용하게 되어 공기와 유사한 투자율을 가진 기록층{자유 자기층}으로 자장(Magnetic Flux)이 끌리지 않아 효율이 떨어지는 반면, 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램은 큰 투자율을 갖는 폴{제 1 폴(60) 및 제 2 폴(70)}에 의해 대부분의 자장이 자유 자기층(30)을 통과하게 되므로, 자유 자기층(30)의 수직 방향성이 커지게 되어 두 자성층{자 유 자기층(30) 및 고정 자기층(40)}의 방향성이 좋아져 자기저항비(Magnetoresistive ratio)가 좋아진다.
이와 같은 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 메모리 셀(10)은 구조상 수직 기록 필드를 이용하게 되므로, 자유 자기층(30)은 수직으로 자화되게 된다. 이로 인해 제 1 폴(60)의 아래에 배치되는 고정 자기층(40)도 수직으로 자화되어 있다. 따라서, 본 발명에서는 수직 자화를 이용하게 되므로, 고정 자기층(40)과 제 2 폴(70) 사이에 수직 자기저항비에 영향을 받는 수직 자화 터널 접합부(50, pMTJ)가 위치하게 된다. 여기서 수직 자화 터널 접합부(50)는 알루미나(Al2O3 )층 양단에 코발트철(CoFe)층이 있는 형태로 그 양단에 수직 자화가 방향이 일치하면 전류가 흐르지 않고, 양단의 수직 자화가 방향이 다르면 전류가 흐르는 특징을 가지고 있다. 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 수직 자화 터널 접합부(50)는 자유 자기층(30)과 고정 자기층(40) 사이에 위치해 있어 자유 자기층(30)의 자화 상태에 따라 고유 특성을 나타낼 수 있는 구조를 취하고 있다. 따라서, 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램은 그 구조상 종래기술에 따른 엠램과 달리 읽기 부분(Reading part)을 적층하여 쌓거나 독립된 파트로 분리시켜 설계할 수 있는 용이한 구조를 사용할 수 있는 장점이 있다. 이때, 수직 자화 터널 접합(Perpendicular Magnetic Tunnel Junction; pMTJ)을 사용한 수직 자화에 대한 개념은 Naoki Nshimura 등에 의한 연 구(J. Appl. Phys., vol 91, pp. 5246, April 2002.)에 의해 제안된 기술이므로 상세한 설명은 생략한다.
다시, 도 1 및 도 2를 참조하면, 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 메모리 셀(10)은 상술한 본 발명의 기술적 특징에 따른 제 1 폴(60)과 제 2 폴(70)을 전류라인(20), 자유 자기층(30), 고정 자기층(40) 및 수직 자기 터널 접합부(pMTJ, 50)를 포함하는 기본적인 엠램의 메모리 셀을 이루는 구성요소에 결합된다. 이때, 전류라인(20)은 데이터의 기록과 판독을 위한 전류가 흐르도록 형성되고, 자유 자기층(30)은 일정 크기 이상의 자기장이 작용되지 않을 때 형성된 자화상태를 유지하며, 고정 자기층(40)은 자기장에 영향을 받지 않고 일정한 방향으로 자화를 유지하여 자유 자기층(30)의 자화방향과 비교되고, 수직 자기 터널 접합부(pMTJ, 50)는 자유 자기층(30)과 고정 자기층(40)의 상호 자장의 방향에 따라 일정 전류의 도통을 결정한다. 그리고, 이와 같은 본 발명에 따른 엠램의 메모리 셀을 구성하는 기본적인 구성은 이 분야에서 다양한 형태로 제안되어 적용되고 있는 것이므로 상세한 설명은 생략한다.
한편, 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 전류라인(20)은 제 1 폴(60)과 제 2 폴(70)의 측방향에 서로 엇갈리도록 배치된다. 그리고, 전류라인(20)은 하부 및 상부 전기 접점을 형성하는 메탈 컨택트(12, 14)에 대해 평행되게 형성{도 2에서 보는 바와 같이 고정 자기층(40), 수직 자화 터널 접합부(50), 제 1 폴(60), 자유 자기층(30) 및 제 2 폴(70)이 메탈 컨택트(12, 14)에 대해 수직되는 방향으로 형성되는 것과 대비해서}되고, 서로 직교되도록 형성되는 워드라인(22)과 비트라인(24)을 구비한다. 이때, 워드라인(22)은 제 1 폴(60)의 측방향에 배치되고 비트라인(24)은 제 2 폴(24)의 측방향에 배치된다.
그리고, 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 고정 자기층(40), 수직 자화 터널 접합부(50), 제 1 폴(60), 자유 자기층(30) 및 제 2 폴(70)이 순차적으로 연이어 배치된다. 특히, 고정 자기층(40), 수직 자화 터널 접합부(50), 제 1 폴(60), 자유 자기층(30) 및 제 2 폴(70)은 하부 및 상부 전기 접점을 형성하는 메탈 컨택트(12, 14)에 대해 수직되는 방향으로 기둥 모양을 갖도록 형성된다.
물론, 이와 같은 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 추가적인 구조는 반도체 제조공정을 통해 엠램을 제조할 때, 집적율을 최적화시킬 수 있도록 제안되는 것으로, 이와 같은 기술적 구성은 접합되는 CMOS 구조 등 반도체 설계나 전자설계의 필요에 따라 다양하게 구성할 수 있는 것이다.
도 3은 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 메모 리 셀의 기록과정을 설명하기 위한 도면이고, 도 4는 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 메모리 셀의 읽기과정을 설명하기 위한 도면이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 쓰기 및 읽기 과정은 일반적인 엠램과 유사한 프로세스로 진행된다. 즉, 쓰기 과정은 비트 라인(24)과 워드 라인(22)에 전류가 인가되면, 제 2 폴(70)과 제 1 폴(60)에 기록 필드가 집중되어 발생되고, 이로 인해서 자유 자기층(30)이 수직으로 자화되어 기록이 이루어진다. 그리고, 읽기 과정은 쓰기 과정을 통해 자화가 이루어진 자유 자기층(30)과 자화가 항상 고정되어 있는 고정 자기층(40) 사이에 위치하고 있는 수직 자기 터널 접합부(50)가 두 자성층의 자화 상태에 따라 전류를 차단하거나 흐르게 상태가 변화되어 이루어지는 것이다.
도 5는 본 발명의 기본적인 메모리 셀의 구동을 검증한 결과를 보여주는 도면이다. 이와 같은 도 5는 다중 셀 구조에서도 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램이 아무런 문제가 없이 구동된다는 것을 검증하기 위해서 3×3 셀 구조를 사용하여 시뮬레이션한 것이다. 9개의 셀 중에서 자화를 시키려는 부분은 중간에 위치한 셀{(5)}이다. 각 셀의 크기는 250nm(W)×250nm(H)이고, 셀 간의 간격은 150nm이다. 그리고 인가된 전류의 세기는 20mA로 하였다. 즉, 도 5는 이 모델을 3차원 유한요소법을 시뮬레이션한 결과를 나타낸 도면이다.
도 5를 참조하면, 목표한 셀의 기록 필드의 세기는 1187.49 Oe로 비교적 높은 보자력의 자유 자기층(30)을 재기록하기에 충분한 필드{본 실시예에서 기록되는 미디어{자유 자기층(30)}의 보자력을 600 Oe로 설정하였다}로 나타났다. 이때, 셀간의 간격은 충분히 떨어지도록 하여(본 실시예에서는 600nm) 원하는 셀만이 기록되는 정상적인 결과를 얻을 수 있도록 하는데, 본 실시예에서 이 경우 다른 셀들은 목표 셀의 기록시 영향을 받지 않는 수준의 필드로 나타남을 알 수 있다.
한편, 이와 같은 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 메모리 셀은, 도 9에서 보는 바와 같이, 종래기술에 비해 큰 자기 필드를 나타내는 것을 알 수 있지만, 한쌍의 전류라인(20)을 갖는 구조는 셀간의 간격(본 실험에 따르면, 150nm이하)이 좁혀질 경우 기록시 원하는 셀만이 아닌 다른 셀에도 영향을 주게 되는 문제점이 있다.
도 6은 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 메모리 셀의 메모리 셀을 설명하기 위한 도면이다.
도 6을 참조하면, 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 메모리 셀(10)은 워드라인(22)을 제 1 폴(60)을 사이에 두고 대칭되도록 배치되는 제 1 워드라인(22a)과 제 2 워드라인(22b)으로 구성하고, 비 트라인(24)을 제 2 폴(70)을 사이에 두고 대치되도록 배치되는 제 1 비트라인(24a)과 제 2 비트라인(24b)으로 구성하는 특징을 갖는다.
이와 같은 본 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 메모리 셀(10)은 전술한 한쌍의 전류라인(20)을 갖는 구조와 대비해서 복수의 전류라인(20)을 갖는 구조(Dual current type)이므로, 전술한 구조보다 기록밀도를 더욱 높게 형성할 수 있도록 한다. 즉, 본 실시예에 따른 메모리 셀(10)은 전술한 한쌍의 전류라인(20)을 갖는 구조보다 셀 간의 간격을 더욱 축소시킬 수 있도록 하므로써 기록밀도를 더욱 높이도록 한다.
도 7은 도 6에서 보인 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 메모리 셀의 구동을 검증한 결과를 보여주는 도면이다. 이때, 본 검증에서 셀의 크기는 도 5에서 보인 형태와 같은 250nm(W)×250nm(H)이고, 셀간의 간격은 100nm로 전술한 예(Signle current type)보다 더 밀집된 구조로 하였다. 그리고, 인가된 전류도 전술한 예보다 구조상 향상된 전류 밀도를 가지므로 10mA로 낮춘 전류를 사용하였다.
도 7을 참조하면, 시뮬레이션 결과 목표 셀{(5)}에서는 1667.05 Oe로 전술한 예의 구조(Single current type)보다 더 낮은 인가 전압을 사용하였음에도 더 강한 기록 필드가 발생되는 좋은 결과를 얻음을 알 수 있다. 또한 목표 셀{(5)}을 제외 한 나머지 셀에 발생된 기록 필드의 크기가 540 Oe ~ 660 Oe 정도로 안정화된 필드의 세기가 나와 목표한 필드를 제외한 다른 필드에는 영향을 주지 않음을 알 수 있다. 따라서, 복수개 이상의 전류라인(20)으로 구성되는 경우 보다 작은 전류를 사용하여 보다 큰 기록 필드를 발생되므로, 더 작은 셀 간격을 적용할 수 있으므로 더 높은 기록 밀도를 가진 소자를 설계할 수 있는 것이다.
도 8a 및 도 8b는 전류라인을 선택적용하는 경우 본 발명의 바람직한 실시예에 따른 메모리 셀의 구동을 검증한 결과를 보여주는 도면이다. 이때, 도 6에서 보인 메모리 셀(10)은 실제의 엠램에서 더욱 복잡한 규모의 어레이를 사용하게 된다. 이 경우 도 7과 같은 시뮬레이션 결과의 전류인가 형태뿐만아니라 추가된 두 형태의 결과가 있을 수 있다. 즉, 도 8a 및 도 8b에서 보는 바와 같이, 비트라인(24)만이 인가된 경우와 워드라인(22)만이 인가된 경우이다. 따라서, 본 발명의 바람직한 실시예의 실제 적용에서는 3가지의 전류가 인가되는 형태가 적용될 수 있는 것이다.
본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 메모리 셀(10)은, 도 8a에서 보는 바와 같이, 비트라인(24)에만 전류가 인가되는 경우 주변 셀에 발생되는 기록 필드의 최대값이 목표 셀(중심에 위치되는 셀)의 반정도인 862 Oe가 발생됨을 알 수 있고, 도 8b에서 보는 바와 같이 워드라인(22)에만 전류가 인가되는 경우 주변 셀에 발생되는 기록 필드의 최대값이 862 Oe 정도로 발생됨을 알 수 있다. 따라서, 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 메모리 셀(10)은 비트라인(24) 또는 워드라인(22)이 교차되는 부분에서만 기록되어 정상적인 운전이 이루어진다는 것을 알 수 있다.
도 9는 종래기술에 따른 엠램의 메모리 셀, 도 1에서 보인 본 발명의 기본적인 메모리 셀, 도 6에서 보인 메모리셀을 3차원 유한요소법으로 시뮬레이션한 후 자유 자기층 중간에서 발생된 기록 필드의 세기를 비교한 결과를 보여주는 그래프이다.
도 9를 참조하면, 종래기술에 따른 엠램은 셀 크기가 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램보다 더 큼에도 불구하고 발생된 기록 필드의 세기는 5.3 Oe ~ 42.7 Oe로 매우 작은 크기를 보이고 있다. 그리고, 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램은 이에 비해 같은 조건에서 1328.1 Oe ~ 10695.5 Oe로 충분히 커다란 기록 필드를 발생시킴을 알 수 있다.
이와 같이 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램은 메모리 셀(10)을 구성함에 있어서 고투자율을 가진 두개의 폴{제 1 폴(60)과 제 2 폴(70)}을 적용하여 발생된 필드가 한지점으로 집중될 수 있도록 하므로, 종래기술에 따른 엠램보다 훨씬 강한 기록 필드를 발생시킬 수 있는 것이다.
상술한 바와 같은, 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경가능하다는 것을 이 분야의 통상적인 기술자들은 잘 이해할 수 있을 것이다.
도 1 및 도 2는 본 발명의 기술적 사상에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 메모리 셀의 구조를 설명하기 위한 도면들;
도 3은 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 메모리 셀의 기록과정을 설명하기 위한 도면;
도 4는 본 발명에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 메모리 셀의 읽기과정을 설명하기 위한 도면;
도 5는 본 발명의 기본적인 메모리 셀의 구동을 검증한 결과를 보여주는 도면;
도 6은 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램에서 메모리 셀의 메모리 셀을 설명하기 위한 도면;
도 7은 도 6에서 보인 본 발명의 바람직한 실시예에 따른 수직 자화 터널 접합을 이용한 고용량 엠램의 메모리 셀의 구동을 검증한 결과를 보여주는 도면;
도 8a 및 도 8b는 전류라인을 선택적용하는 경우 본 발명의 바람직한 실시예에 따른 메모리 셀의 구동을 검증한 결과를 보여주는 도면;
도 9는 종래기술에 따른 엠램의 메모리 셀, 도 1에서 보인 본 발명의 기본적인 메모리 셀, 도 6에서 보인 메모리셀을 3차원 유한요소법으로 시뮬레이션한 후 자유 자기층 중간에서 발생된 기록 필드의 세기를 비교한 결과를 보여주는 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : (수직 자화 터널 접합을 이용한 고용량 엠램)의 메모리 셀
12 : 하부 메탈 컨택트 14 : 상부 메탈 컨택트
20 : 전류라인 22 : 워드라인
22a : 제 1 워드라인 22b : 제 2 워드라인
24 : 비트라인 24a : 제 1 비트라인
24b : 제 2 비트라인 30 : 자유 자기층
40 : 고정 자기층 50 : 수직 자기 터널 접합부(pMTJ)
60 : 제 1 폴 70 : 제 2 폴
Claims (6)
- 데이터의 기록과 판독을 위한 전류가 흐르도록 형성되는 전류라인(20)과, 일정 크기 이상의 자기장이 작용되지 않을 때 형성된 자화상태를 유지하기 위한 자유 자기층(30)과, 자기장에 영향을 받지 않고 일정한 방향으로 자화를 유지하여 상기 자유 자기층(30)의 자화방향과 비교되는 고정 자기층(40) 및, 상기 자유 자기층(30)과 고정 자기층(40)의 상호 자장의 방향에 따라 일정 전류의 도통을 결정하는 수직 자기 터널 접합부(pMTJ, 50)를 포함하는 메모리 셀로 이루어지는 수직 자화 터널 접합을 이용한 고용량 엠램에 있어서,상기 메모리 셀은 상기 자유 자기층(30)을 사이에 두고 동일한 중심축상으로 배치되고, 자성체로 이루어져 상기 전류라인(20)에 흐르는 전류에 의해 발생되는 자기장을 집중시키기 위한 제 1 폴(60) 및 제 2 폴(70)을 포함하여; 상기 자유 자기층(30)이 상기 제 1 폴(60)과 상기 제 2 폴(70)에 집중되는 자기장에 의해 상기 제 1 폴(60) 또는 상기 제 2 폴(70) 방향으로 자화되도록 하는 것을 특징으로 하는 수직 자화 터널 접합을 이용한 고용량 엠램.
- 제 1 항에 있어서,상기 전류라인(20)은 상기 제 1 폴(60)과 제 2 폴(70)의 측방향에 서로 엇갈리도록 배치되는 것을 특징으로 하는 수직 자화 터널 접합을 이용한 고용량 엠램.
- 제 2 항에 있어서,상기 전류라인(20)은 하부 및 상부 전기 접점을 형성하는 메탈 컨택트(12, 14)에 대해 평행되게 형성되고, 서로 직교되도록 형성되는 워드라인(22)과 비트라인(24)을 구비하며, 상기 워드라인(22)은 상기 제 1 폴(60)의 측방향에 배치되고 상기 비트라인(24)은 상기 제 2 폴(24)의 측방향에 배치되는 것을 특징으로 하는 수직 자화 터널 접합을 이용한 고용량 엠램.
- 제 3 항에 있어서,상기 워드라인(22)은 상기 제 1 폴(60)을 사이에 두고 대칭되도록 배치되는 제 1 워드라인(22a)과 제 2 워드라인(22b)으로 이루어지고,상기 비트라인(24)은 상기 제 2 폴(70)을 사이에 두고 대치되도록 배치되는 제 1 비트라인(24a)과 제 2 비트라인(24b)으로 이루어지는 것을 특징으로 하는 수직 자화 터널 접합을 이용한 고용량 엠램.
- 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,상기 고정 자기층(40), 수직 자화 터널 접합부(50), 제 1 폴(60), 자유 자기 층(30) 및 제 2 폴(70)이 순차적으로 연이어 배치되는 것을 특징으로 하는 수직 자화 터널 접합을 이용한 고용량 엠램.
- 제 5 항에 있어서,상기 고정 자기층(40), 수직 자화 터널 접합부(50), 제 1 폴(60), 자유 자기층(30) 및 제 2 폴(70)은 하부 및 상부 전기 접점을 형성하는 메탈 컨택트(12, 14)에 대해 수직되는 방향으로 기둥 모양을 갖도록 형성되는 것을 특징으로 하는 수직 자화 터널 접합을 이용한 고용량 엠램.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080048417A KR100952919B1 (ko) | 2008-05-26 | 2008-05-26 | 수직 자화 터널 접합을 이용한 고용량 엠램 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080048417A KR100952919B1 (ko) | 2008-05-26 | 2008-05-26 | 수직 자화 터널 접합을 이용한 고용량 엠램 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090122544A true KR20090122544A (ko) | 2009-12-01 |
| KR100952919B1 KR100952919B1 (ko) | 2010-04-16 |
Family
ID=41685002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080048417A KR100952919B1 (ko) | 2008-05-26 | 2008-05-26 | 수직 자화 터널 접합을 이용한 고용량 엠램 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100952919B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9230623B2 (en) | 2012-06-21 | 2016-01-05 | Samsung Electronics Co., Ltd. | Magnetic memory devices and methods of operating the same |
| KR20200089543A (ko) * | 2019-01-17 | 2020-07-27 | 한양대학교 산학협력단 | 자기터널접합구조체 기반 학습 소자 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101909201B1 (ko) | 2012-05-18 | 2018-10-17 | 삼성전자 주식회사 | 자기저항요소 및 이를 포함하는 메모리소자 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2866750B1 (fr) * | 2004-02-23 | 2006-04-21 | Centre Nat Rech Scient | Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture |
| US20080007991A1 (en) * | 2004-05-27 | 2008-01-10 | Diteweg Anthonie Meindert H | Reversed Magnetic Tunneling Junction for Power Efficient Byte Writing of Mram |
-
2008
- 2008-05-26 KR KR1020080048417A patent/KR100952919B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9230623B2 (en) | 2012-06-21 | 2016-01-05 | Samsung Electronics Co., Ltd. | Magnetic memory devices and methods of operating the same |
| KR20200089543A (ko) * | 2019-01-17 | 2020-07-27 | 한양대학교 산학협력단 | 자기터널접합구조체 기반 학습 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100952919B1 (ko) | 2010-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10290337B2 (en) | Three terminal SOT memory cell with anomalous hall effect | |
| KR102271208B1 (ko) | 개선된 스위칭 효율을 위한 스핀-궤도 토크 비트 설계 | |
| US7965543B2 (en) | Method for reducing current density in a magnetoelectronic device | |
| US8514615B2 (en) | Structures and methods for a field-reset spin-torque MRAM | |
| RU2580378C2 (ru) | Записываемый магнитный элемент | |
| US6269018B1 (en) | Magnetic random access memory using current through MTJ write mechanism | |
| US7006375B2 (en) | Hybrid write mechanism for high speed and high density magnetic random access memory | |
| US8767454B2 (en) | Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same | |
| US7466583B2 (en) | MRAM with split read-write cell structures | |
| US6946302B2 (en) | Synthetic-ferrimagnet sense-layer for high density MRAM applications | |
| US7457149B2 (en) | Methods and apparatus for thermally assisted programming of a magnetic memory device | |
| JP2000090658A (ja) | 磁気メモリ素子 | |
| US8659939B2 (en) | Spin-torque memory with unidirectional write scheme | |
| JP5092464B2 (ja) | 磁壁移動検出端子を有する磁壁移動型磁気記録素子 | |
| US6873542B2 (en) | Antiferromagnetically coupled bi-layer sensor for magnetic random access memory | |
| US7466585B2 (en) | Magnetic random access memory | |
| KR100952919B1 (ko) | 수직 자화 터널 접합을 이용한 고용량 엠램 | |
| JP4572101B2 (ja) | 非対称にパターニングされた磁気メモリ | |
| CN110366756A (zh) | 磁存储器、半导体装置、电子设备和读取磁存储器的方法 | |
| US7352613B2 (en) | Magnetic memory device and methods for making a magnetic memory device | |
| KR100446888B1 (ko) | 자기저항효과막 및 그를 이용한 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130403 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140404 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |