KR20090116551A - Display panel - Google Patents
Display panel Download PDFInfo
- Publication number
- KR20090116551A KR20090116551A KR1020080042558A KR20080042558A KR20090116551A KR 20090116551 A KR20090116551 A KR 20090116551A KR 1020080042558 A KR1020080042558 A KR 1020080042558A KR 20080042558 A KR20080042558 A KR 20080042558A KR 20090116551 A KR20090116551 A KR 20090116551A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- bus electrode
- cross
- section
- bus
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/38—Dielectric or insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/26—Address electrodes
- H01J2211/265—Shape, e.g. cross section or pattern
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
본 발명은 디스플레이 패널에 관한 것이다.The present invention relates to a display panel.
디스플레이 패널은 화면에 소정의 영상을 표시하는 것으로, 디스플레이 패널에는 액정 표시 패널(Liquid Crystal Display, LCD), 전계 방출 표시 패널(Field Emission Display, FED), 유기 표시 패널(Organic Light Emitting Display, OLED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 등과 같은 종류가 있다.A display panel displays a predetermined image on a screen, and a display panel includes a liquid crystal display (LCD), a field emission display (FED), and an organic light emitting display (OLED). And plasma display panels (PDPs).
본 발명의 일면은 제조 공정이 단순하여 제조 단가가 저렴하고, 패널 특성이 향상된 디스플레이 패널을 제공하는데 그 목적이 있다.One object of the present invention is to provide a display panel with a simple manufacturing process, low manufacturing cost, and improved panel characteristics.
본 발명에 따른 디스플레이 패널은 기판과, 기판에 배치되는 투명전극과, 투명전극의 상부에 배치되는 버스전극을 포함하고, 투명전극과 버스전극의 접촉각(Contact Angle)(θ)은 아래와 같은 수학식 1에 따르는 것이 바람직하다.The display panel according to the present invention includes a substrate, a transparent electrode disposed on the substrate, and a bus electrode disposed on the transparent electrode, and the contact angle θ of the transparent electrode and the bus electrode is expressed by the following equation. Preference is given to 1.
수학식 1: arc tangent(T/S) ≤θ ≤ arc tangent(40T/S)Equation 1: arc tangent (T / S) ≤θ ≤ arc tangent (40T / S)
여기서, S는 버스전극 단면의 면적이고, T는 버스전극 단면의 최대 높이이다.Where S is the area of the cross section of the bus electrodes and T is the maximum height of the cross section of the bus electrodes.
또한, 투명전극과 버스전극의 접촉각(θ)은 아래와 같은 수학식 2에 따르는 것이 바람직하다.In addition, the contact angle θ of the transparent electrode and the bus electrode is preferably in accordance with Equation 2 below.
수학식 2 : arc tangent(2T/S) ≤ θ ≤ arc tangent(20T/S)Equation 2: arc tangent (2T / S) ≤ θ ≤ arc tangent (20T / S)
또한, 버스전극 단면의 길이는 버스전극 단면의 최대 높이의 6배 이상 48배 이하인 것이 바람직하다.Further, the length of the bus electrode cross section is preferably 6 times or more and 48 times or less the maximum height of the bus electrode cross section.
또한, 버스전극 단면의 길이는 버스전극 단면의 최대 높이의 11배 이상 22배 이하인 것이 바람직하다.Further, the length of the bus electrode cross section is preferably 11 times or more and 22 times or less of the maximum height of the bus electrode cross section.
또한, 버스전극 단면의 길이는 60㎛이상 90㎛이하인 것이 바람직하다.In addition, the length of the cross section of the bus electrode is preferably 60 µm or more and 90 µm or less.
또한, 버스전극 단면의 최대 높이는 3㎛이상 10㎛이하인 것이 바람직하다.In addition, it is preferable that the maximum height of the cross section of the bus electrode is 3 µm or more and 10 µm or less.
또한, 투명전극과 버스전극의 접촉각(θ)은 3(°)도 이상 45(°)도 이하인 것이 바람직할 수 있다.In addition, it may be preferable that the contact angle θ of the transparent electrode and the bus electrode is 3 degrees or more and 45 degrees or less.
또한, 투명전극과 버스전극의 접촉각(θ)은 5(°)도 이상 30(°)도 이하일 수 있다.In addition, the contact angle θ of the transparent electrode and the bus electrode may be 5 ° or more and 30 ° or less.
또한, 버스전극의 단면의 형상은 볼록한 형상인 것이 바람직하다.The shape of the cross section of the bus electrode is preferably a convex shape.
또한, 버스전극의 전기 저항값은 30Ω이상 70Ω이하인 것이 바람직하다.In addition, it is preferable that the electric resistance value of the bus electrode is 30 Ω or more and 70 Ω or less.
또한, 본 발명에 따른 또 다른 디스플레이 패널은 기판과, 기판에 배치되는 투명전극과, 투명전극의 상부에 배치되는 버스전극을 포함하고, 투명전극과 버스전극의 접촉각(Contact Angle)(θ)은 3(°)도 이상 45(°)도 이하인 것이 바람직할 수 있다.In addition, another display panel according to the present invention includes a substrate, a transparent electrode disposed on the substrate, and a bus electrode disposed on the transparent electrode, and the contact angle (θ) of the transparent electrode and the bus electrode is It may be preferable that it is 3 degrees (degrees) or more and 45 degrees (degrees) or less.
또한, 투명전극과 버스전극의 접촉각(θ)은 5(°)도 이상 30(°)도 이하일 수 있다.In addition, the contact angle θ of the transparent electrode and the bus electrode may be 5 ° or more and 30 ° or less.
또한, 버스전극 단면의 길이는 버스전극 단면의 최대 높이의 6배 이상 48배 이하인 것이 바람직하다.Further, the length of the bus electrode cross section is preferably 6 times or more and 48 times or less the maximum height of the bus electrode cross section.
또한, 버스전극 단면의 길이는 버스전극 단면의 최대 높이의 11배 이상 22배 이하인 것이 바람직하다.Further, the length of the bus electrode cross section is preferably 11 times or more and 22 times or less of the maximum height of the bus electrode cross section.
또한, 버스전극 단면의 길이는 60㎛이상 90㎛이하인 것이 바람직하다.In addition, the length of the cross section of the bus electrode is preferably 60 µm or more and 90 µm or less.
또한, 버스전극 단면의 최대 높이는 3㎛이상 10㎛이하인 것이 바람직하다.In addition, it is preferable that the maximum height of the cross section of the bus electrode is 3 µm or more and 10 µm or less.
또한, 버스전극의 단면의 형상은 볼록한 형상인 것이 바람직하다.The shape of the cross section of the bus electrode is preferably a convex shape.
또한, 버스전극의 전기 저항값은 30Ω이상 70Ω이하인 것이 바람직하다.In addition, it is preferable that the electric resistance value of the bus electrode is 30 Ω or more and 70 Ω or less.
본 발명에 따른 디스플레이 패널은 버스전극과 투명전극의 접촉각(Contact Angle)이 상대적으로 작아 기포의 발생을 방지하고, 이에 따라 기포의 발생을 억제함으로써 구동 효율의 저하를 방지하고, 스캔 전극 또는 서스테인 전극의 절연파괴를 방지하는 등 전극의 신뢰성을 높이는 효과가 있다.In the display panel according to the present invention, the contact angle between the bus electrode and the transparent electrode is relatively small to prevent bubbles from being generated, thereby preventing the decrease of the driving efficiency by suppressing the generation of bubbles, and thus the scan electrode or the sustain electrode. It is effective to increase the reliability of the electrode, such as to prevent dielectric breakdown.
이하, 첨부된 도면을 참조하여 본 발명에 따른 디스플레이 패널에 대해 상세히 설명하기로 한다.Hereinafter, a display panel according to the present invention will be described in detail with reference to the accompanying drawings.
이하에서는, 디스플레이 패널에 대해 플라즈마 디스플레이 패널(Plasma Display Panel, PDP)을 일례로 들어 설명하지만, 본 발명에 따른 디스플레이 패널이 플라즈마 디스플레이 패널에 한정되는 것은 아니고, 액정 표시 패널(Liquid Crystal Display, LCD), 전계 방출 표시 패널(Field Emission Display, FED), 유기 표시 패널(Organic Light Emitting Display, OLED)인 것도 가능하다.Hereinafter, a plasma display panel (PDP) will be described as an example of the display panel. However, the display panel according to the present invention is not limited to the plasma display panel, but a liquid crystal display panel (Liquid Crystal Display, LCD). In some embodiments, the present invention may be a field emission display panel (FED) or an organic light emitting display panel (OLED).
도 1a 내지 도 1b는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면이다.1A to 1B are views for explaining the structure of a plasma display panel.
먼저, 도 1a를 살펴보면 플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 형성되는 전면 기판(101)과, 스캔 전극(102, Y) 및 서스테인 전극(103, Z)과 교차하는 어드레스 전극(113, X)이 형성되는 후면 기판(111)을 포함할 수 있다.First, referring to FIG. 1A, the
스캔 전극(102, Y)과 서스테인 전극(103, Z)의 상부에는 스캔 전극(102, Y) 및 서스테인 전극(103, Z)의 방전 전류를 제한하며 스캔 전극(102, Y)과 서스테인 전극(103, Z) 간을 절연시키는 상부 유전체 층(104)이 배치될 수 있다.The discharge currents of the
상부 유전체 층(104)의 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 형성될 수 있다. 이러한 보호 층(105)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.A
후면 기판(111) 상에는 어드레스 전극(113, X)이 형성되고, 이러한 어드레스 전극(113, X)의 상부에는 어드레스 전극(113, X)을 절연시키는 하부 유전체 층(115)이 형성될 수 있다.
하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스 트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 형성될 수 있다. 이에 따라, 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R)광을 방출하는 제 1 방전 셀, 청색(Blue : B)광을 방출하는 제 2 방전 셀 및 녹색(Green : G)광을 방출하는 제 3 방전 셀 등이 형성될 수 있다.In the upper portion of the lower
또한, 제 1, 2, 3 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y)광을 방출하는 제 4 방전 셀이 더 형성되는 것도 가능하다.In addition, it is also possible to further form a fourth discharge cell emitting white (W) or yellow (Y) light in addition to the first, second and third discharge cells.
한편, 제 1, 2, 3 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 제 1 방전 셀, 제 2 방전 셀 및 제 3 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.Meanwhile, the widths of the first, second, and third discharge cells may be substantially the same, but the width of at least one of the first, second, and third discharge cells may be different from that of the other discharge cells. .
예컨대, 적색(R)광을 방출하는 제 1 방전 셀의 폭이 가장 작고, 녹색(G)광을 방출하는 제 3 방전 셀 및 청색(B)광을 방출하는 제 2 방전 셀의 폭을 제 1 방전 셀의 폭보다 크게 할 수 있다. 그러면, 구현되는 영상의 색온도 특성이 향상될 수 있다. 제 2 방전 셀의 폭은 제 3 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.For example, the width of the first discharge cell that emits red (R) light is the smallest, and the width of the third discharge cell that emits green (G) light and the width of the second discharge cell that emits blue (B) light is first. It can be made larger than the width of the discharge cell. Then, color temperature characteristics of the image to be implemented may be improved. The width of the second discharge cell may be substantially the same or different from the width of the third discharge cell.
또한, 격벽(112)은 서로 교차하는 제 1 격벽(112a)과 제 2 격벽(112b)을 포함하고, 여기서, 제 1 격벽(112a)의 높이와 제 2 격벽(112b)의 높이가 서로 다를 수 있다. 여기서, 제 1 격벽(112a)은 후면 기판(111)의 장변과 나란하고, 제 2 격벽(112b)은 후면 기판(111)의 단변과 나란할 수 있다.In addition, the
또한, 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능할 것이다. 제 1 격벽(112a) 또는 제 2 격벽(112b) 중 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 제 1 격벽(112a) 또는 제 2 격벽(112b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.In addition, not only the structure of the
또한, 제 1, 2, 3 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, 제 1, 2, 3 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.In addition, although each of the first, second, and third discharge cells is shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a delta type arrangement in which the first, second and third discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may also be a variety of polygonal shapes, such as pentagonal, hexagonal, as well as rectangular.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 형성될 수 있다.In addition, in FIG. 1, only the case where the
격벽(112)에 의해 구획된 방전 셀 내에는 방전 가스가 채워질 수 있다.The discharge gas may be filled in the discharge cells partitioned by the
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 형성될 수 있다. 예를 들면, 적색 광을 발생시키는 제 1 형광체 층, 청색 광을 발생시키는 제 2 형광체 층 및 녹색 광을 발생시키는 제 3 형광체 층이 형성될 수 있다.In addition, a
또한, 제 1, 2, 3 형광체 이외에 백색(White : W) 및/또는 황색(Yellow : Y) 광을 발생시키는 제 4 형광체 층이 더 형성되는 것도 가능하다.In addition to the first, second, and third phosphors, it is also possible to further form a fourth phosphor layer for generating white (W) and / or yellow (Y) light.
또한, 제 1, 2, 3 형광체 층의 두께가 다른 형광체 층과 상이할 수 있다. 예 를 들면, 제 2 형광체 층 또는 제 3 형광체 층의 두께가 제 1 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 제 2 형광체 층의 두께는 제 3 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.In addition, the thicknesses of the first, second, and third phosphor layers may be different from other phosphor layers. For example, the thickness of the second phosphor layer or the third phosphor layer may be thicker than the thickness of the first phosphor layer. Here, the thickness of the second phosphor layer may be substantially the same or different from the thickness of the third phosphor layer.
또한, 이상의 설명에서는 상부 유전체 층(104) 및 하부 유전체 층(115)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 이러한 상부 유전체 층(104) 및 하부 유전체 층(115) 중 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In addition, the above description shows only the case where the
아울러, 격벽(112)으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 층(미도시)을 더 배치하는 것도 가능하다.In addition, in order to prevent reflection of external light due to the
또한, 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 또 다른 블랙 층(미도시)이 더 형성되는 것도 가능하다.In addition, another black layer (not shown) may be further formed at a specific position on the
또한, 후면 기판(111) 상에 형성되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.In addition, although the width and thickness of the
다음, 도 1b를 살펴보면 스캔 전극과 서스테인 전극의 또 다른 구조의 일례가 나타나 있다.Next, referring to FIG. 1B, an example of another structure of the scan electrode and the sustain electrode is shown.
스캔 전극(102)과 서스테인 전극(103)은 각각 복수 층(Multi layer) 구조를 갖는 것이 가능하다. 예를 들면, 스캔 전극(102)과 서스테인 전극(103)은 투명전극(102a, 103a)과 버스전극(102b, 103b)을 포함할 수 있다.The
여기서, 버스전극(102b, 103b)은 실질적으로 불투명한 재질, 예컨대 은(Ag), 금(Au), 알루미늄(Al) 재질 등을 포함할 수 있고, 투명 전극(102a, 103a)은 실질적으로 투명한 재질, 예컨대 인듐주석산화물(ITO) 재질을 포함할 수 있다.Here, the
아울러, 스캔 전극(102)과 서스테인 전극(103)이 버스전극(102b, 103b)과 투명전극(102a, 103a)을 포함하는 경우에, 버스전극(102b, 103b)에 의한 외부 광의 반사를 방지하기 위해 투명전극(102a, 103a)과 버스전극(102b, 103b)의 사이에 블랙 층(120, 130)이 더 배치될 수 있다.In addition, when the
도 2는 디스플레이 패널의 투명전극과 버스전극에 대해 보다 상세히 설명하기 위한 도면이다. 여기, 도 2에 도시된 투명전극(200)과 버스전극(210)은 도 1a 내지 도 1b에서의 스캔 전극(102) 및 서스테인 전극(103) 중 적어도 하나에 포함된 것일 수 있다.FIG. 2 is a diagram for describing the transparent electrode and the bus electrode of the display panel in more detail. Here, the
도 2를 살펴보면, 버스전극(210)은 투명전극(200)의 상부에 배치되는데, 버스전극(210)과 투명전극(200)의 접촉면에서 버스전극(210)과 투명전극(200)의 접촉각(Contact Angle)(θ)은 실질적으로 완만하게 형성된다.Referring to FIG. 2, the
보다 바람직하게는, 투명전극(200)의 상부에 배치되는 버스전극(210) 단면의 면적을 S라고 하고, 단면의 최대 높이를 T라고 할 때, 버스전극(210)과 투명전극(200)의 접촉각(Contact Angle)(θ)은 다음의 수학식 1에 따른다.More preferably, when the area of the cross section of the
수학식 1 : arc tangent(T/S) ≤ θ ≤ arc tangent(40T/S)Equation 1: arc tangent (T / S) ≤ θ ≤ arc tangent (40T / S)
이상의 수학식 1에 따르면 버스전극(210)의 단면의 형상은 투명전극(200)이 배치된 방향과 역방향으로 볼록한 형상일 수 있다.According to Equation 1, the cross section of the
또한, 버스전극(210)의 단면의 최대 높이(T)는 버스전극(210)의 단면의 길이를 L이라 할 때, L/2인 지점에서의 높이인 것이 바람직할 수 있다.The maximum height T of the cross section of the
또한, 버스전극(210)과 투명전극(200)의 접촉각(θ)은 다음의 수학식 2에 따르는 것이 가능할 수 있다.In addition, the contact angle θ of the
수학식 2 : arc tangent(2T/S) ≤ θ ≤ arc tangent(20T/S)Equation 2: arc tangent (2T / S) ≤ θ ≤ arc tangent (20T / S)
이상에서와 같이, 버스전극(210)과 투명전극(200)이 이루는 접촉각(θ)을 arc tangent(T/S)이상 arc tangent(40T/S)이하 또는 arc tangent(2T/S)이상 arc tangent(20T/S)이하로 하는 이유에 대해 첨부된 도 3을 결부하여 살펴보면 다음과 같다.As described above, the contact angle θ formed between the
도 3은 기판과 전극의 접촉각(θ)이 상대적으로 큰 경우의 일례를 설명하기 위한 도면이다.3 shows the substrate and the electrode It is a figure for demonstrating an example when the contact angle (theta) is relatively large.
도 3을 살펴보면, 본 발명에 따른 디스플레이 패널의 전극의 형상과는 다르게 투명전극(300)과 버스전극(310)의 접촉각(θ)이 상대적으로 크다.Referring to FIG. 3, the contact angle θ of the
이러한 경우에, 투명전극(300)의 상부에 버스전극(310)을 덮는 기능성 층, 예컨대 유전체 층을 더 형성하는 경우를 가정해 보자.In this case, assume that a functional layer, for example, a dielectric layer, is further formed on the
도 3에서는 투명전극(300)과 버스전극(310)의 접촉각(θ)이 상대적으로 크기 때문에 유전체 층을 이루는 유전체 물질이 버스전극(310)과 투명전극(300)이 접촉 하는 지점 부근의 공간에 충분히 채워지지 않을 수 있다.In FIG. 3, since the contact angle θ of the
그러면 투명전극(300)과 버스전극(310) 사이 공간에 소정의 가스 또는 수분 등이 포집됨으로써 기포(320)가 발생할 수 있다. 이러한 기포(320)는 스캔 전극 또는 서스테인 전극의 저항값을 증가시켜 디스플레이 패널의 구동 효율을 저감시킬 수 있고, 심지어는 구동 시 스캔 전극 또는 서스테인 전극의 절연 파괴를 야기할 수도 있다.Then, bubbles 320 may be generated by collecting a predetermined gas or moisture in the space between the
반면에, 도 2와 같은 경우에서 투명전극(200)과 버스전극(210)의 상부에 유전체 층을 더 형성하는 경우에는, 투명전극(200)과 버스전극(210)의 접촉각(Contact Angle)(θ)이 arc tangent(40T/S)이하로 충분히 작기 때문에 유전체 층을 이루는 유전체 물질이 버스전극(210)과 투명전극(200) 사이에 보다 용이하게 채워질 수 있다. 따라서, 도 3의 경우와는 다르게 기포의 발생을 방지할 수 있다.On the other hand, in the case of FIG. 2, when the dielectric layer is further formed on the
표 1은 투명전극과 버스전극의 접촉각(Contact Angle)에 따른 기포 발생 여부를 관찰한 데이터이다.Table 1 shows data observing whether bubbles are generated according to the contact angle between the transparent electrode and the bus electrode.
표 1에서는 투명전극과 버스전극의 접촉각(Contact Angle)(θ)을 arc tangent(T/S)에서 arc tangent(45T/S)까지 변화시키면서 투명전극과 버스전극의 상부에 형성되는 유전체 층에서의 기포 발생 여부를 관찰한다. 여기서, X 표시는 기포가 발생하지 않아서 양호함을 나타내고, ○ 표시는 기포가 발생하여 불량함을 나타낸다.In Table 1, the contact angle (θ) of the transparent electrode and the bus electrode is changed from arc tangent (T / S) to arc tangent (45T / S), Observe whether bubbles are generated. Here, X marks indicate that bubbles are not generated and are good, and o marks indicate that bubbles are generated and poor.
표 1을 살펴보면, 투명전극과 버스전극의 접촉각(θ)이 arc tangent(T/S)이상 arc tangent(40T/S)이하인 경우에는 투명전극과 버스전극의 접촉각(θ)이 충분히 작아서 기포가 발생하지 않음을 알 수 있다.Referring to Table 1, when the contact angle (θ) of the transparent electrode and the bus electrode is more than arc tangent (T / S) or less than the arc tangent (40T / S), the contact angle (θ) of the transparent electrode and the bus electrode is sufficiently small to generate bubbles. It can be seen that not.
반면에, 투명전극과 버스전극의 접촉각(θ)이 arc tangent(45T/S)이상인 경우에는 투명전극과 버스전극의 접촉각(θ)이 과도하게 커서 기포가 발생함으로써 불량함을 알 수 있다.On the other hand, when the contact angle θ of the transparent electrode and the bus electrode is greater than arc tangent (45T / S), it can be seen that the contact angle θ of the transparent electrode and the bus electrode is excessively large and thus bubbles are generated.
따라서 기포 발생에 따른 구동 효율의 감소 및 전극의 절연 파괴 등을 방지하기 위해서는 투명전극과 버스전극의 접촉각(θ)을 arc tangent(40T/S)이하로 하는 것이 바람직한 것이다.Therefore, in order to reduce driving efficiency and breakdown of the electrode due to bubble generation, the transparent electrode and the bus electrode It is preferable that the contact angle θ be equal to or less than arc tangent (40T / S).
한편, 투명전극과 버스전극의 접촉각(θ)이 과도하게 작은 경우에는 버스전극의 단면적이 과도하게 작아질 수 있다. 그러면, 버스전극의 전기 저항값이 증가함으로써 구동 효율이 저하될 수 있다.On the other hand, when the contact angle θ of the transparent electrode and the bus electrode is excessively small, the cross-sectional area of the bus electrode may be excessively small. Then, the driving efficiency can be lowered by increasing the electrical resistance of the bus electrode.
또한, 버스전극의 제조 공정 시 투명전극과 버스전극의 접촉각(θ)을 과도하게 작게 형성하는 것은 공정상 어려움이 있고, 더욱 정밀한 제조 공정의 제어가 필요하다.In addition, it is difficult to form an excessively small contact angle θ between the transparent electrode and the bus electrode in the manufacturing process of the bus electrode, and more precise control of the manufacturing process is required.
따라서, 투명전극과 버스전극의 접촉각(θ)은 arc tangent(T/S)이상 arc tangent(40T/S)이하인 것이 바람직하고, 제조 공정, 기포, 전기 저항 등을 함께 고려하면, 투명전극과 버스전극의 접촉각(θ)은 arc tangent(2T/S)이상 arc tangent(20T/S)이하인 것이 더욱 바람직할 수 있다.Therefore, the contact angle θ of the transparent electrode and the bus electrode is preferably arc tangent (T / S) or more and arc tangent (40T / S) or less, and considering the manufacturing process, bubbles, and electrical resistance, the transparent electrode and the bus The contact angle θ of the electrode may be more preferably arc tangent (2T / S) or more and arc tangent (20T / S) or less.
한편, 본 발명에 따른 디스플레이 패널의 버스전극의 전기 저항값이 과도하게 큰 경우에는 디스플레이 패널의 구동 시 구동 효율이 저하될 수 있다. 따라서 구동 효율의 저하를 방지하기 위해서는 버스전극의 전기 저항값을 충분히 낮출 필요가 있다.On the other hand, when the electrical resistance of the bus electrode of the display panel according to the present invention is excessively large, the driving efficiency may decrease when the display panel is driven. Therefore, in order to prevent the deterioration of the driving efficiency, it is necessary to sufficiently lower the electric resistance value of the bus electrode.
본 발명에 따른 디스플레이 패널에서 버스전극의 전기 저항값은 특별히 한정되지는 않지만, 구동 시 충분히 높은 구동 효율을 확보하기 위해서는 버스전극의 전기 저항값은 대략 30Ω이상 70Ω이하인 것이 바람직할 수 있다.In the display panel according to the present invention, the electric resistance value of the bus electrode is not particularly limited, but in order to ensure a sufficiently high driving efficiency, the electric resistance value of the bus electrode may be preferably about 30 Ω or more and 70 Ω or less.
또한, 도 2와 같은 버스전극(210)의 형상은 투명전극(200)과 버스전극(210)의 접촉각(θ)이 arc tangent(T/S)이상 arc tangent(40T/S)이하인 것을 제외하고는 특별히 제한되지는 않지만, 전기 저항 및 제조 공정 등을 고려하여 버스전극(210)의 단면의 길이(L) 및 단면의 최대 높이(T)를 결정할 수 있다.In addition, the shape of the
예컨대, 도 2와 같은 버스전극(210)의 단면의 길이(L)가 단면의 최대 높이(T)에 비해 과도하게 작은 경우에는 버스전극(210)의 단면의 면적이 과도하게 감소하여 전기 저항값이 과도하게 증가할 수 있고, 또는 투명전극(200)과 버스전극(210)의 접촉각(θ)이 과도하게 커질 수 있다. 반면에, 버스전극(210)의 단면의 길이(L)가 단면의 최대 높이(T)에 비해 과도하게 큰 경우에는 버스전극(210)의 제조 시, 전극 재료의 유동성으로 인하여 인접하는 두 개의 전극 재료 라인 간의 전기적 단락(Short) 현상이 발생할 가능성이 증가한다.For example, when the length L of the cross section of the
따라서 버스전극(210) 단면의 길이(L)는 버스전극(210)의 단면의 최대 높이(T)의 6배 이상 48배 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 버스전극(210) 단면의 길이(L)는 버스전극(210)의 단면의 최대 높이(T)의 11배 이상 22배 이하일 수 있다.Therefore, the length L of the cross section of the
또한, 버스전극(210)의 단면의 길이(L)는 60㎛이상 90㎛이하인 것이 바람직할 수 있고, 버스전극(210) 단면의 최대 높이(T)는 3㎛이상 10㎛이하인 것이 바람직할 수 있다.Further, the length L of the cross section of the
이상의 버스전극(210)의 단면의 길이(L) 및 단면의 높이(T)의 데이터를 고려하면, 투명전극(200)과 버스전극(210)의 접촉각(θ)이 arc tangent(T/S)이상 arc tangent(40T/S)이하이도록 하기 위해서는 투명전극(200)과 버스전극(210)의 접촉각(θ)은 3(°)도 이상 45(°)도 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 5(°)도 이상 30(°)도 이하일 수 있다.In consideration of the data of the length L of the cross section and the height T of the cross section of the
다음, 도 4 내지 도 5는 버스전극의 또 다른 형상의 일례에 대해 설명하기 위한 도면이다.4 to 5 are diagrams for explaining an example of still another shape of the bus electrode.
먼저, 도 4를 살펴보면 투명전극(500)의 상부에 배치되는 버스전극(520)은 단면의 높이(h1)가 W1 영역에서는 점진적으로 증가하다가, W2 영역에서는 실질적으로 일정하게 유지되고, W3 영역에서는 점진적으로 감소할 수 있다.First, referring to FIG. 4, the
또는, 도 5에서와 같이 투명전극(500)의 상부에 배치되는 버스전극(530)은 단면의 높이(h2)가 W10 영역에서는 점진적으로 증가하다가, W20 영역에서는 점진적으로 감소하고, 다시 W30 영역에서는 점진적으로 증가하다가, 다시 W40 영역에서는 점진적으로 감소할 수 있다.Alternatively, as shown in FIG. 5, the
이와 같이, 투명전극과 버스전극의 접촉각(θ)이 arc tangent(T/S)이상 arc tangent(40T/S)이하인 것을 만족하는 조건하에서 버스전극의 형상은 변경될 수 있다.As such, the contact angle θ of the transparent electrode and the bus electrode is greater than arc tangent (T / S). The shape of the bus electrode can be changed under the condition that satisfies the arc tangent (40T / S) or less.
다음, 도 6 내지 도 7은 버스전극의 제조 방법의 일례에 대해 설명하기 위한 도면이다.6 to 7 are diagrams for explaining an example of a method of manufacturing a bus electrode.
먼저, 도 6에는 직접 패터닝(Direct Patterning) 공법의 일례인 오프셋(Offset) 공법이 도시되어 있다. 여기, 도 6에서는 직접 패터닝 공법의 일례로 오프셋 공법만을 설명하고 있지만, 직접 패터닝 공법에는 프린트(Print) 법 등 다양한 방법이 포함될 수 있다.First, an offset method, which is an example of a direct patterning method, is illustrated in FIG. 6. Here, although only the offset method is described as an example of the direct patterning method in FIG. 6, various methods such as a printing method may be included in the direct patterning method.
도 6을 살펴보면, 먼저 (a)와 같이 몰드(Mold, 600)의 표면에 페이스트(Paste) 상태 또는 슬러리(Slurry) 상태의 전극 재료(610)를 도포한다.Referring to FIG. 6, first, an
이후, (b)와 같이 전극 재료(610)가 도포된 몰드(600) 표면에서 블랭킷(Blanket, 620)을 이동시킨다. 그러면, 전극 재료(610)가 블랭킷(620) 표면에 묻어나게 된다.Thereafter, the
한편, 블랭킷(620)은 전극 재료(610)가 더욱 효과적으로 묻어나도록 하기 위하여 롤러(Roller) 형태인 것이 바람직할 수 있다. 이와 같이, 블랭킷(620)이 롤러 형태인 경우에는 블랭킷(620)을 몰드(600) 표면에서 회전시키면서 전극 재료(610)가 묻어나도록 할 수 있다.On the other hand, the
이후에, (c)와 같이 전극 재료(610)가 묻어난 블랭킷(620)을 디스플레이 패널 제조용 기판(630)의 상부에서 이동시키면서, 블랭킷(620)의 표면에 묻어있던 전극 재료(610)가 투명전극(650)의 상부에 인쇄되도록 한다.Subsequently, while moving the
이후, 소성 또는 건조 공정을 수행하면 (d)와 같이 투명전극(650) 상부에 버스전극(640)이 형성될 수 있다.Thereafter, when the firing or drying process is performed, the
이상에서와 같이, 유동성이 있는 페이스트 상태 또는 슬러리 상태의 전극 재료(610)를 직접 투명전극(650)의 상부에 인쇄하기 때문에 표면 장력 효과로 인하여 소성 또는 건조 이후에 형성되는 버스전극(640)과 투명전극(650)의 접촉각(θ)이 arc tangent(T/S)이상 arc tangent(40T/S)이하가 될 수 있다. 아울러, 버스전극(610)의 형상이 볼록한 형상이 될 수 있다.As described above, since the
다음, 도 7에는 직접 인쇄법을 사용하지 않고, 감광성(Photosensitive) 공법)으로 전극을 형성하는 방법의 일례가 나타나 있다.Next, FIG. 7 shows an example of a method of forming an electrode by a photosensitive method without using a direct printing method.
도 7을 살펴보면, 먼저 (a)와 같이 투명전극(710)이 배치된 디스플레이 패널 제조용 기판(700) 상부에 전극 재료(720)를 도포한다.Referring to FIG. 7, first, an
예를 들면, (a) 단계에서는 금속 재료를 솔벤트, 바인더 등의 다른 재료와 혼합하여 제조한 페이스트(Paste) 또는 슬러리(Slurry) 상태의 전극 재료를 스크린 마스크(Screen Mask)의 상부에 도포한 이후에, 스퀴즈(Squeeze)로 압력을 가하여 스크린 마스크의 상부에 도포된 전극 재료가 스크린 마스크에 형성된 홀(Hole)을 통해 투명전극(710)이 형성된 기판(700)의 상부에 도포되도록 할 수 있다.For example, in step (a), a paste or slurry electrode material prepared by mixing a metal material with other materials such as a solvent and a binder is coated on the top of the screen mask. Pressure may be applied to the squeeze so that the electrode material applied to the upper portion of the screen mask is applied to the upper portion of the
이후, (b)와 같이 전극 재료(720)가 도포된 기판(700) 상부에 소정의 패턴(Pattern)이 형성된 포토 마스크(Photo Mask, 730)를 배치하고, 자외선 등의 광을 포토 마스크(730)의 패턴을 통해 전극 재료(720)에 조사함으로써 전극 재료(720)의 일부를 경화시킬 수 있다. 이를 노광 공정이라 할 수 있다.Thereafter, as shown in (b), a
이후, 소정의 광이 조사된 전극 재료(720)를 현상액을 이용하여 현상한다. 이를 현상 공정이라 할 수 있다.Then, the
현상 공정 이후에, 건조 또는 소성 공정을 수행하면, (c)와 같이 투명전극(710)의 상부에 버스전극(740)이 형성될 수 있다.After the developing process, when the drying or baking process is performed, the
이러한, 도 7의 경우에서는 노광 및 현상 공정을 통해 전극을 형성하기 때문에 버스전극(740)과 투명전극(710)의 접촉각이 도 7의 경우에 비해 상대적으로 큰 형태를 갖는다.In the case of FIG. 7, the contact angle between the
이상에서 설명한 도 6에서의 오프셋 공법과 도 7에서의 감광성 공법을 비교하면, 도 7의 경우에서는 전극 재료의 스크린 프린팅 공정, 노광 공정, 현상 공정 등의 공정을 거쳐야 한다. 반면에, 앞선 도 6에서의 오프셋 공법으로 전극을 형성하는 경우에는 블랭킷을 기판 상부에서 이동시키는 공정만으로 버스전극을 형성할 수 있다. 따라서, 도 6에서의 오프셋 공법이 감광성 공법에 비해 제조 공정의 수 및 제조 공정에 소요되는 시간을 줄일 수 있고, 이로 인해 제조 단가가 상대적으로 더 낮을 수 있다.Comparing the offset method shown in FIG. 6 and the photosensitive method shown in FIG. 7 described above, in the case of FIG. On the other hand, when the electrode is formed by the offset method shown in FIG. 6, the bus electrode may be formed only by moving the blanket over the substrate. Therefore, the offset method of FIG. 6 may reduce the number of manufacturing processes and the time required for the manufacturing process, compared to the photosensitive method, and thus, the manufacturing cost may be relatively lower.
아울러, 도 6에서의 오프셋 공법으로 버스전극을 형성하게 되면, 투명전극과 버스전극의 접촉각(θ)이 arc tangent(T/S)이상 arc tangent(40T/S)이하가 되도록 하는 것이 용이할 수 있다. 이에 반해, 도 7에서의 감광성 공법으로 버스전극을 형성하게 되면, 투명전극과 버스전극의 접촉각(θ)이 과도하게 커지게 될 가능성이 크다.In addition, when the bus electrode is formed by the offset method shown in FIG. 6, the transparent electrode and the bus electrode It may be easy for the contact angle θ to be less than arc tangent (T / S) or less than arc tangent (40T / S). On the contrary, when the bus electrode is formed by the photosensitive method in FIG. 7, the contact angle θ of the transparent electrode and the bus electrode is likely to be excessively large.
한편, 도 7과 같은 방법으로 버스전극을 형성하는 경우에 투명전극과 버스전극의 접촉각(θ)이 arc tangent(T/S)이상 arc tangent(40T/S)이하가 되도록 하는 것이 불가능한 것은 아니지만, 이를 위해서는 추가적인 에칭 공정이 필요할 수 있어서 제조 단가가 상승하게 되고, 더욱이 투명전극과 버스전극의 접촉각(θ)이 arc tangent(T/S)이상 arc tangent(40T/S)이하가 되도록 하기 위해서는 노광 공정 또는 현상 공정에서의 정밀도를 더욱 높여야 하기 때문에 그 제조 단가는 급격히 상승할 수 있어서 불리하다.On the other hand, in the case of forming the bus electrode in the same manner as in Figure 7 of the transparent electrode and the bus electrode It is not impossible to make the contact angle θ be less than the arc tangent (T / S) or less than the arc tangent (40T / S), but this may require an additional etching process, resulting in an increase in manufacturing cost, and moreover, transparent electrodes and buses. The contact angle (θ) of the electrode is less than arc tangent (T / S) or less than arc tangent (40T / S) In order to make it possible to increase the precision in the exposure process or the development process, the manufacturing cost thereof can be rapidly increased, which is disadvantageous.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
도 1a 내지 도 1b는 플라즈마 디스플레이 패널의 구조에 대해 설명하기 위한 도면.1A to 1B are views for explaining the structure of a plasma display panel.
도 2는 디스플레이 패널의 투명전극과 버스전극에 대해 보다 상세히 설명하기 위한 도면.2 is a view for explaining the transparent electrode and the bus electrode of the display panel in more detail.
도 3은 기판과 전극의 접촉각(Contact Angle)이 상대적으로 큰 경우의 일례를 설명하기 위한 도면.3 shows the substrate and the electrode A diagram for explaining an example in the case where a contact angle is relatively large.
도 4 내지 도 5는 버스전극의 또 다른 형상의 일례에 대해 설명하기 위한 도면.4 to 5 are diagrams for explaining an example of still another shape of the bus electrode;
도 6 내지 도 7은 버스전극의 제조 방법의 일례에 대해 설명하기 위한 도면.6 to 7 are views for explaining an example of a method of manufacturing a bus electrode.
<도면의 주요 부분에 대한 번호의 설명><Description of the numbers for the main parts of the drawings>
101 : 전면 기판 102 : 스캔 전극101: front substrate 102: scan electrode
103 : 서스테인 전극 104 : 상부 유전체 층103: sustain electrode 104: upper dielectric layer
105 : 보호 층 111 : 후면 기판105: protective layer 111: back substrate
112 : 격벽 113 : 어드레스 전극112: partition 113: address electrode
114 : 형광체 층 115 : 하부 유전체 층114: phosphor layer 115: lower dielectric layer
112a : 제 2 격벽 112b : 제 1 격벽112a:
100 : 플라즈마 디스플레이 패널100: plasma display panel
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080042558A KR100962436B1 (en) | 2008-05-07 | 2008-05-07 | Display Panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080042558A KR100962436B1 (en) | 2008-05-07 | 2008-05-07 | Display Panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090116551A true KR20090116551A (en) | 2009-11-11 |
KR100962436B1 KR100962436B1 (en) | 2010-06-14 |
Family
ID=41601311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080042558A KR100962436B1 (en) | 2008-05-07 | 2008-05-07 | Display Panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100962436B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012170145A1 (en) * | 2011-05-11 | 2012-12-13 | Universal Display Corporation | Process for fabricating oled lighting panels |
US8564192B2 (en) | 2011-05-11 | 2013-10-22 | Universal Display Corporation | Process for fabricating OLED lighting panels |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100620849B1 (en) * | 2004-03-23 | 2006-09-13 | 엘지전자 주식회사 | Organic Electro Luminescence Device and Fabricating Method Thereof |
-
2008
- 2008-05-07 KR KR1020080042558A patent/KR100962436B1/en not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012170145A1 (en) * | 2011-05-11 | 2012-12-13 | Universal Display Corporation | Process for fabricating oled lighting panels |
US8432095B2 (en) | 2011-05-11 | 2013-04-30 | Universal Display Corporation | Process for fabricating metal bus lines for OLED lighting panels |
US8564192B2 (en) | 2011-05-11 | 2013-10-22 | Universal Display Corporation | Process for fabricating OLED lighting panels |
US9397312B2 (en) | 2011-05-11 | 2016-07-19 | Universal Display Corporation | Process for fabricating metal bus lines for OLED lighting panels |
Also Published As
Publication number | Publication date |
---|---|
KR100962436B1 (en) | 2010-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6650053B2 (en) | Surface-discharge type display device with reduced power consumption and method of making display device | |
KR100962436B1 (en) | Display Panel | |
US20040239246A1 (en) | Plasma display panel, plasma display displaying device and production method of plasma display panel | |
KR20080029232A (en) | Plasma display panel and method of manufacturing the same | |
JP2006221025A (en) | Photomask to be used for manufacturing flat display panel, and method for manufacturing flat display panel | |
JP4375113B2 (en) | Plasma display panel | |
US20050116642A1 (en) | Plasma display panel and method of manufacturing the same | |
US7220653B2 (en) | Plasma display panel and manufacturing method thereof | |
JPH0765729A (en) | Plasma display panel and manufacture thereof | |
JP2005116528A (en) | Plasma display panel and its manufacturing method | |
JP4857562B2 (en) | Flat display panel | |
KR20040107063A (en) | Plasma display panel and method of fabricating the same | |
JP2005050787A (en) | Plasma display panel | |
KR20040023957A (en) | Plasma display panel and method of fabricating the same | |
JP2006351263A (en) | Plasma display panel and its manufacturing method | |
KR100560511B1 (en) | Method of manufacturing for plasma display panel | |
US20080278075A1 (en) | Plasma Display Panel | |
JP2005116349A (en) | Plasma display device | |
KR100844838B1 (en) | Plasma Display Panel and Method of Fabricating a pair of Sustain Electrodes Thereof | |
JP2005026138A (en) | Manufacturing method of plasma display panel | |
KR100670285B1 (en) | Plasma display panel and the fabrication method thereof | |
KR100708748B1 (en) | Plasma display panel | |
KR20090035211A (en) | Plasma diplay panel and method for fabricating in thereof | |
JPWO2008032355A1 (en) | Plasma display panel and phosphor layer forming method thereof | |
JP2007103148A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130514 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140523 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150522 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160524 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170524 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |