KR100708748B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100708748B1
KR100708748B1 KR1020060034171A KR20060034171A KR100708748B1 KR 100708748 B1 KR100708748 B1 KR 100708748B1 KR 1020060034171 A KR1020060034171 A KR 1020060034171A KR 20060034171 A KR20060034171 A KR 20060034171A KR 100708748 B1 KR100708748 B1 KR 100708748B1
Authority
KR
South Korea
Prior art keywords
conductors
substrate
electrode
discharge
dielectric layer
Prior art date
Application number
KR1020060034171A
Other languages
Korean (ko)
Inventor
홍종기
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060034171A priority Critical patent/KR100708748B1/en
Application granted granted Critical
Publication of KR100708748B1 publication Critical patent/KR100708748B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/442Light reflecting means; Anti-reflection means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 유전체층의 굴곡으로 인한 메쉬 자국의 얼룩 발생을 최소화하기 위한 것으로, 서로 대향되어 접합된 제 1 및 제 2 기판과, 상기 제1기판과 제2기판의 사이에 개재된 복수개의 방전 셀들과, 상기 제1기판의 제2기판을 향한 면에 형성된 것으로, 순차로 형성된 제1층 및 제2층을 포함하는 도전체들과, 상기 도전체들을 덮는 제1유전체층을 포함하고, 상기 도전체들 중 서로 인접한 도전체들 사이의 간격은, 80㎛이상이고, 상기 방전 셀의 셀 피치의 50% 이하인 플라즈마 디스플레이 패널에 관한 것이다.The present invention is to minimize the occurrence of spots of the mesh marks due to the bending of the dielectric layer, and the first and second substrates are opposed to each other, the plurality of discharge cells interposed between the first substrate and the second substrate and A conductor formed on a surface of the first substrate facing the second substrate, the conductors including first and second layers sequentially formed, and a first dielectric layer covering the conductors; The distance between adjacent conductors is 80 占 퐉 or more, and relates to a plasma display panel that is 50% or less of the cell pitch of the discharge cell.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널의 분해 사시도.1 is an exploded perspective view of a plasma display panel according to an exemplary embodiment of the present invention.

도 2a 및 도 2b는 각각 도 1의 버스 전극을 도시한 단면도 및 그 SEM 사진.2A and 2B are cross-sectional views and SEM photographs of the bus electrodes of FIG. 1, respectively.

도 3은 본 발명의 바람직한 일 실시예에 따른 플라즈마 디스플레이 패널에 있어, 버스 전극간의 간격 및 버스 전극과 외광흡수부재 사이의 간격을 도시한 단면도.3 is a cross-sectional view showing a distance between a bus electrode and a distance between a bus electrode and an external light absorbing member in a plasma display panel according to an exemplary embodiment of the present invention.

도 4는 본 발명의 바람직한 다른 일 실시예에 따른 것으로, 외광흡수부재 쌍을 구비한 플라즈마 디스플레이 패널의 단면도.4 is a cross-sectional view of a plasma display panel having a pair of external light absorbing members, according to another exemplary embodiment of the present invention.

<도면의 주요 부호에 대한 간단한 설명><Brief description of the major symbols in the drawings>

10: 제 1기판 20: 제 2기판10: first substrate 20: second substrate

11: 어드레스 전극 12: 제1유전체층11: address electrode 12: first dielectric layer

13: 격벽 14: 형광체층13: partition 14: phosphor layer

15: 포토레지스트막 21,22: 방전유지전극쌍15: photoresist film 21, 22: discharge sustaining electrode pair

23,25: 투명전극 24,26: 버스전극23,25: transparent electrode 24,26: bus electrode

27: 외광흡수부재 28: 제2유전체층27: external light absorbing member 28: second dielectric layer

29: MgO 막 29: MgO Membrane

본 발명은 플라즈마 디스플레이 패널(PDP)에 관한 것으로서, 보다 상세하게는 유전체층에 굴곡이 생겨 화면이 얼룩져 보이는 것을 방지할 수 있는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (PDP), and more particularly, to a plasma display panel which can prevent a screen from being stained due to a bend in a dielectric layer.

최근, 평판 디스플레이 장치로서 플라즈마 디스플레이 패널을 채용한 장치는 대화면을 가지면서도, 고화질, 초박형, 경량화 및 광시야각의 우수한 특성을 갖고 있으며, 다른 평판 디스플레이 장치에 비해 제조방법이 간단하고 대형화가 용이하여 차세대 대형 평판 디스플레이 장치로서 각광을 받고 있다. Recently, a device employing a plasma display panel as a flat panel display device has a large screen and has excellent characteristics of high definition, ultra-thin, light weight, and wide viewing angle, and is easier to manufacture than other flat panel display devices. It is attracting attention as a large flat panel display device.

일반적인 플라즈마 디스플레이 패널은 서로 대향된 한 쌍의 기판을 구비한다. 이 중 한 기판 위에는 어드레스 전극들과, 유전체층이 순차로 형성되고, 이 유전체층 상에는 방전거리를 유지시키고 화소 간의 전기적 광학적 크로스 토크를 방지하는 격벽이 형성되며, 이 격벽에 의해 구획된 방전공간 내의 적어도 일측에는 형광체층이 형성된다. 그리고 다른 한 기판 위에는 방전유지전극들과 유전체층이 순차로 형성되고, 이 유전체층의 표면에는 MgO층 등의 보호막이 형성된다. 플라즈마 디스플레이 패널은 어드레스 전극들과 방전유지전극들에 전압을 인가하여 방전을 행한다.A typical plasma display panel has a pair of substrates opposed to each other. Address electrodes and a dielectric layer are sequentially formed on one of the substrates, and partition walls are formed on the dielectric layer to maintain a discharge distance and to prevent electro-optical crosstalk between pixels, and at least one side of the discharge space partitioned by the partition walls. Phosphor layer is formed in. Discharge sustaining electrodes and a dielectric layer are sequentially formed on the other substrate, and a protective film such as an MgO layer is formed on the surface of the dielectric layer. The plasma display panel discharges by applying a voltage to the address electrodes and the discharge sustain electrodes.

이러한 종래의 플라즈마 디스플레이 패널에 있어, 상기 유전체층은 방전유지전극들과 어드레스 전극을 덮게 되는 데, 이 때, 전극의 굴곡이 그대로 반영되어 유전체층에 굴곡이 나타날 수 있다. 이러한 유전체층의 굴곡 중 화상이 구현되는 기판에 형성된 유전체층, 즉, 방전유지전극들을 덮는 유전체층의 굴곡진 곳은 인쇄시 인쇄 마스크의 메쉬 자국이 다른 곳보다 심하게 남아, 패널을 방전시켰을 때에 이 메쉬 자국이 얼룩으로 남게 된다.In the conventional plasma display panel, the dielectric layer covers the discharge sustaining electrodes and the address electrode. At this time, the curvature of the electrode may be reflected and the curvature may appear on the dielectric layer. During the bending of the dielectric layer, the dielectric layer formed on the substrate on which the image is realized, that is, the bent portion of the dielectric layer covering the discharge sustaining electrodes remains more severe than other portions of the printing mask during printing, so that the mesh marks are formed when the panel is discharged. It will remain stained.

이러한 문제는 최근에 방전유지전극들 사이에 콘트라스트 향상을 위한 광흡수부재를 형성함으로써 더욱 문제가 된다. 특히, 이 광흡수부재를 방전유지전극과 동일한 형태로 형성하는 경우, 방전유지전극들 사이 간격 및 방전유지전극과 광흡수부재 사이 간격이 좁아져 상기와 같은 굴곡 현상을 더욱 유발시킨다.This problem becomes more problematic in recent years by forming a light absorbing member for improving contrast between discharge sustaining electrodes. In particular, when the light absorbing member is formed in the same shape as the discharge sustaining electrode, the gap between the discharge sustaining electrodes and the gap between the discharge sustaining electrode and the light absorbing member are narrowed to further cause the above-described bending phenomenon.

본 발명은 상기한 문제점 및 또 다른 문제점을 해결하기 위해 안출된 것으로, 유전체층의 굴곡으로 인한 메쉬 자국의 얼룩 발생을 최소화할 수 있는 플라즈마 디스플레이 패널을 제공하는 데 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above and other problems, and an object of the present invention is to provide a plasma display panel capable of minimizing stain generation of mesh marks due to bending of a dielectric layer.

본 발명은, 서로 대향되어 접합된 제 1 및 제 2 기판과, 상기 제1기판과 제2기판의 사이에 개재된 복수개의 방전 셀들과, 상기 제1기판의 제2기판을 향한 면에 형성된 것으로, 순차로 형성된 제1층 및 제2층을 포함하는 도전체들과, 상기 도전체들을 덮는 제1유전체층을 포함하고, 상기 도전체들 중 서로 인접한 도전체들 사이의 간격은, 80㎛이상이고, 상기 방전 셀의 셀 피치의 50% 이하인 플라즈마 디스플레이 패널을 제공한다.According to the present invention, a plurality of discharge cells interposed between the first substrate and the second substrate, the first substrate and the second substrate, and the second substrate of the first substrate are formed on the surface facing the second substrate. And a conductor including sequentially formed first and second layers, and a first dielectric layer covering the conductors, wherein an interval between adjacent conductors of the conductors is greater than or equal to 80 μm The present invention provides a plasma display panel having 50% or less of the cell pitch of the discharge cells.

제1층은 광흡수 부재로 구비되고, 제2층은 광반사 부재로 구비될 수 있다.The first layer may be provided as a light absorbing member, and the second layer may be provided as a light reflecting member.

상기 도전체들은 방전유지전극을 포함할 수 있다. The conductors may include a discharge sustaining electrode.

상기 방전유지전극은 투명전극 및 버스전극을 포함하고, 상기 도전체들은 상기 버스전극을 포함할 수 있다.The discharge sustaining electrode may include a transparent electrode and a bus electrode, and the conductors may include the bus electrode.

상기 도전체들은 상기 각 방전셀들의 사이에 위치하는 외광 흡수부재를 포함할 수 있다.The conductors may include an external light absorbing member positioned between each of the discharge cells.

상기 도전체들 사이의 간격은, 상기 도전체의 최고 높이의 1/2에 해당하는 위치에서의 간격일 수 있다.The gap between the conductors may be a gap at a position corresponding to 1/2 of the highest height of the conductor.

상기 도전체들은, 그 가장자리에서의 두께가 중앙에서의 두께보다 두꺼운 에지컬(Edge-Curl)형상일 수 있다.The conductors may have an edge- curl shape whose thickness at the edge is thicker than the thickness at the center.

상기 방전 셀의 셀피치는 상기 도전체들의 연장 방향에 직교하는 방향의 셀 피치일 수 있다.The cell pitch of the discharge cell may be a cell pitch in a direction orthogonal to the extending direction of the conductors.

이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1을 참조하여 볼 때, 본 발명의 플라즈마 디스플레이 패널은 서로 대향된 제1기판(10)과 제2기판(20)을 가지며, 이들 제 1 및 제 2 기판(10)(20)의 사이에는 네온(Ne)이나 제논(Xe) 등의 방전가스가 채워져 있다. Referring to FIG. 1, the plasma display panel of the present invention has a first substrate 10 and a second substrate 20 opposed to each other, and between the first and second substrates 10, 20. Discharge gases, such as neon Ne and Xen, are filled.

제 1기판(10)과 제 2 기판(20)의 사이에는 격벽(13)이 개재되는 데, 이 격벽(13)에 의해 상기 제 1 및 제 2 기판(10)(20)의 사이의 공간이 복수개의 방전 셀(C)로 구획된다. A partition 13 is interposed between the first substrate 10 and the second substrate 20, and the space between the first and second substrates 10 and 20 is defined by the partition 13. It is divided into a plurality of discharge cells (C).

상기 격벽(13)은 통상 플라즈마 디스플레이 패널에 흔히 사용되는 유전체로 형성될 수 있는 데, 스크린인쇄법, 샌드블라스트법, 드라이 필름법, 포토리소그래피법 등 다양한 방법에 의해 형성될 수 있다. 격벽(13)은 도 1에서 볼 수 있듯이 격자형으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 벌집 모양, 원형 등 다양한 형태로 형성될 수 있다. The partition 13 may be formed of a dielectric commonly used in a plasma display panel, and may be formed by various methods such as screen printing, sand blasting, dry film, and photolithography. The partition wall 13 may be formed in a lattice shape as shown in FIG. 1, but is not necessarily limited thereto, and may be formed in various shapes such as a honeycomb shape and a circular shape.

상기 격벽(13)에 의해 구획된 방전 셀(C)의 주위에는 적어도 두 개의 전극들이 서로 교차하도록 형성되어 방전을 일으키는 데, 본 발명의 바람직한 일 실시예에 의하면, 제1기판(10)에 어드레스 전극(11)이 배설되고, 제2기판(20)에 방전유지전극쌍들(21)(22)이 상기 어드레스 전극(11)과 교차하고, 서로 평행하게 배설될 수 있다. 상기 방전유지전극쌍들(21)(22)과 어드레스 전극(11)이 서로 교차하는 곳에 하나의 단위 방전 셀(C)을 형성하게 된다.At least two electrodes are formed to intersect with each other around the discharge cell C partitioned by the partition 13 to generate a discharge. According to a preferred embodiment of the present invention, an address is provided on the first substrate 10. The electrode 11 may be disposed, and the discharge sustaining electrode pairs 21 and 22 may cross the address electrode 11 and may be disposed in parallel to each other on the second substrate 20. One unit discharge cell C is formed where the discharge sustaining electrode pairs 21 and 22 and the address electrode 11 cross each other.

상기 어드레스 전극(11)은 상기 방전 셀(C)에 노출되지 않도록 형성될 수 있는 데, 본 발명의 바람직한 일 실시예에 따르면, 상기 제 1 기판(10)에 이 어드레스 전극(11)을 덮도록 제 1 유전체층(12)을 형성할 수 있다. 이 제 1 유전체층(12)은 패널 전체의 휘도를 향상시킬 수 있도록 백색을 띠도록 하는 것이 바람직하다. 이 어드레스 전극(11)은 제1기판(10)의 일 변의 방향에 평행한 스트라이프 패턴으로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 지그재그 패턴, 사선 패턴 등 다양한 패턴으로 형성될 수 있다. 그러나, 이 경우에도 그 전체적인 연장 방향은 제1기판(10)의 일 변의 방향에 대략 평행하도록 하는 것이 바람직하다.The address electrode 11 may be formed so as not to be exposed to the discharge cell C. According to a preferred embodiment of the present invention, the address electrode 11 is covered on the first substrate 10. The first dielectric layer 12 may be formed. The first dielectric layer 12 is preferably white in color so as to improve the brightness of the entire panel. The address electrode 11 may be formed in a stripe pattern parallel to the direction of one side of the first substrate 10, but is not necessarily limited thereto, and may be formed in various patterns such as a zigzag pattern and an oblique pattern. However, even in this case, it is preferable that the entire extension direction is substantially parallel to the direction of one side of the first substrate 10.

상기 방전유지전극쌍들(21)(22)은 X전극(21)과 Y전극(22)이 쌍을 이루어 배 치되어 있다. 이 X전극(21)과 Y 전극(22)은 어드레스 전극(11)의 연장방향에 대체로 직교하는 방향에 평행하도록 연장된다.The discharge sustaining electrode pairs 21 and 22 are arranged in pairs with the X electrode 21 and the Y electrode 22. The X electrode 21 and the Y electrode 22 extend parallel to the direction substantially perpendicular to the extending direction of the address electrode 11.

상기 X 전극(21) 및 X 전극(22)은 각각 투명 도전체인 ITO(Indium Tin Oxide)로 형성된 투명전극(23)(25)과, 각 투명전극들(23)(25)에 연결되어 있는 전기전도성이 우수한 재질로 구비된 버스 전극들(24)(26)로 구비될 수 있다. 도 1에 따른 본 발명의 바람직한 일 실시예에 따르면, 투명전극(23)(25)들은 각 방전 셀(C)별로 아일랜드(island)상으로 형성되어 있고, 버스 전극(24)(26)들이 어드레스 전극(11)에 직교하는 방향의 스트라이프상으로 형성되어 있으나, 반드시 이에 한정되는 것은 아니고, 투명전극(23)(25)들도 어드레스 전극(11)에 직교하는 방향으로 서로 연결되도록 형성될 수 있다. 버스전극(24)(26)들이 연장되어 있는 패턴도 스트라이프 패턴에 한정되지 않으며, 지그재그 패턴, 펄스파형 패턴, 사선 패턴, 하니콤 패턴 등 다양한 패턴으로 형성될 수 있다. 그러나, 이 경우에도, 그 전체적인 연장방향은 어드레스 전극(11)에 직교하는 방향에 평행하도록 하는 것이 바람직하다.The X electrodes 21 and X electrodes 22 are transparent electrodes 23 and 25 formed of indium tin oxide (ITO), which are transparent conductors, respectively, and electricity connected to each of the transparent electrodes 23 and 25. The bus electrodes 24 and 26 may be formed of a material having excellent conductivity. According to a preferred embodiment of the present invention according to FIG. 1, the transparent electrodes 23 and 25 are formed in islands for each discharge cell C, and the bus electrodes 24 and 26 are addressed. The electrode 11 is formed in a stripe shape orthogonal to the electrode 11, but is not limited thereto. The transparent electrodes 23 and 25 may also be formed to be connected to each other in a direction orthogonal to the address electrode 11. . The pattern in which the bus electrodes 24 and 26 extend is also not limited to the stripe pattern, and may be formed in various patterns such as a zigzag pattern, a pulse wave pattern, an oblique pattern, a honeycomb pattern, and the like. However, also in this case, it is preferable that the entire extension direction is parallel to the direction orthogonal to the address electrode 11.

상기 방전유지전극쌍들(21)(22)과 방전유지전극쌍들(21)(22)의 사이에는 콘트라스트를 향상시키기 위한 블랙 스트라이프인 외광흡수부재(27)가 더 형성된다. 이 외광흡수부재(27)는 후술하는 바와 같이, 상기 버스전극(24)(26)과 동일 재질에 의해 동시에 형성할 수 있는 데, 이에 따라, 외광흡수부재(27)의 형성을 위한 별도의 공정이 필요치 않게 되고, 결국, 공정 감소로 인한 생산 시간 절감, 재료비 절감 등의 효과를 얻을 수 있다. Between the discharge sustaining electrode pairs 21 and 22 and the discharge sustaining electrode pairs 21 and 22, an external light absorbing member 27, which is a black stripe for improving contrast, is further formed. As described later, the external light absorbing member 27 may be formed of the same material as the bus electrodes 24 and 26, and accordingly, a separate process for forming the external light absorbing member 27 is performed. This is not necessary, and as a result, production time and material cost can be reduced due to the reduction of the process.

상기 제2기판(20)에는 상기 방전유지전극쌍들(21)(22)을 덮도록 제 2 유전체층(28)이 형성되고, 그 위로 보호막 및 실질적인 음극의 기능을 하는 MgO막(29)이 형성될 수 있다.A second dielectric layer 28 is formed on the second substrate 20 so as to cover the pair of discharge sustaining electrodes 21 and 22, and an MgO film 29 that functions as a protective film and a substantially cathode is formed thereon. Can be.

상기와 같은 방전유지전극쌍들(21)(22) 및 어드레스 전극(11)의 구조 및 패턴은 이 밖에도 다양하게 변형될 수 있음은 물론이며, 본 발명은 이러한 교류형 외에도 직류 방전형의 플라즈마 디스플레이 패널에도 그대로 적용될 수 있다.The structures and patterns of the discharge sustaining electrode pairs 21 and 22 and the address electrode 11 may be variously modified in addition to the above. The same applies to the panel.

상기 방전 셀(C)의 적어도 일면에는 형광체층(14)이 구비될 수 있는 데, 본 발명의 바람직한 일 실시예에 따르면, 격벽(13)이 형성되어 있는 제1기판(10)의 제1유전체층(12) 상부와 격벽(13)의 측벽에 형성될 수 있다. 상기 형광체층(14)은 칼라 화면을 구현하기 위하여 상기 격벽(13)에 의해 구획된 방전 공간 별로 적(R), 녹(G), 청(B)색으로 형성될 수 있다. A phosphor layer 14 may be provided on at least one surface of the discharge cell C. According to a preferred embodiment of the present invention, the first dielectric layer of the first substrate 10 having the partition wall 13 formed thereon is formed. (12) It may be formed on the upper side and the side wall of the partition wall (13). The phosphor layer 14 may be formed in red (R), green (G), and blue (B) colors for each discharge space partitioned by the partition wall 13 to implement a color screen.

한편, 본 발명에 있어, 상기 버스전극(24)(26)들은 휘도저하 방지와 콘트라스트 향상의 두가지 효과를 얻도록 도2a와 같이 2중층 구조로 형성될 수 있다. 즉, 화상이 구현되는 제2기판(20)에 인접하여서는 흑색 첨가제가 혼합된 흑색 전극인 제1층(24a)(26a)을 형성하여 제2기판(20)의 외측으로부터 유입되는 외광을 흡수해 콘트라스트를 향상시키고, 제1층(24a)(26a) 위로는 광반사 가능한 고전도성 재질로 백색 전극인 제2층(24b)(26b)을 형성하여, 방전 셀로부터 발광되는 빛이 제1층(24a)(26a)에 흡수되어 휘도가 저하되는 것을 방지한다.Meanwhile, in the present invention, the bus electrodes 24 and 26 may be formed in a double layer structure as shown in FIG. 2A to obtain two effects of preventing luminance reduction and improving contrast. That is, the first layers 24a and 26a, which are black electrodes in which black additives are mixed, are formed adjacent to the second substrate 20 where the image is embodied to absorb external light flowing from the outside of the second substrate 20. The contrast is enhanced, and the second layers 24b and 26b, which are white electrodes, are formed of a light reflective high conductivity material on the first layers 24a and 26a, so that the light emitted from the discharge cells is transferred to the first layer. It is absorbed by 24a) 26a and prevents brightness from falling.

이러한 버스전극(24)(26)들은 다음과 같은 방법으로 제조된다.These bus electrodes 24 and 26 are manufactured in the following manner.

먼저, 제1층(24a)(26a)을 형성하도록 흑색 도전 페이스트를 제2기판(20)에 인쇄하고, 이를 적외선으로 건조한다. 그리고, 이 흑색 도전 페이스 위에 제2층(24b)(26b)을 형성하도록 백색 도전 페이스트를 인쇄하고 이를 적외선으로 건조한다. 다음, 버스전극(24)(26)들의 패턴이 형성되어 있는 DFR 필름이나, 포토레지스트를 상기 백색 도전 페이스트 상에 도포한 후, 자외선을 이용하여 노광한다. 그리고 현상 과장을 통해 버스전극(24)(26)들의 패턴을 형성한 후, 소성한다. First, a black conductive paste is printed on the second substrate 20 so as to form the first layers 24a and 26a and dried in infrared. Then, a white conductive paste is printed on the black conductive face so as to form second layers 24b and 26b and dried in infrared. Next, a DFR film or a photoresist in which the patterns of the bus electrodes 24 and 26 are formed is coated on the white conductive paste, and then exposed using ultraviolet rays. Then, the pattern of the bus electrodes 24 and 26 is formed through development exaggeration, and then fired.

그런데, 이 때, 버스전극(24)(26)들이 제1층(24a)(26a)인 흑색 전극이 제2층(24b)(26b)인 백색 전극보다 현상액에 약해 현상이 잘되어 더 많이 파이게 되고, 이에 따라 도 2a에서 볼 수 있듯이, 제1층(24a)(26a)의 제1기판(20)에 인접한 부분이 파여진 언더컷(U: Undercut)이 발생한다. 또한, 2중층으로 되어 있을 경우, 노광 공정시 자외선이 제1층(24a)(26a)까지 노광되어지나, 그래도 제1층(24a)(26a)의 흑색전극은 제2층(24b)(26b)의 백색전극보다 자외선이 덜 쪼여지므로 자외선에 의한 경화가 제2층(24b)(26b)보다는 덜 되어 현상시 제1층(24a)(26a)이 더 잘 현상되어 언더컷(U)이 발생한다. However, at this time, the black electrode whose bus electrodes 24 and 26 are the first layers 24a and 26a is weaker to the developing solution than the white electrode which is the second layers 24b and 26b, and thus develops more. As a result, as shown in FIG. 2A, an undercut (U) in which a portion adjacent to the first substrate 20 of the first layers 24a and 26a is cut is generated. In the case of the double layer, ultraviolet rays are exposed to the first layers 24a and 26a during the exposure process, but the black electrodes of the first layers 24a and 26a are the second layers 24b and 26b. Since less ultraviolet light is emitted than the white electrode of), curing by ultraviolet light is less than that of the second layers 24b and 26b, so that the first layers 24a and 26a are better developed during development, so that undercuts U occur. do.

또한, 언더컷(U)으로 인해, 소성 시 수축할 때, 언더컷(U)이 있는 버스전극(24)(26)의 양 끝단은 하부로 수축하는 힘을 받지 않는 반면, 중앙부분은 제1층(24a)(26a)이 수직으로 하강 수축해 하부로의 수축 힘을 받게 되므로, 힘을 받지 않은 끝단(E)은 올라가고 힘을 받은 중앙부는 내려가는 에지컬(Edge-Curl)현상이 발생한다. 버스전극(24)(26)은 그 중앙부의 두께(t1)보다 가장자리의 두께(t2)가 더 두껍게 된다. In addition, due to the undercut (U), when contracted during firing, both ends of the bus electrodes 24 and 26 with the undercut U are not subjected to the contraction force to the lower side, while the center portion is the first layer ( Since 24a) and 26a are vertically contracted and subjected to contraction force to the bottom, an edge-curl phenomenon occurs in which the unsupported end E rises and the center of the force descends. The bus electrodes 24 and 26 have a thicker edge t2 than the thickness t1 of the central portion thereof.

도 2b는 언더컷 및 에지컬이 발생된 버스 전극(24)(26)의 사진이다.2B is a photograph of bus electrodes 24 and 26 with undercuts and edge curls generated.

도 2a와 같은 형태는 전술한 바와 같이 버스 전극(24)(26)과 동일 재질로 동시에 형성되는 외광흡수부재(27)에도 동일하게 나타난다.As shown in FIG. 2A, the external light absorbing member 27 formed of the same material as the bus electrodes 24 and 26 may be similarly described.

이렇게 도 2a와 같은 형태로 형성된 버스전극들(24)(26)과 외광흡수부재(27)를 제2기판(20)에 형성한 후에는 이를 덮도록 제2유전체층(28)을 형성하는 데, 이 제2유전체층(28)은 전면 인쇄를 통하여 유전체 물질을 스크린 마스크를 이용하여 도포하며, 인쇄, 건조, 소성 공정을 통해 형성된다.After forming the bus electrodes 24 and 26 and the external light absorbing member 27 formed on the second substrate 20 as shown in FIG. 2A, the second dielectric layer 28 is formed to cover the second substrate 20. The second dielectric layer 28 is coated with a dielectric material using a screen mask through front printing, and is formed through a printing, drying, and baking process.

그런데, 이 때, 버스전극들(24)(26) 사이의 간격이나, 버스전극들(24)(26)과 외광흡수부재(27)사이의 간격이 너무 좁게 되면, 전술한 에지 컬의 영향을 받아 제2유전체층(28)에 단차나 굴곡이 발생하게 된다. 이러한 제2유전체층(28)에 형성되는 단차나 굴곡의 부분에는 스크린 마스크의 메쉬 자국이 다른 곳보다 심하게 남아, 방전 시 이 메쉬 자국이 얼룩처럼 보이게 되는 문제가 있게 된다.However, at this time, if the spacing between the bus electrodes 24 and 26 or the spacing between the bus electrodes 24 and 26 and the external light absorbing member 27 becomes too narrow, the influence of the above-described edge curl may be affected. In response, a step or bending occurs in the second dielectric layer 28. In the stepped portion or the bent portion formed in the second dielectric layer 28, the mesh mark of the screen mask remains more severe than the other place, and there is a problem that the mesh mark appears as a stain during discharge.

본 발명자 등은, 전술한 에지 컬 등의 현상이 발생되었을 경우라도, 버스전극들(24)(26) 사이의 간격이나, 버스전극들(24)(26)과 외광흡수부재(27)사이의 간격을 조절할 경우, 제2유전체층(28)이 비교적 균일하게 형성되고, 이에 따라 상기 메쉬 얼룩 불량이 발생되지 않음을 발견하였다.The inventors have found that even when the above-described phenomenon such as edge curl occurs, the gap between the bus electrodes 24 and 26 or the gap between the bus electrodes 24 and 26 and the external light absorbing member 27 are not limited. When the spacing was adjusted, it was found that the second dielectric layer 28 was formed relatively uniformly, and thus the mesh spot defect did not occur.

먼저, 도 3과 같이, X전극의 버스전극(24)과 Y전극의 버스전극(26)이 배치되어 있고, 이 전극쌍(24)(26) 외측에 외광흡수부재(27)가 배치된 경우, 버스전극들(24)(26) 사이의 간격(W1)이나, 버스전극(26)과 외광흡수부재(27) 사이의 간격(W2)이 80㎛ 이상이 되도록 한다.First, as shown in FIG. 3, when the bus electrode 24 of the X electrode and the bus electrode 26 of the Y electrode are disposed, and the external light absorbing member 27 is disposed outside the electrode pairs 24 and 26. The distance W1 between the bus electrodes 24 and 26 or the distance W2 between the bus electrode 26 and the external light absorbing member 27 is 80 μm or more.

이 때, 상기 간격들(W1)(W2)은, 각 부재의 최고 두께, 즉, 전술한 가장자리 의 두께(t2)의 절반이 되는 두께(t3=t2/2)의 지점에서 각 부재들 사이의 간격을 측정한 것으로 한다.At this time, the intervals W1 and W2 are between the respective members at the point of the highest thickness of each member, that is, the thickness t3 = t2 / 2 which is half of the thickness t2 of the above-described edge. The interval is measured.

하기 표1은 버스 전극(26)과 외광흡수부재(27) 사이의 간격(W2)에 따른 메쉬얼룩 불량 발생 수를 나타낸 것으로, 100매 중에서 나타나는 불량 발생 매수를 나타낸 것이다. 이 때, 버스 전극(26)과 외광흡수부재(27)의 두께(t1)는 5 내지 6㎛ 정도이고, 에지컬의 두께, 즉, 가장자리 두께 t2에서 상기 두께 t1을 뺀 두께(t2-t1)는 1 내지 3㎛ 정도이다. Table 1 below shows the number of mesh stain defects according to the distance W2 between the bus electrode 26 and the external light absorbing member 27, and shows the number of defect occurrences among 100 sheets. At this time, the thickness t1 of the bus electrode 26 and the external light absorbing member 27 is about 5 to 6 μm, and the thickness of the edge curl, that is, the thickness t2 minus the thickness t1 from the edge thickness t2. Is about 1 to 3 µm.

W2(㎛)W2 (㎛) 6060 7070 8080 9090 메쉬얼룩 불량 발생 수(매)Number of mesh stain defects (sheets) 8080 3030 00 00

표1에서 볼 수 있듯이, 버스 전극(26)과 외광흡수부재(27) 사이의 간격(W2)이 80㎛이상이 될 경우 메쉬 얼룩 불량은 거의 발생되지 않음을 알 수 있다.As can be seen from Table 1, when the distance (W2) between the bus electrode 26 and the external light absorbing member 27 is 80㎛ or more it can be seen that the mesh unevenness is hardly generated.

이 간격(W2)은 방전 셀의 셀피치의 50% 이하로 하는 것이 바람직하다. 즉, 도 1에서 볼 때, 버스 전극(24)(26)들이 연장되는 방향에 직교하는 방향의 셀 피치(A)의 약 50% 이내에서 상기 간격(W2)을 조절하는 것이 바람직하다. 상기 간격(W2)이 셀 피치(A)의 50%보다 크게 되면, 실제 방전 셀의 설계가 거의 불가능해지기 때문이다.This interval W2 is preferably set to 50% or less of the cell pitch of the discharge cells. That is, as shown in FIG. 1, it is preferable to adjust the gap W2 within about 50% of the cell pitch A in the direction orthogonal to the direction in which the bus electrodes 24 and 26 extend. This is because if the gap W2 is larger than 50% of the cell pitch A, the actual design of the discharge cell is almost impossible.

위 실험은 버스 전극(26)과 외광흡수부재(27) 사이의 간격(W2)에 대한 것이나, 외광흡수부재(27)와 동일하게 형성되는 버스전극들(24)(26)간의 간격(W1)에도 동일하게 적용될 것임은 물론이다.The above experiment is for the spacing W2 between the bus electrode 26 and the external light absorbing member 27, but the spacing W1 between the bus electrodes 24 and 26 formed in the same manner as the external light absorbing member 27. Of course, the same applies to.

도 4의 경우, 버스전극(24)(26)들의 외측에 한쌍의 외광흡수부재(27)(27')가 형성된 예를 도시한 것으로, 이 경우에도 외광흡수부재들(27)(27') 사이의 간격(W3)이 80㎛이상, 셀 피치(A)의 50% 이하가 되도록 하는 것이 바람직하다.4 shows an example in which a pair of external light absorbing members 27 and 27 'is formed outside the bus electrodes 24 and 26, and in this case, the external light absorbing members 27 and 27' are also shown. It is preferable to make it the space | interval W3 between 80 micrometers or more and 50% or less of the cell pitch A.

본 발명에 따르면, 콘트라스트를 향상시킬 수 있는 외광흡수부재를 버스전극과 동시에 형성함으로써 생산 원가를 절감할 수 있다. 동시에, 외광흡수부재와 버스전극에 에지 컬 등의 현상이 발생된 경우에도 이로 인한 메쉬얼룩 불량의 발생을 줄일 수 있다.According to the present invention, it is possible to reduce the production cost by forming an external light absorbing member that can improve the contrast with the bus electrode. At the same time, even when a phenomenon such as edge curl occurs in the external light absorbing member and the bus electrode, it is possible to reduce the occurrence of mesh stain defects.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, it is merely an example, and those skilled in the art may realize various modifications and equivalent other embodiments therefrom. I can understand. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

Claims (8)

서로 대향되어 접합된 제 1 및 제 2 기판;First and second substrates opposed to each other; 상기 제1기판과 제2기판의 사이에 개재된 복수개의 방전 셀들;A plurality of discharge cells interposed between the first substrate and the second substrate; 상기 제1기판의 제2기판을 향한 면에 형성된 것으로, 순차로 형성된 제1층 및 제2층을 포함하는 도전체들; 및Conductors formed on a surface of the first substrate facing the second substrate, the conductors including first and second layers sequentially formed; And 상기 도전체들을 덮는 제1유전체층;을 포함하고,A first dielectric layer covering the conductors; 상기 도전체들 중 서로 인접한 도전체들 사이의 간격은, 80㎛이상이고, 상기 방전 셀의 셀 피치의 50% 이하인 플라즈마 디스플레이 패널.And a distance between adjacent ones of the conductors is 80 µm or more and 50% or less of the cell pitch of the discharge cell. 제1항에 있어서,The method of claim 1, 제1층은 광흡수 부재로 구비되고, 제2층은 광반사 부재로 구비된 플라즈마 디스플레이 패널.The first layer is provided with a light absorbing member, the second layer is provided with a light reflecting member. 제1항에 있어서,The method of claim 1, 상기 도전체들은 방전유지전극을 포함하는 플라즈마 디스플레이 패널.And the conductors include a discharge sustaining electrode. 제3항에 있어서,The method of claim 3, 상기 방전유지전극은 투명전극 및 버스전극을 포함하고,The discharge sustaining electrode includes a transparent electrode and a bus electrode, 상기 도전체들은 상기 버스전극을 포함하는 플라즈마 디스플레이 패널.The conductors include the bus electrode. 제1항에 있어서,The method of claim 1, 상기 도전체들은 상기 각 방전셀들의 사이에 위치하는 외광 흡수부재를 포함하는 플라즈마 디스플레이 패널.The conductors include an external light absorbing member positioned between each of the discharge cells. 제1항 내지 제5항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 도전체들 사이의 간격은, 상기 도전체의 최고 높이의 1/2에 해당하는 위치에서의 간격인 플라즈마 디스플레이 패널.And the spacing between the conductors is a spacing at a position corresponding to one half of the highest height of the conductor. 제1항 내지 제5항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 도전체들은, 그 가장자리에서의 두께가 중앙에서의 두께보다 두꺼운 에지컬(Edge-Curl)형상인 플라즈마 디스플레이 패널.And the conductors are edge-curled in thickness at the edge thereof thicker than the thickness at the center. 제1항 내지 제5항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 방전 셀의 셀피치는 상기 도전체들의 연장 방향에 직교하는 방향의 셀 피치인 플라즈마 디스플레이 패널.And a cell pitch of the discharge cells is a cell pitch in a direction orthogonal to the extending direction of the conductors.
KR1020060034171A 2006-04-14 2006-04-14 Plasma display panel KR100708748B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060034171A KR100708748B1 (en) 2006-04-14 2006-04-14 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060034171A KR100708748B1 (en) 2006-04-14 2006-04-14 Plasma display panel

Publications (1)

Publication Number Publication Date
KR100708748B1 true KR100708748B1 (en) 2007-04-17

Family

ID=38181640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060034171A KR100708748B1 (en) 2006-04-14 2006-04-14 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100708748B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051849A (en) * 1999-11-24 2001-06-25 다니구찌 이찌로오, 기타오카 다카시 Surface electric discharge ac type plasma display panel and surface electric discharge ac type plasma display apparatus
KR20050052205A (en) * 2003-11-29 2005-06-02 삼성에스디아이 주식회사 Plasma display panel
KR20050079428A (en) * 2004-02-05 2005-08-10 삼성에스디아이 주식회사 Plasma display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051849A (en) * 1999-11-24 2001-06-25 다니구찌 이찌로오, 기타오카 다카시 Surface electric discharge ac type plasma display panel and surface electric discharge ac type plasma display apparatus
KR20050052205A (en) * 2003-11-29 2005-06-02 삼성에스디아이 주식회사 Plasma display panel
KR20050079428A (en) * 2004-02-05 2005-08-10 삼성에스디아이 주식회사 Plasma display panel

Similar Documents

Publication Publication Date Title
US6713959B1 (en) Plasma display panel and method for producing the same
US20040000873A1 (en) Plasma display panel including barrier ribs and method for manufacturing barrier ribs
KR100739847B1 (en) Plasma display panel and method of manufacturing the same
KR100589361B1 (en) Plasma display panel
KR100812875B1 (en) Plasma display device
JP3369112B2 (en) Method for manufacturing plasma display panel
KR20060117491A (en) Plasma display panel and method for manufacturing the same
KR20010029933A (en) Flat display apparatus and manufacturing method of the same
KR100708748B1 (en) Plasma display panel
KR100647590B1 (en) Plasma dispaly panel and the fabrication method thereof
KR100667925B1 (en) Plasma display panel and manufacturing method thereof
KR100962436B1 (en) Display Panel
KR20070010640A (en) Plasma display panel and manufacturing method thereof
US7220653B2 (en) Plasma display panel and manufacturing method thereof
JP2004103249A (en) Plasma display panel
US7722423B2 (en) Method of manufacturing plasma display panel with concave barrier wall portion
KR100692028B1 (en) Manufacturing Method of Plasma Display Panel
JP4259190B2 (en) Method for manufacturing plasma display panel
JP2002216640A (en) Gas discharge device and manufacturing method of the same
JP2006351263A (en) Plasma display panel and its manufacturing method
JP2003297251A (en) Image display device and method of manufacturing the same
KR100590115B1 (en) Plasma display panel
KR100429485B1 (en) Manufacturing Method of Plasma Display Panel
KR100553928B1 (en) Plasma Display Panel and Manufacturing Method
KR20050119295A (en) Plasma display panel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee