KR20090111938A - Lead frame for led package with plenty of diode chips and the led package thereof - Google Patents

Lead frame for led package with plenty of diode chips and the led package thereof Download PDF

Info

Publication number
KR20090111938A
KR20090111938A KR1020080037562A KR20080037562A KR20090111938A KR 20090111938 A KR20090111938 A KR 20090111938A KR 1020080037562 A KR1020080037562 A KR 1020080037562A KR 20080037562 A KR20080037562 A KR 20080037562A KR 20090111938 A KR20090111938 A KR 20090111938A
Authority
KR
South Korea
Prior art keywords
chip connection
emitting diode
lead frame
light emitting
connection terminals
Prior art date
Application number
KR1020080037562A
Other languages
Korean (ko)
Other versions
KR100970878B1 (en
Inventor
박영수
황원필
Original Assignee
주식회사 파워라이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 파워라이텍 filed Critical 주식회사 파워라이텍
Priority to KR1020080037562A priority Critical patent/KR100970878B1/en
Publication of KR20090111938A publication Critical patent/KR20090111938A/en
Application granted granted Critical
Publication of KR100970878B1 publication Critical patent/KR100970878B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

PURPOSE: A lead frame for the high power light-emitting diode package capable of arranging the diode chips and a high power light-emitting diode package using the same are provided to enhance the reliability of products by exposing the portion of the lead frame adjacent to the substrate. CONSTITUTION: A lead frame for the high power light-emitting diode package capable of arranging the diode chips includes chip connection terminals(14,15,16), dissimilar chip connection terminals(34,35,36), and medium present terminals(21,22,23). The medium terminal has the constant area which is electrically independent from the chip connection terminal between the chip connection terminal and another chip connection terminal. The medium terminal includes the insulation part and the heat transfer part. The heat transfer part is formed for the heat dissipation and is closely located with the substrate.

Description

다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임 및 이를 이용한 고출력 발광다이오드 패키지{LEAD FRAME FOR LED PACKAGE WITH PLENTY OF DIODE CHIPS AND THE LED PACKAGE THEREOF}LEAD FRAME FOR LED PACKAGE WITH PLENTY OF DIODE CHIPS AND THE LED PACKAGE THEREOF}

본 발명은 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임 및 이를 이용한 고출력 발광다이오드 패키지에 관한 것으로, 더욱 상세하게는 다이오드 칩을 실장하기 위한 칩 연결단자 사이에 매개단자를 다수개 형성하여 다수개의 다이오드 칩을 실장 시킬 수 있는 면적을 확보할 뿐만 아니라 실장되는 다이오드 칩 사이의 간격을 넓게 하여 용이하게 다이오드 칩을 실장시킬 수 있는 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임 및 이를 이용한 고출력 발광다이오드 패키지에 관한 것이다.The present invention relates to a lead frame for a high power light emitting diode package capable of arranging a plurality of diode chips and a high power light emitting diode package using the same, and more particularly, to a plurality of intermediary terminals between chip connection terminals for mounting a diode chip. For high power light emitting diode package that can form a large number of diode chips that can be easily mounted by increasing the spacing between the diode chips to be mounted. A lead frame and a high power light emitting diode package using the same.

발광다이오드(LED: Light Emitting Diode)는 전류가 가해지면 다양한 색상의 빛을 발생시키기 위한 반도체 소재로, 긴수명, 낮은 전원, 우수한 초기구동특성, 높은 진동저항 및 반복적인 전원 단속에 대한 높은 공차 등의 여러 장점을 갖기 때 문에 그 수요가 지속적으로 증가하고 있으며, 최근에는 조명장치 및 대형 LCD(Liquid Crystal Display)용 백라이트(Back light) 장치로 채용되고 있다.Light Emitting Diode (LED) is a semiconductor material that emits light of various colors when an electric current is applied, and it has a long life, low power, excellent initial driving characteristics, high vibration resistance, and high tolerance for repetitive power interruption. Due to its many advantages, the demand is continuously increasing, and recently, it has been adopted as a backlight device for a lighting device and a large liquid crystal display (LCD).

이러한 발광다이오드는 큰 출력을 요구함에 따라 우수한 방열 성능을 갖는 패키지 구조가 요구된다.As such light emitting diodes require a large output, a package structure having excellent heat dissipation performance is required.

일반적으로 고출력 발광다이오드는, 리드 프레임이 형성된 패널에 열전도성 플라스틱 재질의 몰딩재가 몰딩되어 형성된다. 이러한 몰딩재는 상부 및 하부로 나누어져 패널의 상하부에서 고온고압에 의하여 압착되는 방식으로 몰딩되어 본체를 이루며, 상기 몰딩재의 상부 중앙부에 개구부가 형성되고 개구부의 내측면에는 다이오드 칩의 반사판을 역할을 하도록 경사면 형태의 반사면이 형성되어 있다.In general, a high output light emitting diode is formed by molding a molding material made of a thermally conductive plastic on a panel on which a lead frame is formed. The molding material is divided into upper and lower parts and molded in such a manner that the upper and lower parts of the panel are pressed by high temperature and high pressure to form a main body. An opening is formed in the upper center of the molding material and serves as a reflector of the diode chip on the inner side of the opening. A reflective surface in the form of an inclined surface is formed.

한편, 상기와 같이 패널에 몰딩재가 몰딩된 다음에는 칩 연결단자에 다이오드 칩이 실장되고, 상기 다이오드 칩이 실장된 다음에는 다른 칩 연결단자(공통단자)와 전기적으로 연결되도록 와이어를 연결하게 된다.On the other hand, after the molding material is molded in the panel as described above, a diode chip is mounted on the chip connection terminal, and after the diode chip is mounted, the wire is connected to be electrically connected to another chip connection terminal (common terminal).

상술한 바와 같이 다이오드 칩을 칩 연결단자에 실장하고, 공통단자에 전기적으로 연결되도록 와이어를 연결한 다음에는 상기 몰딩재 상부의 반사면에 발광렌즈를 고정하거나, 투명 에폭시 또는 실리콘과 같은 몰딩재로 충진하고, 각각의 발광다이오드 패키지 단위체는 패널로부터 절단 취출하며, 취출된 다음에는 전원 연결단자가 메인 보드에 삽입 장착되도록 적당하게 절곡하여 고출력 발광다이오드 패키지를 완성하게 된다.As described above, the diode chip is mounted on the chip connection terminal and the wire is connected to the common terminal to be electrically connected. Then, the light emitting lens is fixed to the reflective surface on the upper part of the molding material, or a molding material such as transparent epoxy or silicon is used. After filling, each light emitting diode package unit is cut out from the panel, and after being taken out, the power connector is bent appropriately so as to be inserted into the main board to complete the high power light emitting diode package.

그러나, 다색(Polychromatic) 발광다이오드로 3색 내지 7색 이상을 구현하기 위해서는 2개 또는 3개 이상의 다이오드 칩을 구비하여야 하고 각각의 다이오드 칩 을 온/오프(On/Off)시킬 수 있는 구성이 필수적이다. 하지만, 상술한 바와 같은 종래의 발광다이오드 패키지에서는 상이한 파장의 빛을 발광시키는 적색(Red), 녹색(Green), 청색(Blue)의 다이오드 칩을 실장하더라도, 외부에서 입력되는 전원이 각각의 다이오드 칩에 동시에 공급될 수밖에 없는 구조이다. 따라서 이러한 종래의 발광다이오드 패키지는 각 발광소자의 공급전원을 개별적으로 온/오프시키면서 다색 발광을 실현할 수 밖에 없고, 또한 실장되는 다이오드 칩의 개수에 한계가 있는 문제점이 있다.However, in order to implement three to seven colors or more with a polychromatic light emitting diode, two or three or more diode chips must be provided, and a configuration capable of turning on and off each diode chip is essential. to be. However, in the conventional light emitting diode package as described above, even if a red, green, and blue diode chip for emitting light of different wavelengths is mounted, power input from an external source is applied to each diode chip. It is a structure that can only be supplied at the same time. Therefore, such a conventional LED package has a problem in that the multi-color light emission can be realized while the power supply of each LED is individually turned on and off, and there is a limit in the number of diode chips to be mounted.

본 발명은 상기한 문제점들을 해결하기 위한 것으로, 본 발명의 목적은 다색 발광다이오드를 구현하기 위해 다수개의 다이오드 칩을 쉽게 실장할 수 있는 고출력 발광다이오드 패키지용 리드 프레임을 제공하는 것이다. 다시 말해, 다이오드 칩을 실장하기 위한 칩 연결단자 사이에 매개단자를 다수개 형성하여 다수개의 다이오드 칩을 실장 시킬 수 있는 면적을 확보할 뿐만 아니라 다이오드 칩 사이의 간격을 확장시켜 용이하게 다이오드 칩을 실장시킬 수 있는 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임 및 이를 이용한 고출력 발광다이오드 패키지를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a lead frame for a high output light emitting diode package that can be easily mounted a plurality of diode chips to implement a multicolor light emitting diode. In other words, by forming a plurality of intermediary terminals between the chip connection terminals for mounting the diode chip, not only to secure an area for mounting a plurality of diode chips, but also to easily mount the diode chip by extending the gap between the diode chips. The present invention provides a lead frame for a high power light emitting diode package capable of arranging a plurality of diode chips, and a high power light emitting diode package using the same.

또한, 본 발명은 매개단자의 이면 또는 리드 프레임의 일부분을 저면측으로 기판과 인접되도록 노출시켜 전기적 단자의 역할뿐만 아니라 열방출 경로의 역할을 할 수 있도록 하여 제품의 신뢰성을 향상시킬 수 있는 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임 및 이를 이용한 고출력 발광다이오드 패키지를 제공하는 것이다.In addition, the present invention exposes the rear surface of the intermediate terminal or a portion of the lead frame adjacent to the substrate to the bottom side to serve as a heat dissipation path as well as the electrical terminal, a plurality of diodes that can improve the reliability of the product The present invention provides a lead frame for a high power light emitting diode package capable of arranging a chip, and a high power light emitting diode package using the same.

본 발명은, 기판에 장착되어 전원을 공급받는 다수개의 전원 연결단자와, 다이오드 칩이 장착되는 다수개의 칩 연결단자를 포함하는 고출력 발광다이오드 패키지용 리드 프레임에 있어서, 상기 칩 연결단자(14, 15, 16)와 다른 칩 연결단 자(34, 35, 36) 사이에 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와 전기적으로 독립되고 일정 면적을 갖는 매개단자(21, 22, 23)를 더 포함하여 구성되는 것을 특징으로 한다.The present invention provides a lead frame for a high power light emitting diode package including a plurality of power supply terminals mounted on a substrate and supplied with power, and a plurality of chip connection terminals on which a diode chip is mounted, wherein the chip connection terminals (14, 15) And the intermediate terminals 21 and 22, which are electrically independent of the chip connection terminals 14, 15, 16, 34, 35, and 36 and have a predetermined area between the 16 and other chip connection terminals 34, 35 and 36. , 23) characterized in that it further comprises.

이때, 상기 매개단자는, 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와 인접되는 부분이 에칭(etching)가공되어 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와 전기적으로 독립되도록 절연체로 형성되는 절연부(52)와, 상기 기판과 밀접하게 위치되어 방열을 위한 열전달부(54)가 형성되는 것이 바람직하다.In this case, the intermediate terminal, the portion adjacent to the chip connection terminals 14, 15, 16, 34, 35, 36 are etched (etched) to the chip connection terminals 14, 15, 16, 34, 35, Insulating portion 52 formed of an insulator so as to be electrically independent from 36, and a heat transfer portion 54 for heat dissipation is formed in close proximity to the substrate.

한편, 본 발명은 상기 고출력 발광다이오드 패키지용 리드 프레임에 형성된 적어도 하나의 칩 연결단자에 적어도 하나의 다이오드 칩을 장착하고, 상기 다이오드 칩에 와이어를 이용하여 상기 매개단자를 통해 전원을 공급하도록 구성되는 것을 특징으로 한다.On the other hand, the present invention is configured to mount at least one diode chip to at least one chip connection terminal formed in the lead frame for the high power light emitting diode package, and to supply power to the diode chip through the intermediate terminal using a wire. It is characterized by.

상술한 바와 같이 본 발명에 따르면, 추가적인 부품이나 구성품 등을 끼우지 않고 에칭이나 프레스공정으로만 칩 연결단자 사이에 매개단자가 형성될 수 있도록 제작할 수 있으므로 재료비 및 공정비를 절감할 수 있고, 이러한 매개단자를 다수개 형성하여 다수개의 다이오드 칩을 실장 시킬 수 있는 면적을 확보할 뿐만 아니라 다이오드 칩 사이의 간격을 확장시켜 용이하게 다이오드 칩을 실장시킬 수 있어 다색 발광다이오드를 더욱 쉽게 구현할 수 있다.As described above, according to the present invention, since the intermediate terminal can be formed between the chip connection terminals only by the etching or pressing process without inserting additional parts or components, the material cost and the process cost can be reduced. By forming a plurality of terminals, not only an area for mounting a plurality of diode chips can be secured, but also a diode chip can be easily mounted by extending a gap between the diode chips, thereby making it possible to implement a multicolor light emitting diode more easily.

또한, 본 발명은 매개단자의 이면 또는 리드 프레임의 일부분을 기판과 인접 되도록 저면측으로 노출시켜 전기적 단자뿐만 아니라 열방출 경로의 역할을 하도록 하여 제품의 성능을 향상시키게 된다.In addition, the present invention exposes the rear surface of the intermediate terminal or a portion of the lead frame to the bottom side to be adjacent to the substrate to serve as a heat dissipation path as well as the electrical terminal to improve the performance of the product.

이하, 첨부된 도면을 참조하여 본 발명에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임 및 이를 이용한 고출력 발광다이오드 패키지를 상세히 설명한다.Hereinafter, a lead frame for a high power light emitting diode package capable of arranging a plurality of diode chips according to the present invention and a high power light emitting diode package using the same will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지에서 다이오드 칩을 실장하지 않은 상태의 평면도이고, 도 2a는 도 1의 A-A선의 단면구성도이며, 도 2b는 도 1의 C-C선의 단면구성도이고, 도 2c는 도 1에 대한 측면도이며, 도 2d는 도 2c의 B-B선의 단면구성도이고, 도 2e는 본 발명의 일실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지의 저면도이며, 도 3a 내지 도 3f는 본 발명의 다른 실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지 및 단면구성도이고, 도 4a 내지 도 4f는 본 발명의 또 다른 실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지 및 단면구성도이며, 도 5a 내지 도 5d는 본 발명에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지에서 다이오드 칩을 실장한 사용상태도이고, 도 6은 본 발명의 일실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임이다.FIG. 1 is a plan view of a state in which a diode chip is not mounted in a high output light emitting diode package in which a plurality of diode chips may be disposed, and FIG. 2A is a cross-sectional view of the AA line of FIG. 2b is a cross-sectional view of the CC line of Figure 1, Figure 2c is a side view of Figure 1, Figure 2d is a cross-sectional view of the line BB of Figure 2c, Figure 2e is a plurality of diode chips according to an embodiment of the present invention 3A to 3F are high power light emitting diode packages and cross-sectional configuration diagrams in which a plurality of diode chips according to another embodiment of the present invention may be disposed, and FIGS. 4A to 3F. 4F is a cross-sectional view of a high power light emitting diode package in which a plurality of diode chips can be arranged according to still another embodiment of the present invention, and FIGS. 5A to 5D are according to the present invention. FIG. 6 is a view illustrating a state in which a diode chip is mounted in a high power light emitting diode package capable of arranging two diode chips. FIG. 6 is a lead frame for a high power light emitting diode package in which a plurality of diode chips may be arranged according to an embodiment of the present invention. .

상기 도면의 구성 요소들에 인용부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있으며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.In adding reference numerals to the components of the drawings, the same components, even if displayed on the other drawings to have the same reference numerals as possible, it is known that it may unnecessarily obscure the subject matter of the present invention Detailed description of functions and configurations will be omitted.

본 발명의 바람직한 실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임은, 상기 도 6에 도시된 바와 같이, 하나의 고출력 발광다이오드 패키지를 제작할 수 있는 리드 프레임 모듈이 다수개 형성되는 패널(10)에 형성된다.In the lead frame for a high output light emitting diode package capable of arranging a plurality of diode chips according to an exemplary embodiment of the present invention, as shown in FIG. 6, a plurality of lead frame modules capable of manufacturing one high output light emitting diode package are provided. It is formed in the panel 10 is formed.

이러한 리드 프레임 모듈은, 상기 도 1 내지 도 4f에 도시된 바와 같이, 외부에서 전원을 공급받는 다수개의 전원 연결단자(11, 12, 13, 31, 32, 33)와, 다이오드 칩(60)이 장착되는 다수개의 칩 연결단자(14, 15, 16, 34, 35, 36)와, 상기 칩 연결단자(14, 15, 16, 34, 35, 36)들 사이에 일정 면적을 갖는 매개단자(21, 22, 23)를 포함하여 구성된다.As shown in FIGS. 1 to 4F, the lead frame module includes a plurality of power connection terminals 11, 12, 13, 31, 32, and 33, and a diode chip 60 that are externally supplied with power. A plurality of chip connection terminals 14, 15, 16, 34, 35, and 36 to be mounted, and an intermediate terminal 21 having a predetermined area between the chip connection terminals 14, 15, 16, 34, 35, and 36. , 22, 23).

도 2a는 도 1의 A-A선의 단면구성도이고, 도 2b는 도 1의 C-C선의 단면구성도이며, 도 2d는 도 2c의 B-B선의 단면구성도이다.2A is a cross-sectional view of the A-A line of FIG. 1, FIG. 2B is a cross-sectional view of the C-C line of FIG. 1, and FIG. 2D is a cross-sectional view of the B-B line of FIG. 2C.

상기 매개단자(21, 22, 23)는, 도 2d에 도시된 바와 같이 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와는 서로 독립되게 위치되며, 합성수지재 등의 절연체로 형성되는 절연부(52)로 구획된다. 즉, 도 2a에 도시된 바와 같이, 상기 칩 연결단자(14, 15, 16)와 다른 칩 연결단자(34, 34, 35, 36) 사이에 도면을 기준으로 가로로 연결되어 매개단자(21, 22, 23)를 형성하며, 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와의 절연을 위해 각각 절연부(52)를 형성한다. 이때 상기 도 2b에 도시된 바와 같이, 칩 연결단자(14, 15, 16, 34, 35, 36)들 사이의 간격을 넓히거나 좁히기 위해서 절연부(52)를 형성하며, 이러한 절연부(52)는 상기 패널(10) 상에서 에칭(etching)으로 용이하게 형성할 수 있다.The intermediate terminals 21, 22, and 23 are positioned independently of the chip connection terminals 14, 15, 16, 34, 35, and 36, as shown in FIG. 2D, and are formed of an insulator such as a synthetic resin material. It is partitioned by the insulating part 52 which becomes. That is, as shown in FIG. 2A, between the chip connection terminals 14, 15, and 16 and the other chip connection terminals 34, 34, 35, and 36 are horizontally connected to each other based on the drawing. 22 and 23, and an insulator 52 is formed to insulate the chip connection terminals 14, 15, 16, 34, 35, and 36, respectively. In this case, as shown in FIG. 2B, the insulating part 52 is formed to widen or narrow the gap between the chip connection terminals 14, 15, 16, 34, 35, and 36, and the insulating part 52 Can be easily formed by etching on the panel 10.

또한, 상술한 바와 같이 형성된 가로의 매개단자(21, 22, 23)는 패널(10)상에 프레스 등으로 절단되어 가공된 후, 본체(40)가 몰딩된 후에는 패널(10)로부터 절단되어 칩 연결단자(14, 15, 16, 34, 35, 36)와 전원 연결단자(11, 12, 13, 31, 32, 33)와 각각 전기적으로 독립하게 구성된다.In addition, the horizontal intermediate terminals 21, 22, and 23 formed as described above are cut and processed by pressing or the like on the panel 10, and after the main body 40 is molded, they are cut from the panel 10. The chip connection terminals 14, 15, 16, 34, 35, and 36 and the power connection terminals 11, 12, 13, 31, 32, and 33 are electrically independent of each other.

상기 전원 연결단자(11, 12, 13, 31, 32, 33)와 칩 연결단자(14, 15, 16, 34, 35, 36)는 합성수지재의 몰딩으로 본체(40)를 형성하며, 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와 인접되는 본체(40)의 내측면에는 반사면(42)을 형성하고, 반사면(42)으로 형성된 충진부(44)는 투명재질로 충진되어 상기 칩 연결단자(14, 15, 16, 34, 35, 36)에 장착된 다이오드 칩(60)을 보호하게 된다.The power connection terminals 11, 12, 13, 31, 32, and 33 and the chip connection terminals 14, 15, 16, 34, 35, and 36 form a main body 40 by molding of a synthetic resin material. A reflective surface 42 is formed on the inner surface of the main body 40 adjacent to the terminals 14, 15, 16, 34, 35, and 36, and the filling portion 44 formed of the reflective surface 42 is made of a transparent material. The filling is performed to protect the diode chip 60 mounted on the chip connection terminals 14, 15, 16, 34, 35, and 36.

상기 본체(40)의 몰딩재는, 재질로서 열전도성 플라스틱(Thermal Conductive Plastics) 또는 고열전도성 세라믹스(High Thermal Conductive Ceramics)를 이용할 수 있다. 상기 열전도성 플라스틱으로는 ABS(Acrylonitrile Butadiene Styrene), LCP(Liquid Crystalline Polymer), PA(Polyamide), PPS(Polyphenylene Sulfide), TPE(Thermoplastic Elastomer) 등이 있으며, 고열전도성 세라믹스에는 알루미나(Al2O3), 탄화규소(SiC) 및 질화알루미늄(AlN) 등이 있는데, 상기한 고열전도성 세라믹스 중에서 질화알루미늄(AlN)은 알루미나와 동등한 물성을 가지며, 열전도성 에서 알루미나보다 우수하여 많이 활용되고 있는 실정이다.The molding material of the main body 40 may be formed of thermal conductive plastics or high thermal conductive ceramics. The thermally conductive plastics include ABS (Acrylonitrile Butadiene Styrene), Liquid Crystalline Polymer (LCP), Polyamide (PA), Polyphenylene Sulfide (PPS), Thermoplastic Elastomer (TPE), and the like. There are silicon (SiC) and aluminum nitride (AlN). Among the high thermally conductive ceramics, aluminum nitride (AlN) has the same physical properties as alumina and is widely used because it is superior to alumina in thermal conductivity.

상기 다이오드 칩(60)은 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와 와이어(Gold wire)로 전기적으로 연결되어 전원을 공급받게 된다.The diode chip 60 is electrically connected to the chip connection terminals 14, 15, 16, 34, 35, and 36 through a gold wire to receive power.

한편, 도 3a 내지 도 3f는 본 발명의 다른 실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지 및 단면구성도로, 상기 도 3b는 도 3a의 D-D선의 단면구성도이고, 도 3c는 도 3a의 F-F선의 단면구성도이며, 도 3e는 도 3d의 E-E선의 단면구성도이다.3A to 3F are cross-sectional views of a high output light emitting diode package and a cross-sectional configuration in which a plurality of diode chips can be arranged according to another embodiment of the present invention. FIG. 3B is a cross-sectional view of the DD line of FIG. 3A. 3A is a cross-sectional configuration diagram of the FF line of FIG. 3A, and FIG. 3E is a cross-sectional configuration diagram of the EE line of FIG. 3D.

본 발명의 다른 실시 예는 도 3b, 도 3c 및 도 3f에 도시된 바와 같이, 저면에 다수개의 열전달부(54)를 형성한 것이 특징이다.According to another embodiment of the present invention, as shown in FIGS. 3B, 3C, and 3F, a plurality of heat transfer parts 54 are formed on the bottom surface.

즉, 패널(10)상에 에칭 등의 기법으로 상기 열전달부(54)를 형성하고, 형성된 열전달부(54)에 합성수지재의 절연체로 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와 전기적으로 절연되도록 절연부(52)를 형성한 것이다.That is, the heat transfer part 54 is formed on the panel 10 by etching or the like, and the chip connection terminals 14, 15, 16, 34, 35, and 36 are formed on the formed heat transfer part 54 by an insulator of synthetic resin material. Insulation portion 52 is formed so as to be electrically insulated from.

또한 본 발명의 또 다른 실시 예는 도 4a 내지 도 4f에 도시된 바와 같이, 저면에 다수개의 열전달부(54)를 형성한 것이다. 다른 실시 예와의 차이점은, 도 4b, 도 4c 및 도 4f에 도시된 바와 같이 매개단자(22)의 저면에 열전달부(54)를 형성한 것이다.In addition, according to another embodiment of the present invention, as shown in Figures 4a to 4f, a plurality of heat transfer portion 54 is formed on the bottom. The difference from other embodiments is that the heat transfer part 54 is formed on the bottom of the intermediate terminal 22 as shown in Figs. 4b, 4c and 4f.

상술한 바와 같이 본체(40)가 몰딩된 리드 프레임에는 상기 도 5a 내지 도 5d와 같이 다수개의 다이오드 칩(60)을 실장하고, 필요한 칩 연결단자(14, 15, 16, 34, 35, 36)에 와이어(62)를 이용하여 전기적으로 연결하게 된다.As described above, a plurality of diode chips 60 are mounted on the lead frame in which the main body 40 is molded, and the required chip connection terminals 14, 15, 16, 34, 35, and 36 are mounted as shown in FIGS. 5A through 5D. Is electrically connected to each other using a wire 62.

상기 도 5a는 다이오드 칩(60)이 한 개인 경우로 매개단자(22)에 칩을 실장 한 후 와이어(62)를 칩 연결단자(15, 35)와 연결한 구성이다. 이때, 상기 다이오드 칩(60)을 칩 연결단자(15, 35)에 직접 실장할 수도 있다.5A illustrates a case in which one diode chip 60 is mounted, and the wire 62 is connected to the chip connection terminals 15 and 35 after the chip is mounted on the intermediate terminal 22. In this case, the diode chip 60 may be directly mounted on the chip connection terminals 15 and 35.

상기 도 5b는 다이오드 칩(60)을 3개 실장한 경우로, 다이오드 칩(60)을 칩 연결단자(15, 34, 36)에 균등한 간격이 되도록 배치하고, 하나의 다이오드 칩(60)에 대하여 도면을 기준으로 상하로 연결될 수 있도록 와이어(62)를 칩 연결단자(14)와 매개단자(21), 칩 연결단자(35)와 매개단자(22), 칩 연결단자(16)와 매개단자(23)를 통해 각각 다이오드 칩(60)에 연결한 것이다.5B illustrates a case in which three diode chips 60 are mounted, the diode chips 60 are disposed at equal intervals on the chip connection terminals 15, 34, and 36, and on one diode chip 60. The wire 62 is connected to the chip connection terminal 14 and the intermediate terminal 21, the chip connection terminal 35 and the intermediate terminal 22, the chip connection terminal 16 and the intermediate terminal so that the wire 62 can be connected up and down based on the drawings. It is connected to the diode chip 60 through 23 respectively.

또한, 전원 연결단자(11, 12, 13)와 전원 연결단자(31, 32, 33)는 서로 각각 동일한 극성으로 연결되어 다이오드 칩(60)을 더욱 용이하게 제어할 수 있게 된다.In addition, the power connection terminals 11, 12, 13 and the power connection terminals 31, 32, and 33 are connected to each other with the same polarity, so that the diode chip 60 can be more easily controlled.

한편, 도 5c는 다이오드 칩(60)을 6개 실장한 구성이고, 도 5d는 다이오드 칩(60)을 18개 실장한 구성이다.5C is a configuration in which six diode chips 60 are mounted, and FIG. 5D is a configuration in which 18 diode chips 60 are mounted.

상기 도 5c 및 도 5d에서도 전원 연결단자(11, 12, 13)와 전원 연결단자(31, 32, 33)가 서로 각각 동일한 극성으로 연결되어 더욱 용이하게 다이오드 칩(60)의 동작을 제어할 수 있게 되고, 칩 연결단자(14, 15, 16, 34, 35, 36) 및 매개단자(21, 22, 23)의 저면에 형성된 열전달부(54)를 통해 효과적으로 방열할 수 있게 된다.5C and 5D, the power connection terminals 11, 12, and 13 and the power connection terminals 31, 32, and 33 are connected with the same polarity to each other to more easily control the operation of the diode chip 60. And, it is possible to effectively heat dissipation through the heat transfer portion 54 formed on the bottom of the chip connection terminals 14, 15, 16, 34, 35, 36 and the intermediate terminals (21, 22, 23).

앞에서 설명되고, 도면에 도시된 본 발명의 실시 예는 본 발명의 기술적 사상을 한정하는 것으로 해석되어서는 안 된다. 본 발명의 보호범위는 청구범위에 기재된 사항에 의하여만 제한되고, 본 발명의 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상을 다양한 형태로 개량 변경하는 것이 가능하다. 따라서 이러한 개량 및 변경은 통상의 지식을 가진 자에게 자명한 것인 경우에는 본 발명의 보호범위에 속하게 될 것이다. The embodiments of the present invention described above and illustrated in the drawings should not be construed as limiting the technical spirit of the present invention. The protection scope of the present invention is limited only by the matters described in the claims, and those skilled in the art can change and change the technical idea of the present invention in various forms. Therefore, such improvements and modifications will fall within the protection scope of the present invention if it is obvious to those skilled in the art.

도 1은 본 발명의 일실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지에서 다이오드 칩을 실장하지 않은 상태의 평면도,1 is a plan view of a state in which a diode chip is not mounted in a high output light emitting diode package capable of arranging a plurality of diode chips according to an embodiment of the present invention;

도 2a는 도 1의 A-A선의 단면구성도,Figure 2a is a cross-sectional view of the line A-A of Figure 1,

도 2b는 도 1의 C-C선의 단면구성도,2B is a cross-sectional view of the C-C line of FIG.

도 2c는 도 1에 대한 측면도,2C is a side view of FIG. 1;

도 2d는 도 2c의 B-B선의 단면구성도,Figure 2d is a cross-sectional view of the line B-B of Figure 2c,

도 2e는 본 발명의 일실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지의 저면도,2E is a bottom view of a high power light emitting diode package capable of arranging a plurality of diode chips according to an embodiment of the present invention;

도 3a 내지 도 3f는 본 발명의 다른 실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지 및 단면구성도,3A to 3F are a high power light emitting diode package and a cross-sectional configuration diagram in which a plurality of diode chips can be arranged according to another embodiment of the present invention;

도 4a 내지 도 4f는 본 발명의 또 다른 실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지 및 단면구성도,4A to 4F are cross-sectional views of a high power light emitting diode package capable of arranging a plurality of diode chips according to another embodiment of the present invention;

도 5a 내지 도 5d는 본 발명에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지에서 다이오드 칩을 실장한 사용상태도,5A to 5D are diagrams illustrating a state in which a diode chip is mounted in a high power light emitting diode package capable of arranging a plurality of diode chips according to the present invention;

도 6은 본 발명의 일실시 예에 의한 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임.6 is a lead frame for a high power light emitting diode package in which a plurality of diode chips can be arranged according to an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

11, 12, 13, 31, 32, 33: 전원 연결단자11, 12, 13, 31, 32, 33: power connector

14, 15, 16, 34, 35, 36: 칩 연결단자14, 15, 16, 34, 35, 36: chip connector

10: 패널 21, 22, 23: 매개단자10: panel 21, 22, 23: intermediate terminal

40: 본체 42: 반사면40: main body 42: reflecting surface

44: 충진부 52: 절연부44: filling part 52: insulating part

54: 열전달부 60: 다이오드 칩(diode chip)54: heat transfer part 60: diode chip

62: 와이어(wire)62: wire

Claims (3)

기판에 장착되어 전원을 공급받는 다수개의 전원 연결단자와, 다이오드 칩이 장착되는 다수개의 칩 연결단자를 포함하는 고출력 발광다이오드 패키지용 리드 프레임에 있어서,In the lead frame for a high power light emitting diode package comprising a plurality of power connection terminals mounted on a substrate and supplied with power, and a plurality of chip connection terminals on which a diode chip is mounted, 상기 칩 연결단자(14, 15, 16)와 다른 칩 연결단자(34, 35, 36) 사이에 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와 전기적으로 독립되고 일정 면적을 갖는 매개단자(21, 22, 23)를 더 포함하여 구성되는 것을 특징으로 하는 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임.Between the chip connection terminals 14, 15 and 16 and the other chip connection terminals 34, 35 and 36, the chip connection terminals 14, 15, 16, 34, 35 and 36 are electrically independent and have a predetermined area. A lead frame for a high power light emitting diode package, in which a plurality of diode chips can be arranged, characterized in that it further comprises intermediate terminals (21, 22, 23) having. 제1항에 있어서,The method of claim 1, 상기 매개단자는, 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와 인접되는 부분이 에칭(etching)가공되어 상기 칩 연결단자(14, 15, 16, 34, 35, 36)와 전기적으로 독립되도록 절연체로 형성되는 절연부(52)와, 상기 기판과 밀접하게 위치되어 방열을 위한 열전달부(54)가 형성되는 것을 특징으로 하는 다수개의 다이오드 칩을 배치할 수 있는 고출력 발광다이오드 패키지용 리드 프레임.The intermediate terminal may be etched by a portion adjacent to the chip connection terminals 14, 15, 16, 34, 35, and 36 so that the chip connection terminals 14, 15, 16, 34, 35, and 36 may be etched. A high output light emitting diode capable of arranging a plurality of diode chips, characterized in that the insulator 52 is formed of an insulator so as to be electrically independent from the substrate, and the heat transfer part 54 is disposed in close contact with the substrate. Lead frame for package. 제1항 또는 제2항의 고출력 발광다이오드 패키지용 리드 프레임에 형성된 적 어도 하나의 칩 연결단자에 적어도 하나의 다이오드 칩을 장착하고, 상기 다이오드 칩에 와이어를 이용하여 상기 매개단자를 통해 전원을 공급하도록 구성되는 것을 특징으로 하는 고출력 발광다이오드 패키지용 리드 프레임을 이용한 고출력 발광다이오드 패키지.Mounting at least one diode chip in at least one chip connection terminal formed in the lead frame for the high power light emitting diode package of claim 1 or 2, and supplying power through the intermediate terminal using a wire to the diode chip. A high output light emitting diode package using a lead frame for a high output light emitting diode package, characterized in that the configuration.
KR1020080037562A 2008-04-23 2008-04-23 Lead frame for led package with plenty of diode chips and the led package thereof KR100970878B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080037562A KR100970878B1 (en) 2008-04-23 2008-04-23 Lead frame for led package with plenty of diode chips and the led package thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080037562A KR100970878B1 (en) 2008-04-23 2008-04-23 Lead frame for led package with plenty of diode chips and the led package thereof

Publications (2)

Publication Number Publication Date
KR20090111938A true KR20090111938A (en) 2009-10-28
KR100970878B1 KR100970878B1 (en) 2010-07-16

Family

ID=41553180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080037562A KR100970878B1 (en) 2008-04-23 2008-04-23 Lead frame for led package with plenty of diode chips and the led package thereof

Country Status (1)

Country Link
KR (1) KR100970878B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119535A (en) * 2018-09-20 2018-11-02 (주)뉴라이트반도체 A LED Displaying Apparatus Having a Structure of Controlling Each LED Module Independently

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613065B1 (en) * 2004-05-21 2006-08-16 서울반도체 주식회사 Light-emitting diode package using high thermal conductive reflector and manufacturing method of the same
KR101186644B1 (en) * 2005-06-27 2012-09-28 서울반도체 주식회사 Led package mounting a led having an array of light emitting cells coupled in series
JP2007189150A (en) 2006-01-16 2007-07-26 Enomoto Co Ltd Lead frame for low-height led device and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180119535A (en) * 2018-09-20 2018-11-02 (주)뉴라이트반도체 A LED Displaying Apparatus Having a Structure of Controlling Each LED Module Independently

Also Published As

Publication number Publication date
KR100970878B1 (en) 2010-07-16

Similar Documents

Publication Publication Date Title
EP2187459B1 (en) Light emitting device
AU2006254610B2 (en) Package structure of semiconductor light-emitting device
US9240534B2 (en) Light emitting package having a guiding member guiding an optical member
US8067782B2 (en) LED package and light source device using same
US7514724B2 (en) Solid state light source having a variable number of dies
US10163870B2 (en) Light emitting device package and light emitting device package module
CN100517025C (en) Backlight unit provided with light emitting diodes thereon
US9349930B2 (en) LED module and lighting assembly
EP2188849B1 (en) Light emitting device
US20070290307A1 (en) Light emitting diode module
KR101122059B1 (en) A Surface Mount Device Type Light Emmitting Diode and Backlight Unit Uusing The Same
TW201320303A (en) LED module
TWI415309B (en) Preform Molded Polycrystalline Bearing Modules with Lead Frame Type
EP2458655B1 (en) Light emitting device package
KR100970878B1 (en) Lead frame for led package with plenty of diode chips and the led package thereof
KR100558082B1 (en) Polychromatic light emitting diode package with improved heat protection rate
KR100678848B1 (en) Light-emitting diode package with a heat sink and method of manufacturing the same
KR101146096B1 (en) LED package, illuminating unit and side emitting back light unit using the same
KR101004929B1 (en) Light emitting diode package and Light emitting diode package module having the same
KR100593152B1 (en) Monochromatic light emitting diode package with improved heat protection rate
JP6821630B2 (en) Flip chip type light emitting module
KR100638881B1 (en) Led assembly having led package inserted into metal board
KR100914859B1 (en) Led module having radiation funetion
KR100846973B1 (en) Led packages and manufacturing methods thereof
KR20060002328A (en) Polychromatic led package with improved heat protection rate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130605

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee