KR20090109454A - Continuous-time delta-sigma modulator - Google Patents

Continuous-time delta-sigma modulator Download PDF

Info

Publication number
KR20090109454A
KR20090109454A KR20080056405A KR20080056405A KR20090109454A KR 20090109454 A KR20090109454 A KR 20090109454A KR 20080056405 A KR20080056405 A KR 20080056405A KR 20080056405 A KR20080056405 A KR 20080056405A KR 20090109454 A KR20090109454 A KR 20090109454A
Authority
KR
Grant status
Application
Patent type
Prior art keywords
converter
digital
analog
continuous
variable resistor
Prior art date
Application number
KR20080056405A
Other languages
Korean (ko)
Inventor
류승탁
조상현
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/32Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/39Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M2201/00Indexing scheme relating to A/D or D/A conversion
    • H03M2201/10Conversion systems
    • H03M2201/19Applications [H]
    • H03M2201/196Communications systems
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step

Abstract

PURPOSE: A continuous-time delta-sigma modulator is provided to reduce the power consumption by designing the band width and slew rate of OP-Amp lower than previous design. CONSTITUTION: A continuous-time delta-sigma modulator comprises an active integrator(100), an analog to digital converter(200), a digital analog converter(300), and a variable resistor(400). The active integrator includes a first, and second input terminal. The first input terminal is inputted the sum of the input signal and analog feedback signal. The analog to digital converter converts the output of an integrator to the digital signal. The digital analog converter converts the digital signal transformed from the analog to digital converter to the analog feedback signal. The variable resistor is connected between an integrator and digital analog converter. The variable resistor changes the amount of delivered current of the digital analog converter by controlling the resistance value according to the time.

Description

연속시간 델타-시그마 변조기{CONTINUOUS-TIME DELTA-SIGMA MODULATOR} Continuous-time delta-sigma modulator {CONTINUOUS-TIME DELTA-SIGMA MODULATOR}

본 발명은 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)를 위한 피드백 디지털/아날로그 변환기(Feedback DAC)를 구현함에 있어, 피드백되는 양이 클럭 지터(Clock Jitter)에 둔감하여 안정적인 신호 대 잡음비(Signal-to-Noise Ratio, SNR)를 보장하고, 피드백 양의 절대값은 기존설계와 동일하나 피드백 양의 순간적인 변화를 줄여 적분기(Integrator)에 사용되는 연산증폭기(OP-Amp)의 대역폭과 슬루율(Slew-Rate)을 기존의 설계에 비해 낮게 설계할 수 있어 소비전력을 절감할 수 있는 연속시간 델타-시그마 변조기에 관한 것이다. The invention continuous-time delta-and insensitive to sigma modulator (Continuous-Time Delta-Sigma Modulator, CT DSM) feedback D / A converter (Feedback DAC) implementation, (Clock Jitter) the amount by which the feedback clock jitter it as the for stable signal-to-noise ratio (signal-to-Noise ratio, SNR) to ensure, and the feedback amount of the absolute value of the arithmetic used in the integrator (integrator) reduces the momentary change of the existing design and identical amount of feedback amplifier (OP-amp It relates to a sigma modulator) of bandwidth and slew rate (Slew-Rate) existing continuous-time delta that can reduce the power consumption can be designed lower than the design.

일반적으로, 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)는 높은 정밀도, 낮은 잡음을 제공하며, 전문적인 오디오 시스템, 통신 시스템, 정밀 측정 장치 등에 널리 사용된다. In general, the continuous-time delta-sigma modulator provides a (Continuous-Time Sigma-Delta Modulator, CT DSM) is a high precision, low noise, and is widely used in professional audio systems, communication systems, precision measurement devices.

도 1은 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이고, 도 2는 정전류원을 이용한 피드백 DAC에서의 클럭 지터의 영향을 설명하기 위한 그래프이다. 1 is a continuous-time delta-a block diagram illustrating the basic structure of a sigma modulator, and Fig. 2 is a graph illustrating the effect of the clock jitter in the feedback DAC using a constant current source.

도 1 및 도 2를 참조하면, 연속시간 델타-시그마 변조기(CT DSM)는 기본적으로 능동-RC 적분기(10)와, 적분기(10)의 출력을 디지털 신호로 변환시켜주는 아날로그/디지털 변환기(Analog Digital Converter, ADC)(20), 그리고 아날로그/디지털 변환기(ADC)(20)의 신호에 따라 양(+) 또는 음(-)의 전류를 적분기(10)로 피드백 시켜주는 정전류원(I)으로 구현된 피드백 디지털/아날로그 변환기(Digital Analog Converter, DAC)(30)로 구성되어 있다. 1 and 2, the continuous-time delta-sigma modulator (DSM CT) is basically an analog / digital converter that converts the output of the active -RC integrator 10 and the integrator 10 into a digital signal (Analog a constant current source (I) that by feeding back the current) to the integrator (10) - digital converter, ADC) (20), and an analog / digital converter (ADC) (20) a positive or negative (depending on the signal the implemented feedback D / a converter is composed of (digital analog converter, DAC) (30).

도 2에 도시된 바와 같이, 매 클럭 주기 당 피드백 디지털/아날로그 변환기(DAC)(30)로부터 적분기(10)로 피드백되는 총 전하량은 "Q(전하량)=I(전류)×t(시간)"의 식에 의하여 결정되고, 따라서 전류원(I)을 스위칭하는 클럭(Clock)이 지터(Jitter)를 가지는 경우, 피드백(feedback)되는 전하의 양은 클럭 지터(Clock Jitter)에 비례하는 만큼의 에러를 가지게 된다{참조문헌1; The total charge amount to be fed back to the integrator 10 from every clock feedback per cycle D / A converter (DAC) (30) As shown in Figure 2 is "Q (charge) = I (current) × t (time)" It is the determined by the equation, and thus have an error of as much as proportional to when the clock (clock) for switching the current source (I) is having the jitter (jitter), feedback (feedback) the amount of clock jitter (clock jitter) of charges It is {Related Art 1; EJ van der Zwan and EC Dijkmans, "A 0.2-mW CMOS modulator for speech coding with 80-dB dynamic range," IEEE J. Solid-State Circuits , vol. EJ van der Zwan and EC Dijkmans, "A 0.2-mW CMOS modulator for speech coding with 80-dB dynamic range," IEEE J. Solid-State Circuits, vol. 31, pp. 31, pp. 1873-1880, Dec. 1873-1880, Dec. 1996}. 1996}.

이러한 피드백 에러는 입력으로 전달하여 해석하였을 때, 등가적으로 입력신호에 대한 노이즈(Noise)로 보이게 되어, 결국 연속시간 델타-시그마 변조기(CT DSM)의 신호 대 잡음비(SNR)을 떨어뜨리는 결과를 가져오게 된다. This feedback error when analysis by passing the input, equivalently is visible to noise (Noise) of the input signal, after continuous-time delta-results to drop the signal-to-noise ratio (SNR) of the sigma modulator (CT DSM) It is imported.

한편, 전형적인 스위치-커패시터(Switched-Capacitor, SC) 형태의 적분기를 사용하는 경우는, 피드백 전류의 전달특성이 후술하는 도 4에 도시된 바와 같이, 시간에 대해서 지수적으로 감소하므로 클럭 지터에 의해 발생하는 피드백 양의 변화가 적다. On the other hand, a typical switch-case of using a capacitor (Switched-Capacitor, SC) in the form of an integrator, as the transfer characteristic of the feedback current shown in Fig. 4 to be described later, with respect to the time it decreases exponentially by the clock jitter the change in the amount of feedback is less generated.

따라서, 연속시간 델타-시그마 변조기(CT DSM)에서 정전류원 형태의 피드백 디지털/아날로그 변환기(DAC)(30)를 사용하는 경우는 후술하는 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)를 이용하는 경우보다 동일한 목표의 신호 대 잡음비(SNR)를 얻기 위해서 훨씬 낮은 지터 요구조건을 갖게 되어 클럭 설계가 큰 부담이 된다. Thus, the continuous-time delta-sigma modulator (CT DSM) is a switch to be described later if using the feedback D / A converter (DAC) (30) of the constant current source form in the - digital / analog converter of a capacitor (SC) type (DAC) in order to obtain the signal-to-noise ratio (SNR) of the same objective are possible than have a much lower jitter requirements of the clock design is a heavy burden.

도 3은 SC DAC를 적용한 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이고, 도 4는 SC DAC의 전류전달 파형을 설명하기 위한 그래프이다. 3 is a continuous-time delta applying the SC DAC - a block configuration diagram for explaining the basic structure of a sigma modulator, Figure 4 is a graph illustrating a current-carrying waveform of the SC DAC.

도 3 및 도 4를 참조하면, 전술한 도 1에 도시된 바와 같은 연속시간 델타-시그마 변조기(CT DSM)에서 클럭 지터에 민감한 특성을 갖는 정전류원 형태의 피드백 디지털/아날로그 변환기(DAC)(30)에 의해 발생하는 문제점을 해결하기 위하여, 도 3에 도시된 바와 같이, 연속시간 델타-시그마 변조기(CT DSM)에서도 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')를 적용할 수 있다{참조문헌2; 3 and 4, the above-described FIG consecutive time delta, as shown in 1-sigma modulator (CT DSM) constant current source in the form of the feedback D / A converter (DAC) (30 having a sensitive to clock jitter in a capacitor (SC) in the form of a digital / analog converter (DAC) (30 ') - sigma modulator (CT DSM) in the switch), the continuous-time delta, as shown, in Figure 3 in order to solve the problems caused by the can be applied {reference 2; R. Veldhoven, "A Triple-Mode Continuous-Time Sigma-Delta Modulator With Switched-Capacitor Feedback DAC for a GSM-DEGE/CDMA2000/UMTS Receiver," IEEE J. Solid-State Circuits , vol. R. Veldhoven, "A Triple-Mode Continuous-Time Sigma-Delta Modulator With Switched-Capacitor Feedback DAC for a GSM-DEGE / CDMA2000 / UMTS Receiver," IEEE J. Solid-State Circuits, vol. 38, No. 38, No. 12, pp. 12, pp. 2059-2076, March 2000}. 2059-2076, March 2000}.

이러한 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')는 커 패시터(C DAC )에 충전되어 있던 전하가 적분기(10)로 전달될 때 방전 전류의 양이 지수적으로 감소함에 따라, 디지털/아날로그 변환기(DAC)(30')에 충전되어 있던 대부분의 전하는 적분기(10)에 연결된 초기에 전달되고, 적분의 끝 구간에서는 그 양이 급격히 감소하여 총 전하의 전달량은 클럭의 지터에 큰 영향을 받지 않는 특성을 보인다. The switch-capacitor (SC) digital / analog converter (DAC) (30 ') in the form of large L sheeter with (C DAC), the amount of discharge current when the power having been filled is passed to the integrator (10) Index to the enemy as the reduction, is transmitted to the initial associated with the majority of the charge integrator 10 that has been filled in the digital / analog converter (DAC) (30 '), the end section of the integrated delivery amount of the total charge and the amount is rapidly reduced clock the show features that are not a big impact on jitter.

따라서, 이상적인 적분기의 경우에는, 동일한 클럭의 지터특성에 대해서 정전류원 디지털/아날로그 변환기(DAC)(30)을 이용한 경우보다 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')를 이용한 경우에 높은 신호 대 잡음비(SNR)를 얻을 수가 있다. Therefore, in the case of an ideal integrator, the constant current source digital / analog converter (DAC) than the switch case of using the 30 with respect to the jitter characteristics of the same clock (30 '), the capacitor (SC) digital / analog converter (DAC) of the form a it can be obtained with high signal-to-noise ratio (SNR) in the case of using.

그러나, 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')를 연속시간 델타-시그마 변조기(CT DSM)에 적용한 경우에는 디지털/아날로그 변환기(DAC)(30')로 이용된 커패시터(C DAC )가 적분기(10)에 연결된 직후 방전으로 인한 급격한 전류변화가 발생한다. However, the switch-capacitor (SC) in the form of a digital / analog converter (DAC) (30 '), a continuous-time delta-when applied to a sigma modulator (CT DSM), the digital / analog converter (DAC) (30' the use of a) the rapid current change due to discharge immediately after the capacitor (C DAC) coupled to the integrator (10) occurs.

이러한 피드백 신호를 오차없이 처리하기 위해서는 적분에 사용되는 연산증폭기(OP-Amp)는 상당한 슬루율을 가져야하고 대역폭 또한 넓어져야 한다. In order to address this feedback error signal without the operational amplifier (OP-Amp) used for the integration it has to be widened to have a significant slew rate and bandwidth as well. 이러한 연산증폭기(OP-Amp)의 슬루율(Slew-Rate)과 대역폭을 증가하기 위해서는 바이어스 전류의 양을 증가시켜야 하므로, 이것은 전력소모와 직결되어 저전력 변조기(Modulator) 설계에 적절한 방향이 되지 못한다. In order to increase the slew rate (Slew-Rate) and the bandwidth of such an operational amplifier (OP-Amp) it necessary to increase the amount of bias current, which is directly connected with the power consumption it does not have the appropriate direction to design low-power modulator (Modulator).

도 5는 SCR DAC를 적용한 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이고, 도 6은 SCR DAC의 전류전달 파형을 설명하기 위한 그래프이다. 5 is a continuous-time delta applying the SCR DAC - a block configuration diagram for explaining the basic structure of a sigma modulator, Figure 6 is a graph illustrating a current-carrying waveform of the SCR DAC.

도 5 및 도 6을 참조하면, 전술한 도 3에 도시된 바와 같은 연속시간 델타-시그마 변조기(CT DSM)에서의 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')에 의한 전력증가의 문제를 개선하기 위해서, 도 5에 도시된 바와 같은 SCR 디지털/아날로그 변환기(DAC)를 제안하였다{참조문헌 3; A capacitor (SC) in the form of a digital / analog converter (DAC) (30 ') - sigma modulator (CT DSM) switch on - a series of time delta, as shown in Figures 5 and 6, the FIG. 3 described above in order to improve the problem of increased power by, it suggested the SCR digital / analog converter (DAC) as shown in FIG {reference 3; M. Ortmanns, F. Gerfers, Y. Manoli, "Clock Jitter Insensitive Continuous-Time Sigma-Delta Modulators," ICECS 2001, pp. M. Ortmanns, F. Gerfers, Y. Manoli , "Clock Jitter Insensitive Continuous-Time Sigma-Delta Modulators," ICECS 2001, pp. 1049-1052}. 1049-1052}.

즉, 피드백 디지털/아날로그 변환기(DAC)(30')의 커패시터(C DAC )와 적분기(10)의 사이에 저항(R DAC )(15)을 연결하여, 순간적인 전류의 최대 변화가 V/R에 의해 제한되도록 설계하는 것이다. That is, the feedback digital / analog converter (DAC) (30 ') of the capacitor (C DAC) and by connecting a resistor (R DAC) (15) between the integrator (10), the maximum change in the instantaneous current V / R to the design to be limited by.

이렇게 되면 도 6의 도면부호 50에 도시된 바와 같이, 피드백되는 전류의 최대값이 "V ref /R DAC "로 결정되어 디지털/아날로그 변환기(DAC)(30')에 사용된 직렬 저항값이 증가함에 따라 반비례하여 감소하게 된다. This would, as shown in reference numeral 50 of Figure 6, the maximum value of the current that is fed back is determined by the "V ref / R DAC" increases the series resistance value using a digital / analog converter (DAC) (30 ') as it is inversely proportional to decreases.

따라서, 입력신호에 반응하기 위한 적분기(10)의 연산증폭기(OP-Amp)에서 요구하는 슬루율(Slew-Rate)이나 대역폭의 조건이 크게 경감되어 저전력 설계를 위해 바람직한 구현방안이 된다. Accordingly, the relief is a slew rate (Slew-Rate) or a bandwidth required by the conditions of the operational amplifier (OP-Amp) of the integrator 10 is greatly preferred implementation scheme for low-power design for reacting to the input signal.

한편, 이러한 전류변화율의 제한은 도 6의 도면부호 50에서 보인 바와 같이 전통적인 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')에 비하여 적분구간의 끝에서 전달이 완료되지 않고 남은 전하의 크기를 증가시키는 결과를 가져오게 되어, 신호 대 잡음비(SNR)의 클럭 지터에 의한 민감도를 증가시키는 효과를 가져오게 된다. On the other hand, limitation of the current rate of change is a traditional switch, as shown at the numeral 50 in Fig. 6 does not pass is completed at the end of the integration period compared with the capacitor (SC) in the form of a digital / analog converter (DAC) (30 ') is led to the result of increasing the size of the remaining charge, it is led to the effect of increasing the sensitivity due to clock jitter of the signal-to-noise ratio (SNR).

따라서, 이러한 설계는 저전력 소비와 클럭 지터에 대한 신호 대 잡음 비(SNR)의 민감도의 트레이드-오프(Trade-Off)가 되어 저전력 소모와 높은 신호 대 잡음 비(SNR)를 동시에 만족시키기는 어려운 면이 있다. Therefore, this design is the signal-to-noise ratio (SNR) trades the sensitivity for a low power consumption and clock jitter is difficult to satisfy low-power consumption and high signal-to-noise ratio (SNR) is off (Trade-Off) at the same time, if there is.

전술한 바와 같이, 종래의 연속시간 델타-시그마 변조기(CT DSM)의 클럭 지터에 대한 민감도는 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')를 사용함으로써 줄일 수 있으나, 이로 인해 증가한 대역폭과 슬루율(Slew-Rate) 요구조건으로 인해 전력소모가 증가하고 이를 개선하기 위해서는 어느 정도의 신호 대 잡음 비(SNR)와 전력소모의 트레이드-오프(Trade-Off)가 이루어져야 함을 알 수 있다. As it described above, the conventional continuous-time delta-sensitivity to clock jitter sigma modulator (CT DSM) is a switch, but can be reduced by using a capacitor (SC) in the form of a digital / analog converter (DAC) (30 '), this increased bandwidth and slew rate (Slew-Rate) power consumption is increased due to the requirements and degree of signal-to-noise ratio (SNR) and the trade of power consumption in order to improve it - that the off (Trade-off) should be made the can be seen.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)를 위한 피드백 디지털/아날로그 변환기(Feedback DAC)를 구현함에 있어, 피드백되는 양이 클럭 지터(Clock Jitter)에 둔감하여 안정적인 신호 대 잡음 비(SNR)를 보장하고, 피드백 양의 절대값은 기존설계와 동일하나 피드백 양의 순간적인 변화를 줄여 적분기(Integrator)에 사용되는 연산증폭기(OP-Amp)의 대역폭과 슬루율(Slew-Rate)을 기존의 설계에 비해 낮게 설계할 수 있어 소비전력을 절감할 수 있는 연속시간 델타-시그마 변조기에 관한 것이다. The present invention been made in view of solving the above-mentioned problems, an object of the present invention are continuous-time delta-implement the feedback D / A converter (Feedback DAC) for sigma modulator (Continuous-Time Delta-Sigma Modulator, CT DSM) as, the amount by which the feedback clock jitter (clock jitter) insensitive to ensure a stable signal-to-noise ratio (SNR) in and, the feedback amount of the absolute value reduces the momentary change of the existing design and identical amount of feedback integrator (integrator ) operational amplifier (to the bandwidth and slew rate (Slew-Rate) of the OP-amp) reducing the power consumption can be designed low compared with the conventional design continuous-time delta that is used in the-present invention relates to sigma modulator.

전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 제1 입력 단자는 입력 신호와 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기; A first aspect of the present invention to achieve the above object, a first input terminal receives by summing the input signal and the analog feedback signal, a second input terminal is an active integrator using an operational amplifier connected to the reference potential; 상기 적분기의 출력을 디지털 신호로 변환하는 아날로그/디지털 변환기; An analog / digital converter for converting an output of the integrator into a digital signal; 상기 아날로그/디지털 변환기로부터 변환된 디지털 신호를 상기 아날로그 피드백 신호로 변환하는 디지털/아날로그 변환기; Digital / analog converter for converting the digital signals converted from the analog / digital converter in the analog feedback signal; 및 상기 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 포함하는 연속시간 델타-시그마 변조기를 제공하는 것이다. To provide a sigma modulator and a continuous-time delta, which includes a variable resistor which is connected between the integrator and D / A converter, by adjusting the resistance value according to the time variation of current delivery amount of the D / A converter.

여기서, 상기 디지털/아날로그 변환기의 방전 초기에는 상기 가변 저항기의 저항 값을 크게 조절하여 순간적인 전류의 변화를 줄인 후, 점진적으로 저항 값을 감소시켜 방전이 진행됨에 따라 방전 전류의 변화율이 크지 않도록 하면서도 방전의 마지막에서는 줄어든 상기 가변 저항기의 저항 값에 의해 상기 디지털/아날로그 변환기에 충전되어 있던 전하를 모두 방전하여 상기 적분기로 전달되도록 상기 가변 저항기의 저항 값을 조절함이 바람직하다. Here, while after a short for the D / A converter discharge initially change in instantaneous current to significantly control the resistance value of the variable resistor, by progressively reducing the resistance value so that the change rate of the discharge current greater depending on the discharge progresses At the end of discharge it is also controlling the resistance value of the variable resistor such that preferably by a resistance value of the variable resistor to discharge all of the power having been charged in the D / a converter is transferred to the integrator reduced.

바람직하게, 상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 직렬 연결되는 저항과, 상기 저항에 병렬로 연결되는 스위칭 트랜지스터로 이루어지되, 상기 스위치칭 트랜지스터의 게이트 전압을 증가시켜 상기 스위칭 트랜지스터의 온-저항을 제어하여 상기 가변 저항기의 저항값을 조절할 수 있다. Preferably, the variable resistor is jidoe achieved and resistance is serially connected between the integrator and D / A converter, a switching transistor connected in parallel with the resistance, by increasing the gate voltage of the switch referred transistor and the switching transistor the on-resistance can be controlled to adjust the resistance value of the variable resistor.

바람직하게, 상기 스위칭 트랜지스터의 게이트를 구동하기 위한 전압은 램프(Ramp) 파형으로 이루어질 수 있다. Preferably, the voltage for driving the gate of the switching transistor may be formed of a lamp (Ramp) waveform.

바람직하게, 상기 스위칭 트랜지스터는 NMOS(N-type Metal Oxide Semiconductor) 또는 PMOS(P-type Metal Oxide Semiconductor)트랜지스터로 이루어질 수 있다. Preferably, the switching transistor may be formed of NMOS (N-type Metal Oxide Semiconductor) or PMOS (P-type Metal Oxide Semiconductor) transistor.

바람직하게, 상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 복수개의 저항을 병렬로 연결하고, 상기 각 저항을 순차적으로 스위칭하여 등가 저항을 시간에 따라 줄여주어 상기 가변 저항기의 저항 값을 조절할 수 있다. Given Preferably, the variable resistor is connected to the plurality of resistors in parallel between the integrator and D / A converter, and by switching each of said resistance in order to reduce the equivalent resistance depending on the time the resistance value of the variable resistor It can be adjusted.

바람직하게, 상기 디지털/아날로그 변환기는, 스위치드 커패시터; Preferably, the D / A converter, the switched-capacitor; 제1 제어신호에 따라 상기 스위치드 커패시터의 양단을 각각 상기 기준 전위에 연결하는 제 1 및 제2 방전스위치; The first and second discharge switch coupled to the reference potential to both terminals of the switched capacitors, respectively according to the first control signal; 제1 및 제2 전압원; First and second voltage sources; 상기 제1 제어신호와 활성구간이 겹치지 않는 제2 제어신호 및 상기 디지털 신호에 따라 상기 스위치드 커패시터의 타단과 상기 제1 및 제2 전압원 사이를 각각 선택적으로 연결하는 제1 및 제2 충전스위치; First and second charge switch, each selectively connected to the other end between the first and second voltage source of the switched-capacitor according to the first control signal and the second control signal and the digital signal is active period do not overlap; 및 상기 제2 제어신호에 따라 상기 스위치드 커패시터의 일단과, 상기 가변 저항기의 일단을 연결하는 제3 충전스위치를 포함할 수 있다. And it may include a third charging switch for connecting the one end and the one end of the variable resistor of the switched capacitor according to the second control signal.

본 발명의 제2 측면은, 디지털 출력을 아날로그 신호로 변환하여 피드백하는 디지털/아날로그 변환기와, 제1 입력 단자는 입력 신호와 상기 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기를 포함하는 연속시간 델타-시그마 변조기에 있어서, 상기 능동 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 더 포함하되, 상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 직렬 연결되는 저항과, 상기 저항에 병렬로 연결되는 스위칭 트랜지스터로 이루어지며, 상기 디지털/아날로그 변환기에 충전된 전하를 상기 능동 적분기로 보내는 구간인 클럭이 하이(High) Second side, and a digital / analog converter for feeding back is converted into an analog signal to a digital output, a first input terminal of the present invention receives by summing the input signal and the analog feedback signal, a second input terminal to a reference potential continuous-time delta, including an active integrator with the associated operational amplifier in the sigma modulator, is connected between the said active integrator and the digital / analog converter, controlling the resistance value over time to the current delivery amount of the D / a converter further comprising a variable resistor for changing the variable resistor is made of a the integrator and D / a resistor series-connected between the analog converter and the switching transistor is connected in parallel to the resistor, the charge in the D / a converter the charge for the period of the clock sent by the active integrator high (high) 인 구간 동안 점차 상기 스위치칭 트랜지스터의 게이트 전압을 증가시켜 상기 스위칭 트랜지스터의 온(ON) 저항값을 줄임으로써 상기 가변 저항기의 저항값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기를 제공하는 것이다. To provide a sigma modulator-in by increasing a gate voltage of the switch referred transistor during intervals continuous-time delta, characterized in that for adjusting the resistance value of the variable resistor by reducing the on (ON) resistance of the switching transistor .

본 발명의 제3 측면은, 디지털 출력을 아날로그 신호로 변환하여 피드백하는 디지털/아날로그 변환기와, 제1 입력 단자는 입력 신호와 상기 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기를 포함하는 연속시간 델타-시그마 변조기에 있어서, 상기 능동 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 더 포함하되, 상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 복수개의 저항을 병렬로 연결하고, 복수개의 지연된 클럭을 이용하여 상기 디지털/아날로그 변환기가 상기 능동 적분기에 연결되는 클럭이 하이(High)인 동안 상기 복수개의 저항을 상기 복 A third aspect includes: a digital / analog converter for feeding back is converted into an analog signal to a digital output, a first input terminal of the present invention receives by summing the input signal and the analog feedback signal, a second input terminal to a reference potential continuous-time delta, including an active integrator with the associated operational amplifier in the sigma modulator, is connected between the said active integrator and the digital / analog converter, controlling the resistance value over time to the current delivery amount of the D / a converter further comprising a variable resistor for changing the variable resistor, the integrator and D / a connected to the plurality of resistors in parallel to the analog converter, and wherein using the plurality of delayed clock D / a converter is the active integrator connect the clock is high (high) wherein a plurality of resistance the suit while the 수개의 지연된 클럭에 의해 순차적으로 병렬 연결하여 등가 저항을 시간에 따라 줄여줌으로써 상기 가변 저항기의 저항 값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기를 제공하는 것이다. By the number of the delayed clock by sequentially parallel connected by giving an equivalent resistance reduces with time continuous-time delta, characterized in that for adjusting the resistance value of the variable resistor - to provide a sigma modulator.

이상에서 설명한 바와 같은 본 발명의 연속시간 델타-시그마 변조기에 따르면, 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)를 위한 피드백 디지털/아날로그 변환기(Feedback DAC)를 구현함에 있어, 피드백되는 양이 클럭 지터(Clock Jitter)에 둔감하여 안정적인 신호 대 잡음 비(SNR)를 보장하고, 피드백 양의 절대값은 기존설계와 동일하나 피드백 양의 순간적인 변화를 줄여 적분기(Integrator)에 사용되는 연산증폭기(OP-Amp)의 대역폭과 슬루 율(Slew-Rate)을 기존의 설계에 비해 낮게 설계할 수 있어 소비전력을 절감할 수 있는 이점이 있다. According to the sigma modulator, a continuous-time delta-continuous-time delta of the present invention as described above it as sigma modulator implement a feedback D / A converter (Feedback DAC) for (Continuous-Time Delta-Sigma Modulator, CT DSM) , in the amount of feedback clock jitter (clock jitter) insensitive to ensure a stable signal-to-noise ratio (SNR) in and, the feedback amount of the absolute value reduces the momentary change of the existing design and identical amount of feedback integrator (integrator) the operational amplifier's bandwidth and slew of (OP-amp) rate used (slew-rate) can be designed low compared with the conventional design has the advantage of reducing the power consumption.

또한, 본 발명에 따르면, SCR구조의 피드백 디지털/아날로그 변환기(DAC)에서 저항(R)의 값을 시간에 따라 가변하도록 설계하여 시간에 따른 전류전달 특성을 조절함으로써, 신호 대 잡음비(SNR)의 지터에 대한 민감도를 향상하면서도 연산증폭기(OP-Amp)의 전력소모도 줄일 수 있으며, 고해상도 저전력 통신용 아날로그 디지털 변환기(ADC)를 구현하기에 적합한 이점이 있다. Further, in accordance with the present invention, since by design the feedback D / A converter (DAC) of the SCR structure so as to vary the value of the resistor (R) over time, adjusting the current transfer characteristics over time, the signal-to-noise ratio (SNR) enhanced sensitivity to jitter, while the operational amplifier (OP-amp), and power consumption is also reduced in, a suitable advantages for implementing a high-resolution low-power communication, an analog-to-digital converter (ADC).

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. It will be described in detail a preferred embodiment according to the present invention with reference to the accompanying drawings. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. However, the following embodiments may be modified as being provided to be understood the invention to those of ordinary skill in the art in many different forms, limited to the examples but the scope of the present invention will be described in the following it is not.

도 7은 본 발명의 일 실시예에 따른 연속시간 델타-시그마 변조기의 구조를 설명하기 위한 블록 구성도이고, 도 8은 본 발명의 일 실시예에 적용된 디지털/아날로그 변환기(DAC)의 전류전달 특성을 기존의 SCR DAC 구조와 비교하여 도시한 그래프이다. 7 is a continuous-time delta in accordance with one embodiment of the present invention is a block diagram for explaining the structure of a sigma modulator, 8 is a current-transfer characteristic of the digital / analog converter (DAC) is applied to one embodiment of the present invention It is a graph showing in comparison with the conventional SCR DAC structure.

도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)는, 기본적으로 적분 기(100), 아날로그/디지털 변환기(Analog Digital Converter, ADC)(200), 스위치-커패시터(Switched-Capacitor, SC) 형태의 피드백 디지털/아날로그 변환기(Digital Analog Converter, DAC)(300) 및 가변 저항기(R Vary )(400)를 포함한다. 7 and 8, continuous-time delta in accordance with one embodiment of the present invention-sigma modulator (Continuous-Time Delta-Sigma Modulator, CT DSM) is basically the integrator 100, an analog / digital converter ( a capacitor (Switched-capacitor, SC) in the form of the feedback D / a converter (digital analog converter, DAC) ( 300) and a variable resistor (R Vary) (400) - analog digital converter, ADC) (200), the switch .

여기서, 입력 신호(V IN )는 싱글엔디드(single-ended) 신호를 예로 하였으나, 차동(differential) 신호일 수도 있다. Here, the input signal (V IN) is but a single-ended (single-ended) signal for example, can be differential signal (differential). 본 발명의 연속시간 델타-시그마 변조기의 구조는 차수(order)나 차동 신호 여부 등에 따라 변형될 수 있지만, 상기의 기본적인 구조를 피해가지 않는다고 볼 수 있다. Continuous-time delta of the invention the structure of the sigma modulator, but may be varied depending on whether the order (order) or difference signal, it can not let the ball away from the basic structure of the above.

이러한 연속시간 델타-시그마 변조기(CT DSM)과 더불어 널리 이용되는 이산시간 델타-시그마 변조기(Discrete-Time Delta-Sigma Modulator, DT DSM)의 기본적인 구조도 연속시간 델타-시그마 변조기(CT DSM)의 구조와 유사하다. The continuous-time delta-structure of the sigma modulator (CT DSM)-sigma modulator (CT DSM) and widely used discrete-time delta that is with-sigma modulator basic structure is also continuous-time delta (Discrete-Time Delta-Sigma Modulator, DT DSM) and similar.

다만, 이산시간 델타-시그마 변조기(DT DSM)의 적분기는 이산 입력 펄스를 입력받는데 비해, 연속시간 델타-시그마 변조기(CT DSM)의 적분기(100)는 시간에 따라 연속하여 가변하는 아날로그 입력 신호를 입력받는다는 점이 다르다. However, the discrete-time delta-integrator of the sigma modulator (DT DSM) is compared to receive input for the discrete input pulse, continuous-time delta-analogue input signals to the variable by the integrator 100 is continuous over time, the sigma modulator (CT DSM) different in that maven input.

또한, 본 발명의 연속시간 델타-시그마 변조기(CT DSM)는 아날로그 입력 신호를 적분하기 때문에, 내부의 적분기(100)를 구현할 때 사용되는 연산증폭기(150)의 출력이 안정화되는 설정 시간(settling time) 등의 요구 조건이 이산시간 델타-시그마 변조기(DT DSM)에 비해 완화될 수 있다. Further, the continuous-time delta of the present invention-sigma modulator (CT DSM) Since the integration of the analog input signal, the set time, the output of the operational amplifier 150 is used to implement the integrators 100 in the interior to be stabilized (settling time It can be relaxed compared to the sigma modulator (DT DSM) -) the requirement of such discrete time delta. 또, 연속시간 델타-시그마 변조기(CT DSM)는 안티 알리아싱 필터(anti-aliasing filter)가 필요하지 않을 수 있고, 낮은 차수의 구조로도 구현될 수 있으며 전력을 적게 소모하는 장점이 있다. The continuous-time delta-sigma modulator (DSM CT) has the advantage of anti-aliasing may not be required, the filter (anti-aliasing filter), as a structure of a lower order can be implemented, and low power consumption.

적분기(100)는 입력 신호(V IN )를 입력 저항(R IN )으로 나눈 값인 입력 전류(I IN )와 아날로그 변환된 피드백 신호(I DAC )를 합산한 전류를 적분한다. The integrator 100 integrates the current which is summed to the input signal (V IN) to the input resistor (R IN) of the feedback values input current converter (I IN) and divided by the analog signal (I DAC). 이러한 적분기(100)가 선형성을 가질수록 전체 델타-시그마 변조기의 특성도 좋아진다. As this integrator (100) having a total linear delta-sigma modulator is also good characteristics. 즉, 적분기(100)는 연산증폭기(150)와 커패시터(C I )를 이용한 능동 RC 형태로 예시된다. In other words, the integrator 100 is exemplified by an active RC type using an operational amplifier 150 and the capacitor (C I).

아날로그/디지털 변환기(ADC)(200)는 적분기(100)의 출력을 양자화하여 그 결과를 디지털 출력(D out )으로 출력하며, 피드백 디지털/아날로그 변환기(DAC)(300)는 상기 디지털 출력(D out )을 피드백하여 아날로그 피드백 신호(I DAC )로 변환한다. An analog / digital converter (ADC) (200) quantizes the output of the integrator 100 and outputs the result as a digital output (D out), the feedback D / A converter (DAC) (300) is a digital output (D a feedback out) will be converted to an analog feedback signal (I DAC). 이렇게 변환된 피드백 신호(I DAC )는 합산 노드(N SUM )에서 입력 전류(I IN )와 합산되어 적분기(100)에 인가한다. Thus the converted feedback signal (I DAC) are summed and the summation node (SUM N), the input current (I IN) is applied from the integrator 100.

스위치-커패시터(SC) 형태의 피드백 디지털/아날로그 변환기(DAC)(300)는 아날로그/디지털 변환기(ADC)(200)의 신호에 따라 양(+) 또는 음(-)의 전류를 적분기(100)로 피드백(Feedback) 시켜주는 기능을 수행한다. Switch-capacitor (SC) in the form of the feedback D / A converter (DAC) (300) is an analog / digital converter (ADC) amount in accordance with a signal 200 (+) or negative (-), a current integrator (100) performs the features that feedback (Feedback) a.

이러한 디지털/아날로그 변환기(DAC)(300)는 스위치드 커패시터(C DAC )의 양단에 피드백 디지털/아날로그 변환기(DAC)(300)의 기준전압 Vref+와 Vref-에 각각 연결되는 스위치들(P C1 및 P C2 ), 가변 저항기(R Vary )(400)에 연결되는 스위치(P C3 ), 그리고 스위치드 커패시터(C DAC )를 그라운드(Ground)에 연결하는 스위치들(P D1 , P D2 )를 갖는다. These D / A converter (DAC) (300) is a switched capacitor (C DAC) switches each connected to a reference voltage Vref + and Vref- of the feedback D / A converter (DAC) (300) to both ends of (P C1 and P C2), has a variable resistor (R Vary) switch, coupled to (400) (P C3), and the switched-capacitor (the C DAC) a switch for connection to the ground (ground) (P D1, P D2).

즉, 제2 제어신호(P 2 )와 상기 디지털 출력(D out )에 의해 기준전압에 연결되는 스위치(P C1 또는 P C2 )와 스위치드 커패시터(C DAC )를 그라운드로 연결하는 스위치(P D1 )가 온(ON)되며, 제2 제어신호(P 2 )와는 그 활성 구간이 겹치지 않는 제1 제어신호(P 1 )에 의해 스위치(P D2 )와 스위치(P c3 )가 연결된다. That is, the second control signal (P 2) and the digital output (D out) switch (P C1 or P C2) and a switch (P D1) connecting the switched capacitor (C DAC) to ground which is connected to a reference voltage by that is on (oN), the second control signal (P 2) is different from the switches (P D2) and a switch (P c3) connected by the activated first control signal (P 1) which does not overlap interval.

이렇게 제1 제어신호(P 1 )가 활성화된 구간에는 스위치드 커패시터(C DAC )가 급속하게 충전되기 때문에 충전초기에는 가변 저항기(R Vary )(400)의 일단에는 급격한 전류변화가 나타난다. Thus one of the first control signal (P 1) is an active period, since the rapidly charging the switched capacitor (C DAC) initially charging the variable resistor (R Vary) (400) when there is a sudden change in current.

그리고, 가변 저항기(R Vary )(400)는 적분기(100)에서의 합산 노드(N SUM )와 디지털/아날로그 변환기(DAC)(300)의 사이에 연결되어, 디지털/아날로그 변환기(DAC)(300)의 방전특성이 고유의 RC 시정수를 따르지 않도록 저항의 값을 시간에 따라 조절하는 기능을 수행한다. Then, the variable resistor (R Vary) (400) is connected between the summing node (N SUM) and the digital / analog converter (DAC) (300) in the integrator 100, a digital / analog converter (DAC) (300 ) and discharge characteristics of the functions to adjust the value of resistance so as to follow the RC time constant of the inherent over time.

즉, 스위치드 커패시터(C DAC )가 적분기(100)에 연결되는 방전의 초기에는 직렬로 연결된 가변 저항기(R Vary )(400)의 저항(R) 값이 크게 되도록 조절하여 순간적인 전류의 변화를 줄이고, 점진적으로 저항(R) 값을 줄여감으로써, 방전이 진행됨에 따라 방전 전류의 변화율이 크지 않도록 하면서도 방전의 마지막에서는 줄어든 가변 저항기(R Vary )(400)의 저항(R) 값에 의해 스위치드 커패시터(C DAC )에 충전되어 있던 전하가 완전히 적분기(100)로 전달되도록 한다. That is, the switched capacitor (C DAC) is adjusted so that the beginning of the discharge which is connected to the integrator 100, the resistance (R) value of the variable resistor (R Vary) (400) connected in series greatly reduces the change in the instantaneous current , gradual resistance (R) as a reducing sense of values, the resistance (R) of the end of the while discharge not larger rate of change of the discharging current decreased variable resistor (R Vary) (400) according to the discharge proceeds by the value of the switched-capacitor the power having been filled in (C DAC) is to be forwarded to completely integrator 100.

이렇게 하여 연산증폭기(150)의 전력소모를 줄이고 클럭 지터(Clock Jitter)에 대한 신호 대 잡음비(SNR)의 둔감도를 효과적으로 개선할 수 있다. In this way it is possible to reduce power consumption of the operational amplifier 150 to improve the immunity of the signal-to-noise ratio (SNR) for the clock jitter (Jitter Clock) effectively. 도 8에 도시된 바와 같이, 본 발명의 일 실시예에 적용된 가변 저항기(R Vary )(400)를 포함한 제안된 디지털/아날로그 변환기(DAC)(300)는, 전류의 최대치가 기존의 SCR 디지털/아날로그 변환기(DAC)보다 적으면서도 전류전달의 마지막 구간에서 커패시터에 잔류하는 전하를 줄여준다. 8, the digital / analog converter (DAC) (300) proposed, including a variable resistor (R Vary) (400) applied to an embodiment of the present invention, the maximum value of the current existing SCR digital / eumyeonseodo than analog converter (DAC) gives at the end section of current-carrying to reduce the charge remaining on the capacitor.

전술한 본 발명의 일 실시예에 적용된 가변 저항기(R Vary )(400) 구현을 위한 저항 값의 제어는 연속시간으로 이루어질 수도 있고, 이산시간에 이루어질 수도 있다. Control of the resistance value for the variable resistor (R Vary) (400) applied to the implementation of one embodiment of the present invention described above may be made in a continuous time, it may be made in discrete time.

예를 들면, 도 9는 도 7의 연속시간 델타-시그마 변조기의 입력 부분을 일 예로 나타내는 회로도로서, 기존의 SCR 디지털/아날로그 변환기(DAC)에 적용된 저항(R)에 병렬로 스위칭 트랜지스터(M)을 연결하여 가변 저항기(R Vary )(400')를 구현할 수 있다. For example, Figure 9 is continuous-time delta of Figure 7 - a schematic showing the input section of the sigma modulator an example, in parallel to the resistor (R) applied to a conventional SCR digital / analog converter (DAC) the switching transistor (M) a connection may implement a variable resistor (R Vary) (400 ') . 상기 스위칭 트랜지스터(M)는 NMOS(N-type Metal Oxide Semiconductor) 또는 PMOS(P-type Metal Oxide Semiconductor) 트랜지스터로 이루어짐이 바람직하다. The switching transistor (M) is a preferable made of an NMOS (N-type Metal Oxide Semiconductor) or PMOS (P-type Metal Oxide Semiconductor) transistor.

이와 같이 구성된 가변 저항기(R Vary )(400')는 스위치드 커패시터(C DAC )의 전하를 적분기(100)로 보내는 구간인 클럭(P 1 )이 하이(High)인 구간 동안 점차 스위치칭 트랜지스터(M)의 게이트 전압을 증가시켜 스위칭 트랜지스터(M)의 온(ON) 저항 값을 줄임으로써, 본 발명의 가변 저항기(R Vary )(400')를 구현할 수 있다. Thus configured the variable resistor (R Vary) (400 ') is a switched capacitor (C DAC) charge during the period of the clock is sent to the integrator (100) (P 1) to the high (High) intervals gradually switch referred transistors (M ) by increasing the gate voltage of reducing an on (oN) resistance of the switching transistor (M), can implement a variable resistor (R Vary) (400 ') of the present invention.

한편, 스위칭 트랜지스터(M)의 게이트를 구동하기 위한 전압의 파형은 여러 구현이 가능하겠으나, 본 발명의 일 실시예에서는 램프(Ramp) 파형을 이용한 예를 도시하였다. On the other hand, the waveform of the voltage for driving the gate of the switching transistor (M) is hageteuna possible different embodiment, in the embodiment of the present invention shows an example using a ramp waveform (Ramp).

도 10은 도 7의 연속시간 델타-시그마 변조기의 입력 부분을 다른 예로 나타내는 회로도로서, 여러 개의 지연된 제1 내지 제3 클럭(P 1 , P 1 ', P 1 ")을 이용하여 디지털/아날로그 변환기(DAC)(300)가 적분기(100)에 연결되는 클럭(P 1 )이 하이(High)인 동안 제1 내지 제3 저항(R 1 , R 2 , R 3 )을 제1 내지 제3 클럭(P 1 , P 1 ', P 1 ")에 의해 순차적으로 병렬 연결하여 등가 저항을 시간에 따라 줄여줌으로써, 본 발명의 가변 저항기(R Vary )(400")를 구현할 수 있다. 10 is a continuous-time delta of Figure 7 - a circuit diagram showing another example of the input part of the sigma modulator, multiple delayed first to third clock (P 1, P 1 ', P 1 ") for use by D / A converter (DAC) of the first to third resistance, while the clock (P 1) to the high (high) is 300 is connected to the integrator (100) (R 1, R 2, R 3) to the first to third clock ( P 1, P 1 ', P 1 " sequentially in parallel connected to one another by a) by giving an equivalent resistance reduces with time, a variable resistor (R Vary) (400 of the present invention" can be implemented).

전술한 본 발명에 따른 연속시간 델타-시그마 변조기에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다. Continuous-time delta in accordance with the foregoing the present invention has been described with a preferred embodiment of the sigma modulator, the present invention is not limited to this and various modifications as in the specification and the scope of the appended figures of the appended claims and the invention embodiment it is possible that this is also within the present invention.

도 1은 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이다. 1 is a continuous-time delta-a block diagram illustrating the basic structure of a sigma modulator.

도 2는 정전류원을 이용한 피드백 DAC에서의 클럭 지터의 영향을 설명하기 위한 그래프이다. Figure 2 is a graph illustrating the effect of the clock jitter in the feedback DAC using a constant current source.

도 3은 SC DAC를 적용한 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이다. 3 is a continuous-time delta applying the SC DAC - is a block diagram illustrating the basic structure of a sigma modulator.

도 4는 SC DAC의 전류전달 파형을 설명하기 위한 그래프이다. 4 is a graph illustrating a current-carrying waveform of the SC DAC.

도 5는 SCR DAC를 적용한 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이다. 5 is a continuous-time delta applying the SCR DAC - is a block diagram illustrating the basic structure of a sigma modulator.

도 6은 SCR DAC의 전류전달 파형을 설명하기 위한 그래프이다. 6 is a graph illustrating a current-carrying waveform of the SCR DAC.

도 7은 본 발명의 일 실시예에 따른 연속시간 델타-시그마 변조기의 구조를 설명하기 위한 블록 구성도이다. 7 is a continuous-time delta in accordance with one embodiment of the present invention a block diagram for explaining the structure of a sigma modulator.

도 8은 본 발명의 일 실시예에 적용된 디지털/아날로그 변환기(DAC)의 전류전달 특성을 기존의 SCR DAC 구조와 비교하여 도시한 그래프이다. Figure 8 is illustrating by comparing the current transfer characteristics of the digital / analog converter (DAC) is applied to one embodiment of the present invention to the existing SCR DAC structure graph.

도 9는 도 7의 연속시간 델타-시그마 변조기의 입력 부분을 일 예로 나타내는 회로도이다. 9 is a continuous-time delta of Figure 7 is a circuit diagram showing one example of the input section of the sigma modulator.

도 10은 도 7의 연속시간 델타-시그마 변조기의 입력 부분을 다른 예로 나타내는 회로도이다. 10 is a continuous-time delta of Figure 7 is a circuit diagram showing another example of the input section of the sigma modulator.

Claims (9)

  1. 제1 입력 단자는 입력 신호와 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기; A first input terminal receives by summing the input signal and the analog feedback signal, a second input terminal is an active integrator using an operational amplifier connected to the reference potential;
    상기 적분기의 출력을 디지털 신호로 변환하는 아날로그/디지털 변환기; An analog / digital converter for converting an output of the integrator into a digital signal;
    상기 아날로그/디지털 변환기로부터 변환된 디지털 신호를 상기 아날로그 피드백 신호로 변환하는 디지털/아날로그 변환기; Digital / analog converter for converting the digital signals converted from the analog / digital converter in the analog feedback signal; And
    상기 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 포함하는 연속시간 델타-시그마 변조기. Continuous-time delta, which is connected between the integrator and D / A converter, by adjusting the resistance value over time, a variable resistor for changing the current delivery amount of the D / A converter-sigma modulator.
  2. 제1 항에 있어서, According to claim 1,
    상기 디지털/아날로그 변환기의 방전 초기에는 상기 가변 저항기의 저항 값을 크게 조절하여 순간적인 전류의 변화를 줄인 후, 점진적으로 저항 값을 감소시켜 방전이 진행됨에 따라 방전 전류의 변화율이 크지 않도록 하면서도 방전의 마지막에서는 줄어든 상기 가변 저항기의 저항 값에 의해 상기 디지털/아날로그 변환기에 충전되어 있던 전하를 모두 방전하여 상기 적분기로 전달되도록 상기 가변 저항기의 저항 값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기. Wherein the D / A while after the discharge initial analog converter has to significantly control the resistance value of the variable resistor reduced the change in instantaneous current, to gradually decrease the resistance so that the change rate of the discharge current greater depending on the discharge progresses, the discharge At the end by the resistance value of the variable resistor reduced continuous-time delta, characterized in that for adjusting the resistance value of the variable resistor to be delivered to the integrator to discharge all of the power having been charged in the D / a converter-sigma modulator.
  3. 제1 항에 있어서, According to claim 1,
    상기 가변 저항기는, Said variable resistor,
    상기 적분기와 디지털/아날로그 변환기의 사이에 직렬 연결되는 저항과, 상기 저항에 병렬로 연결되는 스위칭 트랜지스터로 이루어지되, Jidoe comprises a resistor in series connected between the integrator and the digital / analog converter and the switching transistor is connected in parallel to the resistor,
    상기 스위치칭 트랜지스터의 게이트 전압을 증가시켜 상기 스위칭 트랜지스터의 온-저항을 제어하여 상기 가변 저항기의 저항값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기. Continuous-time delta, characterized in that for adjusting the resistance value of the variable resistor to control the resistance-sigma modulator to increase the gate voltage of the transistor switch-on of the switching transistor referred to.
  4. 제3 항에 있어서, 4. The method of claim 3,
    상기 스위칭 트랜지스터의 게이트를 구동하기 위한 전압은 램프(Ramp) 파형으로 이루어진 것을 특징으로 하는 연속시간 델타-시그마 변조기. Continuous-time delta, characterized in that the voltage for driving the gate of the switching transistor is composed of a waveform ramp (Ramp) - sigma modulator.
  5. 제1 항에 있어서, According to claim 1,
    상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 복수개의 저항을 병렬로 연결하고, 상기 각 저항을 순차적으로 스위칭하여 등가 저항을 시간에 따라 줄여주어 상기 가변 저항기의 저항 값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기. The variable resistor is connected to the plurality of resistors in parallel between the integrator and D / A converter, and by switching the each resistor sequentially given the equivalent resistance reduces with time to trim the resistance value of the variable resistor continuous-time delta-characterized-sigma modulator.
  6. 제1 항에 있어서, According to claim 1,
    상기 디지털/아날로그 변환기는, The digital / analog converter,
    스위치드 커패시터; The switched capacitor;
    제1 제어신호에 따라 상기 스위치드 커패시터의 양단을 각각 상기 기준 전위에 연결하는 제1 및 제2 방전스위치; The first and second discharge switch coupled to the reference potential to both terminals of the switched capacitors, respectively according to the first control signal;
    제1 및 제2 전압원; First and second voltage sources;
    상기 제1 제어신호와 활성구간이 겹치지 않는 제2 제어신호 및 상기 디지털 신호에 따라 상기 스위치드 커패시터의 타단과 상기 제1 및 제2 전압원 사이를 각각 선택적으로 연결하는 제1 및 제2 충전스위치; First and second charge switch, each selectively connected to the other end between the first and second voltage source of the switched-capacitor according to the first control signal and the second control signal and the digital signal is active period do not overlap; And
    상기 제2 제어신호에 따라 상기 스위치드 커패시터의 일단과, 상기 가변 저항기의 일단을 연결하는 제3 충전스위치를 포함하는 것을 특징으로 하는 연속시간 델타-시그마 변조기. Continuous-time delta, which is characterized in that according to said second control signal and a third charge switch for connecting one end of the one end and, the variable resistor of the switched-capacitor-sigma modulator.
  7. 디지털 출력을 아날로그 신호로 변환하여 피드백하는 디지털/아날로그 변환기와, 제1 입력 단자는 입력 신호와 상기 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기를 포함하는 연속시간 델타-시그마 변조기에 있어서, And a D / A converter the digital output of the feedback is converted to an analog signal, the first input terminal an input signal and being input by summing the analog feedback signal, a second input terminal is an active integrator using an operational amplifier is connected to a reference potential in the sigma modulator - including continuous-time delta
    상기 능동 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 더 포함하되, Is connected between the said active integrator and D / A converter, by adjusting the resistance value over time, further comprising a variable resistor for changing the current delivery amount of the D / A converter,
    상기 가변 저항기는, Said variable resistor,
    상기 적분기와 디지털/아날로그 변환기의 사이에 직렬 연결되는 저항과, 상기 저항에 병렬로 연결되는 스위칭 트랜지스터로 이루어지며, Made of a resistor in series connected between the integrator and the digital / analog converter and the switching transistor is connected in parallel to the resistor,
    상기 디지털/아날로그 변환기에 충전된 전하를 상기 능동 적분기로 보내는 구간인 클럭이 하이(High)인 구간 동안 점차 상기 스위치칭 트랜지스터의 게이트 전압을 증가시켜 상기 스위칭 트랜지스터의 온(ON) 저항값을 줄임으로써 상기 가변 저항기의 저항값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기. By the period of the clock to send the electric charge charged in the D / A converter in the active integrator gradually increases a gate voltage of the switch referred to the transistor while the interval Hi (High) by reducing the on (ON) resistance of the switching transistor continuous-time delta, characterized in that for adjusting the resistance value of the variable resistor-sigma modulator.
  8. 디지털 출력을 아날로그 신호로 변환하여 피드백하는 디지털/아날로그 변환기와, 제1 입력 단자는 입력 신호와 상기 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기를 포함하는 연속시간 델타-시그마 변조기에 있어서, And a D / A converter the digital output of the feedback is converted to an analog signal, the first input terminal an input signal and being input by summing the analog feedback signal, a second input terminal is an active integrator using an operational amplifier is connected to a reference potential in the sigma modulator - including continuous-time delta
    상기 능동 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 더 포함하되, Is connected between the said active integrator and D / A converter, by adjusting the resistance value over time, further comprising a variable resistor for changing the current delivery amount of the D / A converter,
    상기 가변 저항기는, Said variable resistor,
    상기 적분기와 디지털/아날로그 변환기의 사이에 복수개의 저항을 병렬로 연결하고, 복수개의 지연된 클럭을 이용하여 상기 디지털/아날로그 변환기가 상기 능동 적분기에 연결되는 클럭이 하이(High)인 동안 상기 복수개의 저항을 상기 복수개의 지연된 클럭에 의해 순차적으로 병렬 연결하여 등가 저항을 시간에 따라 줄여줌으로써 상기 가변 저항기의 저항 값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기. The integrator and the digital / connecting a plurality of resistors in parallel to the analog converter, and by using a plurality of delayed clock is the clock that the D / A converter connected to said active integrator high (High) of said plurality of resistance while a continuous-time delta, characterized in that for adjusting the resistance value of the variable resistor by giving an equivalent resistance sequentially in parallel connected by the plurality of delayed clock reduces with time-sigma modulator.
  9. 제7 항 또는 제8 항에 있어서, The method of claim 7 or 8,
    상기 디지털/아날로그 변환기는, The digital / analog converter,
    스위치드 커패시터; The switched capacitor;
    제1 제어신호에 따라 상기 스위치드 커패시터의 양단을 각각 상기 기준 전위에 연결하는 제1 및 제2 방전스위치; The first and second discharge switch coupled to the reference potential to both terminals of the switched capacitors, respectively according to the first control signal;
    제1 및 제2 전압원; First and second voltage sources;
    상기 제1 제어신호와 활성구간이 겹치지 않는 제2 제어신호 및 상기 디지털 신호에 따라 상기 스위치드 커패시터의 타단과 상기 제1 및 제2 전압원 사이를 각각 선택적으로 연결하는 제1 및 제2 충전스위치; First and second charge switch, each selectively connected to the other end between the first and second voltage source of the switched-capacitor according to the first control signal and the second control signal and the digital signal is active period do not overlap; And
    상기 제2 제어신호에 따라 상기 스위치드 커패시터의 일단과, 상기 가변 저항기의 일단을 연결하는 제3 충전스위치를 포함하는 것을 특징으로 하는 연속시간 델타-시그마 변조기. Continuous-time delta, which is characterized in that according to said second control signal and a third charge switch for connecting one end of the one end and, the variable resistor of the switched-capacitor-sigma modulator.
KR20080056405A 2008-04-15 2008-06-16 Continuous-time delta-sigma modulator KR20090109454A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080034656 2008-04-15
KR20080056405A KR20090109454A (en) 2008-04-15 2008-06-16 Continuous-time delta-sigma modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080056405A KR20090109454A (en) 2008-04-15 2008-06-16 Continuous-time delta-sigma modulator

Publications (1)

Publication Number Publication Date
KR20090109454A true true KR20090109454A (en) 2009-10-20

Family

ID=41552745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080056405A KR20090109454A (en) 2008-04-15 2008-06-16 Continuous-time delta-sigma modulator

Country Status (1)

Country Link
KR (1) KR20090109454A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564831B2 (en) 2011-01-05 2013-10-22 International Business Machines Corporation Color document printing system for selecting a combination of colors based on contrast and cost
KR20160084270A (en) * 2015-01-05 2016-07-13 한국기술교육대학교 산학협력단 Filter Comprising Active Resistor and Sigma Delta Ripple Smoothing Circuit for Capacitive Micro Acceleration Sensor
WO2016111479A1 (en) * 2015-01-05 2016-07-14 한국기술교육대학교 산학협력단 Filter comprising active resistor, and sigma-delta modulator ripple smoothing circuit of capacitive micro-acceleration sensor using same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564831B2 (en) 2011-01-05 2013-10-22 International Business Machines Corporation Color document printing system for selecting a combination of colors based on contrast and cost
KR20160084270A (en) * 2015-01-05 2016-07-13 한국기술교육대학교 산학협력단 Filter Comprising Active Resistor and Sigma Delta Ripple Smoothing Circuit for Capacitive Micro Acceleration Sensor
WO2016111479A1 (en) * 2015-01-05 2016-07-14 한국기술교육대학교 산학협력단 Filter comprising active resistor, and sigma-delta modulator ripple smoothing circuit of capacitive micro-acceleration sensor using same

Similar Documents

Publication Publication Date Title
US5870048A (en) Oversampling sigma-delta modulator
Reddy et al. A 16mW 78dB-SNDR 10MHz-BW CT-ΔΣ ADC using residue-cancelling VCO-based quantizer
US6445331B1 (en) Apparatus and method for common-mode regulation in a switched capacitor circuit
US6346898B1 (en) Multilevel analog to digital data converter having dynamic element matching in a reference data path
US6670902B1 (en) Delta-sigma modulators with improved noise performance
US5055843A (en) Sigma delta modulator with distributed prefiltering and feedback
US6400297B1 (en) Method and system for operating two or more integrators with different power supplies for an analog-to-digital delta-sigma modulator
US5495200A (en) Double sampled biquad switched capacitor filter
US7679422B1 (en) Configurable switched capacitor block
US5920273A (en) Digital-to-analog converter
US6765517B1 (en) Variable order sigma-delta modulator
US6940436B2 (en) Analog-to-digital conversion system with second order noise shaping and a single amplifier
US5563597A (en) Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage
US6741197B1 (en) Digital-to-analog converter (DAC) output stage
US6642873B1 (en) Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter
US6570519B1 (en) Switched-capacitor summer circuits and methods and systems using the same
EP0899884A2 (en) D/A converter and delta-sigma D/A converter
US5821892A (en) Digital to analog conversion system
US6040793A (en) Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection
US8031098B1 (en) DAC circuit with pseudo-return-to-zero scheme and DAC calibration circuit and method
US6617908B1 (en) Switched-capacitor circuits with reduced distortion
US20080062022A1 (en) Feedback topology delta-sigma modulator having an ac-coupled feedback path
US6697001B1 (en) Continuous-time sigma-delta modulator with discrete time common-mode feedback
Mitteregger et al. A 14b 20mW 640MHz CMOS CT/spl Delta//spl Sigma/ADC with 20MHz Signal Bandwidth and 12b ENOB
US6744394B2 (en) High precision analog to digital converter

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application