KR20090109454A - Continuous-time delta-sigma modulator - Google Patents

Continuous-time delta-sigma modulator Download PDF

Info

Publication number
KR20090109454A
KR20090109454A KR1020080056405A KR20080056405A KR20090109454A KR 20090109454 A KR20090109454 A KR 20090109454A KR 1020080056405 A KR1020080056405 A KR 1020080056405A KR 20080056405 A KR20080056405 A KR 20080056405A KR 20090109454 A KR20090109454 A KR 20090109454A
Authority
KR
South Korea
Prior art keywords
digital
variable resistor
analog converter
analog
integrator
Prior art date
Application number
KR1020080056405A
Other languages
Korean (ko)
Inventor
류승탁
조상현
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080056405A priority Critical patent/KR20090109454A/en
Publication of KR20090109454A publication Critical patent/KR20090109454A/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Abstract

PURPOSE: A continuous-time delta-sigma modulator is provided to reduce the power consumption by designing the band width and slew rate of OP-Amp lower than previous design. CONSTITUTION: A continuous-time delta-sigma modulator comprises an active integrator(100), an analog to digital converter(200), a digital analog converter(300), and a variable resistor(400). The active integrator includes a first, and second input terminal. The first input terminal is inputted the sum of the input signal and analog feedback signal. The analog to digital converter converts the output of an integrator to the digital signal. The digital analog converter converts the digital signal transformed from the analog to digital converter to the analog feedback signal. The variable resistor is connected between an integrator and digital analog converter. The variable resistor changes the amount of delivered current of the digital analog converter by controlling the resistance value according to the time.

Description

연속시간 델타-시그마 변조기{CONTINUOUS-TIME DELTA-SIGMA MODULATOR}Continuous-Time Delta-Sigma Modulators {CONTINUOUS-TIME DELTA-SIGMA MODULATOR}

본 발명은 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)를 위한 피드백 디지털/아날로그 변환기(Feedback DAC)를 구현함에 있어, 피드백되는 양이 클럭 지터(Clock Jitter)에 둔감하여 안정적인 신호 대 잡음비(Signal-to-Noise Ratio, SNR)를 보장하고, 피드백 양의 절대값은 기존설계와 동일하나 피드백 양의 순간적인 변화를 줄여 적분기(Integrator)에 사용되는 연산증폭기(OP-Amp)의 대역폭과 슬루율(Slew-Rate)을 기존의 설계에 비해 낮게 설계할 수 있어 소비전력을 절감할 수 있는 연속시간 델타-시그마 변조기에 관한 것이다.The present invention implements a feedback digital-to-analog converter (Feedback DAC) for a continuous-time delta-sigma modulator (CT DSM), so that the amount fed back is insensitive to clock jitter. It guarantees stable signal-to-noise ratio (SNR), and the absolute value of feedback amount is the same as the existing design, but it reduces the instantaneous change of feedback amount to reduce the instantaneous change of feedback amount (OP-Amp). It is a continuous time delta-sigma modulator that can reduce the power consumption by designing the bandwidth and slew-rate lower than the existing design.

일반적으로, 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)는 높은 정밀도, 낮은 잡음을 제공하며, 전문적인 오디오 시스템, 통신 시스템, 정밀 측정 장치 등에 널리 사용된다.In general, continuous-time delta-sigma modulators (CT DSMs) provide high precision, low noise and are widely used in professional audio systems, communication systems, and precision measurement devices.

도 1은 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이고, 도 2는 정전류원을 이용한 피드백 DAC에서의 클럭 지터의 영향을 설명하기 위한 그래프이다.FIG. 1 is a block diagram illustrating a basic structure of a continuous time delta-sigma modulator, and FIG. 2 is a graph for explaining the influence of clock jitter on a feedback DAC using a constant current source.

도 1 및 도 2를 참조하면, 연속시간 델타-시그마 변조기(CT DSM)는 기본적으로 능동-RC 적분기(10)와, 적분기(10)의 출력을 디지털 신호로 변환시켜주는 아날로그/디지털 변환기(Analog Digital Converter, ADC)(20), 그리고 아날로그/디지털 변환기(ADC)(20)의 신호에 따라 양(+) 또는 음(-)의 전류를 적분기(10)로 피드백 시켜주는 정전류원(I)으로 구현된 피드백 디지털/아날로그 변환기(Digital Analog Converter, DAC)(30)로 구성되어 있다.1 and 2, a continuous time delta-sigma modulator (CT DSM) is basically an active-RC integrator 10 and an analog-to-digital converter that converts the output of the integrator 10 into a digital signal. As a constant current source (I) that feeds back a positive (+) or a negative (-) current to the integrator (10) according to the signals of the Digital Converter (ADC) 20 and the Analog / Digital Converter (ADC) 20. Implemented feedback digital to analog converter (Digital Analog Converter, DAC) 30 is composed of.

도 2에 도시된 바와 같이, 매 클럭 주기 당 피드백 디지털/아날로그 변환기(DAC)(30)로부터 적분기(10)로 피드백되는 총 전하량은 "Q(전하량)=I(전류)×t(시간)"의 식에 의하여 결정되고, 따라서 전류원(I)을 스위칭하는 클럭(Clock)이 지터(Jitter)를 가지는 경우, 피드백(feedback)되는 전하의 양은 클럭 지터(Clock Jitter)에 비례하는 만큼의 에러를 가지게 된다{참조문헌1; E. J. van der Zwan and E. C. Dijkmans, "A 0.2-mW CMOS modulator for speech coding with 80-dB dynamic range," IEEE J. Solid-State Circuits, vol. 31, pp. 1873-1880, Dec. 1996}.As shown in Fig. 2, the total amount of charge fed back from the feedback digital-to-analog converter (DAC) 30 to the integrator 10 for each clock period is " Q (charge amount) = I (current) × t (time) "). If the clock for switching the current source I has jitter, the amount of charge fed back will have an error proportional to the clock jitter. {Reference 1; EJ van der Zwan and EC Dijkmans, "A 0.2-mW CMOS modulator for speech coding with 80-dB dynamic range," IEEE J. Solid-State Circuits , vol. 31, pp. 1873-1880, Dec. 1996}.

이러한 피드백 에러는 입력으로 전달하여 해석하였을 때, 등가적으로 입력신호에 대한 노이즈(Noise)로 보이게 되어, 결국 연속시간 델타-시그마 변조기(CT DSM)의 신호 대 잡음비(SNR)을 떨어뜨리는 결과를 가져오게 된다.When this feedback error is transmitted to the input and interpreted, it is equivalent to the noise of the input signal, resulting in a drop in the signal-to-noise ratio (SNR) of the continuous time delta-sigma modulator (CT DSM). Will be imported.

한편, 전형적인 스위치-커패시터(Switched-Capacitor, SC) 형태의 적분기를 사용하는 경우는, 피드백 전류의 전달특성이 후술하는 도 4에 도시된 바와 같이, 시간에 대해서 지수적으로 감소하므로 클럭 지터에 의해 발생하는 피드백 양의 변화가 적다.On the other hand, when using an integrator in the form of a typical switched-capacitor (SC), as shown in Figure 4 to be described later, the transfer characteristic of the feedback current is exponentially decreased with time due to clock jitter There is little change in the amount of feedback that occurs.

따라서, 연속시간 델타-시그마 변조기(CT DSM)에서 정전류원 형태의 피드백 디지털/아날로그 변환기(DAC)(30)를 사용하는 경우는 후술하는 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)를 이용하는 경우보다 동일한 목표의 신호 대 잡음비(SNR)를 얻기 위해서 훨씬 낮은 지터 요구조건을 갖게 되어 클럭 설계가 큰 부담이 된다.Therefore, when using the constant current source feedback digital-to-analog converter (DAC) 30 in the continuous time delta-sigma modulator (CT DSM), the digital-to-analog converter (DAC) in the form of a switch-capacitor (SC), which will be described later, will be described. Has a much lower jitter requirement to achieve the same target signal-to-noise ratio (SNR) than with a clock, which is a heavy burden on clock design.

도 3은 SC DAC를 적용한 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이고, 도 4는 SC DAC의 전류전달 파형을 설명하기 위한 그래프이다.FIG. 3 is a block diagram illustrating a basic structure of a continuous time delta-sigma modulator applying a SC DAC, and FIG. 4 is a graph illustrating a current transfer waveform of the SC DAC.

도 3 및 도 4를 참조하면, 전술한 도 1에 도시된 바와 같은 연속시간 델타-시그마 변조기(CT DSM)에서 클럭 지터에 민감한 특성을 갖는 정전류원 형태의 피드백 디지털/아날로그 변환기(DAC)(30)에 의해 발생하는 문제점을 해결하기 위하여, 도 3에 도시된 바와 같이, 연속시간 델타-시그마 변조기(CT DSM)에서도 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')를 적용할 수 있다{참조문헌2; R. Veldhoven, "A Triple-Mode Continuous-Time Sigma-Delta Modulator With Switched-Capacitor Feedback DAC for a GSM-DEGE/CDMA2000/UMTS Receiver," IEEE J. Solid-State Circuits, vol. 38, No. 12, pp. 2059-2076, March 2000}.3 and 4, the feedback digital-to-analog converter (DAC) 30 in the form of a constant current source having a clock jitter sensitive characteristic in a continuous time delta-sigma modulator (CT DSM) as shown in FIG. In order to solve the problem caused by the present invention, a digital-to-analog converter (DAC) 30 'in the form of a switch-capacitor (SC) is also used in the continuous time delta-sigma modulator (CT DSM). Applicable {Ref. 2; R. Veldhoven, "A Triple-Mode Continuous-Time Sigma-Delta Modulator With Switched-Capacitor Feedback DAC for a GSM-DEGE / CDMA2000 / UMTS Receiver," IEEE J. Solid-State Circuits , vol. 38, no. 12, pp. 2059-2076, March 2000}.

이러한 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')는 커 패시터(CDAC)에 충전되어 있던 전하가 적분기(10)로 전달될 때 방전 전류의 양이 지수적으로 감소함에 따라, 디지털/아날로그 변환기(DAC)(30')에 충전되어 있던 대부분의 전하는 적분기(10)에 연결된 초기에 전달되고, 적분의 끝 구간에서는 그 양이 급격히 감소하여 총 전하의 전달량은 클럭의 지터에 큰 영향을 받지 않는 특성을 보인다.The digital-to-analog converter (DAC) 30 'in the form of a switch-capacitor (SC) has an exponential amount of discharge current when the charge charged in the capacitor (C DAC ) is transferred to the integrator 10. As it decreases, most of the charge that is charged in the digital-to-analog converter (DAC) 30 'is initially delivered to integrator 10, and at the end of the integration the amount rapidly decreases so that the total charge transfer rate is clocked. It is not affected by jitter.

따라서, 이상적인 적분기의 경우에는, 동일한 클럭의 지터특성에 대해서 정전류원 디지털/아날로그 변환기(DAC)(30)을 이용한 경우보다 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')를 이용한 경우에 높은 신호 대 잡음비(SNR)를 얻을 수가 있다.Thus, in the case of an ideal integrator, the digital-to-analog converter (DAC) 30 'in the form of a switch-capacitor (SC) than the case of using the constant current source digital-to-analog converter (DAC) 30 for the jitter characteristic of the same clock. In this case, a high signal-to-noise ratio (SNR) can be obtained.

그러나, 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')를 연속시간 델타-시그마 변조기(CT DSM)에 적용한 경우에는 디지털/아날로그 변환기(DAC)(30')로 이용된 커패시터(CDAC)가 적분기(10)에 연결된 직후 방전으로 인한 급격한 전류변화가 발생한다.However, when a digital-to-analog converter (DAC) 30 'in the form of a switch-capacitor (SC) is applied to a continuous time delta-sigma modulator (CT DSM), it is used as a digital-to-analog converter (DAC) 30'. Immediately after the capacitor C DAC is connected to the integrator 10, a sudden current change occurs due to discharge.

이러한 피드백 신호를 오차없이 처리하기 위해서는 적분에 사용되는 연산증폭기(OP-Amp)는 상당한 슬루율을 가져야하고 대역폭 또한 넓어져야 한다. 이러한 연산증폭기(OP-Amp)의 슬루율(Slew-Rate)과 대역폭을 증가하기 위해서는 바이어스 전류의 양을 증가시켜야 하므로, 이것은 전력소모와 직결되어 저전력 변조기(Modulator) 설계에 적절한 방향이 되지 못한다.In order to process such a feedback signal without error, the operational amplifier (OP-Amp) used for integration must have a significant slew rate and a wider bandwidth. In order to increase the slew rate and bandwidth of the OP-Amp, the amount of bias current must be increased, which is directly connected to power consumption and thus is not a proper direction for a low power modulator design.

도 5는 SCR DAC를 적용한 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이고, 도 6은 SCR DAC의 전류전달 파형을 설명하기 위한 그래프이다.FIG. 5 is a block diagram illustrating a basic structure of a continuous time delta-sigma modulator to which an SCR DAC is applied. FIG. 6 is a graph illustrating a current transfer waveform of the SCR DAC.

도 5 및 도 6을 참조하면, 전술한 도 3에 도시된 바와 같은 연속시간 델타-시그마 변조기(CT DSM)에서의 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')에 의한 전력증가의 문제를 개선하기 위해서, 도 5에 도시된 바와 같은 SCR 디지털/아날로그 변환기(DAC)를 제안하였다{참조문헌 3; M. Ortmanns, F. Gerfers, Y. Manoli, "Clock Jitter Insensitive Continuous-Time Sigma-Delta Modulators," ICECS 2001, pp. 1049-1052}.5 and 6, a digital-to-analog converter (DAC) 30 'in the form of a switch-capacitor (SC) in a continuous time delta-sigma modulator (CT DSM) as shown in FIG. In order to improve the problem of power increase caused by the above, an SCR digital-to-analog converter (DAC) as shown in FIG. 5 has been proposed (Ref. 3; M. Ortmanns, F. Gerfers, Y. Manoli, "Clock Jitter Insensitive Continuous-Time Sigma-Delta Modulators," ICECS 2001, pp. 1049-1052}.

즉, 피드백 디지털/아날로그 변환기(DAC)(30')의 커패시터(CDAC)와 적분기(10)의 사이에 저항(RDAC)(15)을 연결하여, 순간적인 전류의 최대 변화가 V/R에 의해 제한되도록 설계하는 것이다.That is, by connecting a resistor (R DAC ) 15 between the capacitor (C DAC ) of the feedback digital-to-analog converter (DAC) 30 'and the integrator 10, the maximum change in the instantaneous current is V / R. It is designed to be limited by.

이렇게 되면 도 6의 도면부호 50에 도시된 바와 같이, 피드백되는 전류의 최대값이 "Vref/RDAC"로 결정되어 디지털/아날로그 변환기(DAC)(30')에 사용된 직렬 저항값이 증가함에 따라 반비례하여 감소하게 된다.In this case, as shown by reference numeral 50 of FIG. 6, the maximum value of the feedback current is determined as "V ref / R DAC " so that the series resistance value used in the digital-to-analog converter (DAC) 30 'is increased. As a result, it decreases in inverse proportion.

따라서, 입력신호에 반응하기 위한 적분기(10)의 연산증폭기(OP-Amp)에서 요구하는 슬루율(Slew-Rate)이나 대역폭의 조건이 크게 경감되어 저전력 설계를 위해 바람직한 구현방안이 된다.Therefore, the slew rate or bandwidth required by the operational amplifier OP-Amp of the integrator 10 to respond to the input signal is greatly reduced, which is a preferable implementation plan for low power design.

한편, 이러한 전류변화율의 제한은 도 6의 도면부호 50에서 보인 바와 같이 전통적인 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')에 비하여 적분구간의 끝에서 전달이 완료되지 않고 남은 전하의 크기를 증가시키는 결과를 가져오게 되어, 신호 대 잡음비(SNR)의 클럭 지터에 의한 민감도를 증가시키는 효과를 가져오게 된다.On the other hand, the limit of the current change rate is not completed at the end of the integrating section as compared to the conventional switch-capacitor (SC) type digital-to-analog converter (DAC) 30 'as shown by reference numeral 50 of FIG. This results in an increase in the amount of charge left, resulting in increased sensitivity due to clock jitter in the signal-to-noise ratio (SNR).

따라서, 이러한 설계는 저전력 소비와 클럭 지터에 대한 신호 대 잡음 비(SNR)의 민감도의 트레이드-오프(Trade-Off)가 되어 저전력 소모와 높은 신호 대 잡음 비(SNR)를 동시에 만족시키기는 어려운 면이 있다.Therefore, this design is a trade-off of low power consumption and signal-to-noise ratio (SNR) sensitivity to clock jitter, making it difficult to simultaneously meet low power consumption and high signal-to-noise ratio (SNR). There is this.

전술한 바와 같이, 종래의 연속시간 델타-시그마 변조기(CT DSM)의 클럭 지터에 대한 민감도는 스위치-커패시터(SC) 형태의 디지털/아날로그 변환기(DAC)(30')를 사용함으로써 줄일 수 있으나, 이로 인해 증가한 대역폭과 슬루율(Slew-Rate) 요구조건으로 인해 전력소모가 증가하고 이를 개선하기 위해서는 어느 정도의 신호 대 잡음 비(SNR)와 전력소모의 트레이드-오프(Trade-Off)가 이루어져야 함을 알 수 있다.As described above, the sensitivity to clock jitter of a conventional continuous time delta-sigma modulator (CT DSM) can be reduced by using a digital-to-analog converter (DAC) 30 'in the form of a switch-capacitor (SC). This results in increased power consumption due to increased bandwidth and slew-rate requirements, and some signal-to-noise ratio (SNR) and trade-off of power consumption must be achieved to improve this. It can be seen.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)를 위한 피드백 디지털/아날로그 변환기(Feedback DAC)를 구현함에 있어, 피드백되는 양이 클럭 지터(Clock Jitter)에 둔감하여 안정적인 신호 대 잡음 비(SNR)를 보장하고, 피드백 양의 절대값은 기존설계와 동일하나 피드백 양의 순간적인 변화를 줄여 적분기(Integrator)에 사용되는 연산증폭기(OP-Amp)의 대역폭과 슬루율(Slew-Rate)을 기존의 설계에 비해 낮게 설계할 수 있어 소비전력을 절감할 수 있는 연속시간 델타-시그마 변조기에 관한 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to implement a feedback digital-to-analog converter (Feedback DAC) for a continuous-time delta-sigma modulator (CT DSM). The amount of feedback is insensitive to clock jitter to ensure a stable signal-to-noise ratio (SNR), while the absolute value of the feedback amount is the same as the previous design, but the integrator is reduced by reducing the instantaneous change of the feedback amount. It is a continuous time delta-sigma modulator that can reduce the power consumption by designing the bandwidth and slew rate of OP-Amp used in.

전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 제1 입력 단자는 입력 신호와 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기; 상기 적분기의 출력을 디지털 신호로 변환하는 아날로그/디지털 변환기; 상기 아날로그/디지털 변환기로부터 변환된 디지털 신호를 상기 아날로그 피드백 신호로 변환하는 디지털/아날로그 변환기; 및 상기 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 포함하는 연속시간 델타-시그마 변조기를 제공하는 것이다.In order to achieve the above object, the first aspect of the present invention, the first input terminal is received by adding the input signal and the analog feedback signal, the second input terminal is an active integrator using an operational amplifier connected to the reference potential; An analog / digital converter for converting the output of the integrator into a digital signal; A digital / analog converter for converting the digital signal converted from the analog / digital converter into the analog feedback signal; And a variable resistor connected between the integrator and the digital-to-analog converter, the variable resistor changing a current value of the digital-to-analog converter by adjusting a resistance value over time.

여기서, 상기 디지털/아날로그 변환기의 방전 초기에는 상기 가변 저항기의 저항 값을 크게 조절하여 순간적인 전류의 변화를 줄인 후, 점진적으로 저항 값을 감소시켜 방전이 진행됨에 따라 방전 전류의 변화율이 크지 않도록 하면서도 방전의 마지막에서는 줄어든 상기 가변 저항기의 저항 값에 의해 상기 디지털/아날로그 변환기에 충전되어 있던 전하를 모두 방전하여 상기 적분기로 전달되도록 상기 가변 저항기의 저항 값을 조절함이 바람직하다.Here, at the initial stage of discharging of the digital-to-analog converter, the resistance value of the variable resistor is largely adjusted to reduce the instantaneous current change, and then the resistance value is gradually decreased to reduce the change rate of the discharge current as the discharge proceeds. At the end of the discharge, it is preferable to adjust the resistance value of the variable resistor so that all the charges charged in the digital / analog converter are discharged and transferred to the integrator by the reduced resistance value of the variable resistor.

바람직하게, 상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 직렬 연결되는 저항과, 상기 저항에 병렬로 연결되는 스위칭 트랜지스터로 이루어지되, 상기 스위치칭 트랜지스터의 게이트 전압을 증가시켜 상기 스위칭 트랜지스터의 온-저항을 제어하여 상기 가변 저항기의 저항값을 조절할 수 있다.Preferably, the variable resistor includes a resistor connected in series between the integrator and the digital-to-analog converter, and a switching transistor connected in parallel to the resistor, wherein the gate transistor of the switching transistor is increased to increase the switching transistor. By controlling the on-resistance of the resistance of the variable resistor can be adjusted.

바람직하게, 상기 스위칭 트랜지스터의 게이트를 구동하기 위한 전압은 램프(Ramp) 파형으로 이루어질 수 있다.Preferably, the voltage for driving the gate of the switching transistor may be a ramp waveform.

바람직하게, 상기 스위칭 트랜지스터는 NMOS(N-type Metal Oxide Semiconductor) 또는 PMOS(P-type Metal Oxide Semiconductor)트랜지스터로 이루어질 수 있다.Preferably, the switching transistor may be formed of an N-type metal oxide semiconductor (NMOS) or a P-type metal oxide semiconductor (PMOS) transistor.

바람직하게, 상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 복수개의 저항을 병렬로 연결하고, 상기 각 저항을 순차적으로 스위칭하여 등가 저항을 시간에 따라 줄여주어 상기 가변 저항기의 저항 값을 조절할 수 있다.Preferably, the variable resistor, by connecting a plurality of resistors in parallel between the integrator and the digital-to-analog converter, by sequentially switching each of the resistors to reduce the equivalent resistance with time to reduce the resistance value of the variable resistor I can regulate it.

바람직하게, 상기 디지털/아날로그 변환기는, 스위치드 커패시터; 제1 제어신호에 따라 상기 스위치드 커패시터의 양단을 각각 상기 기준 전위에 연결하는 제 1 및 제2 방전스위치; 제1 및 제2 전압원; 상기 제1 제어신호와 활성구간이 겹치지 않는 제2 제어신호 및 상기 디지털 신호에 따라 상기 스위치드 커패시터의 타단과 상기 제1 및 제2 전압원 사이를 각각 선택적으로 연결하는 제1 및 제2 충전스위치; 및 상기 제2 제어신호에 따라 상기 스위치드 커패시터의 일단과, 상기 가변 저항기의 일단을 연결하는 제3 충전스위치를 포함할 수 있다.Advantageously, said digital to analog converter comprises: a switched capacitor; First and second discharge switches respectively connecting both ends of the switched capacitor to the reference potential according to a first control signal; First and second voltage sources; First and second charging switches for selectively connecting the other end of the switched capacitor and the first and second voltage sources according to the second control signal and the digital signal in which the first control signal and the active period do not overlap each other; And a third charging switch connecting one end of the switched capacitor and one end of the variable resistor according to the second control signal.

본 발명의 제2 측면은, 디지털 출력을 아날로그 신호로 변환하여 피드백하는 디지털/아날로그 변환기와, 제1 입력 단자는 입력 신호와 상기 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기를 포함하는 연속시간 델타-시그마 변조기에 있어서, 상기 능동 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 더 포함하되, 상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 직렬 연결되는 저항과, 상기 저항에 병렬로 연결되는 스위칭 트랜지스터로 이루어지며, 상기 디지털/아날로그 변환기에 충전된 전하를 상기 능동 적분기로 보내는 구간인 클럭이 하이(High)인 구간 동안 점차 상기 스위치칭 트랜지스터의 게이트 전압을 증가시켜 상기 스위칭 트랜지스터의 온(ON) 저항값을 줄임으로써 상기 가변 저항기의 저항값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기를 제공하는 것이다.According to a second aspect of the present invention, there is provided a digital-to-analog converter for converting and feeding back a digital output into an analog signal, and a first input terminal receives a sum of an input signal and the analog feedback signal, and a second input terminal is connected to a reference potential. A continuous time delta-sigma modulator including an active integrator using a connected operational amplifier, wherein the current integrator is connected between the active integrator and the digital / analog converter, and the resistance value is adjusted over time to adjust the current transfer amount of the digital / analog converter. A variable resistor is further included, wherein the variable resistor comprises a resistor connected in series between the integrator and the digital / analog converter, and a switching transistor connected in parallel to the resistor, and charges the digital / analog converter. The clock, which is a period for sending a charged charge to the active integrator, is high It is to provide a continuous time delta-sigma modulator characterized by adjusting the resistance value of the variable resistor by gradually increasing the gate voltage of the switching transistor during the in period to reduce the ON resistance value of the switching transistor. .

본 발명의 제3 측면은, 디지털 출력을 아날로그 신호로 변환하여 피드백하는 디지털/아날로그 변환기와, 제1 입력 단자는 입력 신호와 상기 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기를 포함하는 연속시간 델타-시그마 변조기에 있어서, 상기 능동 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 더 포함하되, 상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 복수개의 저항을 병렬로 연결하고, 복수개의 지연된 클럭을 이용하여 상기 디지털/아날로그 변환기가 상기 능동 적분기에 연결되는 클럭이 하이(High)인 동안 상기 복수개의 저항을 상기 복수개의 지연된 클럭에 의해 순차적으로 병렬 연결하여 등가 저항을 시간에 따라 줄여줌으로써 상기 가변 저항기의 저항 값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기를 제공하는 것이다.According to a third aspect of the present invention, there is provided a digital / analog converter for converting and feeding back a digital output into an analog signal, a first input terminal receives an input signal and the analog feedback signal, and a second input terminal is connected to a reference potential. A continuous time delta-sigma modulator including an active integrator using a connected operational amplifier, wherein the current integrator is connected between the active integrator and the digital / analog converter, and the resistance value is adjusted over time to adjust the current transfer amount of the digital / analog converter. The variable resistor further includes a variable resistor, wherein the variable resistor connects a plurality of resistors in parallel between the integrator and the digital / analog converter, and uses the plurality of delayed clocks to connect the digital / analog converter to the active integrator. Restore the plurality of resistors while the connected clock is high. It is to provide a continuous time delta-sigma modulator characterized in that the resistance value of the variable resistor is adjusted by decreasing the equivalent resistance with time by sequentially connecting in parallel by several delayed clocks.

이상에서 설명한 바와 같은 본 발명의 연속시간 델타-시그마 변조기에 따르면, 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)를 위한 피드백 디지털/아날로그 변환기(Feedback DAC)를 구현함에 있어, 피드백되는 양이 클럭 지터(Clock Jitter)에 둔감하여 안정적인 신호 대 잡음 비(SNR)를 보장하고, 피드백 양의 절대값은 기존설계와 동일하나 피드백 양의 순간적인 변화를 줄여 적분기(Integrator)에 사용되는 연산증폭기(OP-Amp)의 대역폭과 슬루 율(Slew-Rate)을 기존의 설계에 비해 낮게 설계할 수 있어 소비전력을 절감할 수 있는 이점이 있다.According to the continuous time delta-sigma modulator of the present invention as described above, in implementing a feedback digital-to-analog converter (Feedback DAC) for the continuous time delta-sigma modulator (CT DSM) The amount of feedback is insensitive to clock jitter to ensure a stable signal-to-noise ratio (SNR). The absolute value of the feedback amount is the same as the existing design, but the momentary change of the feedback amount is reduced to the integrator. The bandwidth and slew rate of OP-Amp used can be designed lower than the existing design, which has the advantage of reducing power consumption.

또한, 본 발명에 따르면, SCR구조의 피드백 디지털/아날로그 변환기(DAC)에서 저항(R)의 값을 시간에 따라 가변하도록 설계하여 시간에 따른 전류전달 특성을 조절함으로써, 신호 대 잡음비(SNR)의 지터에 대한 민감도를 향상하면서도 연산증폭기(OP-Amp)의 전력소모도 줄일 수 있으며, 고해상도 저전력 통신용 아날로그 디지털 변환기(ADC)를 구현하기에 적합한 이점이 있다.In addition, according to the present invention, in the feedback digital-to-analog converter (DAC) of the SCR structure is designed to vary the value of the resistance (R) over time to adjust the current transfer characteristics over time, thereby reducing the signal-to-noise ratio (SNR) It improves sensitivity to jitter while also reducing the power consumption of op-amps and is a good fit for implementing high-resolution low-power analog-to-digital converters (ADCs).

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. It doesn't happen.

도 7은 본 발명의 일 실시예에 따른 연속시간 델타-시그마 변조기의 구조를 설명하기 위한 블록 구성도이고, 도 8은 본 발명의 일 실시예에 적용된 디지털/아날로그 변환기(DAC)의 전류전달 특성을 기존의 SCR DAC 구조와 비교하여 도시한 그래프이다.FIG. 7 is a block diagram illustrating a structure of a continuous time delta-sigma modulator according to an embodiment of the present invention. FIG. 8 is a diagram illustrating current transfer characteristics of a digital-to-analog converter (DAC) applied to an embodiment of the present invention. Is a graph comparing the conventional SCR DAC structure.

도 7 및 도 8을 참조하면, 본 발명의 일 실시예에 따른 연속시간 델타-시그마 변조기(Continuous-Time Delta-Sigma Modulator, CT DSM)는, 기본적으로 적분 기(100), 아날로그/디지털 변환기(Analog Digital Converter, ADC)(200), 스위치-커패시터(Switched-Capacitor, SC) 형태의 피드백 디지털/아날로그 변환기(Digital Analog Converter, DAC)(300) 및 가변 저항기(RVary)(400)를 포함한다.7 and 8, a continuous-time delta-sigma modulator (CT DSM) according to an embodiment of the present invention basically includes an integrator 100 and an analog-to-digital converter ( An analog digital converter (ADC) 200, a feedback digital-to-analog converter (DAC) 300 in the form of a switched-capacitor (SC), and a variable resistor (R Vary ) 400. .

여기서, 입력 신호(VIN)는 싱글엔디드(single-ended) 신호를 예로 하였으나, 차동(differential) 신호일 수도 있다. 본 발명의 연속시간 델타-시그마 변조기의 구조는 차수(order)나 차동 신호 여부 등에 따라 변형될 수 있지만, 상기의 기본적인 구조를 피해가지 않는다고 볼 수 있다.Here, although the input signal V IN is taken as a single-ended signal as an example, it may be a differential signal. The structure of the continuous-time delta-sigma modulator of the present invention may be modified depending on the order or the differential signal, but may not be avoided.

이러한 연속시간 델타-시그마 변조기(CT DSM)과 더불어 널리 이용되는 이산시간 델타-시그마 변조기(Discrete-Time Delta-Sigma Modulator, DT DSM)의 기본적인 구조도 연속시간 델타-시그마 변조기(CT DSM)의 구조와 유사하다.In addition to the continuous time delta-sigma modulator (CT DSM), the basic structure of the widely used discrete time delta-sigma modulator (DT DSM) also shows the structure of the continuous time delta-sigma modulator (CT DSM). Similar to

다만, 이산시간 델타-시그마 변조기(DT DSM)의 적분기는 이산 입력 펄스를 입력받는데 비해, 연속시간 델타-시그마 변조기(CT DSM)의 적분기(100)는 시간에 따라 연속하여 가변하는 아날로그 입력 신호를 입력받는다는 점이 다르다.However, the integrator of the discrete time delta-sigma modulator (DT DSM) receives a discrete input pulse, whereas the integrator 100 of the continuous time delta-sigma modulator (CT DSM) receives an analog input signal that continuously varies with time. The difference is that it receives input.

또한, 본 발명의 연속시간 델타-시그마 변조기(CT DSM)는 아날로그 입력 신호를 적분하기 때문에, 내부의 적분기(100)를 구현할 때 사용되는 연산증폭기(150)의 출력이 안정화되는 설정 시간(settling time) 등의 요구 조건이 이산시간 델타-시그마 변조기(DT DSM)에 비해 완화될 수 있다. 또, 연속시간 델타-시그마 변조기(CT DSM)는 안티 알리아싱 필터(anti-aliasing filter)가 필요하지 않을 수 있고, 낮은 차수의 구조로도 구현될 수 있으며 전력을 적게 소모하는 장점이 있다.In addition, since the continuous time delta-sigma modulator (CT DSM) of the present invention integrates an analog input signal, a settling time at which the output of the operational amplifier 150 used when implementing the internal integrator 100 is stabilized. Requirements can be relaxed compared to discrete time delta-sigma modulators (DT DSMs). In addition, the continuous time delta-sigma modulator (CT DSM) may not require an anti-aliasing filter, may be implemented in a lower order structure, and consumes less power.

적분기(100)는 입력 신호(VIN)를 입력 저항(RIN)으로 나눈 값인 입력 전류(IIN)와 아날로그 변환된 피드백 신호(IDAC)를 합산한 전류를 적분한다. 이러한 적분기(100)가 선형성을 가질수록 전체 델타-시그마 변조기의 특성도 좋아진다. 즉, 적분기(100)는 연산증폭기(150)와 커패시터(CI)를 이용한 능동 RC 형태로 예시된다.The integrator 100 integrates the current which is summed to the input signal (V IN) to the input resistor (R IN) of the feedback values input current converter (I IN) and divided by the analog signal (I DAC). The more linear this integrator 100 is, the better the characteristics of the overall delta-sigma modulator are. That is, the integrator 100 is illustrated in the form of an active RC using the operational amplifier 150 and the capacitor C I.

아날로그/디지털 변환기(ADC)(200)는 적분기(100)의 출력을 양자화하여 그 결과를 디지털 출력(Dout)으로 출력하며, 피드백 디지털/아날로그 변환기(DAC)(300)는 상기 디지털 출력(Dout)을 피드백하여 아날로그 피드백 신호(IDAC)로 변환한다. 이렇게 변환된 피드백 신호(IDAC)는 합산 노드(NSUM)에서 입력 전류(IIN)와 합산되어 적분기(100)에 인가한다.The analog-to-digital converter (ADC) 200 quantizes the output of the integrator 100 and outputs the result to the digital output D out , and the feedback digital-to-analog converter (DAC) 300 outputs the digital output (D). out ) to feed back an analog feedback signal (I DAC ). The converted feedback signal I DAC is added with the input current I IN at the summation node N SUM and applied to the integrator 100.

스위치-커패시터(SC) 형태의 피드백 디지털/아날로그 변환기(DAC)(300)는 아날로그/디지털 변환기(ADC)(200)의 신호에 따라 양(+) 또는 음(-)의 전류를 적분기(100)로 피드백(Feedback) 시켜주는 기능을 수행한다.The feedback digital-to-analog converter (DAC) 300 in the form of a switch-capacitor (SC) integrators the positive (+) or negative (-) current according to the signal of the analog-to-digital converter (ADC) 200. It performs the function of feeding back.

이러한 디지털/아날로그 변환기(DAC)(300)는 스위치드 커패시터(CDAC)의 양단에 피드백 디지털/아날로그 변환기(DAC)(300)의 기준전압 Vref+와 Vref-에 각각 연결되는 스위치들(PC1 및 PC2), 가변 저항기(RVary)(400)에 연결되는 스위치(PC3), 그리고 스위치드 커패시터(CDAC)를 그라운드(Ground)에 연결하는 스위치들(PD1, PD2)를 갖는다.The digital-to-analog converter (DAC) 300 includes switches P C1 and P respectively connected to the reference voltages Vref + and Vref- of the feedback digital-to-analog converter (DAC) 300 at both ends of the switched capacitor C DAC . C2 ), the switch P C3 connected to the variable resistor R Vary 400, and the switches P D1 and P D2 connecting the switched capacitor C DAC to ground.

즉, 제2 제어신호(P2)와 상기 디지털 출력(Dout)에 의해 기준전압에 연결되는 스위치(PC1 또는 PC2)와 스위치드 커패시터(CDAC)를 그라운드로 연결하는 스위치(PD1)가 온(ON)되며, 제2 제어신호(P2)와는 그 활성 구간이 겹치지 않는 제1 제어신호(P1)에 의해 스위치(PD2)와 스위치(Pc3)가 연결된다.That is, the second control signal (P 2) and the digital output (D out) switch (P C1 or P C2) and a switch (P D1) connecting the switched capacitor (C DAC) to ground which is connected to a reference voltage by The switch P D2 and the switch P c3 are connected to each other by the first control signal P 1 which is turned on and whose active period does not overlap with the second control signal P 2 .

이렇게 제1 제어신호(P1)가 활성화된 구간에는 스위치드 커패시터(CDAC)가 급속하게 충전되기 때문에 충전초기에는 가변 저항기(RVary)(400)의 일단에는 급격한 전류변화가 나타난다.Since the switched capacitor C DAC is rapidly charged in the period in which the first control signal P 1 is activated, a sudden current change appears at one end of the variable resistor R Vary 400 in the initial stage of charging.

그리고, 가변 저항기(RVary)(400)는 적분기(100)에서의 합산 노드(NSUM)와 디지털/아날로그 변환기(DAC)(300)의 사이에 연결되어, 디지털/아날로그 변환기(DAC)(300)의 방전특성이 고유의 RC 시정수를 따르지 않도록 저항의 값을 시간에 따라 조절하는 기능을 수행한다.In addition, the variable resistor (R Vary ) 400 is connected between the summing node (N SUM ) and the digital-to-analog converter (DAC) 300 in the integrator 100, the digital-to-analog converter (DAC) 300 This function adjusts the value of the resistance according to time so that the discharge characteristic of) does not follow the unique RC time constant.

즉, 스위치드 커패시터(CDAC)가 적분기(100)에 연결되는 방전의 초기에는 직렬로 연결된 가변 저항기(RVary)(400)의 저항(R) 값이 크게 되도록 조절하여 순간적인 전류의 변화를 줄이고, 점진적으로 저항(R) 값을 줄여감으로써, 방전이 진행됨에 따라 방전 전류의 변화율이 크지 않도록 하면서도 방전의 마지막에서는 줄어든 가변 저항기(RVary)(400)의 저항(R) 값에 의해 스위치드 커패시터(CDAC)에 충전되어 있던 전하가 완전히 적분기(100)로 전달되도록 한다.That is, at the initial stage of the discharge in which the switched capacitor C DAC is connected to the integrator 100, the resistance R of the variable resistor R Vary 400 connected in series is increased to decrease the instantaneous current change. By gradually decreasing the resistance (R) value, the capacitor is switched by the resistance (R) value of the variable resistor (R Vary ) 400 reduced at the end of the discharge while the rate of change of the discharge current is not large as the discharge proceeds. Charge charged in the C DAC is completely transferred to the integrator 100.

이렇게 하여 연산증폭기(150)의 전력소모를 줄이고 클럭 지터(Clock Jitter)에 대한 신호 대 잡음비(SNR)의 둔감도를 효과적으로 개선할 수 있다. 도 8에 도시된 바와 같이, 본 발명의 일 실시예에 적용된 가변 저항기(RVary)(400)를 포함한 제안된 디지털/아날로그 변환기(DAC)(300)는, 전류의 최대치가 기존의 SCR 디지털/아날로그 변환기(DAC)보다 적으면서도 전류전달의 마지막 구간에서 커패시터에 잔류하는 전하를 줄여준다.In this way, the power consumption of the operational amplifier 150 can be reduced and the sensitivity of the signal-to-noise ratio (SNR) to clock jitter can be effectively improved. As shown in FIG. 8, the proposed digital-to-analog converter (DAC) 300 including a variable resistor (R Vary ) 400 applied to an embodiment of the present invention has a maximum current of SCR digital / Less than an analog converter (DAC), it reduces the charge remaining in the capacitor in the last section of current transfer.

전술한 본 발명의 일 실시예에 적용된 가변 저항기(RVary)(400) 구현을 위한 저항 값의 제어는 연속시간으로 이루어질 수도 있고, 이산시간에 이루어질 수도 있다.The control of the resistance value for implementing the variable resistor R Vary 400 applied to the above-described embodiment of the present invention may be performed in continuous time or in discrete time.

예를 들면, 도 9는 도 7의 연속시간 델타-시그마 변조기의 입력 부분을 일 예로 나타내는 회로도로서, 기존의 SCR 디지털/아날로그 변환기(DAC)에 적용된 저항(R)에 병렬로 스위칭 트랜지스터(M)을 연결하여 가변 저항기(RVary)(400')를 구현할 수 있다. 상기 스위칭 트랜지스터(M)는 NMOS(N-type Metal Oxide Semiconductor) 또는 PMOS(P-type Metal Oxide Semiconductor) 트랜지스터로 이루어짐이 바람직하다.For example, FIG. 9 is a circuit diagram illustrating an input portion of the continuous time delta-sigma modulator of FIG. 7 as an example. The switching transistor M is connected in parallel to a resistor R applied to a conventional SCR digital-to-analog converter DAC. The variable resistor (R Vary ) (400 ') can be implemented by connecting. The switching transistor M is preferably made of an N-type metal oxide semiconductor (NMOS) or a P-type metal oxide semiconductor (PMOS) transistor.

이와 같이 구성된 가변 저항기(RVary)(400')는 스위치드 커패시터(CDAC)의 전하를 적분기(100)로 보내는 구간인 클럭(P1)이 하이(High)인 구간 동안 점차 스위치칭 트랜지스터(M)의 게이트 전압을 증가시켜 스위칭 트랜지스터(M)의 온(ON) 저항 값을 줄임으로써, 본 발명의 가변 저항기(RVary)(400')를 구현할 수 있다.The variable resistor R Vary 400 ′ configured as described above gradually switches the switching transistor M during a period in which the clock P 1 , which is a period for transmitting charge of the switched capacitor C DAC , to the integrator 100, is high. The variable resistor (R Vary ) 400 ′ of the present invention can be implemented by decreasing the ON resistance value of the switching transistor M by increasing the gate voltage.

한편, 스위칭 트랜지스터(M)의 게이트를 구동하기 위한 전압의 파형은 여러 구현이 가능하겠으나, 본 발명의 일 실시예에서는 램프(Ramp) 파형을 이용한 예를 도시하였다.On the other hand, although the waveform of the voltage for driving the gate of the switching transistor (M) can be implemented in various ways, in one embodiment of the present invention has shown an example using a ramp waveform.

도 10은 도 7의 연속시간 델타-시그마 변조기의 입력 부분을 다른 예로 나타내는 회로도로서, 여러 개의 지연된 제1 내지 제3 클럭(P1, P1', P1")을 이용하여 디지털/아날로그 변환기(DAC)(300)가 적분기(100)에 연결되는 클럭(P1)이 하이(High)인 동안 제1 내지 제3 저항(R1, R2, R3)을 제1 내지 제3 클럭(P1, P1', P1")에 의해 순차적으로 병렬 연결하여 등가 저항을 시간에 따라 줄여줌으로써, 본 발명의 가변 저항기(RVary)(400")를 구현할 수 있다.10 is a continuous-time delta of Figure 7 - a circuit diagram showing another example of the input part of the sigma modulator, multiple delayed first to third clock (P 1, P 1 ', P 1 ") for use by D / A converter While the clock P 1 connected to the integrator 100 is high, the first to third resistors R 1 , R 2 , and R 3 are connected to the first to third clocks (DAC) 300. By sequentially connecting in parallel by P 1 , P 1 ′, and P 1 ″ to reduce the equivalent resistance with time, the variable resistor R Vary 400 ″ of the present invention can be implemented.

전술한 본 발명에 따른 연속시간 델타-시그마 변조기에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the continuous time delta-sigma modulator according to the present invention has been described above, the present invention is not limited thereto, and various modifications are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to implement and this also belongs to the present invention.

도 1은 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이다.1 is a block diagram illustrating the basic structure of a continuous time delta-sigma modulator.

도 2는 정전류원을 이용한 피드백 DAC에서의 클럭 지터의 영향을 설명하기 위한 그래프이다.2 is a graph illustrating the effect of clock jitter on a feedback DAC using a constant current source.

도 3은 SC DAC를 적용한 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이다.3 is a block diagram illustrating a basic structure of a continuous time delta-sigma modulator using an SC DAC.

도 4는 SC DAC의 전류전달 파형을 설명하기 위한 그래프이다.4 is a graph illustrating a current transfer waveform of the SC DAC.

도 5는 SCR DAC를 적용한 연속시간 델타-시그마 변조기의 기본적인 구조를 설명하기 위한 블록 구성도이다.FIG. 5 is a block diagram illustrating a basic structure of a continuous time delta-sigma modulator using an SCR DAC.

도 6은 SCR DAC의 전류전달 파형을 설명하기 위한 그래프이다.6 is a graph illustrating a current transfer waveform of the SCR DAC.

도 7은 본 발명의 일 실시예에 따른 연속시간 델타-시그마 변조기의 구조를 설명하기 위한 블록 구성도이다.7 is a block diagram illustrating the structure of a continuous time delta-sigma modulator according to an embodiment of the present invention.

도 8은 본 발명의 일 실시예에 적용된 디지털/아날로그 변환기(DAC)의 전류전달 특성을 기존의 SCR DAC 구조와 비교하여 도시한 그래프이다.8 is a graph illustrating current transfer characteristics of a digital-to-analog converter (DAC) applied to an embodiment of the present invention in comparison with a conventional SCR DAC structure.

도 9는 도 7의 연속시간 델타-시그마 변조기의 입력 부분을 일 예로 나타내는 회로도이다.FIG. 9 is a circuit diagram illustrating an input part of the continuous time delta-sigma modulator of FIG. 7 as an example.

도 10은 도 7의 연속시간 델타-시그마 변조기의 입력 부분을 다른 예로 나타내는 회로도이다.FIG. 10 is a circuit diagram illustrating another example of an input portion of the continuous time delta-sigma modulator of FIG. 7.

Claims (9)

제1 입력 단자는 입력 신호와 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기;A first input terminal receives the sum of the input signal and the analog feedback signal, and the second input terminal includes an active integrator using an operational amplifier connected to a reference potential; 상기 적분기의 출력을 디지털 신호로 변환하는 아날로그/디지털 변환기;An analog / digital converter for converting the output of the integrator into a digital signal; 상기 아날로그/디지털 변환기로부터 변환된 디지털 신호를 상기 아날로그 피드백 신호로 변환하는 디지털/아날로그 변환기; 및A digital / analog converter for converting the digital signal converted from the analog / digital converter into the analog feedback signal; And 상기 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 포함하는 연속시간 델타-시그마 변조기.And a variable resistor coupled between the integrator and the digital / analog converter, the variable resistor changing the current value of the digital / analog converter by adjusting a resistance value over time. 제1 항에 있어서,According to claim 1, 상기 디지털/아날로그 변환기의 방전 초기에는 상기 가변 저항기의 저항 값을 크게 조절하여 순간적인 전류의 변화를 줄인 후, 점진적으로 저항 값을 감소시켜 방전이 진행됨에 따라 방전 전류의 변화율이 크지 않도록 하면서도 방전의 마지막에서는 줄어든 상기 가변 저항기의 저항 값에 의해 상기 디지털/아날로그 변환기에 충전되어 있던 전하를 모두 방전하여 상기 적분기로 전달되도록 상기 가변 저항기의 저항 값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기.In the initial stage of discharging of the digital-to-analog converter, the resistance value of the variable resistor is largely adjusted to reduce the instantaneous current change, and then the resistance value is gradually decreased to prevent the change rate of the discharge current from increasing as the discharge proceeds. And lastly adjust the resistance value of the variable resistor so as to discharge all the charges charged in the digital / analog converter by the resistance value of the variable resistor reduced. 제1 항에 있어서,According to claim 1, 상기 가변 저항기는,The variable resistor, 상기 적분기와 디지털/아날로그 변환기의 사이에 직렬 연결되는 저항과, 상기 저항에 병렬로 연결되는 스위칭 트랜지스터로 이루어지되,A resistor connected in series between the integrator and the digital-to-analog converter, and a switching transistor connected in parallel to the resistor, 상기 스위치칭 트랜지스터의 게이트 전압을 증가시켜 상기 스위칭 트랜지스터의 온-저항을 제어하여 상기 가변 저항기의 저항값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기.And controlling the on-resistance of the switching transistor to increase the gate voltage of the switching transistor to adjust the resistance of the variable resistor. 제3 항에 있어서,The method of claim 3, wherein 상기 스위칭 트랜지스터의 게이트를 구동하기 위한 전압은 램프(Ramp) 파형으로 이루어진 것을 특징으로 하는 연속시간 델타-시그마 변조기.The voltage for driving the gate of the switching transistor is a continuous time delta-sigma modulator characterized in that the ramp waveform. 제1 항에 있어서,According to claim 1, 상기 가변 저항기는, 상기 적분기와 디지털/아날로그 변환기의 사이에 복수개의 저항을 병렬로 연결하고, 상기 각 저항을 순차적으로 스위칭하여 등가 저항을 시간에 따라 줄여주어 상기 가변 저항기의 저항 값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기.The variable resistor may be configured to connect a plurality of resistors in parallel between the integrator and the digital / analog converter, and to sequentially switch the resistors to reduce the equivalent resistance over time to adjust the resistance value of the variable resistor. A continuous time delta-sigma modulator. 제1 항에 있어서,According to claim 1, 상기 디지털/아날로그 변환기는,The digital to analog converter, 스위치드 커패시터;Switched capacitors; 제1 제어신호에 따라 상기 스위치드 커패시터의 양단을 각각 상기 기준 전위에 연결하는 제1 및 제2 방전스위치;First and second discharge switches respectively connecting both ends of the switched capacitor to the reference potential according to a first control signal; 제1 및 제2 전압원;First and second voltage sources; 상기 제1 제어신호와 활성구간이 겹치지 않는 제2 제어신호 및 상기 디지털 신호에 따라 상기 스위치드 커패시터의 타단과 상기 제1 및 제2 전압원 사이를 각각 선택적으로 연결하는 제1 및 제2 충전스위치; 및First and second charging switches for selectively connecting the other end of the switched capacitor and the first and second voltage sources according to the second control signal and the digital signal in which the first control signal and the active period do not overlap each other; And 상기 제2 제어신호에 따라 상기 스위치드 커패시터의 일단과, 상기 가변 저항기의 일단을 연결하는 제3 충전스위치를 포함하는 것을 특징으로 하는 연속시간 델타-시그마 변조기.And a third charging switch connecting one end of the switched capacitor and one end of the variable resistor according to the second control signal. 디지털 출력을 아날로그 신호로 변환하여 피드백하는 디지털/아날로그 변환기와, 제1 입력 단자는 입력 신호와 상기 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기를 포함하는 연속시간 델타-시그마 변조기에 있어서,A digital-to-analog converter for converting and feeding back a digital output into an analog signal; a first input terminal receives the sum of the input signal and the analog feedback signal; and a second input terminal receives an active integrator using an operational amplifier connected to a reference potential. In a continuous time delta-sigma modulator comprising: 상기 능동 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 더 포함하되,A variable resistor is connected between the active integrator and the digital-to-analog converter, and further includes a variable resistor that adjusts a resistance value over time to change a current transfer amount of the digital-to-analog converter. 상기 가변 저항기는,The variable resistor, 상기 적분기와 디지털/아날로그 변환기의 사이에 직렬 연결되는 저항과, 상기 저항에 병렬로 연결되는 스위칭 트랜지스터로 이루어지며,A resistor connected in series between the integrator and the digital / analog converter, and a switching transistor connected in parallel with the resistor, 상기 디지털/아날로그 변환기에 충전된 전하를 상기 능동 적분기로 보내는 구간인 클럭이 하이(High)인 구간 동안 점차 상기 스위치칭 트랜지스터의 게이트 전압을 증가시켜 상기 스위칭 트랜지스터의 온(ON) 저항값을 줄임으로써 상기 가변 저항기의 저항값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기.By gradually increasing the gate voltage of the switching transistor to reduce the ON resistance value of the switching transistor during a period when the clock, which is a period for sending charge charged to the digital / analog converter to the active integrator, is high, And adjusting a resistance value of the variable resistor. 디지털 출력을 아날로그 신호로 변환하여 피드백하는 디지털/아날로그 변환기와, 제1 입력 단자는 입력 신호와 상기 아날로그 피드백 신호를 합산하여 입력받고, 제2 입력 단자는 기준 전위에 연결된 연산증폭기를 이용한 능동 적분기를 포함하는 연속시간 델타-시그마 변조기에 있어서,A digital-to-analog converter for converting and feeding back a digital output into an analog signal; a first input terminal receives the sum of the input signal and the analog feedback signal; and a second input terminal receives an active integrator using an operational amplifier connected to a reference potential. In a continuous time delta-sigma modulator comprising: 상기 능동 적분기와 디지털/아날로그 변환기의 사이에 연결되며, 저항 값을 시간에 따라 조절하여 상기 디지털/아날로그 변환기의 전류전달량을 변화시키는 가변 저항기를 더 포함하되,A variable resistor is connected between the active integrator and the digital-to-analog converter, and further includes a variable resistor that adjusts a resistance value over time to change a current transfer amount of the digital-to-analog converter. 상기 가변 저항기는,The variable resistor, 상기 적분기와 디지털/아날로그 변환기의 사이에 복수개의 저항을 병렬로 연결하고, 복수개의 지연된 클럭을 이용하여 상기 디지털/아날로그 변환기가 상기 능동 적분기에 연결되는 클럭이 하이(High)인 동안 상기 복수개의 저항을 상기 복수개의 지연된 클럭에 의해 순차적으로 병렬 연결하여 등가 저항을 시간에 따라 줄여줌으로써 상기 가변 저항기의 저항 값을 조절하는 것을 특징으로 하는 연속시간 델타-시그마 변조기.A plurality of resistors are connected in parallel between the integrator and the digital / analog converter, and the plurality of resistors are connected while the clock connected to the active integrator is high by using a plurality of delayed clocks. Sequential parallel connection by the plurality of delayed clocks to reduce the equivalent resistance with time to adjust the resistance value of the variable resistor. 제7 항 또는 제8 항에 있어서,The method according to claim 7 or 8, 상기 디지털/아날로그 변환기는,The digital to analog converter, 스위치드 커패시터;Switched capacitors; 제1 제어신호에 따라 상기 스위치드 커패시터의 양단을 각각 상기 기준 전위에 연결하는 제1 및 제2 방전스위치;First and second discharge switches respectively connecting both ends of the switched capacitor to the reference potential according to a first control signal; 제1 및 제2 전압원;First and second voltage sources; 상기 제1 제어신호와 활성구간이 겹치지 않는 제2 제어신호 및 상기 디지털 신호에 따라 상기 스위치드 커패시터의 타단과 상기 제1 및 제2 전압원 사이를 각각 선택적으로 연결하는 제1 및 제2 충전스위치; 및First and second charging switches for selectively connecting the other end of the switched capacitor and the first and second voltage sources according to the second control signal and the digital signal in which the first control signal and the active period do not overlap each other; And 상기 제2 제어신호에 따라 상기 스위치드 커패시터의 일단과, 상기 가변 저항기의 일단을 연결하는 제3 충전스위치를 포함하는 것을 특징으로 하는 연속시간 델타-시그마 변조기.And a third charging switch connecting one end of the switched capacitor and one end of the variable resistor according to the second control signal.
KR1020080056405A 2008-04-15 2008-06-16 Continuous-time delta-sigma modulator KR20090109454A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080056405A KR20090109454A (en) 2008-04-15 2008-06-16 Continuous-time delta-sigma modulator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080034656 2008-04-15
KR1020080056405A KR20090109454A (en) 2008-04-15 2008-06-16 Continuous-time delta-sigma modulator

Publications (1)

Publication Number Publication Date
KR20090109454A true KR20090109454A (en) 2009-10-20

Family

ID=41552745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056405A KR20090109454A (en) 2008-04-15 2008-06-16 Continuous-time delta-sigma modulator

Country Status (1)

Country Link
KR (1) KR20090109454A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564831B2 (en) 2011-01-05 2013-10-22 International Business Machines Corporation Color document printing system for selecting a combination of colors based on contrast and cost
KR20150094906A (en) * 2014-02-12 2015-08-20 한국전자통신연구원 Second order loop filter and multi-order delta sigma modulator including the same
KR20160084270A (en) * 2015-01-05 2016-07-13 한국기술교육대학교 산학협력단 Filter Comprising Active Resistor and Sigma Delta Ripple Smoothing Circuit for Capacitive Micro Acceleration Sensor
WO2016111479A1 (en) * 2015-01-05 2016-07-14 한국기술교육대학교 산학협력단 Filter comprising active resistor, and sigma-delta modulator ripple smoothing circuit of capacitive micro-acceleration sensor using same
KR20180028227A (en) * 2016-09-08 2018-03-16 포항공과대학교 산학협력단 Current readout circuit having a improved power consumption and dynamic-range
CN108173549A (en) * 2017-12-19 2018-06-15 重庆湃芯微电子有限公司 A kind of low-power consumption sigma delta modulators based on capacitance resistance double loop structure
US10224951B2 (en) 2016-01-08 2019-03-05 Analog Devices Global Configurable input range for continuous-time sigma delta modulators
KR102073309B1 (en) * 2018-08-06 2020-02-04 울산과학기술원 Gas sensor system
CN112865799A (en) * 2020-12-31 2021-05-28 瑞声科技（南京）有限公司 Sigma-delta ADC modulator for optimizing current steering DAC and electronic equipment
CN112994695A (en) * 2021-03-02 2021-06-18 江苏润石科技有限公司 High-speed low-power consumption Sigma-Delta analog-to-digital converter and digital processing unit
CN114070322A (en) * 2020-08-05 2022-02-18 中国电子科技集团公司第二十四研究所 Analog-to-digital converter and method for reducing capacitance value of capacitor in first-stage integration unit of analog-to-digital converter

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564831B2 (en) 2011-01-05 2013-10-22 International Business Machines Corporation Color document printing system for selecting a combination of colors based on contrast and cost
KR20150094906A (en) * 2014-02-12 2015-08-20 한국전자통신연구원 Second order loop filter and multi-order delta sigma modulator including the same
KR20160084270A (en) * 2015-01-05 2016-07-13 한국기술교육대학교 산학협력단 Filter Comprising Active Resistor and Sigma Delta Ripple Smoothing Circuit for Capacitive Micro Acceleration Sensor
WO2016111479A1 (en) * 2015-01-05 2016-07-14 한국기술교육대학교 산학협력단 Filter comprising active resistor, and sigma-delta modulator ripple smoothing circuit of capacitive micro-acceleration sensor using same
US10224951B2 (en) 2016-01-08 2019-03-05 Analog Devices Global Configurable input range for continuous-time sigma delta modulators
KR101875464B1 (en) * 2016-09-08 2018-07-06 포항공과대학교 산학협력단 Current readout circuit having a improved power consumption and dynamic-range
KR20180028227A (en) * 2016-09-08 2018-03-16 포항공과대학교 산학협력단 Current readout circuit having a improved power consumption and dynamic-range
CN108173549A (en) * 2017-12-19 2018-06-15 重庆湃芯微电子有限公司 A kind of low-power consumption sigma delta modulators based on capacitance resistance double loop structure
KR102073309B1 (en) * 2018-08-06 2020-02-04 울산과학기술원 Gas sensor system
CN114070322A (en) * 2020-08-05 2022-02-18 中国电子科技集团公司第二十四研究所 Analog-to-digital converter and method for reducing capacitance value of capacitor in first-stage integration unit of analog-to-digital converter
CN114070322B (en) * 2020-08-05 2023-09-12 中国电子科技集团公司第二十四研究所 Analog-to-digital converter and method for reducing capacitance value in first stage integration unit of analog-to-digital converter
CN112865799A (en) * 2020-12-31 2021-05-28 瑞声科技（南京）有限公司 Sigma-delta ADC modulator for optimizing current steering DAC and electronic equipment
CN112994695A (en) * 2021-03-02 2021-06-18 江苏润石科技有限公司 High-speed low-power consumption Sigma-Delta analog-to-digital converter and digital processing unit
CN112994695B (en) * 2021-03-02 2023-12-05 江苏润石科技有限公司 High-speed low-power-consumption Sigma-Delta analog-to-digital converter and digital processing unit

Similar Documents

Publication Publication Date Title
KR20090109454A (en) Continuous-time delta-sigma modulator
KR101229572B1 (en) Digital to analogue conversion
EP1402647B1 (en) Multi-bit sigma-delta analog to digital converter with a variable full scale
US6744394B2 (en) High precision analog to digital converter
US7567193B2 (en) Continuous time delta-sigma modulator and electronic circuit including the same
US6617908B1 (en) Switched-capacitor circuits with reduced distortion
US8570201B2 (en) Direct feedback for continuous-time oversampled converters
US7683815B2 (en) Cross-coupled switched capacitor circuit with a plurality of branches
US7049990B2 (en) Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
JPH08125541A (en) Delta sigma modulator
US10581453B1 (en) Precision current-to-digital converter
US6697001B1 (en) Continuous-time sigma-delta modulator with discrete time common-mode feedback
US8344796B2 (en) Switched capacitor circuit
US8169259B2 (en) Active filter, delta-sigma modulator, and system
JP4755558B2 (en) AD converter and delta-sigma AD converter
KR20150094906A (en) Second order loop filter and multi-order delta sigma modulator including the same
WO2011081069A1 (en) Sigma-delta modulator
US20140368367A1 (en) Continuous-time sigma-delta modulator and continuous-time sigma-delta modulating method
KR101348662B1 (en) Active rc integrator and continuous time sigma-delta modulator with gain control function
KR102617310B1 (en) Delta-Sigma Modulators and Modulation Methods thereof
KR100828271B1 (en) Switch control circuit, ?? modulation circuit, and ?? modulation type ad converter
Hsieh et al. A sar-assisted continuous-time incremental σδ adc with first-order noise coupling
JP2012023540A (en) Multi-bit delta-sigma modulator and ad converter
Shen et al. A $142.8-\mu\text {W} $98.1 dB-SNDR Power/Bandwidth Configurable Fully Dynamic Discrete-Time Zoom ADC with Interstage Leakage Shaping
Cho A Single Op-amp Resonator-Based Continuous-Time Sigma-Delta Modulator With Time-Division Switching for Excess Loop Delay Compensation

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application