KR20180028227A - Current readout circuit having a improved power consumption and dynamic-range - Google Patents

Current readout circuit having a improved power consumption and dynamic-range Download PDF

Info

Publication number
KR20180028227A
KR20180028227A KR1020160115637A KR20160115637A KR20180028227A KR 20180028227 A KR20180028227 A KR 20180028227A KR 1020160115637 A KR1020160115637 A KR 1020160115637A KR 20160115637 A KR20160115637 A KR 20160115637A KR 20180028227 A KR20180028227 A KR 20180028227A
Authority
KR
South Korea
Prior art keywords
current
digital
analog
filter
loop filter
Prior art date
Application number
KR1020160115637A
Other languages
Korean (ko)
Other versions
KR101875464B1 (en
Inventor
심재윤
손현우
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020160115637A priority Critical patent/KR101875464B1/en
Publication of KR20180028227A publication Critical patent/KR20180028227A/en
Application granted granted Critical
Publication of KR101875464B1 publication Critical patent/KR101875464B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2506—Arrangements for conditioning or analysing measured signals, e.g. for indicating peak values ; Details concerning sampling, digitizing or waveform capturing
    • G01R19/2509—Details concerning sampling, digitizing or waveform capturing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/002—Switches for altering the measuring range or for multitesters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/257—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method

Abstract

The present invention relates to a technique converting an analogue input current value into a digital value by using primary delta-sigma modulation. The present invention prevents static current from being consumed in a different part except for a bias current generating circuit without using an accurate analogue element such as a calculation amplifier, enables to operate in a lower power mode, and has a wide dynamic range by using noise shaping of the delta-sigma modulation. A current read circuit having improved power consumption and dynamic range comprises: a digital-analogue converter for driving current; an integrator; a comparator; a digital loop filter; a dynamic element matching part; and a decimation filter.

Description

전력 소모량 및 동적범위가 개선된 전류 판독 회로{CURRENT READOUT CIRCUIT HAVING A IMPROVED POWER CONSUMPTION AND DYNAMIC-RANGE}[0001] CURRENT READOUT CIRCUIT HAVING A IMPROVED POWER CONSUMPTION AND DYNAMIC-RANGE [0002]

본 발명은 1차 델타시그마 모듈레이션을 이용하여 아날로그 입력 전류의 값을 디지털 값으로 변환하는 기술에 관한 것으로, 특히 연산증폭기와 같은 정밀한 아날로그 소자를 사용하지 않고 바이어스 전류 생성회로를 제외한 다른 부분에서 정적 전류가 소모되는 것을 방지하여 저전력 모드로 동작하는 것이 가능하도록 하고, 델타시그마 모듈레이션의 노이즈 쉐이핑을 이용하여 넓은 동적범위를 갖도록 한 전력 소모량 및 동적범위가 개선된 전류 판독 회로에 관한 것이다.
The present invention relates to a technique for converting a value of an analog input current into a digital value using a first-order delta-sigma modulation, and more particularly to a technique for converting a static current To a current read circuit which is capable of operating in a low power mode and which has improved dynamic range and power consumption by using noise shaping of delta sigma modulation to have a wide dynamic range.

일반적으로, 빛의 세기, 수소이온 농도 및 글루코오스(glucose) 농도와 같은 정보를 측정하는 센서는 해당 입력의 변화를 감지하여 그에 따른 전류값을 출력하는데, 이 전류값은 센서의 종류에 따라 다르다.Generally, a sensor that measures information such as light intensity, hydrogen ion concentration, and glucose concentration senses a change in a corresponding input and outputs a corresponding current value, which varies depending on the type of the sensor.

따라서, 측정하고자 하는 정보를 웨어러블(wearable) 기기와 같은 저전력 플랫폼에서 소프트웨어 혹은 하드웨어로 처리하기 위해서는 저전력 모드로 동작하여 아날로그 입력 전류의 값을 디지털 값으로 변환 시켜주는 넓은 동적범위를 갖는 전류 판독 회로가 필요하다.  Therefore, in order to process the information to be measured by software or hardware in a low-power platform such as a wearable device, a current reading circuit having a wide dynamic range that operates in a low power mode and converts the value of the analog input current into a digital value need.

그러나, 종래 기술에 의한 전류 판독 회로는 저전력 모드 동작하고 넓은 동적범위를 갖는데 몇 가지의 장애 요소가 있다. 예를 들어, 종래 기술에 의한 전류 판독 회로는 연산증폭기를 이용하여 전류를 전압으로 변환하는 부분과 전압으로 변환된 정보를 디지털 값으로 변환하는 아날로그 디지털 변환기 부분으로 이루어진다. 여기서, 연산증폭기는 항상 일정량의 전류를 소모하기 때문에 저전력 모드의 장애 요소로 작용하고, 넓은 동적범위를 갖기 위해서는 고해상도의 아날로그 디지털 변환기를 필요로 하는데, 이는 상당한 양의 전력 소모를 필요로 하므로 결과적으로 넓은 동적범위를 갖는데 장애 요소로 작용한다.
However, the current readout circuit according to the prior art has several disadvantages in that it operates in a low power mode and has a wide dynamic range. For example, a current readout circuit according to the prior art consists of a portion for converting a current into a voltage using an operational amplifier and an analog-to-digital converter portion for converting information converted to a voltage into a digital value. Here, since the operational amplifier always consumes a certain amount of current, it acts as an obstacle to the low power mode and requires a high-resolution analog-digital converter in order to have a wide dynamic range, which requires a considerable amount of power consumption. It has a wide dynamic range and acts as a barrier.

이와 같은 이유로 인하여, 종래 기술에 의한 전류 판독 회로는 저전력 모드로 동작시키거나 넓은 동적범위를 갖도록 동작시키는데 어려움이 있다.
For this reason, the current readout circuit according to the prior art has difficulties in operating in a low power mode or operating with a wide dynamic range.

본 발명이 해결하고자 하는 과제는 전류 판독 회로를 저전력 모드로 동작시키고 넓은 동적 범위를 갖기 위하여, 일정한 양의 전류를 항상 소모하는 연산증폭기와 같은 정밀한 아날로그 소자를 사용하지 않아 정적 전류 소모량이 최소화 되도록 하고, 델타시그마 모듈레이션의 노이즈 쉐이핑 성질을 사용하여 넓은 동적범위를 갖도록 하는데 있다.A problem to be solved by the present invention is to minimize a static current consumption by not using a precise analog element such as an operational amplifier which always consumes a constant amount of current in order to operate the current reading circuit in a low power mode and have a wide dynamic range , And to have a wide dynamic range using the noise shaping nature of delta sigma modulation.

상기 기술적 과제를 이루기 위한 본 발명의 실시예에 따른 전력 소모량 및 동적범위가 개선된 전류 판독 회로의 블록도로서 이에 도시한 바와 같이 전류 판독 회로(100)는, 직렬 연결된 스위치와 전류원으로 각기 이루어진 복수 개의 전류원 브렌치를 구비하여, 센서로부터 입력되는 아날로그 입력전류에 비례하는 아날로그전류를 출력하는 전류구동용 디지털 아날로그 변환기; 상기 전류구동용 디지털 아날로그 변환기에 의해 소모되고 남은 상기 아날로그전류의 잔여전류를 적분하여 그에 따른 적분전압을 출력하는 적분기; 상기 적분전압을 기준전압과 비교하여 그에 따른 부호 정보를 출력하는 비교기; 상기 부호 정보를 누적 연산하여 누적된 전류 정보를 획득하는 디지털 루프 필터; 상기 전류구동용 디지털 아날로그 변환기를 구성하는 요소 간의 불일치를 감소시켜 선형성이 향상되게 하는 동적요소 매칭부; 및 델타시그마 모듈레이션된 상기 디지털 루프 필터의 출력신호를 에일리어싱 없이 입력 신호의 대역폭에 알맞게 다운샘플링하는 데시메이션 필터를 포함하는 것을 특징으로 한다.
As shown in FIG. 1, the current reading circuit 100 includes a series-connected switch and a plurality of current sources, each of which is composed of a series-connected switch and a current source, according to an embodiment of the present invention. A digital-to-analog converter for current driving that includes a current source branch and outputs an analog current proportional to an analog input current input from the sensor; An integrator for integrating a remaining current of the analog current consumed and consumed by the current driving digital-to-analog converter and outputting an integral voltage according to the integrated current; A comparator for comparing the integrated voltage with a reference voltage and outputting sign information corresponding thereto; A digital loop filter for accumulating the code information to obtain accumulated current information; A dynamic element matching unit for reducing a mismatch between the elements constituting the current driving digital-to-analog converter to improve linearity; And delta sigma modulated And a decimation filter for downsampling the output signal of the digital loop filter according to the bandwidth of the input signal without aliasing.

본 발명은 전류 판독 회로를 저전력으로 동작시키면서 넓은 동적범위를 가질 수 있도록, 바이어스 생성 회로를 제외한 모든 부분을 정적 전류를 소모하지 않는 디지털 회로로 구성 함으로써, 정적 전력을 최소화 하고, 피드백 전류를 출력하는 전류 구동 디지털 아날로그 변환기의 비트 수가 늘어남과 동시에 델타시그마 모듈레이션을 이용한 노이즈 쉐이핑으로 넓은 동적범위가 확보되는 효과가 있다.
The present invention minimizes static power by configuring all portions except the bias generation circuit with a digital circuit that does not consume static current so as to have a wide dynamic range while operating the current reading circuit at low power, As the number of bits of current-driven digital-to-analog converters increases, noise shaping using delta sigma modulation secures wide dynamic range.

도 1은 본 발명의 실시예에 따른 전력 소모량 및 동적범위가 개선된 전류 판독 회로의 블록도이다.
도 2의 (a)는 본 발명에 따른 출력코드의 푸리에 변환 그래프이다.
도 2의 (b)는 본 발명에 따른 차동 비선형성 그래프이다.
도 2의 (c)는 본 발명에 따른 적분 비선형성 그래프이다. 1 is a block diagram of a current readout circuit with improved power consumption and dynamic range in accordance with an embodiment of the present invention.
2 (a) is a Fourier transform graph of an output code according to the present invention.
2 (b) is a graph of differential nonlinearity according to the present invention.
2 (c) is an integrated nonlinearity graph according to the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 전력 소모량 및 동적범위가 개선된 전류 판독 회로의 블록도로서 이에 도시한 바와 같이, 전류구동용 디지털 아날로그 변환기(110), 적분기(120), 비교기(130), 디지털 루프 필터(140), 동적요소 매칭부(150) 및 데시메이션 필터(160)를 포함한다.FIG. 1 is a block diagram of a current read circuit having improved power consumption and dynamic range according to an embodiment of the present invention. As shown in FIG. 1, a current-to-digital converter 110, an integrator 120, a comparator 130, A digital loop filter 140, a dynamic element matching unit 150, and a decimation filter 160.

전류구동용 디지털 아날로그 변환기(110)는 센서로부터 입력되는 아날로그 입력전류(IIN)에 비례하는 피드백전류인 아날로그전류(IDAC)를 출력하는 역할을 한다. 전류구동용 디지털 아날로그 변환기(110)는 아날로그전류(IDAC)를 출력노드에 공급하거나 직접 소모하거나 또는 상기 공급 및 소모 기능을 모두 수행할 수 있다. 이를 위해 전류구동용 디지털 아날로그 변환기(110)는 직렬 연결된 스위치(SW)와 전류원(IB)으로 각기 이루어진 복수 개(예 16개)의 전류원 브렌치(110A-110P)를 구비하여 스위치(SW)가 턴온된 전류원 브렌치에서 아날로그전류(IDAC)를 소모한다. 상기 스위치(SW)를 구현하는 소자는 특별하게 한정되지 않는데, 예를 들어 N 채널 MOS 트랜지스터(이하, '엔모스 트랜지스터'라 칭함)로 구현할 수 있다. 이와 같이 전류구동용 디지털 아날로그 변환기(110)는 상기와 같은 구성을 갖는 16개의 전류원 브렌치(110A-110P)로 이루어진 전류원 배열(current source array)을 갖으므로 넓은 동적범위를 갖게 되며, 상기 스위치(SW)가 턴오프된 상태에서는 정적 전류를 소모하지 않으므로 저전력으로 동작하는 것이 가능하다. The current driving digital-to-analog converter 110 serves to output an analog current (I DAC ) which is a feedback current proportional to the analog input current I IN input from the sensor. The current-driving digital-to-analog converter 110 may supply or directly supply the analog current (I DAC ) to the output node or both the supply and consumption functions. Current-driven digital-to-analog converter 110 for this purpose is provided with a current source branches (110A-110P) of a plurality of (e.g., 16) each consisting of a series-connected switch (SW) and the current source (I B), the switch (SW) The analog current (I DAC ) is consumed in the turned-on current source branch. The element for implementing the switch SW is not particularly limited, and may be implemented by, for example, an N-channel MOS transistor (hereinafter referred to as an "NMOS transistor"). As described above, the current-driving digital-to-analog converter 110 has a current source array composed of 16 current source branches 110A-110P having the above-described configuration, and thus has a wide dynamic range. Is turned off, it is possible to operate at a low power because no static current is consumed.

여기서, 상기 센서란 열, 빛, 온도, 압력, 소리 등 물리적인 양이나 그 변화를 감지하여 그에 따른 일정한 신호를 출력하는 각종 센서를 의미한다. 전자 전기적인 관점에서 볼 때, 상기 일정한 신호는 전압, 전류, 저항 또한 커패시터 등의 형태일 수 있다. 본 발명의 실시예에 적용된 센서는 출력이 전류 신호인 센서이다. 따라서, 본 발명의 실시예에서는 전류구동용 디지털 아날로그 변환기(110)가 상기 센서로부터 공급되는 아날로그 입력전류(IIN)를 받아서 이의 값에 비례하는 디지털 값을 출력하게 된다. 상기 센서의 입력은 센서의 종류에 따라 다르지만 pH농도, 글루코오스 농도, CO가스 농도 등이 될 수 있다.Here, the sensor refers to various sensors that detect a physical amount or change of heat, light, temperature, pressure, sound, and the like and output a constant signal corresponding thereto. From an electronic viewpoint, the constant signal may be in the form of voltage, current, resistance, or a capacitor. A sensor applied to an embodiment of the present invention is a sensor whose output is a current signal. Therefore, in the embodiment of the present invention, the current-driving digital-analog converter 110 receives the analog input current I IN supplied from the sensor and outputs a digital value proportional to the value. The input of the sensor may be a pH concentration, a glucose concentration, a CO gas concentration or the like depending on the type of the sensor.

참고로, 상기 아날로그 전류(IDAC)의 방향은 16개의 전류원 브렌치(110A-110P)의 전류구동 방향에 의해 결정된다. 예를 들어, 도 1에서와 같이 전류원 브렌치(110A-110P)의 전류구동 방향을 나타내는 화살표가 아래로 향해 있으면, 임의의 스위치(SW)가 턴온되어 해당 전류원 브렌치가 동작할 때 VC 노드에서 전류를 소모하게 된다. 이와 반대로, 전류원 브렌치(110A-110P)의 전류구동 방향을 나타내는 화살표가 위로 향해 있으면, 임의의 스위치(SW)가 턴온되어 해당 전류원 브렌치가 VC노드에 전류를 공급하게 된다. 결국, 전류구동용 디지털 아날로그 변환기(110)는 아날로그 전류(IDAC)의 구동 방향에 따라 전류를 공급하거나 소모할 수 있다. For reference, the direction of the analog current (I DAC ) is determined by the current drive direction of the 16 current source branches 110A-110P. For example, even if there is an arrow showing a current driving direction of the current source branches (110A-110P) as in the first on down, that any switch (SW) is turned on current from the V C node when the current source branch operation . On the other hand, if the arrow indicating the current driving direction of the current source branches 110A-110P is upward, the arbitrary switch SW is turned on so that the current source branch supplies the current to the V C node. As a result, the current-driving digital-analog converter 110 can supply or consume current according to the driving direction of the analog current I DAC .

한편, 상기 전류구동용 디지털 아날로그 변환기(110)의 출력전류의 방향은 상기 아날로그 입력전류(IIN, 센서의 출력 전류)의 방향이 어떻게 되는가에 따라 결정된다. 예를 들어, 도 1에서 아날로그 입력전류(IIN)의 화살표가 아래를 향하고 있으므로, 이는 VC노드에 전류를 공급해주는 것이고, 따라서 잔여전류(IRESIDUE)를 생성하기 위해서는 전류구동용 디지털 아날로그 변환기(110)의 전류원 브렌치의 전류구동 방향이 아래로 향하여 VC노드에서 전류를 소모해야 한다.The direction of the output current of the current-driving digital-to-analog converter 110 is determined according to how the direction of the analog input current I IN (the output current of the sensor) is. For example, since the arrow of the analog input current I IN is directed downward in FIG. 1, this is to supply current to the V C node, and therefore, in order to generate the residual current I RESIDUE , The current driving direction of the current source branch of the transistor 110 must be directed downward to consume current at the V C node.

왜냐하면, 상기 잔여전류(IRESIDUE)는 상기 아날로그 입력전류(IIN)에서 전류구동용 디지털 아날로그 변환기(110)의 출력전류인 아날로그 전류(IDAC)를 뺀 값이기 때문이다. 만약 아날로그 입력전류(IIN)가 VC노드에서 전류를 소모하는 방향이 된다면 즉, 도 1에서의 아날로그 입력전류(IIN)의 방향과 반대방향이 된다면, 전류원 브렌치(110A-110P)의 방향도 도 1과 반대로 바뀌어야 된다.This is because the residual current I RESIDUE is a value obtained by subtracting the analog current I DAC which is the output current of the current driving digital-analog converter 110 from the analog input current I IN . If the analog input current I IN is in the direction of consuming current at the V C node, that is, opposite to the direction of the analog input current I IN in FIG. 1, the direction of the current source branches 110A-110P 1 should be reversed.

적분기(120)는 아날로그 입력전류(IIN)가 공급될 때, 전류구동용 디지털 아날로그 변환기(110)에 의해 소모되고 남은 상기 아날로그 입력전류(IIN)의 잔여전류(IRESIDUE)를 적분하여 그에 따른 적분전압(VC)을 출력한다. 이를 위해 상기 적분기(120)는 커패시터(CA)를 구비하며, 상기 적분전압(VC)이 상기 커패시터(CA)를 통해 출력된다. 상기 잔여전류(IRESIDUE)는 입력전류와 피드백전류의 차이에 상응되는 전류이다.The integrator 120 is connected to the analog-to-digital converter 110, which is consumed by the current-driving digital-analog converter 110 when the analog input current I IN is supplied, Integrates the residual current I RESIDUE of the input current I IN and outputs an integral voltage V C corresponding thereto. To this end, the integrator 120 includes a capacitor C A , and the integrated voltage V C is output through the capacitor C A. The residual current I RESIDUE is a current corresponding to the difference between the input current and the feedback current.

비교기(130)는 상기 적분기(120)로부터 공급되는 적분전압(VC)을 기준전압(VREF)과 비교하여 그 비교 결과에 따라 1 또는 -1을 출력한다. 즉, 비교기(130)는 상기 아날로그 입력전류(IIN)와 상기 아날로그전류(IDAC)를 비교하여 어느 전류가 큰지에 대한 부호 정보만을 출력한다. The comparator 130 compares the integrated voltage V C supplied from the integrator 120 with the reference voltage V REF and outputs 1 or -1 according to the comparison result. That is, the comparator 130 compares the analog input current I IN with the analog current I DAC to output only the sign information indicating which current is larger.

따라서, 디지털 루프 필터(140)는 DC 이득을 중가시키기 위하여, 상기 비교기(130)에서 출력되는 부호 정보를 누적 연산하여 누적된 전류 정보를 획득한다. 이를 위해 디지털 루프 필터(140)는 누적 적분기(141) 및 피드 포워드 패스(feed forward pass)(142)를 구비한다. 하나의 폐루프 안에 상기와 같은 두 개의 적분기 요소 즉, 적분기의 구성요소인 커패시터(CA)와 누적 적분기(141)가 존재하는 경우 폐루프가 불안정 해질 수 있다. 이를 감안하여, 상기 피드포워드 패스(142)는 상기 폐루프의 안정성을 유지하는 역할을 수행한다. Accordingly, the digital loop filter 140 accumulates the code information output from the comparator 130 to obtain the accumulated current information in order to increase the DC gain. To this end, the digital loop filter 140 has a cumulative integrator 141 and a feed forward pass 142. The closed loop may become unstable when there are two integrator elements such as a capacitor (C A ) and a cumulative integrator (141) which are components of the integrator in one closed loop. In view of this, the feedforward path 142 plays a role of maintaining the stability of the closed loop.

디지털 루프 필터(140)의 출력신호 중에서 부호비트를 제외한 상위 4비트(MSB 4b)(Ki)가 상기 전류구동용 디지털 아날로그 변환기(110)에서 16개의 전류원 브렌치(110A-110P)를 의미하고 여기서 i는 i번째 클럭 주기를 의미한다. 즉, 상기 상위 4비트(Ki)가 델타시그마 모듈레이터의 출력이 된다. 상기 상위 4비트(Ki)의 값은 직접 전류구동용 디지털 아날로그 변환기(110)에 전달할 수 있지만, 요소 불일치 현상을 줄이기 위해 동적 요소 매칭부(150)를 통해 전류구동용 디지털 아날로그 변환기(110)에 전달한다.The upper 4 bits (MSB 4b) (K i ) excluding the sign bit among the output signals of the digital loop filter 140 refer to the 16 current source branches 110A-110P in the current-driving digital-analog converter 110 i denotes the i-th clock cycle. That is, the upper 4 bits K i are the outputs of the delta sigma modulator. The value of the upper 4 bits K i can be directly transmitted to the current-driving digital-analog converter 110. However, in order to reduce the element mismatching, the current-driving digital-analog converter 110 is driven through the dynamic element matching unit 150, .

상기 부호비트에는 부호 정보가 포함되어 있는데, 이 부호비트가 '0'이면 양수를 의미하고,'1'이면 음수를 의미한다. The sign bit includes sign information. If the sign bit is '0', it means a positive number. If the sign bit is '1', it means a negative number.

상기 델타시그마 모듈레이터는 도 1의 전류 판독회로(100)에서 데시메이션 필터(160)를 제외한 나머지 모든 부분을 의미한다. 상기 델타시그마 모듈레이터는 아날로그 입력 신호를 디지털 값으로 변환시키는 역할을 수행한다. 예를 들어, 상기 델타시그마 모듈레이터는 아날로그 신호를 한 비트 또는 여러 비트의 디지털 신호 스트림으로 인코딩하는 역할을 수행한다. 상기 델타 시그마 모듈레이터는 입력신호에서 피드백 신호를 빼는 델타 부분(subtractor)과 이 뺄셈에 의한 나머지값(residue)을 적분하는 시그마 부분(적분기), 비교기와 같은 ADC, 그리고 DAC로 구성된다. 본 발명의 실시예에서 상기 아날로그 입력전류(IIN)는 상기 설명에서와 같이 상기 델타시그마 모듈레이션을 통해 4비트의 디지털 신호 스트림으로 인코딩된다. 이와 같은 4비트 디지털 신호 스트림은 후단의 데시메이션 필터(160)를 통해 아날로그 입력 신호에 비례하는 디지털 값으로 변환된다.The delta sigma modulator means all the remaining parts except the decimation filter 160 in the current reading circuit 100 of FIG. The delta sigma modulator serves to convert an analog input signal to a digital value. For example, the delta sigma modulator is responsible for encoding an analog signal into a digital signal stream of one bit or several bits. The delta sigma modulator comprises a subtractor for subtracting a feedback signal from an input signal, a sigma part (integrator) for integrating the residue by the subtraction, an ADC such as a comparator, and a DAC. In an embodiment of the present invention, the analog input current I IN is encoded into a 4-bit digital signal stream through the delta sigma modulation as described above. The 4-bit digital signal stream is converted into a digital value proportional to the analog input signal through the decimation filter 160 at the subsequent stage.

동적요소 매칭부(150)는 상기와 같은 구성을 갖는 전류구동용 디지털 아날로그 변환기(110)의 선형성을 향상시키는 기능을 수행한다. 즉, 상기 동적요소 매칭부(150)는 상기 전류구동용 디지털 아날로그 변환기(110)가 반도체 회로로 구현될 때 생기는 요소 사이의 불일치를 감소시키는 역할을 한다. 상기 동적요소 매칭부(150)에 사용되는 알고리즘은 특별하게 한정되지 않지만, 본 실시예에서는 클럭 동작으로 평균화시켜주는 알고리즘이 사용되었다.The dynamic element matching unit 150 performs a function of improving the linearity of the current-driven digital-analog converter 110 having the above-described configuration. That is, the dynamic element matching unit 150 reduces the inconsistency between the elements when the current-driving digital-analog converter 110 is implemented as a semiconductor circuit. The algorithm used in the dynamic element matching unit 150 is not particularly limited, but in the present embodiment, an algorithm that averages the data by a clock operation is used.

상기 전류구동용 디지털 아날로그 변환기(110)는 상기 동적요소 매칭부(150)의 제어를 받아 다음의 [수학식 1]과 같이 16개의 전류원 브렌치(110A-110P) 중에서 상기 디지털 루프 필터(140)의 상위 4비트(Ki)의 값에 해당하는 전류원 브렌치의 스위치(SW)를 턴온시켜 그에 따른 아날로그 입력전류(IDAC)를 생성한다.The current driving digital-to-analog converter 110 is controlled by the dynamic element matching unit 150 and selects one of the 16 current source branches 110A-110P as shown in the following Equation (1) The switch SW of the current source branch corresponding to the value of the upper 4 bits K i is turned on to generate the analog input current I DAC corresponding thereto.

Figure pat00001
Figure pat00001

디지털 루프 필터(140)의 누적 적분기(141)로 인하여 DC 이득이 무한대에 가깝기 때문에, 음(-)의 피드백에 의해 전류구동용 디지털 아날로그 변환기(110)의 출력전류인 아날로그 전류(IDAC)의 평균은 센서의 출력전류인 아날로그 입력전류(IIN)와 거의 같게 된다. 여기서, 상기 DC 이득은 어떠한 시스템 혹은 블럭에 DC에 가까운 입력이 공급될 때 출력 나누기 입력으로 얻어지는 값을 의미한다.Since the DC gain is close to infinity due to the cumulative integrator 141 of the digital loop filter 140, the negative feedback of the analog current I DAC , which is the output current of the current-driving digital- The average is almost equal to the analog input current (I IN ), which is the output current of the sensor. Here, the DC gain means a value obtained by an output division input when an input close to DC is supplied to any system or block.

이에 따라, 상기 적분기(120)의 커패시터(CA)를 통해 출력되는 적분전압(VC)은 상기 비교기(130)의 기준 전압(VREF)을 추종하게 된다. 이로 인하여 상기 적분전압(VC)은 상기 비교기(130)의 기준 전압(VREF)과 같게 된다.Accordingly, the integrated voltage V C output through the capacitor C A of the integrator 120 follows the reference voltage V REF of the comparator 130. Therefore, the integrated voltage V C is equal to the reference voltage V REF of the comparator 130.

따라서, 다음의 [수학식 2]와 같이 한 번의 변환 시간(=2048 클럭 주기)동안 평균적으로 상기 아날로그 입력전류(IIN)가 공급한 전하량과 상기 전류구동용 디지털 아날로그 변환기(110)의 아날로그 전류(IDAC)가 소모한 전하량은 거의 같으므로 상기 아날로그 입력전류(IIN)의 디지털 값은 2048 클럭 주기 동안 디지털 루프 필터(140) 출력의 상위 4비트(Ki)를 누적함으로써 얻어 질 수 있다. Accordingly, the amount of charge supplied by the analog input current I IN and the amount of charge of the analog current I D of the current driving digital-analog converter 110 are averaged over one conversion time (= 2048 clock cycles) The digital value of the analog input current I IN can be obtained by accumulating the upper 4 bits K i of the output of the digital loop filter 140 for 2048 clock cycles since the charge amount consumed by the I DAC is almost the same .

Figure pat00002
Figure pat00002

데시메이션 필터(Decimation Filer)(160)는 델타시그마 모듈레이션된 상기 디지털 루프 필터(140)의 출력신호를 에일리어싱 없이 입력 신호의 대역폭에 알맞게 다운샘플링하는 역할을 한다. 이를 위해 데시메이션 필터(160)는 저역통과필터(161) 및 다운샘플링 회로(162)를 구비한다. The decimation filter 160 downsamples the output signal of the digital loop filter 140 modulated by the delta sigma to a bandwidth of the input signal without aliasing. The decimation filter 160 includes a low-pass filter 161 and a downsampling circuit 162 for this purpose.

저역통과필터(161)는 상기 디지털 루프 필터(140)에서 출력되는 상위 4비트(Ki)를 누적하는 역할을 한다. 이를 위해 상기 저역통과필터(161)는 간단한 구조의 적분기를 구비할 수 있으며, 필요에 따라 좀 더 복잡한 구조의 적분기를 구비할 수 있다. The low pass filter 161 accumulates the upper 4 bits K i output from the digital loop filter 140. To this end, the low-pass filter 161 may have a simple structure integrator, and may have an integrator with a more complicated structure, if necessary.

다운샘플링 회로(162)는 상기 저역통과필터(161)의 출력을 소정 비율(예: 1/2048)로 다운샘플링하는 역할을 한다.The downsampling circuit 162 downsamples the output of the low-pass filter 161 at a predetermined rate (e.g., 1/2048).

본 발명의 실시예에 따라 저전력 모드로 동작하고 넓은 동적 범위를 갖는 전류 판독 회로(100)는 CMOS 350nm 공정으로 설계되었고 이를 이용하여 테스트 해 본 결과 전류구동용 디지털 아날로그 변환기(110)의 전류원(IB)을 200nA로 설정하였을 때 200nA~3000nA의 영역이 판독 가능하였다. 전류 판독 회로(100)의 해상도는 100pA으로써 다음의 [수학식 3]에 의해 구해진 동적범위는 88.9dB로 확인되었다.According to the embodiment of the present invention, the current reading circuit 100 operating in a low power mode and having a wide dynamic range is designed in a CMOS 350 nm process, and as a result of the testing, the current source I B ) was set to 200 nA, an area of 200 nA to 3000 nA was readable. The resolution of the current reading circuit 100 was 100 pA, and the dynamic range obtained by the following formula (3) was confirmed to be 88.9 dB.

Figure pat00003
Figure pat00003

또한, 전류 판독 회로(100)의 전력 소모량은 바이어스 생성회로를 포함하여 16.8μW로 확인되었다. 여기서, 상기 바이어스 생성회로(도면에 미표시)는 전류구동용 디지털 아날로그 변환기(110)의 전류원(IB)에 필요한 바이어스 전압을 생성하는 회로를 의미한다. Further, the power consumption of the current reading circuit 100 was confirmed to be 16.8 μW including the bias generation circuit. Here, the bias generation circuit (not shown in the drawing) means a circuit for generating a bias voltage necessary for the current source I B of the current-driving digital-analog converter 110.

도 2의 (a)는 본 발명에 따른 전류 판독 회로(100)에 측정 장비로 부터 DC 전류를 공급하였을 때 얻어진 출력 값을 푸리에 변환한 그래프로서 1차 노이즈 쉐이핑이 생기는 것을 알 수 있다. 도 2의 (b)와 도 2의 (c)는 전류 판독 회로(100)를 측정하여 얻어진 차동 비선형성(DNL)과 적분 비선형성(INL)의 그래프로서 각각 +0.24/-0.25LSB와 +1.98/-1.98LSB인 것을 확인하였다.
FIG. 2A is a Fourier transformed graph of an output value obtained when DC current is supplied from a measuring instrument to the current reading circuit 100 according to the present invention, and it can be seen that primary noise shaping occurs. 2B and 2C are graphs of the differential nonlinearity (DNL) and the integral nonlinearity (INL) obtained by measuring the current reading circuit 100, respectively, in the range of +0.24 / -0.25LSB and + 1.98 / -1.98 LSB.

이상에서 본 발명의 바람직한 실시예에 대하여 상세히 설명하였지만, 본 발명의 권리범위가 이에 한정되는 것이 아니라 다음의 청구범위에서 정의하는 본 발명의 기본 개념을 바탕으로 보다 다양한 실시예로 구현될 수 있으며, 이러한 실시예들 또한 본 발명의 권리범위에 속하는 것이다.
Although the preferred embodiments of the present invention have been described in detail above, it should be understood that the scope of the present invention is not limited thereto. These embodiments are also within the scope of the present invention.

100 : 전류 판독 회로 110 : 전류구동용 디지털 아날로그 변환기
120 : 적분기 130 : 비교기
140 : 디지털 루프 필터 141 : 누적 적분기
142 : 피드 포워드 패스 150 : 동적요소 매칭부
160 : 데시메이션 필터 161 : 저역 통과 필터
162 : 다운 샘플링 회로100: current reading circuit 110: current-driving digital-analog converter
120: integrator 130: comparator
140: digital loop filter 141: cumulative integrator
142: Feed forward path 150: Dynamic element matching unit
160: Decimation filter 161: Low-pass filter
162: down-sampling circuit

Claims (9)

직렬 연결된 스위치와 전류원으로 각기 이루어진 복수 개의 전류원 브렌치를 구비하여, 센서로부터 입력되는 아날로그 입력전류에 비례하는 아날로그전류를 출력하는 전류구동용 디지털 아날로그 변환기;
상기 전류구동용 디지털 아날로그 변환기에 의해 소모되고 남은 상기 아날로그 입력전류의 잔여전류를 적분하여 그에 따른 적분전압을 출력하는 적분기;
상기 적분전압을 기준전압과 비교하여 그에 따른 부호 정보를 출력하는 비교기;
상기 부호 정보를 누적 연산하여 누적된 전류 정보를 획득하는 디지털 루프 필터;
상기 전류구동용 디지털 아날로그 변환기를 구성하는 요소 간의 불일치를 감소시켜 선형성이 향상되게 하는 동적요소 매칭부; 및
델타시그마 모듈레이션된 상기 디지털 루프 필터의 출력신호를 에일리어싱 없이 입력 신호의 대역폭에 알맞게 다운샘플링하는 데시메이션 필터를 포함하는 것을 특징으로 하는 전력 소모량 및 동적범위가 개선된 전류 판독 회로.
A current-driving digital-analog converter having a plurality of current source branches each made up of a series-connected switch and a current source and outputting an analog current proportional to an analog input current input from the sensor;
An integrator for integrating the remaining current of the analog input current consumed by the current-driving digital-to-analog converter and outputting an integral voltage according to the integrated current;
A comparator for comparing the integrated voltage with a reference voltage and outputting sign information corresponding thereto;
A digital loop filter for accumulating the code information to obtain accumulated current information;
A dynamic element matching unit for reducing a mismatch between the elements constituting the current driving digital-to-analog converter to improve linearity; And
Delta sigma modulated output signal of the digital loop filter And a decimation filter for downsampling the input signal without aliasing to fit the bandwidth of the input signal.
제1항에 있어서, 상기 복수 개의 전류원 브렌치 중에서 턴온된 스위치가 위치한 전류원 브렌치가 상기 아날로그전류를 소모하는 것을 특징으로 하는 전력 소모량 및 동적범위가 개선된 전류 판독 회로.
The current read circuit according to claim 1, wherein the current source branch in which the switches turned on among the plurality of current source branches consume the analog current.
제2항에 있어서, 상기 스위치는
N채널 모스 트랜지스터인 것을 특징으로 하는 전력 소모량 및 동적범위가 개선된 전류 판독 회로.
3. The apparatus of claim 2, wherein the switch
N-channel MOS transistor. The current read circuit is improved in power consumption and dynamic range.
제1항에 있어서, 상기 잔여전류는
입력전류와 피드백전류의 차이에 상응되는 전류인 것을 특징으로 하는 전력 소모량 및 동적범위가 개선된 전류 판독 회로.
The method of claim 1, wherein the residual current
And a current corresponding to a difference between an input current and a feedback current.
제1항에 있어서, 상기 비교기는
상기 부호 정보로서 1 또는 -1을 출력하는 것을 특징으로 하는 전력 소모량 및 동적범위가 개선된 전류 판독 회로.
The apparatus of claim 1, wherein the comparator
And outputs 1 or -1 as the sign information.
제1항에 있어서, 상기 디지털 루프 필터는
누적 적분기 및 피드 포워드 패스(feed forward pass)를 구비하는 것을 특징으로 하는 전력 소모량 및 동적범위가 개선된 전류 판독 회로.
The digital filter according to claim 1, wherein the digital loop filter
A cumulative integrator and a feed forward pass. ≪ Desc / Clms Page number 14 >
제1항에 있어서, 상기 동적요소 매칭부는
상기 디지털 루프 필터로부터 공급되는 상위 비트의 전류 정보를 근거로 상기 복수 개의 전류원 브렌치 중에서 해당 전류원 브렌치에 위치한 스위치를 턴온시켜 그에 따른 출력전류가 생성되게 하는 것을 특징으로 하는 전력 소모량 및 동적범위가 개선된 전류 판독 회로.
The apparatus of claim 1, wherein the dynamic element matching unit
And a switch located in the current source branch among the plurality of current source branches is turned on based on the current information of the upper bit supplied from the digital loop filter so that an output current corresponding thereto is generated. Current read circuit.
제7항에 있어서, 상기 상위 비트는
MSB 4비트인 것을 특징으로 하는 전력 소모량 및 동적범위가 개선된 전류 판독 회로.
8. The method of claim 7,
And the MSB is 4 bits.
제1항에 있어서, 상기 데시메이션 필터는
상기 디지털 루프 필터에서 출력되는 상위 비트를 누적하는 저역 통과 필터; 및
상기 저역통과필터의 출력을 다운샘플링하는 다운샘플링 회로를 포함하는 것을 특징으로 하는 전력 소모량 및 동적범위가 개선된 전류 판독 회로.
The apparatus of claim 1, wherein the decimation filter
A low-pass filter for accumulating upper bits output from the digital loop filter; And
And a down-sampling circuit for down sampling the output of the low-pass filter.
KR1020160115637A 2016-09-08 2016-09-08 Current readout circuit having a improved power consumption and dynamic-range KR101875464B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160115637A KR101875464B1 (en) 2016-09-08 2016-09-08 Current readout circuit having a improved power consumption and dynamic-range

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160115637A KR101875464B1 (en) 2016-09-08 2016-09-08 Current readout circuit having a improved power consumption and dynamic-range

Publications (2)

Publication Number Publication Date
KR20180028227A true KR20180028227A (en) 2018-03-16
KR101875464B1 KR101875464B1 (en) 2018-07-06

Family

ID=61910375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160115637A KR101875464B1 (en) 2016-09-08 2016-09-08 Current readout circuit having a improved power consumption and dynamic-range

Country Status (1)

Country Link
KR (1) KR101875464B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11438008B2 (en) 2019-12-24 2022-09-06 Silicon Works Co., Ltd System and battery management system using incremental ADC

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102209327B1 (en) * 2019-02-27 2021-01-29 한국과학기술원 A sensor circuit integrating standard cmos sensors enhancing energy efficiency and a sensor apparatus comprising it

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212234A (en) * 1994-01-25 1995-08-11 Hitachi Ltd D/a converter and frequency synthesizer using this d/a converter
JPH09307446A (en) * 1996-05-16 1997-11-28 Matsushita Electric Ind Co Ltd Delta sigma type data converter
KR20090109454A (en) * 2008-04-15 2009-10-20 한국과학기술원 Continuous-time delta-sigma modulator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4816508B2 (en) * 2007-03-02 2011-11-16 ヤマハ株式会社 ΔΣ AD converter, class D amplifier, and DC-DC converter
KR101042989B1 (en) * 2009-02-27 2011-06-21 서울대학교산학협력단 Delta sigma analog-to-digital converter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07212234A (en) * 1994-01-25 1995-08-11 Hitachi Ltd D/a converter and frequency synthesizer using this d/a converter
JPH09307446A (en) * 1996-05-16 1997-11-28 Matsushita Electric Ind Co Ltd Delta sigma type data converter
KR20090109454A (en) * 2008-04-15 2009-10-20 한국과학기술원 Continuous-time delta-sigma modulator

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
변산호 외 5명. 시그마-델타 A/D 컨버터용 디지털 데시메이션 필터 설계. 전자공학회논문지-SD 44(2), 2007년 2월, 34-45쪽 *
이민웅. 지연된 피드포우드 경로를 갖는 저전력 3차 시그마-델타 변조기. 전북대학교대학원 석사학위논문, 2014년 2월 21일 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11438008B2 (en) 2019-12-24 2022-09-06 Silicon Works Co., Ltd System and battery management system using incremental ADC

Also Published As

Publication number Publication date
KR101875464B1 (en) 2018-07-06

Similar Documents

Publication Publication Date Title
KR101068070B1 (en) A/d converter and a/d converting method
US8665130B2 (en) ADC, a temperature sensor, a non-contact transponder, and a method of converting analog signals to digital signals
US7821434B2 (en) Apparatus and method for efficient analog-to-digital conversion
US20090091484A1 (en) Delta sigma modulator and method for compensating delta sigma modulators for loop delay
Nys et al. A 19-bit low-power multibit sigma-delta ADC based on data weighted averaging
US5973631A (en) Test circuit and method of trimming a unary digital-to-analog converter (DAC) in a subranging analog-to-digital converter (ADC)
Maloberti et al. Design considerations on low-voltage low-power data converters
US20090085785A1 (en) Digital-to-analog converter calibration for multi-bit analog-to-digital converters
US9071259B2 (en) A/D conversion system
US20070290907A1 (en) Power-Saving Multibit Delta-Sigma Converter
CN106169934B (en) Temperature compensation circuit for pressure sensor, quantification method of simulation result of temperature compensation circuit and working method of temperature sensor
Blecker et al. Digital background calibration of an algorithmic analog-to-digital converter using a simplified queue
KR101875464B1 (en) Current readout circuit having a improved power consumption and dynamic-range
Chen et al. Incremental analog-to-digital converters for high-resolution energy-efficient sensor interfaces
US10735016B2 (en) D/A conversion circuit, quantization circuit, and A/D conversion circuit
Ming et al. An 8b 80Msample/s pipelined ADC with background calibration
US10998917B1 (en) Sigma-delta analog-to-digital converter
Pertijs et al. A sigma-delta modulator with bitstream-controlled dynamic element matching
Qureshi et al. An Incremental-ΔΣ ADC With 106-dB DR for Reconfigurable Class-D Audio Amplifiers
US8994570B1 (en) Multi-level quantizers and analogue-to-digital converters
Oh et al. A four-step incremental ADC based on double extended binary counting with capacitive DAC
Larsson et al. A background calibration scheme for pipelined ADCs including non-linear operational amplifier gain and reference error correction
US20230179221A1 (en) A Current-to-Digital Converter
CN111337153A (en) Temperature sensor and temperature analog signal digitization method
JPH11205151A (en) Modulator and oversample type a/d converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant