KR20090106885A - Method for forming pattern in semiconductor device using spacer - Google Patents

Method for forming pattern in semiconductor device using spacer Download PDF

Info

Publication number
KR20090106885A
KR20090106885A KR1020080032278A KR20080032278A KR20090106885A KR 20090106885 A KR20090106885 A KR 20090106885A KR 1020080032278 A KR1020080032278 A KR 1020080032278A KR 20080032278 A KR20080032278 A KR 20080032278A KR 20090106885 A KR20090106885 A KR 20090106885A
Authority
KR
South Korea
Prior art keywords
photoresist film
film
photoresist
forming
pattern
Prior art date
Application number
KR1020080032278A
Other languages
Korean (ko)
Inventor
조성윤
공필구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080032278A priority Critical patent/KR20090106885A/en
Publication of KR20090106885A publication Critical patent/KR20090106885A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

PURPOSE: A method for forming a pattern of a semiconductor device using a spacer is provided to secure a process margin about a height control and to simplify a process. CONSTITUTION: A mask layer(120) is formed on an etching object film(110) formed on a semiconductor substrate. A first photoresist film(130) is formed on the mask layer. A part of the first photoresist film is exposed. A silylation reaction is performed about the exposed part of the first photoresist film. An anti-reflective film is formed on the first photoresist film. A second photoresist film is formed on the anti-reflective film. A silylation reaction is performed about the second photoresist film. The first photoresist film and the second photoresist film are ashed through an etching gas including oxygen.

Description

스페이서를 이용한 반도체 소자의 패턴 형성방법{Method for forming pattern in semiconductor device using spacer}Method for forming pattern in semiconductor device using spacer

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 스페이서를 이용하여 반도체 소자의 미세 패턴을 형성하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a fine pattern of a semiconductor device using a spacer.

반도체 소자의 디자인 룰(design rule)이 감소함에 따라 보다 미세한 패턴이 필요하게 되었다. 그러나 노광장비의 한계로 인해 실제 구현할 수 있는 패턴은 디자인 룰에서 필요한 미세 패턴을 따라가지 못하는 실정이다. 일 예로, ArF 광원을 이용한 노광공정으로 40nm 이하의 라인/스페이스 패턴을 형성하는 것은 불가능하다. 이를 패터닝하기 위해서는 극자외선 공정이 필요하다. 그러나, 극자외선 리소그래피 장비는 아직 개발단계에 있으며, 현재 디램(DRAM) 공정에 사용이 불가능하다. 이러한 노광장비의 한계를 극복하여 보다 미세한 패턴 형성을 가능하게 하는 더블 패터닝 기술(Double Patterning Technology; DPT) 또는 스페이서 패터닝 기술(Spacer Patterning Technology; SPT) 등이 개발되었으며, 이러한 기술을 이용함으로써 40nm보다 더 작은 패턴도 구현 가능하게 되었다.As design rules of semiconductor devices decrease, finer patterns are required. However, due to the limitations of the exposure equipment, the actual pattern can not follow the fine pattern required in the design rule. For example, it is impossible to form a line / space pattern of 40 nm or less by an exposure process using an ArF light source. To pattern this, an extreme ultraviolet process is required. However, extreme ultraviolet lithography equipment is still in development and currently unavailable for DRAM processing. Double Patterning Technology (DPT) or Spacer Patterning Technology (SPT) has been developed to overcome these limitations of exposure equipment and enable finer pattern formation. Even small patterns can be implemented.

SPT에는 여러 층의 마스크와 희생막이 사용되는데, 하드마스크로는 두꺼운 산화막이, 희생막으로는 주로 아몰퍼스 카본(amorphous carbon)막이, 그리고 반사방지막으로서 실리콘옥시나이트라이드(SiON)막이 주로 사용되고 있다. 특히, 하드마스크로 사용되는 산화막은 두께가 두꺼우면서도 미세한 패턴을 형성하여야 하기 때문에 산화막 위에 포토레지스트막 외에도 아몰퍼스 카본과 같은 희생막이 필요하게 된다. 이러한 종래의 방식들은 공정이 복잡하고 제조비용도 많이 들기 때문에, 보다 단순하면서도 가능하면 아몰퍼스 카본을 사용하지 않는 기술이 필요한 실정이다.Several layers of masks and sacrificial films are used for the SPT. A thick oxide film is used as the hard mask, an amorphous carbon film as the sacrificial film, and a silicon oxynitride (SiON) film as the antireflection film. In particular, since an oxide film used as a hard mask must have a thick and fine pattern, a sacrificial film such as amorphous carbon is required on the oxide film in addition to the photoresist film. Since these conventional methods are complicated and expensive to manufacture, there is a need for a technology that is simpler and does not use amorphous carbon if possible.

본 발명이 이루고자 하는 기술적 과제는 아몰퍼스 카본막을 생략하여 공정을 단순화하고 제조비용을 절감할 수 있는 반도체 소자의 패턴 형성방법을 제공하는 데 있다.An object of the present invention is to provide a method for forming a pattern of a semiconductor device that can simplify the process and reduce the manufacturing cost by omitting an amorphous carbon film.

상기 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 소자의 패턴 형성방법은, 반도체기판 상에 형성된 식각 대상막 위에 마스크층을 형성하는 단계와, 상기 마스크층 상에 제1 포토레지스트막을 형성하는 단계와, 상기 제1 포토레지스트막의 일정 부분을 노광하는 단계와, 상기 제1 포토레지스트막의 노광된 부분을 실릴레이션시키는 단계와, 제1 포토레지스트막 상에 반사방지막을 형성하는 단계와, 상기 반사방지막 상에 제2 포토레지스트막 패턴을 형성하는 단계와, 상기 제2 포토레지스트막을 실릴레이션시키는 단계와, 상기 제1 및 제2 포토레지스트막을 산소를 포함하는 식각가스를 사용하여 애슁하는 단계, 및 잔류하는 제1 및 제2 포토레지스트막을 마스크로 하여 상기 마스크층을 패터닝하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method comprising: forming a mask layer on an etching target layer formed on a semiconductor substrate, and forming a first photoresist layer on the mask layer; Exposing a portion of the first photoresist film, silicifying the exposed portion of the first photoresist film, forming an antireflection film on the first photoresist film, and Forming a second photoresist film pattern on the substrate, silicifying the second photoresist film, ashing the first and second photoresist films using an etching gas containing oxygen, and remaining And patterning the mask layer using the first and second photoresist films as masks.

상기 마스크층은 산화막으로 형성할 수 있다.The mask layer may be formed of an oxide film.

상기 제1 포토레지스트막은 3,000 ∼ 6,000Å의 두께로 형성할 수 있다.The first photoresist film may be formed to a thickness of 3,000 to 6,000 kPa.

상기 제1 포토레지스트막의 일정 부분을 노광하는 단계에서, 노광영역 및 비노광영역이 1:3이 되도록 하는 것이 바람직하다.In the exposing a portion of the first photoresist film, it is preferable that the exposure area and the non-exposure area are 1: 3.

상기 제2 포토레지스트막 패턴은, 상기 제1 포토레지스트막의 노광영역 사이에, 1:3 라인/스페이스 형태로 형성할 수 있다.The second photoresist film pattern may be formed in a 1: 3 line / space form between the exposure areas of the first photoresist film.

상기 제1 및 제2 포토레지스트막을 애슁하는 단계는, O2/SO2 가스를 베이스로 하는 식각가스를 사용할 수 있다.In the ashing of the first and second photoresist layers, an etching gas based on O 2 / SO 2 gas may be used.

본 발명에 의한 반도체 소자의 패턴 형성방법에 따르면, 공정이 단순될 뿐만 아니라, 제1 포토레지스트의 두께를 두껍게 하여 높이 조절에 대한 공정마진을 확보하고, 제조비용을 절감할 수 있다.According to the method for forming a pattern of a semiconductor device according to the present invention, not only the process is simple, but also the thickness of the first photoresist can be thickened to secure a process margin for height adjustment and to reduce manufacturing costs.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 1 내지 도 4는 본 발명에 따른 스페이서를 이용한 반도체 소자의 패턴 형성방법을 설명하기 위하여 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of forming a pattern of a semiconductor device using a spacer according to the present invention.

도 1을 참조하면, 반도체기판(도시되지 않음) 위에, 패터닝하고자 하는 식각 대상막(110)을 형성한 다음, 식각 대상막(110) 위에 마스크층(120)을 형성한다.Referring to FIG. 1, an etching target layer 110 to be patterned is formed on a semiconductor substrate (not shown), and then a mask layer 120 is formed on the etching target layer 110.

상기 식각 대상막(110)은 미세 패턴을 형성하고자 하는 여러 가지 막질이 될 수 있다. 예를 들면, 플래시 메모리소자의 셀 트랜지스터를 형성하고자 한다면, 반 도체기판으로부터 터널절연막, 플로팅게이트용 도전막, 게이트간절연막 및 컨트롤게이트용 도전막이 차례로 적층된 구조가 될 수 있다.The etching target layer 110 may be various films to form a fine pattern. For example, when a cell transistor of a flash memory device is to be formed, a tunnel insulating film, a floating gate conductive film, an inter-gate insulating film, and a control gate conductive film may be sequentially stacked from a semiconductor substrate.

상기 마스크층(120)은 상기 다층의 식각 대상막(110)을 패터닝하기 위한 식각 공정에서 식각 마스크로 사용될 수 있는 물질과 두께로 형성한다. 마스크층(120)은 식각 대상막의 종류에 따라 달라질 수 있는데, 본 실시예에서는 산화막으로 형성하였다.The mask layer 120 is formed of a material and a thickness that can be used as an etching mask in an etching process for patterning the multilayer etching target layer 110. The mask layer 120 may vary depending on the type of the etching target layer. In this embodiment, the mask layer 120 is formed of an oxide layer.

다음에, 마스크층(120) 위에 제1 포토레지스트막(130)을 형성한다. 제1 포토레지스트막(130)은 종래의 마스크층의 하나로 사용된 아몰퍼스 카본막의 생략을 가능하도록 두껍게 형성한다. 본 발명의 실시예에서는 제1 포토레지스트막(130)을 3,000Å ∼ 6,000Å정도의 두께로 형성하였다.Next, a first photoresist film 130 is formed on the mask layer 120. The first photoresist film 130 is thickly formed so as to omit the amorphous carbon film used as one of the conventional mask layers. In the embodiment of the present invention, the first photoresist film 130 is formed to a thickness of about 3,000 kPa to 6,000 kPa.

도 2를 참조하면, 제1 포토레지스트막에 대한 노광을 실시한다. 이때, 제1 포토레지스트막의 표면으로부터 일정 깊이까지만 노광한다. 예를 들어 제1 포토레지스트막을 4,000Å의 두께로 형성한 경우 제1 포토레지스트막의 표면으로부터 500 ∼ 1,000Å 정도 깊이까지 노광할 수 있다. 그리고, 식각 대상막을 1:1 라인/스페이스 형태로 패터닝하고자 한다면, 제1 포토레지스트막 중 노광영역과 비노광영역이 1:3이 되도록 할 수 있다.Referring to FIG. 2, the first photoresist film is exposed to light. At this time, only the predetermined depth is exposed from the surface of the first photoresist film. For example, when the first photoresist film is formed to a thickness of 4,000 kPa, it can be exposed to a depth of about 500 to 1,000 kPa from the surface of the first photoresist film. If the etching target layer is to be patterned in a 1: 1 line / space form, the exposure region and the non-exposure region of the first photoresist layer may be 1: 3.

제1 포토레지스트막에 대한 노광을 수행한 다음에는 현상을 실시하지 않고 소정의 열처리를 진행하여 제1 포토레지스트막을 실릴레이션시킨다. 포토레지스트막에 대한 실릴레이션 공정은 잘 알려진 통상의 방법으로 수행할 수 있다. 참조 번호 "130a"는 제1 포토레지스트막 중 실릴레이션된 부분을 나타낸다.After the exposure to the first photoresist film is performed, a predetermined heat treatment is performed without developing to silicide the first photoresist film. The silylation process for the photoresist film can be carried out by a well-known conventional method. Reference numeral " 130a " represents a silicified portion of the first photoresist film.

다음, 실릴레이션된 영역(130a)을 포함하는 제1 포토레지스트막(130) 상에 반사방지막(140)을 형성한다. 상기 반사방지막(140) 상에 제2 포토레지스트막(150)을 형성한다. 제2 포토레지스트막(150)은 제1 포토레지스트막 중 노광영역(130a) 사이에 일정 간격으로 형성한다. 제2 포토레지스트막(150)을 형성한 다음에는 제2 포토레지스트막에 대한 실릴레이션 공정을 실시한다. 실릴레이션 처리된 제1 포토레지스트막(130a) 및 제2 포토레지스트막(150a)은 후속 산소를 포함하는 식각가스를 사용한 애슁단계에서 표면이 산화되기 쉬운 상태가 된다.Next, an anti-reflection film 140 is formed on the first photoresist film 130 including the silylated region 130a. A second photoresist film 150 is formed on the antireflection film 140. The second photoresist film 150 is formed at regular intervals between the exposure areas 130a of the first photoresist film. After the second photoresist film 150 is formed, a silylation process is performed on the second photoresist film. The silylated first photoresist film 130a and the second photoresist film 150a are in a state where the surface is easily oxidized in an ashing step using an etching gas containing subsequent oxygen.

도 3을 참조하면, 산소를 포함하는 식각가스를 사용하여 제1 및 제2 포토레지스트막에 대한 애슁공정을 실시한다. 이때, 식각가스로는 O2/SO2을 베이스로 한다. 이와 같이 산소를 포함하는 식각가스를 사용하여 제1 및 제2 포토레지스트에 대한 애슁을 실시하면, 제1 및 제2 포토레지스트중 실릴레이션 처리된 부분은 산소에 의해 산화반응이 일어나 제거되지 않고 산화된다. 따라서, 애슁 공정이 진행되는 동안 산화된 부분이 마스크 역할을 하게 되므로 산화된 부분은 남게 되고 나머지 부분의 포토레지스트는 제거된다. 애슁이 완료되면 도시된 것과 같이, 제1 포토레지스트 패턴(130b)와 제2 포토레지스트 패턴(150a)이 1:1 라인/스페이스 패턴 형태로 남게 된다.Referring to FIG. 3, an ashing process is performed on the first and second photoresist films using an etching gas containing oxygen. At this time, the etching gas is based on O 2 / SO 2 . When the first and second photoresists are ashed using the etching gas containing oxygen as described above, the silylated portion of the first and second photoresists is oxidized by oxygen and is not removed. do. Thus, during the ashing process, the oxidized portion serves as a mask so that the oxidized portion remains and the photoresist of the remaining portion is removed. When the ashing is completed, the first photoresist pattern 130b and the second photoresist pattern 150a remain in a 1: 1 line / space pattern form as shown.

도 4를 참조하면, 잔류하는 제1 및 제2 포토레지스트 패턴을 식각 마스크로 하여 마스크층을 패터닝한 다음, 제1 및 제2 포토레지스트 패턴을 제거하여 도시된 것과 같은 1:1 라인/스페이스 형태의 마스크 패턴(120a)이 형성되도록 한다.Referring to FIG. 4, the mask layer is patterned using the remaining first and second photoresist patterns as an etching mask, and then the first and second photoresist patterns are removed to form a 1: 1 line / space as illustrated. To form a mask pattern 120a.

이후, 식각대상막(110)에 대한 식각공정을 수행하여 반도체 소자를 제조하기 위한 미세 패턴을 형성한다.Thereafter, an etching process is performed on the etching target layer 110 to form a fine pattern for manufacturing a semiconductor device.

이와 같이 본 발명의 패턴 형성방법에 따르면, 포토레지스트 패턴 형성, 실릴레이션 공정 및 산소를 포함하는 가스를 사용한 포토레지스트 애슁공정으로 미세 패턴을 형성함으로써 공정이 단순될 뿐만 아니라, 제1 포토레지스트의 두께를 두껍게 하여 높이 조절에 대한 공정마진을 확보하고, 제조비용을 절감할 수 있다.As described above, according to the pattern forming method of the present invention, not only the process is simple but also the thickness of the first photoresist is formed by forming a fine pattern by a photoresist pattern formation, a silication process, and a photoresist ashing process using a gas containing oxygen. By thickening the process margin for height adjustment can be secured, manufacturing costs can be reduced.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

도 1 내지 도 4는 본 발명에 따른 스페이서를 이용한 반도체 소자의 패턴 형성방법을 설명하기 위하여 도시한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of forming a pattern of a semiconductor device using a spacer according to the present invention.

Claims (6)

반도체기판 상에 형성된 식각 대상막 위에 마스크층을 형성하는 단계;Forming a mask layer on an etching target layer formed on the semiconductor substrate; 상기 마스크층 상에 제1 포토레지스트막을 형성하는 단계;Forming a first photoresist film on the mask layer; 상기 제1 포토레지스트막의 일정 부분을 노광하는 단계;Exposing a portion of the first photoresist film; 상기 제1 포토레지스트막의 노광된 부분을 실릴레이션시키는 단계;Silicifying the exposed portion of the first photoresist film; 제1 포토레지스트막 상에 반사방지막을 형성하는 단계;Forming an anti-reflection film on the first photoresist film; 상기 반사방지막 상에 제2 포토레지스트막 패턴을 형성하는 단계;Forming a second photoresist film pattern on the anti-reflection film; 상기 제2 포토레지스트막을 실릴레이션시키는 단계;Silicifying the second photoresist film; 상기 제1 및 제2 포토레지스트막을 산소를 포함하는 식각가스를 사용하여 애슁하는 단계; 및Ashing the first and second photoresist films using an etching gas containing oxygen; And 잔류하는 제1 및 제2 포토레지스트막을 마스크로 하여 상기 마스크층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.Patterning the mask layer using the remaining first and second photoresist films as masks. 제1항에 있어서,The method of claim 1, 상기 마스크층은 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.And the mask layer is formed of an oxide film. 제1항에 있어서,The method of claim 1, 상기 제1 포토레지스트막은 3,000 ∼ 6,000Å의 두께로 형성하는 것을 특징 으로 하는 반도체 소자의 패턴 형성방법.The first photoresist film is a pattern forming method of a semiconductor device, characterized in that formed in a thickness of 3,000 ~ 6,000Å. 제1항에 있어서,The method of claim 1, 상기 제1 포토레지스트막의 일정 부분을 노광하는 단계에서,Exposing a portion of the first photoresist film, 노광영역 및 비노광영역이 1:3이 되도록 하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.A method of forming a pattern in a semiconductor device, wherein the exposure area and the non-exposure area are 1: 3. 제1항에 있어서,The method of claim 1, 상기 제2 포토레지스트막 패턴은,The second photoresist film pattern, 상기 제1 포토레지스트막의 노광영역 사이에, 1:3 라인/스페이스 형태로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.Forming a 1: 3 line / space between the exposure regions of the first photoresist film. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 포토레지스트막을 애슁하는 단계는,Ashing the first and second photoresist films, O2/SO2 가스를 베이스로 하는 식각가스를 사용하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.A method of forming a pattern in a semiconductor device, comprising using an etching gas based on O 2 / SO 2 gas.
KR1020080032278A 2008-04-07 2008-04-07 Method for forming pattern in semiconductor device using spacer KR20090106885A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080032278A KR20090106885A (en) 2008-04-07 2008-04-07 Method for forming pattern in semiconductor device using spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032278A KR20090106885A (en) 2008-04-07 2008-04-07 Method for forming pattern in semiconductor device using spacer

Publications (1)

Publication Number Publication Date
KR20090106885A true KR20090106885A (en) 2009-10-12

Family

ID=41536750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032278A KR20090106885A (en) 2008-04-07 2008-04-07 Method for forming pattern in semiconductor device using spacer

Country Status (1)

Country Link
KR (1) KR20090106885A (en)

Similar Documents

Publication Publication Date Title
US7745339B2 (en) Method for forming fine pattern of semiconductor device
KR100479600B1 (en) A forming method of contact
US7354847B2 (en) Method of trimming technology
JP4890524B2 (en) Lithographic pattern forming method
KR100876808B1 (en) Method for Pattern Formation of Semiconductor Device
KR101938905B1 (en) Method of slimming radiation-sensitive material lines in lithographic applications
US7786020B1 (en) Method for fabricating nonvolatile memory device
JP5663656B2 (en) Method for narrowing a line of radiation-sensitive material in lithographic applications
KR20070076793A (en) Method for forming micro pattern in semiconductor device
JP2008166732A (en) Method of manufacturing semiconductor element
JP5224919B2 (en) Manufacturing method of semiconductor device
JP2003133295A (en) Etching method using photoresist pattern as mask
KR20110119896A (en) Method for fabricating nonvolatile memory device
US7718530B2 (en) Method for manufacturing semiconductor device
US6551938B1 (en) N2/H2 chemistry for dry development in top surface imaging technology
JP2010156819A (en) Semiconductor device manufacturing method
JP2009139695A (en) Method for manufacturing semiconductor device
KR20090106885A (en) Method for forming pattern in semiconductor device using spacer
KR20090106884A (en) Method for forming pattern in semiconductor device using spacer
KR100819647B1 (en) Method of Manufacturing Semiconductor Device
KR20090066840A (en) Method for manufacturing semiconductor device
US7387869B2 (en) Method of forming pattern for semiconductor device
US8609544B2 (en) Method for fabricating semiconductor device
KR20030049116A (en) A fabricating method of semiconductor device using ArF photolithography
TW394993B (en) Method for etching the bottom anti-reflective coating on semiconductor silicon wafer

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination