KR20090105560A - Organic light emitting display device and method of manufacturing the same - Google Patents

Organic light emitting display device and method of manufacturing the same Download PDF

Info

Publication number
KR20090105560A
KR20090105560A KR1020080031092A KR20080031092A KR20090105560A KR 20090105560 A KR20090105560 A KR 20090105560A KR 1020080031092 A KR1020080031092 A KR 1020080031092A KR 20080031092 A KR20080031092 A KR 20080031092A KR 20090105560 A KR20090105560 A KR 20090105560A
Authority
KR
South Korea
Prior art keywords
electrode
layer
region
insulating layer
forming
Prior art date
Application number
KR1020080031092A
Other languages
Korean (ko)
Other versions
KR100936871B1 (en
Inventor
강기녕
이왕조
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020080031092A priority Critical patent/KR100936871B1/en
Publication of KR20090105560A publication Critical patent/KR20090105560A/en
Application granted granted Critical
Publication of KR100936871B1 publication Critical patent/KR100936871B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

PURPOSE: An organic electroluminescent display device and a manufacturing method thereof are provided to prevent degradation of an electrical property of an active layer due to a following process by forming an insulation layer as an anti-etching layer. CONSTITUTION: A substrate(100) including a first region and a second region is prepared. A gate electrode(104a) is formed on the substrate of the first region. A first electrode(104b) is formed on the substrate of the second region. A first insulation layer(106) is formed on a top part including the gate electrode and the first electrode. An oxide semiconductor layer is formed on the first insulation layer, and is patterned. An active layer(108a) including a channel region, a source region, and a drain region is formed on the first insulation layer of the top part of the gate electrode. A second electrode(108b) is formed on the first insulation layer of the top part of the first electrode. A second insulation layer is formed on the top part including the active layer and the second electrode. The source region and the drain region are exposed by patterning the second insulation layer. A source electrode and a drain electrode(112a,112b) are connected to the source region and the drain region. A third electrode(112c) is arranged on the second insulation layer of the top part of the second electrode. An organic electroluminescent diode is connected to the source electrode or the drain electrode.

Description

유기전계발광 표시 장치 및 그의 제조 방법 {Organic light emitting display device and method of manufacturing the same} Organic light emitting display device and method of manufacturing the same {Organic light emitting display device and method of manufacturing the same}

본 발명은 박막 트랜지스터(Thin Film Transistor) 및 캐패시터(Capacitor)를 포함하는 유기전계발광 표시 장치 및 그의 제조 방법에 관한 것으로, 보다 상세하게는 산화물 반도체를 활성층으로 하는 박막 트랜지스터 및 병렬로 연결된 적층 구조의 캐패시터를 포함하는 유기전계발광 표시 장치 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device including a thin film transistor and a capacitor, and a method of manufacturing the same. More particularly, the present invention relates to a thin film transistor including an oxide semiconductor as an active layer and a stacked structure connected in parallel. The present invention relates to an organic light emitting display device including a capacitor and a method of manufacturing the same.

유기전계발광 표시 장치는 자체발광 특성을 갖는 차세대 표시 장치로서, 액정 표시 장치(Liquid Crystal Display Device; LCD)에 비해 시야각, 콘트라스트(contrast), 응답속도, 소비전력 등의 측면에서 우수한 특성을 갖는다.The organic light emitting display device is a next generation display device having self-luminous characteristics, and has excellent characteristics in view angle, contrast, response speed, power consumption, and the like, compared to a liquid crystal display device (LCD).

유기전계발광 표시 장치는 애노드 전극, 유기 박막층 및 캐소드 전극으로 구성되는 유기전계발광 다이오드(diode)를 포함하며, 주사선(scan line)과 신호선(signal line) 사이에 유기전계발광 다이오드가 매트릭스 방식으로 연결되어 화소를 구성하는 패시브 매트릭스(passive matrix) 방식과, 각 화소의 동작이 스위치 역할을 하는 박막 트랜지스터(Thin Film Transistor; TFT)에 의해 제어되는 액티브 매트릭스(active matrix) 방식으로 구성될 수 있다.The organic light emitting display device includes an organic light emitting diode comprising an anode electrode, an organic thin film layer, and a cathode electrode, and the organic light emitting diode is connected in a matrix manner between a scan line and a signal line. And a passive matrix method for constituting pixels, and an active matrix method in which an operation of each pixel is controlled by a thin film transistor (TFT) serving as a switch.

액티브 매트릭스 방식의 유기전계발광 표시 장치에 적용되는 박막 트랜지스터는 채널 영역, 소스 영역 및 드레인 영역을 제공하는 활성층이 대개 비정질 실리콘(amorphous silicon)이나 폴리 실리콘(poly-silicon)과 같은 반도체 물질로 형성되는데, 활성층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리 실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다. In the active matrix organic light emitting display device, a thin film transistor includes an active layer providing a channel region, a source region, and a drain region, usually formed of a semiconductor material such as amorphous silicon or poly-silicon. When the active layer is formed of amorphous silicon, it is difficult to implement a driving circuit that operates at high speed due to low mobility. When the active layer is formed of polysilicon, a separate compensation circuit must be added because of high mobility but nonuniform threshold voltage. There is this.

또한, 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.In addition, the conventional thin film transistor manufacturing method using low temperature poly-silicon (LTPS) has a problem that it is difficult to apply to a large-area substrate because expensive processes such as laser heat treatment and the like is difficult to control characteristics. .

이러한 문제점을 해결하기 위해 최근에는 산화물 반도체를 활성층으로 이용하는 연구가 진행되고 있다.In order to solve this problem, researches using an oxide semiconductor as an active layer have recently been conducted.

일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO) 또는 산화아연(ZnO)을 주성분으로 하는 산화물 반도체를 활성층으로 이용한 박막 트랜지스터가 개시되어 있다. Japanese Laid-Open Patent Publication No. 2004-273614 discloses a thin film transistor using an oxide semiconductor containing zinc oxide (ZnO) or zinc oxide (ZnO) as a main component.

산화아연(ZnO)을 주성분으로 하는 산화물 반도체는 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 이러한 산화물 반도체를 활성층으로 이용하면 기존의 저온 폴리 실리콘(LTPS) 공정으로 박막 트랜지스터를 제조할 수 있고, 300℃ 이하의 저온에서도 공정이 가능해진다.An oxide semiconductor containing zinc oxide (ZnO) as a main component is evaluated as an amorphous and stable material. When the oxide semiconductor is used as an active layer, a thin film transistor can be manufactured by a conventional low temperature polysilicon (LTPS) process, and 300 ° C. The process becomes possible even at the following low temperatures.

그러나 산화물 반도체를 활성층으로 하는 박막 트랜지스터는 기존의 저온 폴 리 실리콘을 활성층으로 하는 박막 트랜지스터에 비해 오프 전류(off current)가 높기 때문에 소자의 전기적 특성을 만족시킬 수 있는 공정 개발 및 특성 개선이 요구되는 실정이다.However, thin film transistors using an oxide semiconductor as an active layer have higher off current than conventional thin film transistors using a low temperature polysilicon as an active layer, and thus process development and characteristic improvement are required to satisfy the electrical characteristics of the device. It is true.

높은 오프 전류로 인한 누설전류의 영향을 감소시키기 위한 하나의 방법으로 정전용량이 큰 캐패시터를 사용할 수 있는데, 큰 정전용량을 확보하기 위해서는 캐패시터의 면적을 증가시켜야 하는 문제점이 있다.As one method for reducing the influence of leakage current due to high off current, a capacitor having a large capacitance may be used. In order to secure a large capacitance, an area of the capacitor needs to be increased.

본 발명의 목적은 면적을 증가시키지 않고 캐패시터의 정전용량을 확보할 수 있는 유기전계발광 표시 장치 및 그의 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an organic light emitting display device and a method of manufacturing the same, which can ensure the capacitance of a capacitor without increasing the area.

상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기전계발광 표시 장치는 제 1 영역 및 제 2 영역을 포함하는 기판; 상기 제 1 영역의 상기 기판 상에 형성된 게이트 전극 및 상기 제 2 영역의 상기 기판 상에 형성된 제 1 전극; 상기 게이트 전극 및 상기 제 1 전극을 포함하는 상부에 형성된 제 1 절연층; 상기 게이트 전극 상부의 상기 제 1 절연층 상에 산화물 반도체로 형성되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층 및 상기 제 1 전극 상부의 상기 제 1 절연층 상에 산화물 반도체로 형성된 제 2 전극; 상기 활성층 및 상기 제 2 전극을 포함하는 상부에 형성되며, 상기 소스 영역 및 드레인 영역이 노출되도록 패터닝된 제 2 절연층; 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극과, 상기 제 2 전극 상부의 상기 제 2 절연층 상에 형성된 제 3 전극; 그리고 상기 소스 전극 또는 드레인 전극과 연결되는 유기전계발광 다이오드를 포함한다. According to an aspect of the present invention, an organic light emitting display device includes: a substrate including a first region and a second region; A gate electrode formed on the substrate in the first region and a first electrode formed on the substrate in the second region; A first insulating layer formed over the gate electrode and the first electrode; An active layer formed of an oxide semiconductor on the first insulating layer above the gate electrode and including a channel region, a source region, and a drain region; and a second electrode formed of an oxide semiconductor on the first insulating layer above the first electrode. ; A second insulating layer formed over the active layer and the second electrode and patterned to expose the source and drain regions; A source electrode and a drain electrode connected to the source and drain regions, and a third electrode formed on the second insulating layer on the second electrode; And an organic light emitting diode connected to the source electrode or the drain electrode.

상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 유기전계발광 표시 장치는 제 1 영역 및 제 2 영역을 포함하는 기판, 상기 제 1 영역의 상기 기판 상에 형성된 게이트 전극 및 상기 제 2 영역의 상기 기판 상에 형성된 제 1 전극; 상기 게이트 전극 및 상기 제 1 전극을 포함하는 상부에 형성된 제 1 절연층; 상기 게이트 전극 상부의 상기 제 1 절연층 상에 산화물 반도체로 형성되며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층; 상기 활성층을 포함하는 상부에 형성되며 상기 소스 및 드레인 영역과 상기 제 1 전극 상부의 상기 제 1 절연층이 노출되도록 패터닝된 제 2 절연층; 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극과, 상기 제 1 전극 상부의 상기 제 1 절연층 상에 형성된 제 2 전극; 상기 소스 전극 및 드레인 전극과 상기 제 2 전극을 포함하는 상부에 형성되며, 상기 소스 전극 또는 상기 드레인 전극이 노출되도록 패터닝된 제 3 절연층; 상기 제 3 절연층 상에 형성되며 상기 소스 전극 또는 상기 드레인 전극과 연결되는 하부 전극 및 상기 제 2 전극 상부에 배치되는 제 3 전극; 상기 하부 전극 및 상기 제 3 전극을 포함하는 상부에 형성되며, 상기 하부 전극의 소정 부분이 노출되도록 패터닝된 화소 정의막; 노출된 상기 애노드 전극 상에 형성된 유기 박막층; 및 상기 유기 박막층 상에 형성된 상부 전극을 포함한다.According to another aspect of the present invention, an organic light emitting display device includes a substrate including a first region and a second region, a gate electrode formed on the substrate of the first region, and the second region. A first electrode formed on the substrate of; A first insulating layer formed over the gate electrode and the first electrode; An active layer formed of an oxide semiconductor on the first insulating layer on the gate electrode and including a channel region, a source region, and a drain region; A second insulating layer formed over the active layer and patterned to expose the source and drain regions and the first insulating layer on the first electrode; A source electrode and a drain electrode connected to the source and drain regions, and a second electrode formed on the first insulating layer on the first electrode; A third insulating layer formed on the source electrode, the drain electrode, and the second electrode and patterned to expose the source electrode or the drain electrode; A lower electrode formed on the third insulating layer and connected to the source electrode or the drain electrode, and a third electrode disposed on the second electrode; A pixel defining layer formed on an upper portion of the lower electrode and the third electrode and patterned to expose a predetermined portion of the lower electrode; An organic thin film layer formed on the exposed anode electrode; And an upper electrode formed on the organic thin film layer.

상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 유기전계발광 표시 장치의 제조 방법은 제 1 영역 및 제 2 영역을 포함하는 기판을 준비하는 단계; 상기 제 1 영역의 상기 기판 상에 게이트 전극을 형성하고, 상기 제 2 영역의 상기 기판 상에 제 1 전극을 형성하는 단계; 상기 게이트 전극 및 상기 제 1 전극을 포함하는 상부에 제 1 절연층을 형성하는 단계; 상기 제 1 절연층 상에 산화물 반도체층을 형성한 후 패터닝하여 상기 게이트 전극 상부의 상기 제 1 절연층 상에는 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층이 형성되고, 상기 제 1 전극 상부의 상기 제 1 절연층 상에는 제 2 전극이 형성되도록 하는 단계; 상 기 활성층 및 상기 제 2 전극을 포함하는 상부에 제 2 절연층을 형성한 후 패터닝하여 상기 소스 영역 및 드레인 영역을 노출시키는 단계; 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극과, 상기 제 2 전극 상부의 상기 제 2 절연층 상에 배치되는 제 3 전극을 형성하는 단계; 및 상기 소스 전극 또는 상기 드레인 전극과 연결되는 유기전계발광 다이오드를 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an organic light emitting display device, the method including: preparing a substrate including a first region and a second region; Forming a gate electrode on the substrate in the first region, and forming a first electrode on the substrate in the second region; Forming a first insulating layer on the top including the gate electrode and the first electrode; After forming an oxide semiconductor layer on the first insulating layer and patterning, an active layer including a channel region, a source region and a drain region is formed on the first insulating layer on the gate electrode, the active layer on the first electrode Allowing a second electrode to be formed on the first insulating layer; Forming a second insulating layer over the active layer and the second electrode, and patterning the second insulating layer to expose the source region and the drain region; Forming a source electrode and a drain electrode connected to the source and drain regions, and a third electrode disposed on the second insulating layer on the second electrode; And forming an organic light emitting diode connected to the source electrode or the drain electrode.

상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 유기전계발광 표시 장치의 제조 방법은 제 1 영역 및 제 2 영역을 포함하는 기판을 준비하는 단계; 상기 제 1 영역의 상기 기판 상에 게이트 전극을 형성하고, 상기 제 2 영역의 상기 기판 상에 제 1 전극을 형성하는 단계; 상기 게이트 전극 및 상기 제 1 전극을 포함하는 상부에 제 1 절연층을 형성하는 단계; 상기 게이트 전극 상부의 상기 제 1 절연층 상에 산화물 반도체로 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층을 형성하는 단계; 상기 활성층을 포함하는 상부에 제 2 절연층을 형성한 후 패터닝하여 상기 소스 영역 및 드레인 영역과 상기 제 1 전극 상부의 상기 제 1 절연층을 노출시키는 단계; 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극과, 상기 제 1 전극 상부의 상기 제 1 절연층 상에 배치되는 제 2 전극을 형성하는 단계; 상기 소스 전극 및 드레인 전극과 상기 제 2 전극을 포함하는 상부에 제 3 절연층을 형성한 후 패터닝하여 상기 소스 전극 또는 상기 드레인 전극을 노출시키는 단계; 상기 소스 전극 또는 상기 드레인 전극과 연결되는 하부 전극 및 상기 제 2 전극 상부의 상기 제 3 절연층 상에 배치되는 제 3 전극을 형성하는 단계; 상기 하부 전극 및 상기 제 3 전극을 포함하는 상부에 화소 정의막을 형성한 후 패터닝하여 상기 하부 전극의 소정 부분을 노출시키는 단계; 상기 하부 전극 상에 유기 박막층을 형성하는 단계; 및 상기 유기 박막층 상에 상부 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an organic light emitting display device, the method including: preparing a substrate including a first region and a second region; Forming a gate electrode on the substrate in the first region, and forming a first electrode on the substrate in the second region; Forming a first insulating layer on the top including the gate electrode and the first electrode; Forming an active layer including a channel region, a source region, and a drain region on an oxide semiconductor on the first insulating layer on the gate electrode; Forming a second insulating layer on the active layer, and patterning the second insulating layer to expose the source and drain regions and the first insulating layer on the first electrode; Forming a source electrode and a drain electrode connected to the source and drain regions, and a second electrode disposed on the first insulating layer on the first electrode; Forming a third insulating layer over the source and drain electrodes and the second electrode and patterning the third insulating layer to expose the source electrode or the drain electrode; Forming a lower electrode connected to the source electrode or the drain electrode and a third electrode disposed on the third insulating layer on the second electrode; Forming a pixel defining layer on the lower electrode and the third electrode and patterning the pixel defining layer to expose a predetermined portion of the lower electrode; Forming an organic thin film layer on the lower electrode; And forming an upper electrode on the organic thin film layer.

본 발명은 박막 트랜지스터의 활성층을 산화물 반도체층으로 형성하고, 채널 영역의 산화물 반도체층이 절연층에 의해 보호되도록 한다. 절연층이 식각 방지층 역할을 하도록 함으로써 후속 공정에서 발생되는 피해로 인한 활성층의 전기적 특성 저하가 방지된다.The present invention forms the active layer of the thin film transistor as an oxide semiconductor layer and allows the oxide semiconductor layer in the channel region to be protected by the insulating layer. By allowing the insulating layer to serve as an etch stop layer, the degradation of the electrical properties of the active layer due to damage occurring in subsequent processes is prevented.

또한, 본 발명은 박막 트랜지스터를 형성하는 과정에서 병렬로 연결된 구조의 캐패시터가 형성되도록 한다. 병렬로 연결된 적층 구조의 캐패시터에 의해 캐패시터의 면적을 증가시키지 않고 원하는 수준의 정전용량을 확보할 수 있다. 따라서 캐패시터가 차지하는 면적을 최소화하여 개구율을 증가시킴으로써 해상도를 높일 수 있다.In addition, the present invention allows a capacitor having a structure connected in parallel to be formed in the process of forming a thin film transistor. Capacitors having a stacked structure connected in parallel can secure a desired level of capacitance without increasing the area of the capacitor. Therefore, the resolution can be increased by minimizing the area occupied by the capacitor and increasing the aperture ratio.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided to those skilled in the art to fully understand the present invention, and may be modified in various forms, and the scope of the present invention is limited to the embodiments described below. no.

도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도이다.1 is a cross-sectional view illustrating an organic light emitting display device according to a first embodiment of the present invention.

절연물로 이루어진 기판(100)은 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)을 포함하며, 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)의 기판(100) 상에는 버퍼층(102)이 형성된다.The substrate 100 made of an insulator includes a thin film transistor forming region T and a capacitor forming region C, and a buffer layer 102 on the substrate 100 of the thin film transistor forming region T and the capacitor forming region C. Is formed.

박막 트랜지스터 형성영역(T)의 버퍼층(102) 상에는 게이트 전극(104a)이 형성되고, 캐패시터 형성영역(C)의 버퍼층(102) 상에는 제 1 전극(104b)이 형성되며, 게이트 전극(104a) 및 제 1 전극(104b)을 포함하는 상부면에는 제 1 절연층(106)이 형성된다. 제 1 절연층(106)은 박막 트랜지스터의 게이트 절연층 및 캐패시터의 제 1 유전체로 이용된다. A gate electrode 104a is formed on the buffer layer 102 of the thin film transistor forming region T, and a first electrode 104b is formed on the buffer layer 102 of the capacitor forming region C, and the gate electrode 104a and The first insulating layer 106 is formed on the upper surface including the first electrode 104b. The first insulating layer 106 is used as the gate insulating layer of the thin film transistor and the first dielectric of the capacitor.

게이트 전극(104a) 상부의 제 1 절연층(106) 상에는 산화물 반도체로 이루어지며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층(108a)이 형성되고, 제 1 전극(104b) 상부의 제 1 절연층(106) 상에는 산화물 반도체로 이루어진 제 2 전극(108b)이 형성된다. An active layer 108a made of an oxide semiconductor and including a channel region, a source region, and a drain region is formed on the first insulating layer 106 on the gate electrode 104a, and the first insulation on the first electrode 104b is formed. On the layer 106, a second electrode 108b made of an oxide semiconductor is formed.

활성층(108a) 및 제 2 전극(108b)을 포함하는 상부면에는 제 2 절연층(110)이 형성되고, 제 2 절연층(110)에는 소스 영역 및 드레인 영역의 활성층(108a)이 노출되도록 콘택홀이 형성된다. 제 2 절연층(110)은 채널영역의 활성층(108a)을 보호하기 위한 식각 방지층(etch stop layer) 및 캐패시터의 제 2 유전체로 이용된다. A second insulating layer 110 is formed on the upper surface including the active layer 108a and the second electrode 108b, and the second insulating layer 110 is exposed so that the active layer 108a of the source region and the drain region is exposed. Holes are formed. The second insulating layer 110 is used as an etch stop layer for protecting the active layer 108a of the channel region and the second dielectric of the capacitor.

제 2 절연층(110) 상에는 콘택홀을 통해 소스 영역 및 드레인 영역의 활성층(108a)과 연결되는 소스 전극 및 드레인 전극(112a 및 112b)과, 제 2 전극(108b) 상부에 배치되는 제 3 전극(112c)이 형성된다. 이 때 제 3 전극(112c)은 제 1 전 극(104b)과 연결되도록 형성된다. 따라서 제 1 전극(104b), 제 1 절연층(106) 및 제 2 전극(108b)으로 이루어진 캐패시터와, 제 2 전극(108b), 제 2 절연층(110) 및 제 3 전극(112c)으로 이루어진 캐패시터가 병렬로 연결된다. On the second insulating layer 110, source and drain electrodes 112a and 112b connected to the active layer 108a of the source and drain regions through contact holes, and a third electrode disposed on the second electrode 108b. 112c is formed. In this case, the third electrode 112c is formed to be connected to the first electrode 104b. Therefore, a capacitor including the first electrode 104b, the first insulating layer 106, and the second electrode 108b, and the second electrode 108b, the second insulating layer 110, and the third electrode 112c. The capacitors are connected in parallel.

소스 전극 또는 드레인 전극(112a 또는 112b)에는 유기전계발광 다이오드가 연결된다. 유기전계발광 다이오드는 애노드 전극, 유기 박막층 및 캐소드 전극을 포함하며, 애노드 전극이 소스 전극 또는 드레인 전극(112a 및 112b)과 연결된다. 유기 박막층은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성되며, 정공 주입층과 전자 주입층이 더 포함될 수 있다. An organic light emitting diode is connected to the source electrode or the drain electrode 112a or 112b. The organic light emitting diode includes an anode electrode, an organic thin film layer, and a cathode electrode, and the anode electrode is connected to the source electrode or the drain electrode 112a and 112b. The organic thin film layer has a structure in which a hole transport layer, an organic light emitting layer, and an electron transport layer are stacked, and may further include a hole injection layer and an electron injection layer.

도 2는 본 발명의 제 2 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도이다.2 is a cross-sectional view for describing an organic light emitting display device according to a second embodiment of the present invention.

절연물로 이루어진 기판(200)은 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)을 포함하며, 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)의 기판(200) 상에는 버퍼층(202)이 형성된다.The substrate 200 made of an insulator includes a thin film transistor forming region T and a capacitor forming region C, and a buffer layer 202 on the substrate 200 of the thin film transistor forming region T and the capacitor forming region C. Is formed.

박막 트랜지스터 형성영역(T)의 버퍼층(202) 상에는 게이트 전극(204a)이 형성되고, 캐패시터 형성영역(C)의 버퍼층(202) 상에는 제 1 전극(204b)이 형성되며, 게이트 전극(204a) 및 제 1 전극(204b)을 포함하는 상부면에는 제 1 절연층(206)이 형성된다. 제 1 절연층(206)은 박막 트랜지스터의 게이트 절연층 및 캐패시터의 제 1 유전체로 이용된다. The gate electrode 204a is formed on the buffer layer 202 of the thin film transistor forming region T, and the first electrode 204b is formed on the buffer layer 202 of the capacitor forming region C, and the gate electrode 204a and The first insulating layer 206 is formed on the upper surface including the first electrode 204b. The first insulating layer 206 is used as the gate insulating layer of the thin film transistor and the first dielectric of the capacitor.

게이트 전극(204a) 상부의 제 1 절연층(206) 상에는 산화물 반도체로 이루어지며 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층(208)이 형성된다. 활성층(208)을 포함하는 상부면에는 제 2 절연층(210)이 형성되며, 제 2 절연층(210)은 소스 영역 및 드레인 영역의 활성층(208)과 제 1 전극(204b) 상부의 제 1 절연층(206)이 노출되도록 패터닝된다. 제 2 절연층(210)은 채널영역의 활성층(208)을 보호하기 위한 식각 방지층으로 이용된다. An active layer 208 made of an oxide semiconductor and including a channel region, a source region, and a drain region is formed on the first insulating layer 206 over the gate electrode 204a. A second insulating layer 210 is formed on the upper surface including the active layer 208, and the second insulating layer 210 is formed on the first layer of the active layer 208 and the first electrode 204b of the source and drain regions. The insulating layer 206 is patterned to expose. The second insulating layer 210 is used as an etch stop layer for protecting the active layer 208 in the channel region.

제 2 절연층(210) 상에는 노출된 소스 영역 및 드레인 영역의 활성층(208)과 연결되는 소스 전극 및 드레인 전극(212a 및 212b)이 형성되고, 제 1 전극(204b) 상부의 제 1 절연층(206) 상에는 제 2 전극(212c)이 형성된다. 소스 전극 및 드레인 전극(212a 및 212b)과 제 2 전극(212c)을 포함하는 상부면에는 제 3 절연층(316)이 형성되고, 제 3 절연층(316)에는 소스 전극 또는 드레인 전극(212a 또는 212b)이 노출되도록 비아홀이 형성된다. 제 3 절연층(316)은 표면을 평탄화시키는 동시에 캐패시터의 제 2 유전체로 이용된다.On the second insulating layer 210, source and drain electrodes 212a and 212b connected to the active layers 208 of the exposed source and drain regions are formed, and the first insulating layer (above the first electrode 204b) The second electrode 212c is formed on the 206. A third insulating layer 316 is formed on the upper surface including the source and drain electrodes 212a and 212b and the second electrode 212c, and the source or drain electrode 212a or the third insulating layer 316 is formed on the top surface. Via holes are formed to expose 212b). The third insulating layer 316 is used as the second dielectric of the capacitor while simultaneously planarizing the surface.

제 3 절연층(316) 상에는 비아홀을 통해 소스 전극 또는 드레인 전극(212a 또는 212b)과 연결되는 애노드 전극(317a) 및 제 2 전극(212c) 상부에 배치되는 제 3 전극(317b)이 형성된다. 이 때 제 3 전극(317b)은 제 1 전극(204b)과 연결되도록 형성된다. 따라서 제 1 전극(204b), 제 1 절연층(206) 및 제 2 전극(212c)으로 이루어진 캐패시터와, 제 2 전극(212c), 제 2 절연층(316) 및 제 3 전극(317b)으로 이루어진 캐패시터가 병렬로 연결된다. An anode 317a connected to the source electrode or the drain electrode 212a or 212b and a third electrode 317b disposed on the second electrode 212c are formed on the third insulating layer 316 through the via hole. In this case, the third electrode 317b is formed to be connected to the first electrode 204b. Therefore, a capacitor including a first electrode 204b, a first insulating layer 206, and a second electrode 212c, and a second electrode 212c, a second insulating layer 316, and a third electrode 317b. The capacitors are connected in parallel.

애노드 전극(317a) 및 제 3 전극(317b)을 포함하는 상부면에는 화소 정의막(318)이 형성되고, 화소 정의막(318)은 애노드 전극(317a)의 소정 부분(발광영역)이 노출되도록 패터닝된다. 노출된 애노드 전극(317a) 상에는 유기 박막층(319) 이 형성되며, 유기 박막층(319)을 포함하는 상부면에는 캐소드 전극(320)이 형성된다. 유기 박막층은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성되며, 정공 주입층과 전자 주입층이 더 포함될 수 있다. The pixel defining layer 318 is formed on the upper surface including the anode electrode 317a and the third electrode 317b, and the pixel defining layer 318 is exposed such that a predetermined portion (light emitting area) of the anode electrode 317a is exposed. Is patterned. The organic thin film layer 319 is formed on the exposed anode electrode 317a, and the cathode electrode 320 is formed on an upper surface of the organic thin film layer 319. The organic thin film layer has a structure in which a hole transport layer, an organic light emitting layer, and an electron transport layer are stacked, and may further include a hole injection layer and an electron injection layer.

상기와 같이 구성된 유기전계발광 표시 장치에서 박막 트랜지스터는 유기전계발광 다이오드의 동작을 위해 제공되는 신호의 전달을 제어하며, 병렬로 연결된 적층 구조의 캐패시터는 신호를 유지시키기 위한 정전용량을 제공한다.In the organic light emitting display device configured as described above, the thin film transistor controls transmission of a signal provided for the operation of the organic light emitting diode, and a capacitor having a parallel structure connected in parallel provides a capacitance for maintaining the signal.

도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도로서, 제조 공정을 통해 본 발명을 보다 상세히 설명한다.3A to 3E are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to a first embodiment of the present invention. The present invention will be described in more detail through a manufacturing process.

도 3a를 참조하면, 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)이 정의된 절연 기판(100)을 준비한다. 먼저, 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)의 기판(100) 상에 버퍼층(102)을 형성한다. 버퍼층(102) 상에 Mo, MoW, Al 등으로 금속층을 형성한 후 패터닝하여 박막 트랜지스터 형성영역(T)의 버퍼층(102) 상에는 게이트 전극(104a)이 형성되고, 캐패시터 형성영역(C)의 버퍼층(102) 상에는 제 1 전극(104b)이 형성되도록 한다. 이 후 게이트 전극(104a) 및 제 1 전극(104b)을 포함하는 상부면에 제 1 절연층(106)을 형성한다. 박막 트랜지스터의 게이트 절연층 및 캐패시터의 제 1 유전체로 이용되는 제 1 절연층(106)은 실리콘 산화막(SiOx)이나 실리콘 질화막(SiNx)으로 형성하거나, 실리콘 산화막(SiOx) 및 실리콘 질화막(SiNx)의 이중 구조로 형성할 수 있다. Referring to FIG. 3A, an insulating substrate 100 having a thin film transistor formation region T and a capacitor formation region C is prepared. First, the buffer layer 102 is formed on the substrate 100 of the thin film transistor forming region T and the capacitor forming region C. Referring to FIG. A metal layer is formed on the buffer layer 102 using Mo, MoW, Al, and the like, and is patterned to form a gate electrode 104a on the buffer layer 102 of the thin film transistor forming region T, and the buffer layer of the capacitor forming region C. The first electrode 104b is formed on the 102. Thereafter, a first insulating layer 106 is formed on the upper surface including the gate electrode 104a and the first electrode 104b. The first insulating layer 106 used as the gate dielectric layer of the thin film transistor and the first dielectric of the capacitor is formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx), or a silicon oxide film (SiOx) and a silicon nitride film (SiNx). It can be formed in a double structure.

도 3b를 참조하면, 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)의 제 1 절연층(106) 상에 산화물 반도체층을 형성한 후 패터닝하여 게이트 전극(104a) 상부의 제 1 절연층(106) 상에는 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층(108a)이 형성되고, 제 1 전극(104a) 상부의 제 1 절연층(106) 상에는 제 2 전극(108b)이 형성되도록 한다. 산화물 반도체층은 산화아연(ZnO)을 주성분으로 하는 반도체 물질로 형성하거나, 산화아연(ZnO)에 인듐(In), 갈륨(Ga), 스태늄(Sn) 등이 도핑된 반도체 물질 예를 들어, InZnO(IZO), GaOnZnO(GIZO) 등으로 형성한다. Referring to FIG. 3B, an oxide semiconductor layer is formed on the first insulating layer 106 of the thin film transistor forming region T and the capacitor forming region C, and then patterned to form a first insulating layer on the gate electrode 104a. An active layer 108a including a channel region, a source region and a drain region is formed on the 106, and a second electrode 108b is formed on the first insulating layer 106 above the first electrode 104a. The oxide semiconductor layer is formed of a semiconductor material mainly composed of zinc oxide (ZnO), or a semiconductor material in which zinc oxide (ZnO) is doped with indium (In), gallium (Ga), stanium (Sn), or the like. InZnO (IZO), GaOnZnO (GIZO), or the like.

도 3c를 참조하면, 활성층(108a) 및 제 2 전극(108b)을 포함하는 상부면에 제 2 절연층(110)을 형성한 후 소스 영역 및 드레인 영역의 활성층(108a)이 노출되도록 제 2 절연층(110)을 패터닝한다.Referring to FIG. 3C, after the second insulating layer 110 is formed on the top surface including the active layer 108a and the second electrode 108b, the second insulating layer 110 may be exposed to expose the active layer 108a of the source and drain regions. Pattern layer 110.

도 3d를 참조하면, 제 2 절연층(110) 상에 Mo, MoW, Al, AlAd, AlLiLa 등으로 금속층을 형성한 후 패터닝하여 소스 영역 및 드레인 영역의 활성층(108a)과 연결되는 소스 전극 및 드레인 전극(112a 및 112b)과, 제 2 전극(108b) 상부의 제 2 절연층(110) 상에 배치되는 제 3 전극(112c)을 형성한다. 이 때 제 3 전극(112c)은 제 1 전극(104b)과 연결되도록 형성하여 제 1 전극(104b), 제 1 절연층(106) 및 제 2 전극(108b)으로 이루어진 캐패시터와, 제 2 전극(108b), 제 2 절연층(110) 및 제 3 전극(112c)으로 이루어진 캐패시터가 병렬로 연결되도록 한다. Referring to FIG. 3D, a metal layer is formed of Mo, MoW, Al, AlAd, AlLiLa, etc. on the second insulating layer 110, and then patterned to form a source electrode and a drain connected to the active layer 108a of the source and drain regions. The electrodes 112a and 112b and the third electrode 112c disposed on the second insulating layer 110 on the second electrode 108b are formed. In this case, the third electrode 112c is formed to be connected to the first electrode 104b to form a capacitor including the first electrode 104b, the first insulating layer 106, and the second electrode 108b, and the second electrode ( 108b), the capacitor including the second insulating layer 110 and the third electrode 112c is connected in parallel.

도 3e를 참조하면, 소스 전극 및 드레인 전극(112a 및 112b)과 제 3 전극(112c)을 포함하는 상부면에 제 3 절연층(316)을 형성한 후 소스 전극 또는 드레인 전극(112a 또는 112b)이 노출되도록 제 3 절연층(316)을 패터닝하고, 소스 전극 또는 드레인 전극(112a 또는 112b)과 연결되는 유기전계발광 소자를 형성한다. 즉, 소스 전극 또는 드레인 전극(112a 또는 112b)과 연결되는 애노드 전극(317)을 형성한 후 애노드 전극(317)을 포함하는 상부에 화소 정의막(318)을 형성한다. 그리고 화소 정의막(318)을 패터닝하여 애노드 전극(317)의 소정 부분(발광영역)을 노출시킨 후 노출된 애노드 전극(317) 상에 유기 박막층(319)을 형성하고, 유기 박막층(319) 상에 캐소드 전극(320)을 형성한다. 유기 박막층(319)은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성하며, 정공 주입층과 전자 주입층이 더 포함될 수 있다.Referring to FIG. 3E, after the third insulating layer 316 is formed on the upper surface including the source and drain electrodes 112a and 112b and the third electrode 112c, the source or drain electrode 112a or 112b is formed. The third insulating layer 316 is patterned so as to be exposed, and an organic light emitting diode connected to the source electrode or the drain electrode 112a or 112b is formed. That is, after forming the anode electrode 317 connected to the source electrode or the drain electrode 112a or 112b, the pixel defining layer 318 is formed on the anode electrode 317. The pixel defining layer 318 is patterned to expose a predetermined portion (light emitting area) of the anode electrode 317, and then an organic thin film layer 319 is formed on the exposed anode electrode 317, and the organic thin film layer 319 is formed on the exposed pixel electrode 317. The cathode electrode 320 is formed on the substrate. The organic thin film layer 319 may have a structure in which a hole transport layer, an organic light emitting layer, and an electron transport layer are stacked, and further include a hole injection layer and an electron injection layer.

도 4a 내지 도 4e는 본 발명의 제 2 실시예에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도로서, 제조 공정을 통해 본 발명을 보다 상세히 설명한다.4A to 4E are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to a second embodiment of the present invention, and the present invention will be described in more detail through a manufacturing process.

도 4a를 참조하면, 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)이 정의된 절연 기판(200)을 준비한다. 먼저, 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)의 기판(200) 상에 버퍼층(202)을 형성한다. 버퍼층(202) 상에 Mo, MoW, Al 등으로 금속층을 형성한 후 패터닝하여 박막 트랜지스터 형성영역(T)의 버퍼층(202) 상에는 게이트 전극(204a)이 형성되고, 캐패시터 형성영역(C)의 버퍼층(202) 상에는 제 1 전극(204b)이 형성되도록 한다. 이 후 게이트 전극(204a) 및 제 1 전극(204b)을 포함하는 상부면에 제 1 절연층(206)을 형성한다. 박막 트랜지스터의 게이트 절연층 및 캐패시터의 제 1 유전체로 이용되는 제 1 절연층(206)은 실리콘 산화막(SiOx)이나 실리콘 질화막(SiNx)으로 형성하거나, 실리콘 산화 막(SiOx) 및 실리콘 질화막(SiNx)의 이중 구조로 형성할 수 있다. Referring to FIG. 4A, an insulating substrate 200 in which the thin film transistor forming region T and the capacitor forming region C are defined is prepared. First, the buffer layer 202 is formed on the substrate 200 of the thin film transistor forming region T and the capacitor forming region C. Referring to FIG. A metal layer is formed on the buffer layer 202 with Mo, MoW, Al, and the like, and then patterned to form a gate electrode 204a on the buffer layer 202 of the thin film transistor formation region T, and the buffer layer of the capacitor formation region C. The first electrode 204b is formed on the 202. Thereafter, a first insulating layer 206 is formed on the upper surface including the gate electrode 204a and the first electrode 204b. The first insulating layer 206 used as the gate insulating layer of the thin film transistor and the first dielectric of the capacitor is formed of a silicon oxide film (SiOx) or a silicon nitride film (SiNx), or a silicon oxide film (SiOx) and a silicon nitride film (SiNx). It can be formed in a double structure.

도 4b를 참조하면, 박막 트랜지스터 형성영역(T) 및 캐패시터 형성영역(C)의 제 1 절연층(206) 상에 산화물 반도체층을 형성한 후 패터닝하여 게이트 전극(204a) 상부의 제 1 절연층(206) 상에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층(208)이 형성되도록 한다. 산화물 반도체층은 산화아연(ZnO)을 주성분으로 하는 반도체 물질로 형성하거나, 산화아연(ZnO)에 인듐(In), 갈륨(Ga), 스태늄(Sn) 등이 도핑된 반도체 물질 예를 들어, InZnO(IZO), GaOnZnO(GIZO) 등으로 형성한다. Referring to FIG. 4B, an oxide semiconductor layer is formed on the first insulating layer 206 of the thin film transistor forming region T and the capacitor forming region C, and then patterned to form a first insulating layer on the gate electrode 204a. An active layer 208 including a channel region, a source region and a drain region is formed on 206. The oxide semiconductor layer is formed of a semiconductor material mainly composed of zinc oxide (ZnO), or a semiconductor material in which zinc oxide (ZnO) is doped with indium (In), gallium (Ga), stanium (Sn), or the like. InZnO (IZO), GaOnZnO (GIZO), or the like.

도 4c를 참조하면, 활성층(208)을 포함하는 상부면에 제 2 절연층(210)을 형성한 후 소스 영역 및 드레인 영역의 활성층(208)과 제 1 전극(204b) 상부의 제 1 절연층(206)이 노출되도록 제 2 절연층(210)을 패터닝한다.Referring to FIG. 4C, after the second insulating layer 210 is formed on the upper surface including the active layer 208, the active layer 208 of the source and drain regions and the first insulating layer on the first electrode 204b are formed. The second insulating layer 210 is patterned to expose 206.

도 4d를 참조하면, 제 2 절연층(210) 상에 Mo, MoW, Al, AlAd, AlLiLa 등으로 금속층을 형성한 후 패터닝하여 소스 영역 및 드레인 영역의 활성층(208)과 연결되는 소스 전극 및 드레인 전극(212a 및 212b)과, 제 1 전극(204b) 상부의 제 1 절연층(206) 상에 배치되는 제 2 전극(212c)을 형성한다. Referring to FIG. 4D, a metal layer is formed of Mo, MoW, Al, AlAd, AlLiLa, etc. on the second insulating layer 210, and then patterned to form a source electrode and a drain connected to the active layer 208 of the source and drain regions. The electrodes 212a and 212b and the second electrode 212c disposed on the first insulating layer 206 over the first electrode 204b are formed.

도 4e를 참조하면, 소스 전극 및 드레인 전극(212a 및 212b)과 제 2 전극(212c)을 포함하는 상부면에 제 3 절연층(316)을 형성한 후 소스 전극 또는 드레인 전극(212a 또는 212b)이 노출되도록 제 3 절연층(316)을 패터닝한다. 제 3 절연층(316)은 표면을 평탄화시키는 동시에 캐패시터의 제 2 유전체로 이용된다.Referring to FIG. 4E, after forming the third insulating layer 316 on the upper surface including the source and drain electrodes 212a and 212b and the second electrode 212c, the source or drain electrode 212a or 212b is formed. The third insulating layer 316 is patterned to expose it. The third insulating layer 316 is used as the second dielectric of the capacitor while simultaneously planarizing the surface.

제 3 절연층(316) 상에 ITO 등으로 도전층을 형성한 후 패터닝하여 소스 전 극 또는 드레인 전극(212a 또는 212b)과 연결되는 애노드 전극(317a) 및 제 2 전극(212c) 상부에 배치되는 제 3 전극(317b)를 형성한다. 이 때 제 3 전극(317b)은 제 1 전극(204b)과 연결되도록 형성하여 제 1 전극(204b), 제 1 절연층(206) 및 제 2 전극(212c)으로 이루어진 캐패시터와, 제 2 전극(212c), 제 2 절연층(316) 및 제 3 전극(317b)으로 이루어진 캐패시터가 병렬로 연결되도록 한다. After the conductive layer is formed on the third insulating layer 316 by ITO or the like, the conductive layer is formed on the anode electrode 317a and the second electrode 212c connected to the source electrode or drain electrode 212a or 212b. The third electrode 317b is formed. In this case, the third electrode 317b is formed to be connected to the first electrode 204b, and includes a capacitor including a first electrode 204b, a first insulating layer 206, and a second electrode 212c, and a second electrode ( 212c), the capacitor including the second insulating layer 316 and the third electrode 317b is connected in parallel.

애노드 전극(317) 및 제 3 전극(317b)을 포함하는 상부에 화소 정의막(318)을 형성한 후 패터닝하여 애노드 전극(317)의 소정 부분(발광영역)을 노출시킨다. 노출된 애노드 전극(317) 상에 유기 박막층(319)을 형성하고, 유기 박막층(319) 상에 캐소드 전극(320)을 형성한다. 유기 박막층(319)은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성하며, 정공 주입층과 전자 주입층이 더 포함될 수 있다.The pixel defining layer 318 is formed on the upper portion including the anode electrode 317 and the third electrode 317b, and then patterned to expose a predetermined portion (light emitting area) of the anode electrode 317. The organic thin film layer 319 is formed on the exposed anode electrode 317, and the cathode electrode 320 is formed on the organic thin film layer 319. The organic thin film layer 319 may have a structure in which a hole transport layer, an organic light emitting layer, and an electron transport layer are stacked, and further include a hole injection layer and an electron injection layer.

상기와 같이 유기전계발광 표시 장치가 형성된 기판(100 및 200) 상부에는 화소 영역을 밀봉시키기 위한 봉지 기판(도시안됨)이 배치되며, 밀봉재에 의해 봉지 기판이 기판(100 및 200)에 합착된다.An encapsulation substrate (not shown) for encapsulating the pixel area is disposed on the substrates 100 and 200 on which the organic light emitting display device is formed as described above, and the encapsulation substrate is bonded to the substrates 100 and 200 by the encapsulation material.

상기와 같이 본 발명은 박막 트랜지스터의 활성층(104a 및 204a)을 산화물 반도체층으로 형성한다. 산화물 반도체층을 활성층(104a 및 204a)으로 이용하는 경우 소스 전극(112a 및 212a) 및 드레인 전극(112b 및 212b)을 형성하기 위한 식각 과정에서 채널 영역의 활성층(104a 및 204a)이 플라즈마에 의해 피해를 입을 수 있다. 산화물 반도체층이 플라즈마에 의해 피해를 입게 되면 표면 격자가 파괴되어 산소 결함이 발생되기 때문에 케리어의 농도 증가에 따른 비저항 감소에 의해 전기 적 특성이 저하된다. 따라서 본 발명은 채널 영역의 활성층(104a 및 204a)이 제 2 절연층(110 및 210)에 의해 보호되도록 함으로써 즉, 제 2 절연층(110 및 210)이 식각 방지층(etch stop layer) 역할을 하도록 함으로써 활성층(104a 및 204a)의 피해로 인한 전기적 특성 저하가 방지되도록 한다.As described above, the present invention forms the active layers 104a and 204a of the thin film transistor as an oxide semiconductor layer. When the oxide semiconductor layer is used as the active layers 104a and 204a, the active layers 104a and 204a in the channel region are damaged by plasma during the etching process for forming the source electrodes 112a and 212a and the drain electrodes 112b and 212b. I can wear it. When the oxide semiconductor layer is damaged by the plasma, the surface lattice is broken and oxygen defects are generated. Therefore, the electrical characteristics are deteriorated by the decrease in the resistivity caused by the increase of the concentration of the carrier. Accordingly, the present invention allows the active layers 104a and 204a of the channel region to be protected by the second insulating layers 110 and 210, that is, the second insulating layers 110 and 210 serve as an etch stop layer. As a result, degradation of electrical characteristics due to damage of the active layers 104a and 204a may be prevented.

또한, 본 발명은 캐패시터를 제 1 전극(104b), 제 1 절연층(106) 및 제 2 전극(108b)으로 이루어진 캐패시터와, 제 2 전극(108b), 제 2 절연층(110) 및 제 3 전극(112c)으로 이루어진 캐패시터의 병렬 구조, 또는 제 1 전극(204b), 제 1 절연층(206) 및 제 2 전극(212c)으로 이루어진 캐패시터와, 제 2 전극(212c), 제 2 절연층(316) 및 제 3 전극(317b)으로 이루어진 캐패시터의 병렬 구조로 형성한다.In addition, the present invention is a capacitor comprising a capacitor consisting of a first electrode 104b, a first insulating layer 106 and a second electrode 108b, a second electrode 108b, a second insulating layer 110 and a third. A parallel structure of a capacitor composed of an electrode 112c, or a capacitor composed of a first electrode 204b, a first insulating layer 206, and a second electrode 212c, a second electrode 212c, and a second insulating layer ( It is formed in a parallel structure of a capacitor consisting of 316 and the third electrode (317b).

캐패시터를 제 1 전극(104b), 제 1 절연층(106) 및 제 2 전극(108b)으로 이루어진 구조 또는 제 1 전극(204b), 제 1 절연층(206) 및 제 2 전극(212c)으로 이루어진 구조만으로 형성한 경우를 예로 들면, 유전체로서, 제 1 절연층(106 및 206)을 400Å 두께의 실리콘 산화막과 800Å 두께의 실리콘 질화막으로 형성한 경우에는 1㎛2 당 0.392fF 정도의 정전용량을 얻을 수 있고, 제 1 절연층(106 및 206)을 1200Å 두께의 실리콘 질화막으로 형성한 경우에는 1㎛2 당 0.0473fF 정도의 정전용량을 얻을 수 있으며, 정전용량을 증가시키기 위해서는 캐패시터의 면적을 증가시켜야 한다. The capacitor is composed of a first electrode 104b, a first insulating layer 106, and a second electrode 108b, or a first electrode 204b, a first insulating layer 206, and a second electrode 212c. For example, when the structure is formed only of a structure, when the first insulating layers 106 and 206 are formed of a silicon oxide film having a thickness of 400 mW and a silicon nitride film having a thickness of 800 mW, a capacitance of about 0.392 fF per 1 µm 2 can be obtained. In the case where the first insulating layers 106 and 206 are formed of a silicon nitride film having a thickness of 1200 Å, a capacitance of about 0.0473 fF per 1 μm 2 can be obtained, and the area of the capacitor must be increased to increase the capacitance. do.

그러나 본 발명은 상기와 같이 캐패시터를 병렬 구조로 형성함으로써 캐패시터의 면적을 증가시키지 않고도 일정 수준 이상의 정정용량을 확보할 수 있다. 즉, 유전체로서, 제 2 절연층(110)을 5000Å 두께의 PA(poly amide)로 형성한 경우 1㎛2 당 0.0566fF 정도의 정전용량을 얻을 수 있으며, 제 2 절연층(316)을 10000Å 두께의 PA로 형성한 경우 1㎛2 당 0.0283fF 정도의 정전용량을 얻을 수 있다. 그러므로 하나의 캐패시터를 구비하는 경우에 비해 7 내지 14% 정도의 면적을 감소시키는 효과를 얻을 수 있다. However, in the present invention, by forming the capacitors in a parallel structure as described above, it is possible to secure a predetermined capacitance or more without increasing the area of the capacitor. That is, as the dielectric, when the second insulating layer 110 is formed of polyamide (PA) having a thickness of 5000 kV, a capacitance of about 0.0566 fF per 1 μm 2 can be obtained, and the second insulating layer 316 has a thickness of 10000 kPa. When formed with PA, a capacitance of about 0.0283 fF per 1 μm 2 can be obtained. Therefore, compared with the case of having one capacitor, it is possible to obtain the effect of reducing the area of about 7 to 14%.

이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the preferred embodiment of the present invention has been disclosed through the detailed description and the drawings. The terms are used only for the purpose of describing the present invention and are not used to limit the scope of the present invention as defined in the meaning or claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도.1 is a cross-sectional view illustrating an organic light emitting display device according to a first embodiment of the present invention.

도 2는 본 발명의 제 2 실시예에 따른 유기전계발광 표시 장치를 설명하기 위한 단면도.2 is a cross-sectional view illustrating an organic light emitting display device according to a second embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 제 1 실시예에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to a first embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 제 2 실시예에 따른 유기전계발광 표시 장치의 제조 방법을 설명하기 위한 단면도.4A to 4E are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100, 200: 기판 102, 202: 버퍼층100, 200: substrate 102, 202: buffer layer

104a, 204a: 게이트 전극 104b, 204b: 제 1 전극104a, 204a: gate electrode 104b, 204b: first electrode

106, 206: 제 1 절연층 108a, 208: 활성층106, 206: First insulating layer 108a, 208: Active layer

108b: 제 2 전극 110, 210: 제 2 절연층108b: second electrode 110, 210: second insulating layer

112a, 212a: 소스 전극 112b, 212b: 드레인 전극112a and 212a: source electrode 112b and 212b: drain electrode

112c, 317b: 제 3 전극 316: 제3 절연층112c and 317b: third electrode 316: third insulating layer

317, 317a: 애노드 전극 318: 화소 정의막317 and 317a: anode electrode 318: pixel defining layer

319: 유기 박막층 320: 캐소드 전극319: organic thin film layer 320: cathode electrode

Claims (11)

제 1 영역 및 제 2 영역을 포함하는 기판을 준비하는 단계;Preparing a substrate including a first region and a second region; 상기 제 1 영역의 상기 기판 상에 게이트 전극을 형성하고, 상기 제 2 영역의 상기 기판 상에 제 1 전극을 형성하는 단계;Forming a gate electrode on the substrate in the first region, and forming a first electrode on the substrate in the second region; 상기 게이트 전극 및 상기 제 1 전극을 포함하는 상부에 제 1 절연층을 형성하는 단계;Forming a first insulating layer on the top including the gate electrode and the first electrode; 상기 제 1 절연층 상에 산화물 반도체층을 형성한 후 패터닝하여 상기 게이트 전극 상부의 상기 제 1 절연층 상에는 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층이 형성되고, 상기 제 1 전극 상부의 상기 제 1 절연층 상에는 제 2 전극이 형성되도록 하는 단계;After forming an oxide semiconductor layer on the first insulating layer and patterning, an active layer including a channel region, a source region and a drain region is formed on the first insulating layer on the gate electrode, the active layer on the first electrode Allowing a second electrode to be formed on the first insulating layer; 상기 활성층 및 상기 제 2 전극을 포함하는 상부에 제 2 절연층을 형성한 후 패터닝하여 상기 소스 영역 및 드레인 영역을 노출시키는 단계; Forming a second insulating layer over the active layer and the second electrode and patterning the second insulating layer to expose the source region and the drain region; 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극과, 상기 제 2 전극 상부의 상기 제 2 절연층 상에 배치되는 제 3 전극을 형성하는 단계; 및Forming a source electrode and a drain electrode connected to the source and drain regions, and a third electrode disposed on the second insulating layer on the second electrode; And 상기 소스 전극 또는 상기 드레인 전극과 연결되는 유기전계발광 다이오드를 형성하는 단계를 포함하는 유기전계발광 표시 장치의 제조 방법.And forming an organic light emitting diode connected to the source electrode or the drain electrode. 제 1 항에 있어서, 상기 산화물 반도체층은 산화아연(ZnO)으로 형성하는 유 기전계발광 표시 장치의 제조 방법.The method of claim 1, wherein the oxide semiconductor layer is formed of zinc oxide (ZnO). 제 2 항에 있어서, 상기 산화물 반도체층에 인듐(In), 갈륨(Ga) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 유기전계발광 표시 장치의 제조 방법.The method of claim 2, wherein at least one ion of indium (In), gallium (Ga), and stanium (Sn) is doped into the oxide semiconductor layer. 제 1 항에 있어서, 상기 제 3 전극은 상기 제 1 전극과 연결되도록 형성하는 유기전계발광 표시 장치의 제조 방법.The method of claim 1, wherein the third electrode is formed to be connected to the first electrode. 제 1 항에 있어서, 상기 유기전계발광 다이오드는 상기 소스 전극 또는 상기 드레인 전극과 연결되는 하부 전극을 형성하는 단계;The method of claim 1, wherein the organic light emitting diode comprises: forming a lower electrode connected to the source electrode or the drain electrode; 상기 하부 전극을 포함하는 상부에 화소 정의막을 형성한 후 패터닝하여 상기 하부 전극의 소정 부분을 노출시키는 단계;Forming a pixel defining layer on the upper portion including the lower electrode and patterning the semiconductor substrate to expose a predetermined portion of the lower electrode; 상기 하부 전극 상에 유기 박막층을 형성하는 단계; 및 Forming an organic thin film layer on the lower electrode; And 상기 유기 박막층 상에 상부 전극을 형성하는 단계를 포함하는 유기전계발광 표시 장치의 제조 방법.And forming an upper electrode on the organic thin film layer. 청구항 1 내지 청구항 5 중 어느 한 항의 방법으로 제조된 유기전계발광 표시 장치.An organic light emitting display device manufactured by the method of any one of claims 1 to 5. 제 1 영역 및 제 2 영역을 포함하는 기판을 준비하는 단계;Preparing a substrate including a first region and a second region; 상기 제 1 영역의 상기 기판 상에 게이트 전극을 형성하고, 상기 제 2 영역의 상기 기판 상에 제 1 전극을 형성하는 단계;Forming a gate electrode on the substrate in the first region, and forming a first electrode on the substrate in the second region; 상기 게이트 전극 및 상기 제 1 전극을 포함하는 상부에 제 1 절연층을 형성하는 단계;Forming a first insulating layer on the top including the gate electrode and the first electrode; 상기 게이트 전극 상부의 상기 제 1 절연층 상에 산화물 반도체로 채널 영역, 소스 영역 및 드레인 영역을 포함하는 활성층을 형성하는 단계;Forming an active layer including a channel region, a source region, and a drain region on an oxide semiconductor on the first insulating layer on the gate electrode; 상기 활성층을 포함하는 상부에 제 2 절연층을 형성한 후 패터닝하여 상기 소스 영역 및 드레인 영역과 상기 제 1 전극 상부의 상기 제 1 절연층을 노출시키는 단계; Forming a second insulating layer on the active layer, and patterning the second insulating layer to expose the source and drain regions and the first insulating layer on the first electrode; 상기 소스 영역 및 드레인 영역과 연결되는 소스 전극 및 드레인 전극과, 상기 제 1 전극 상부의 상기 제 1 절연층 상에 배치되는 제 2 전극을 형성하는 단계;Forming a source electrode and a drain electrode connected to the source and drain regions, and a second electrode disposed on the first insulating layer on the first electrode; 상기 소스 전극 및 드레인 전극과 상기 제 2 전극을 포함하는 상부에 제 3 절연층을 형성한 후 패터닝하여 상기 소스 전극 또는 상기 드레인 전극을 노출시키는 단계;Forming a third insulating layer over the source and drain electrodes and the second electrode and patterning the third insulating layer to expose the source electrode or the drain electrode; 상기 소스 전극 또는 상기 드레인 전극과 연결되는 하부 전극 및 상기 제 2 전극 상부의 상기 제 3 절연층 상에 배치되는 제 3 전극을 형성하는 단계;Forming a lower electrode connected to the source electrode or the drain electrode and a third electrode disposed on the third insulating layer on the second electrode; 상기 하부 전극 및 상기 제 3 전극을 포함하는 상부에 화소 정의막을 형성한 후 패터닝하여 상기 하부 전극의 소정 부분을 노출시키는 단계;Forming a pixel defining layer on the lower electrode and the third electrode and patterning the pixel defining layer to expose a predetermined portion of the lower electrode; 상기 하부 전극 상에 유기 박막층을 형성하는 단계; 및 Forming an organic thin film layer on the lower electrode; And 상기 유기 박막층 상에 상부 전극을 형성하는 단계를 포함하는 유기전계발광 표시 장치의 제조 방법.And forming an upper electrode on the organic thin film layer. 제 7 항에 있어서, 상기 산화물 반도체는 산화아연(ZnO)을 주성분으로 하는 유기전계발광 표시 장치의 제조 방법.The method of claim 7, wherein the oxide semiconductor comprises zinc oxide (ZnO) as a main component. 제 8 항에 있어서, 상기 산화물 반도체에 인듐(In), 갈륨(Ga) 및 스태늄(Sn) 중 적어도 하나의 이온이 도핑된 유기전계발광 표시 장치의 제조 방법.The method of claim 8, wherein at least one ion of indium (In), gallium (Ga), and stanium (Sn) is doped into the oxide semiconductor. 제 7 항에 있어서, 상기 제 3 전극은 상기 제 1 전극과 연결되도록 형성하는 유기전계발광 표시 장치의 제조 방법.The method of claim 7, wherein the third electrode is formed to be connected to the first electrode. 청구항 7 내지 청구항 10 중 어느 한 항의 방법으로 제조된 유기전계발광 표시 장치.An organic light emitting display device manufactured by the method of claim 7.
KR1020080031092A 2008-04-03 2008-04-03 Organic light emitting display device and method of manufacturing the same KR100936871B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080031092A KR100936871B1 (en) 2008-04-03 2008-04-03 Organic light emitting display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080031092A KR100936871B1 (en) 2008-04-03 2008-04-03 Organic light emitting display device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20090105560A true KR20090105560A (en) 2009-10-07
KR100936871B1 KR100936871B1 (en) 2010-01-14

Family

ID=41535247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080031092A KR100936871B1 (en) 2008-04-03 2008-04-03 Organic light emitting display device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100936871B1 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110706A (en) * 2009-12-23 2011-06-29 三星移动显示器株式会社 Organic light emitting display and manufacturing method thereof
KR101050466B1 (en) * 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 A capacitor and an organic light emitting display device providing the same
US8158979B2 (en) 2009-11-04 2012-04-17 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of manufacturing the same
US8330150B2 (en) 2009-10-27 2012-12-11 Samsung Display Co., Ltd. Organic light-emitting display device
US8399274B2 (en) 2009-11-04 2013-03-19 Samsung Display Co., Ltd. Organic light emitting display and method of manufacturing the same
KR101430180B1 (en) * 2011-12-31 2014-08-13 보에 테크놀로지 그룹 컴퍼니 리미티드 Thin film transistor, array substrate and method of manufacturing the same and display device
KR20140135037A (en) * 2013-05-15 2014-11-25 삼성디스플레이 주식회사 Organic light emitting display device and method of manufacturing thereof
KR101465192B1 (en) * 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
KR20150027361A (en) * 2013-08-30 2015-03-12 엘지디스플레이 주식회사 Oxide semiconductor thin film transistor and Display Device and Method of manufacturing the sames
KR20190074276A (en) * 2019-06-20 2019-06-27 삼성디스플레이 주식회사 Organinc light emitting display device and manufacturing method for the same
US10593906B2 (en) 2013-01-03 2020-03-17 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120091638A (en) 2011-02-09 2012-08-20 삼성전자주식회사 Liquid crystal display and manufacturnig method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4549889B2 (en) 2004-05-24 2010-09-22 三星モバイルディスプレイ株式會社 Capacitor and light-emitting display device using the same
KR100696508B1 (en) * 2005-04-14 2007-03-19 삼성에스디아이 주식회사 Flat panel display device

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105862B2 (en) 2009-10-27 2015-08-11 Samsung Display Co., Ltd. Organic light-emitting display device
US8330150B2 (en) 2009-10-27 2012-12-11 Samsung Display Co., Ltd. Organic light-emitting display device
US8546175B2 (en) 2009-10-27 2013-10-01 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US9373669B2 (en) 2009-10-27 2016-06-21 Samsung Display Co., Ltd. Organic light-emitting display device and method of manufacturing the same
US8158979B2 (en) 2009-11-04 2012-04-17 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of manufacturing the same
US8399274B2 (en) 2009-11-04 2013-03-19 Samsung Display Co., Ltd. Organic light emitting display and method of manufacturing the same
US8421084B2 (en) 2009-12-23 2013-04-16 Samsung Display Co., Ltd. Organic light emitting display and manufacturing method thereof
CN102110706A (en) * 2009-12-23 2011-06-29 三星移动显示器株式会社 Organic light emitting display and manufacturing method thereof
KR101050466B1 (en) * 2010-03-12 2011-07-20 삼성모바일디스플레이주식회사 A capacitor and an organic light emitting display device providing the same
US8367448B2 (en) 2010-03-12 2013-02-05 Samsung Display Co., Ltd. Capacitor and organic light emitting display device
KR20180041263A (en) * 2010-04-09 2018-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US9431429B2 (en) 2010-04-09 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10879274B2 (en) 2010-04-09 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059047B2 (en) 2010-04-09 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101465192B1 (en) * 2010-04-09 2014-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
US10510777B2 (en) 2010-04-09 2019-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10008515B2 (en) 2010-04-09 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101430180B1 (en) * 2011-12-31 2014-08-13 보에 테크놀로지 그룹 컴퍼니 리미티드 Thin film transistor, array substrate and method of manufacturing the same and display device
US9391097B2 (en) 2011-12-31 2016-07-12 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method of manufacturing the same and display device
US10593906B2 (en) 2013-01-03 2020-03-17 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
CN104167425A (en) * 2013-05-15 2014-11-26 三星显示有限公司 Organic light-emitting display apparatus and method of manufacturing the same
KR20140135037A (en) * 2013-05-15 2014-11-25 삼성디스플레이 주식회사 Organic light emitting display device and method of manufacturing thereof
KR20150027361A (en) * 2013-08-30 2015-03-12 엘지디스플레이 주식회사 Oxide semiconductor thin film transistor and Display Device and Method of manufacturing the sames
KR20190074276A (en) * 2019-06-20 2019-06-27 삼성디스플레이 주식회사 Organinc light emitting display device and manufacturing method for the same

Also Published As

Publication number Publication date
KR100936871B1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
KR100936871B1 (en) Organic light emitting display device and method of manufacturing the same
US8178884B2 (en) Thin film transistor including compound semiconductor oxide, method of manufacturing the same and flat panel display device having the same
KR100963027B1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR100941850B1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR101064402B1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR100963026B1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR100975204B1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR101073301B1 (en) Organic Light emitting Display device and fabrication method thereof
US9240487B2 (en) Method of manufacturing thin film transistor and method of manufacturing organic light emitting display having thin film transistor
KR101073272B1 (en) Method of manufacturing organic light emitting display device
KR100993416B1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR20090124527A (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR20110037220A (en) Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having the thin film transistor
KR100963003B1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR20090105561A (en) Semiconductor device and flat panel display device having the same
KR20140113902A (en) Thin film transistor and manufacturing method thereof, and display device
KR101506671B1 (en) Organic light emitting display and manufacturing method thereof
KR100731745B1 (en) OLED and method of fabricating the same
KR100793105B1 (en) Thin film transistor and flat panel display with the thin film transistor and fabrication method of the same
KR100941855B1 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor
KR100982314B1 (en) thin film transistor, fabricating method of the thin film transistor and organic light emitting display device comprising the same
CN114613815B (en) Display panel and manufacturing method thereof
KR20050077832A (en) Tft and flat panel display therewith
KR20210117460A (en) Display apparatus and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 10