KR20090103520A - Exposure mask and method for forming of semiconductor device using the same - Google Patents

Exposure mask and method for forming of semiconductor device using the same

Info

Publication number
KR20090103520A
KR20090103520A KR1020080029179A KR20080029179A KR20090103520A KR 20090103520 A KR20090103520 A KR 20090103520A KR 1020080029179 A KR1020080029179 A KR 1020080029179A KR 20080029179 A KR20080029179 A KR 20080029179A KR 20090103520 A KR20090103520 A KR 20090103520A
Authority
KR
South Korea
Prior art keywords
pattern
layer
exposure mask
polysilicon
mask
Prior art date
Application number
KR1020080029179A
Other languages
Korean (ko)
Inventor
마원광
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080029179A priority Critical patent/KR20090103520A/en
Publication of KR20090103520A publication Critical patent/KR20090103520A/en

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature

Abstract

PURPOSE: An exposure mask and a method for forming a semiconductor device using the same are provided to stably form a cell pattern of a cell array region and a frame item of a scribe lane region. CONSTITUTION: An exposure mask includes a cell pattern and a light shielding pattern. The cell pattern is formed on a cell array region(A). The light shielding pattern is formed on a scribe lane region(B), and protects a frame item pattern formed on the scribe lane region. The frame item pattern includes one of an alignment key, a die fit target, an overlay vernier, a critical dimension bar, and a combination thereof. The exposure mask is applied to a negative type DPT(Double Patterning Technology).

Description

노광마스크 및 이를 이용한 반도체 소자의 형성 방법{Exposure mask and method for forming of semiconductor device using the same}Exposure mask and method for forming of semiconductor device using the same}

본 발명은 반도체 소자의 형성 방법에 관한 것으로, 미세한 패턴을 형성하기 위해 DPT(double pattern technology)를 이용하는 경우 프레임 아이템(frame item)의 변형을 방지할 있는 반도체 소자의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device, and more particularly, to a method of forming a semiconductor device that can prevent deformation of a frame item when using double pattern technology (DPT) to form a fine pattern.

최근, 반도체 소자는 고속으로 동작하고 대용량의 저장 능력을 갖도록 요구되기 때문에 대용량의 데이터를 빠르게 처리할 수 있도록 하는 전기적 특성을 향상시키기 위한 개발이 이루어지고 있다.Recently, since semiconductor devices are required to operate at a high speed and have a large storage capacity, developments have been made to improve electrical characteristics that enable a large amount of data to be processed quickly.

특히, 집적도가 커짐에 따라 디자인 룰이 축소되어 패턴을 구현하기 위한 기술이 다양하게 발전하고 있으며, 이를 위해 패턴을 구현하기 위한 노광원의 파장은 점차 짧아지고 있다.In particular, as the degree of integration increases, the design rule is reduced, so that the technology for implementing the pattern has been variously developed. For this purpose, the wavelength of the exposure source for implementing the pattern is gradually shortened.

그러나, 현재 개발중인 패턴의 임계치수는 40nm 이하로 요구되고 있으며 이와 같은 조건을 만족하는 패턴을 형성하는 것은 매우 힘들기 때문에 기존과 같이 1개의 노광마스크을 사용하여 패턴을 형성하는 것은 거의 불가능하다.However, the critical dimension of the pattern currently under development is required to be 40 nm or less, and since it is very difficult to form a pattern satisfying such a condition, it is almost impossible to form a pattern using one exposure mask as before.

따라서, 기존에 하나의 노광마스크로 패터닝 하던 것을 2장 또는 3장의 노광마스크을 사용하여 원하는 패턴을 구현하는 기술들을 개발하고 있으며 이를 위하여 이중 패터닝 기술(double patterning technology, 이하 'DPT'라 한다.), 스페이서 패터닝 기술(spacer patterning technology)등이 사용되고 있다.Therefore, we are developing technologies for implementing a desired pattern using two or three exposure masks, which are conventionally patterned with one exposure mask, and for this purpose, double patterning technology (hereinafter referred to as 'DPT'), Spacer patterning technology and the like are used.

이와 같이, 여러장의 노광마스크을 사용하는 경우 이전 공정에 의해 형성된 패턴과 후속 공정에서 형성된 패턴들간의 얼라인 정도가 매우 중요하며 이를 위해 스크라이브 레인(scribe lane)에 형성되는 얼라인 키, 오버레이 버니어 키 등과 같은 프레임 아이템이 정확하게 형성되어 있어야 할 필요가 있다.As such, when using a plurality of exposure masks, the degree of alignment between the pattern formed by the previous process and the pattern formed by the subsequent process is very important. For this purpose, an align key formed in a scribe lane, an overlay vernier key, etc. The same frame item needs to be correctly formed.

한편, DPT 중 네거티브 타입(negative type)의 DPT는 라인 앤 스페이스 타입의 패턴을 형성하는 것을 의미하고, 포지티브 타입(positive type)의 DPT는 바(bar) 타입의 패턴을 형성하는 것을 의미한다.Meanwhile, the negative type DPT of the DPT means forming a line-and-space type pattern, and the positive type DPT means forming a bar type pattern.

도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 형성 방법을 나타낸 단면도이고, 도 2는 종래 기술에 따른 노광 마스크를 나타낸 도면이다.1A to 1F are cross-sectional views illustrating a method of forming a semiconductor device according to the prior art, and FIG. 2 is a view illustrating an exposure mask according to the prior art.

도 1a를 참조하면, 반도체 기판(w) 상부의 피식각층(10) 상에 비정질 탄소 하드마스크층(Amorphous Carbon Layer,11)을 증착한 후, 비정질 탄소 하드마스크층(11) 상에 실리콘 산화질화막(12)과 폴리실리콘층(13)을 순차적으로 증착한다.Referring to FIG. 1A, after depositing an amorphous carbon hard mask layer 11 on an etched layer 10 on a semiconductor substrate w, a silicon oxynitride layer is formed on the amorphous carbon hard mask layer 11. (12) and the polysilicon layer 13 are sequentially deposited.

그리고, 폴리실리콘층(13) 상에 반사방지막(bottom anti-reflective coating layer,14)을 증착한 후, 감광막(15)을 도포한다.Then, after depositing a bottom anti-reflective coating layer 14 on the polysilicon layer 13, a photosensitive film 15 is applied.

도 1b를 참조하면, 소정 패턴이 형성된 노광마스크를 이용하여 노광 및 현상하여 감광막 패턴(15a)을 형성한다.Referring to FIG. 1B, the photosensitive film pattern 15a is formed by exposing and developing using an exposure mask having a predetermined pattern.

도 1c를 참조하면, 감광막 패턴(15a)을 식각마스크로 이용하여 실리콘 산화질화막(12)이 노출될 때까지 폴리실리콘층(13)을 패터닝하여 폴리실리콘 패턴(13a)를 형성하고, 감광막 패턴(15a)과 반사방지막(14)을 제거한다. Referring to FIG. 1C, using the photoresist pattern 15a as an etch mask, the polysilicon layer 13 is patterned until the silicon oxynitride layer 12 is exposed to form a polysilicon pattern 13a, and the photoresist pattern ( 15a) and the antireflection film 14 are removed.

도 1d를 참조하면, 폴리실리콘 패턴(13a)과 노출된 실리콘 산화질화막(12)의 전면에 반사방지막(16)을 증착한 후, 감광막(17)을 도포한다.Referring to FIG. 1D, after the anti-reflection film 16 is deposited on the entire surface of the polysilicon pattern 13a and the exposed silicon oxynitride film 12, the photosensitive film 17 is coated.

도 1e를 참조하면, 소정 패턴이 형성된 제 1 노광마스크를 이용하여 노광 및 현상하는데 이때, 상기 제 1 노광마스크는 도 2에 도시된 바와 같이 스크라이브 레인 영역(B)에는 셀 어레이부(A)와 다르게 패턴이 형성되어 있지 않아 투광 영역을 갖는다.Referring to FIG. 1E, the first exposure mask is exposed and developed using a first exposure mask having a predetermined pattern. In this case, the first exposure mask is formed in the scribe lane area B as shown in FIG. 2. The pattern is not formed differently and has a light transmitting area.

그러므로 도 1e에 도시된 바와 같이 제 1 노광마스크를 이용하여 노광 및 현상하는 경우 감광막(17)이 제거된다.Therefore, as illustrated in FIG. 1E, the photosensitive film 17 is removed when exposing and developing using the first exposure mask.

도 1f를 참조하면, 감광막(17)이 제거되어 식각마스크가 형성되지 않아 상기 폴리실리콘 패턴(13a)과 반사방지막(16)이 모두 제거되어 실리콘 산화질화막(12)만 남게 된다.Referring to FIG. 1F, the photoresist film 17 is removed to form an etch mask, so that the polysilicon pattern 13a and the anti-reflection film 16 are removed to leave only the silicon oxynitride film 12.

이와 같이, 종래 기술에 따라 형성된 폴리실리콘 패턴(13a)은 제 1 노광마스크의 오픈 영역에 의해 식각되어 제거되기 때문에 그 역할을 수행할 수 없는 단점이 있다. As described above, the polysilicon pattern 13a formed according to the related art is etched and removed by the open area of the first exposure mask, and thus may not perform its role.

즉, 스크라이브 레인에 형성된 프레임 아이템 예를 들어 오버레이 키가 후속 공정에서 사용된 노광마스크에 의해 식각되어 제거됨으로써 이전 공정에서 형성된 패턴과 후속 공정에서 형성될 패턴과의 오버레이를 정확하게 측정할 수 없어 반도체 소자의 특성을 저하시키는 문제점이 있다.That is, since the frame item formed in the scribe lane, for example, the overlay key is etched and removed by the exposure mask used in the subsequent process, the overlay between the pattern formed in the previous process and the pattern to be formed in the subsequent process cannot be accurately measured. There is a problem of deteriorating the characteristics.

본 발명은 네거티브 타입의 DPT를 이용하여 스크라이브 레인의 프레임 아이템을 형성하는 경우 프레임 아이템이 후속 공정에 적용되는 노광마스크의 패턴에 의해 소실되지 않고 그 역할을 온전히 수행할 수 있는 반도체 소자의 패턴 형성 방법을 제공한다.According to the present invention, when a frame item of a scribe lane is formed by using a negative type DPT, the method of forming a pattern of a semiconductor device in which the frame item is not lost by a pattern of an exposure mask applied to a subsequent process and can fully perform its role. To provide.

본 발명의 노광마스크는 셀 어레이 영역에 형성된 셀 패턴 및 스크라이브 레인 영역에 형성된 차광 패턴을 포함하는 것을 특징으로 한다.The exposure mask of the present invention is characterized in that it comprises a cell pattern formed in the cell array region and a light shielding pattern formed in the scribe lane region.

이때, 차광 패턴은 상기 스크라이브 레인 영역에 이전 공정에 의해 형성된 프레임 아이템 패턴을 보호하는 것을 특징으로 한다.In this case, the light shielding pattern may protect the frame item pattern formed by the previous process in the scribe lane region.

그리고, 프레임 아이템 패턴은 얼라인 키, 다이 핏 타겟(Die fit target), 오버레이 버니어, CD 바 및 이들의 조합 중 어느 하나가 포함되는 것을 특징으로 한다.The frame item pattern may include any one of an alignment key, a die fit target, an overlay vernier, a CD bar, and a combination thereof.

또한, 노광마스크는 네거티브 타입 DPT(double patterning technology)에 적용되는 것을 특징으로 한다.In addition, the exposure mask is characterized in that applied to the negative type double patterning technology (DPT).

본 발명의 반도체 소자의 형성 방법은 반도체 기판의 피식각층 상부에 비정질 탄소 하드마스크층, 실리콘 산화질화막층, 폴리실리콘층을 증착한 후, 제 1 감광막을 도포하는 단계와 소정 패턴이 형성된 노광마스크를 이용하여 노광 및 현상하여 상기 제 1 감광막 패턴을 형성하는 단계와 상기 제 1 감광막 패턴을 식각마스크로 하여 상기 폴리실리콘층을 식각하여 제 1 폴리실리콘 패턴을 형성하는 단계와 상기 폴리실리콘 패턴 및 상기 실리콘 산화질화막 상에 제 2 감광막을 도포하는 단계와 청구항 제 1항의 노광마스크를 이용하여 노광 및 현상하여 제 2 감광막 패턴을 형성하는 단계 및 상기 제 2 감광막 패턴을 식각마스크로 하여 상기 폴리실리콘층을 식각하여 제 2 폴리실리콘 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of forming a semiconductor device of the present invention comprises depositing an amorphous carbon hard mask layer, a silicon oxynitride layer, and a polysilicon layer on an etched layer of a semiconductor substrate, and then applying a first photoresist film and an exposure mask having a predetermined pattern. Forming a first polysilicon pattern by etching the polysilicon layer by using the first photoresist pattern as an etch mask, and forming the first photoresist pattern by exposing and developing the photoresist pattern. Applying a second photoresist film on the oxynitride layer and exposing and developing using the exposure mask of claim 1 to form a second photoresist pattern; and etching the polysilicon layer using the second photoresist pattern as an etching mask. To form a second polysilicon pattern.

이때, 상기 제 1 감광막을 도포하는 단계에서는 상기 피식각층 상부에 비정질 탄소 하드마스크층, 실리콘 산화질화막층, 폴리실리콘층을 증착한 후 제 1 반사방지막을 더 증착하는 것을 특징으로 한다.In this case, in the applying of the first photoresist layer, after depositing an amorphous carbon hard mask layer, a silicon oxynitride layer, and a polysilicon layer on the etched layer, the first anti-reflection film may be further deposited.

그리고, 상기 제 2 감광막을 도포하는 단계에서는 상기 폴리실리콘 패턴 및 상기 실리콘 산화질화막 상에 제 2 반사방지막을 더 증착하는 것을 특징으로 한다.In the applying of the second photosensitive film, a second anti-reflection film may be further deposited on the polysilicon pattern and the silicon oxynitride film.

본 발명은 네거티브 타입의 DPT를 이용하여 미세 패턴을 형성하는 경우, 다수장의 노광마스크을 사용하는 경우에도 셀 어레이 영역의 셀 패턴과 스크라이브 레인 영역의 프레임 아이템을 안정적으로 형성할 수 있어 반도체 소자의 성능을 저하시키지 않는 장점이 있다.According to the present invention, when a fine pattern is formed using a negative type DPT, even when a plurality of exposure masks are used, the cell pattern of the cell array region and the frame item of the scribe lane region can be stably formed, thereby improving the performance of the semiconductor device. It does not deteriorate.

도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 형성 방법을 나타낸 단면도.1A to 1F are cross-sectional views showing a method of forming a semiconductor device according to the prior art.

도 2는 종래 기술에 따른 노광 마스크를 나타낸 도면.2 shows an exposure mask according to the prior art;

도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 형성 방법을 나타낸 단면도.3A to 3F are cross-sectional views illustrating a method of forming a semiconductor device in accordance with the present invention.

도 4는 본 발명에 따른 노광마스크를 나타낸 도면.4 is a view showing an exposure mask according to the present invention.

이하에서는 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 3a 내지 도 3f는 본 발명에 따른 반도체 소자의 형성 방법을 나타낸 단면도이고, 도 4는 본 발명에 따른 노광마스크를 나타낸 도면이다.3A to 3F are cross-sectional views illustrating a method of forming a semiconductor device according to the present invention, and FIG. 4 is a view illustrating an exposure mask according to the present invention.

이때, 'A'영역은 셀 패턴이 형성되는 셀 어레이 영역이고 'B'영역은 프레임 아이템이 형성되는 스크라이브 레인 영역이다.In this case, the 'A' region is a cell array region where a cell pattern is formed and the 'B' region is a scribe lane region where a frame item is formed.

그리고, 본 발명에서는 프레임 아이템의 실시예로 얼라인 키를 사용하여 설명되지만 이에 한정되지 않고 오버레이 버니어, 다이 핏 타겟(Die fit target) 및 CD 바(CD bar) 등이 형성될 수 있다. In the present invention, an embodiment of a frame item is described using an align key, but is not limited thereto. An overlay vernier, a die fit target, a CD bar, and the like may be formed.

도 3a를 참조하면, 'A' 및 'B'영역에 걸쳐 반도체 기판(W)의 피식각층(20) 상에 비정질 탄소 하드마스크층(21)을 증착한 후, 비정질 탄소 하드마스크층(21) 상에 실리콘 산화질화막(22)과 폴리실리콘층(23)을 순차적으로 증착한다.Referring to FIG. 3A, after depositing an amorphous carbon hard mask layer 21 on an etched layer 20 of a semiconductor substrate W over regions 'A' and 'B', the amorphous carbon hard mask layer 21 is deposited. The silicon oxynitride film 22 and the polysilicon layer 23 are sequentially deposited on the film.

그리고, 폴리실리콘층(23) 상에 반사방지막(24)을 증착한 후, 감광막(25)을 도포한다.After the anti-reflection film 24 is deposited on the polysilicon layer 23, the photosensitive film 25 is coated.

도 3b를 참조하면, 소정 패턴이 형성된 노광마스크를 이용하여 노광 및 현상하여 감광막 패턴(25a, 25b)을 형성한다.Referring to FIG. 3B, the photosensitive film patterns 25a and 25b are formed by exposing and developing using an exposure mask having a predetermined pattern.

도 3c를 참조하면, 감광막 패턴(25a, 25b)을 식각마스크로 이용하여 실리콘 산화질화막(22)이 노출될 때까지 폴리실리콘층(23)을 패터닝하여 폴리실리콘 패턴(23a, 23b)를 형성하고, 감광막 패턴(25a, 25b)과 반사방지막(24)을 제거한다. Referring to FIG. 3C, polysilicon layers 23a and 23b are formed by patterning the polysilicon layer 23 until the silicon oxynitride layer 22 is exposed using the photoresist patterns 25a and 25b as an etch mask. The photoresist patterns 25a and 25b and the antireflection film 24 are removed.

도 3d를 참조하면, 폴리실리콘 패턴(23a,23b)과 노출된 실리콘 산화질화막(22)의 전면에 반사방지막(26)을 증착한 후, 감광막(27)을 도포한다.Referring to FIG. 3D, after the anti-reflection film 26 is deposited on the entire surfaces of the polysilicon patterns 23a and 23b and the exposed silicon oxynitride layer 22, the photoresist layer 27 is coated.

도 3e를 참조하면, 소정 패턴이 형성된 제 2 노광마스크를 이용하여 노광 및 현상하여 감광막 패턴(27a, 27b)를 형성하는데 이때, 상기 제 2 노광마스크는 도 4에 도시된 바와 같이 'A'영역에는 셀 패턴이 형성되고 'B'영역에는 차광패턴 이 형성된다.Referring to FIG. 3E, the photoresist patterns 27a and 27b are formed by exposing and developing using a second exposure mask having a predetermined pattern. In this case, the second exposure mask is formed as shown in FIG. 4. The cell pattern is formed in the light shielding pattern in the 'B' region.

그러므로, 도 3e에 도시된 바와 같이 제 2 노광마스크를 이용하여 노광 및 현상하는 경우 'A'영역에서는 감광막 패턴(27a)이 형성되고, 'B'영역에서는 패터닝이 이루어지지 않고 감광막 패턴(27b)이 그대로 남아있게 된다.Therefore, as illustrated in FIG. 3E, when the exposure and development are performed using the second exposure mask, the photoresist pattern 27a is formed in the 'A' region, and patterning is not performed in the 'B' region, and the photoresist pattern 27b is not formed. This remains the same.

도 3f를 참조하면, 감광막 패턴(27a, 27b)을 식각마스크로 이용하여 폴리실리콘 패턴(23a)을 식각하는데, 'A'영역에는 실리콘 산화질화막(22)이 노출될 때까지 식각한 후, 감광막 패턴(27a)과 반사방지막(26)을 제거하여 새로운 폴리실리콘 패턴(23c)을 형성하고, 'B'영역에는 감광막 패턴(27b)과 반사방지막(26)이 제거되어 기존의 폴리실리콘 패턴(23b)이 남게 된다.Referring to FIG. 3F, the polysilicon pattern 23a is etched using the photoresist patterns 27a and 27b as an etching mask. The photoresist layer is etched in the 'A' region until the silicon oxynitride layer 22 is exposed. The new polysilicon pattern 23c is formed by removing the pattern 27a and the anti-reflection film 26, and the photoresist pattern 27b and the anti-reflection film 26 are removed in the 'B' region, thereby removing the existing polysilicon pattern 23b. ) Will remain.

폴리실리콘 패턴(23b)은 후에 피식각층(20)을 식각하여 얼라인 키 등과 같은 프레임 아이템을 형성하며, 폴리실리콘 패턴(23c)은 후에 피식각층(20)을 식각하여 셀 패턴을 형성한다. The polysilicon pattern 23b later etches the etched layer 20 to form a frame item such as an alignment key, and the polysilicon pattern 23c later etches the etched layer 20 to form a cell pattern.

이와 같이, 'B'영역에 형성된 폴리실리콘 패턴(23b)은 마스크의 차광패턴에 의해 형성된 감광막 패턴(27b)에 의해 소실되지 않고 온전하게 형성될 수 있는 것이다.As such, the polysilicon pattern 23b formed in the 'B' region may be formed intact without being lost by the photoresist pattern 27b formed by the light blocking pattern of the mask.

Claims (7)

셀 어레이 영역에 형성된 셀 패턴; 및A cell pattern formed in the cell array region; And 스크라이브 레인 영역에 형성된 차광 패턴을 포함하는 것을 특징으로 하는 노광마스크.An exposure mask comprising a light shielding pattern formed in the scribe lane region. 제 1항에 있어서, 상기 차광 패턴은 상기 스크라이브 레인 영역에 형성될 프레임 아이템 패턴을 보호하는 것을 특징으로 하는 노광마스크.The exposure mask of claim 1, wherein the light shielding pattern protects a frame item pattern to be formed in the scribe lane area. 제 2항에 있어서, 상기 프레임 아이템 패턴은 얼라인 키, 다이 핏 타겟(Die fit target), 오버레이 버니어, CD 바 및 이들의 조합 중 어느 하나를 포함하는 것을 특징으로 하는 노광마스크. The exposure mask of claim 2, wherein the frame item pattern comprises one of an alignment key, a die fit target, an overlay vernier, a CD bar, and a combination thereof. 제 1항에 있어서, 상기 노광마스크는 네거티브 타입 DPT(double patterning technology)에 적용되는 것을 특징으로 하는 노광마스크.The exposure mask according to claim 1, wherein the exposure mask is applied to a negative type double patterning technology (DPT). 반도체 기판의 피식각층 상부에 비정질 탄소 하드마스크층, 실리콘 산화질화막층, 폴리실리콘층을 증착한 후, 제 1 감광막을 도포하는 단계;Depositing an amorphous carbon hard mask layer, a silicon oxynitride layer, and a polysilicon layer on the etched layer of the semiconductor substrate, and then applying a first photosensitive film; 노광마스크를 이용하여 상기 제 1 감광막 패턴을 형성하는 단계;Forming the first photoresist pattern using an exposure mask; 상기 제 1 감광막 패턴을 식각마스크로 하여 상기 폴리실리콘층을 식각하여 제 1 폴리실리콘 패턴을 형성하는 단계;Etching the polysilicon layer using the first photoresist pattern as an etch mask to form a first polysilicon pattern; 상기 폴리실리콘 패턴 및 상기 실리콘 산화질화막 상에 제 2 감광막을 도포하는 단계;Coating a second photoresist layer on the polysilicon pattern and the silicon oxynitride layer; 청구항 제 1항의 노광마스크를 이용하여 제 2 감광막 패턴을 형성하는 단계; 및Forming a second photoresist pattern using the exposure mask of claim 1; And 상기 제 2 감광막 패턴을 식각마스크로 하여 상기 폴리실리콘층을 식각하여 제 2 폴리실리콘 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.And etching the polysilicon layer using the second photoresist pattern as an etch mask to form a second polysilicon pattern. 제 5항에 있어서, 상기 제 1 감광막을 도포하는 단계에서는, The method of claim 5, wherein in the step of applying the first photosensitive film, 상기 피식각층 상부에 비정질 탄소 하드마스크층, 실리콘 산화질화막층, 폴리실리콘층을 증착한 후 제 1 반사방지막을 더 증착하는 것을 특징으로 하는 반도체 소자의 형성 방법.And depositing an amorphous carbon hard mask layer, a silicon oxynitride layer, and a polysilicon layer on the etched layer, and further depositing a first anti-reflection film. 제 5항에 있어서, 상기 제 2 감광막을 도포하는 단계에서는,The method of claim 5, wherein in the step of applying the second photosensitive film, 상기 폴리실리콘 패턴 및 상기 실리콘 산화질화막 상에 제 2 반사방지막을 더 증착하는 것을 특징으로 하는 반도체 소자의 형성 방법.And depositing a second anti-reflection film on the polysilicon pattern and the silicon oxynitride film.
KR1020080029179A 2008-03-28 2008-03-28 Exposure mask and method for forming of semiconductor device using the same KR20090103520A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080029179A KR20090103520A (en) 2008-03-28 2008-03-28 Exposure mask and method for forming of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080029179A KR20090103520A (en) 2008-03-28 2008-03-28 Exposure mask and method for forming of semiconductor device using the same

Publications (1)

Publication Number Publication Date
KR20090103520A true KR20090103520A (en) 2009-10-01

Family

ID=41533050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080029179A KR20090103520A (en) 2008-03-28 2008-03-28 Exposure mask and method for forming of semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR20090103520A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159689B1 (en) * 2010-09-08 2012-06-26 에스케이하이닉스 주식회사 Method for forming overlay vernier in semiconductor device
US8502355B2 (en) 2010-12-09 2013-08-06 SK Hynix Inc. Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof
US10026614B2 (en) 2016-01-26 2018-07-17 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
CN109870876A (en) * 2017-12-05 2019-06-11 长鑫存储技术有限公司 A kind of alignment pattern production method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101159689B1 (en) * 2010-09-08 2012-06-26 에스케이하이닉스 주식회사 Method for forming overlay vernier in semiconductor device
US8502355B2 (en) 2010-12-09 2013-08-06 SK Hynix Inc. Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof
US10026614B2 (en) 2016-01-26 2018-07-17 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
CN109870876A (en) * 2017-12-05 2019-06-11 长鑫存储技术有限公司 A kind of alignment pattern production method
CN109870876B (en) * 2017-12-05 2022-05-10 长鑫存储技术有限公司 Alignment pattern manufacturing method

Similar Documents

Publication Publication Date Title
US10049878B2 (en) Self-aligned patterning process
US7879727B2 (en) Method of fabricating a semiconductor device including a pattern of line segments
KR100780652B1 (en) Method for fabricating semiconductor device
KR101150639B1 (en) Method for forming pattern of the semiconductor device
US20060292497A1 (en) Method of forming minute pattern of semiconductor device
US7651950B2 (en) Method for forming a pattern of a semiconductor device
KR20110055912A (en) Method for forming fine pattern in semiconductor device
JP2008091851A (en) Method of forming hard mask pattern of semiconductor device
KR20080029719A (en) Method for forming hard mask pattern in semiconductor device
KR20120126442A (en) Method for forming pattern of Semiconductor Device
US10734284B2 (en) Method of self-aligned double patterning
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
KR20090103520A (en) Exposure mask and method for forming of semiconductor device using the same
KR100870264B1 (en) Method of forming a micro pattern in a semiconductor device
KR100843948B1 (en) Method for forming fine pattern of semiconductor device
KR20090001078A (en) Method for forming the alignment key of semiconductor device
KR20090105020A (en) Exposure mask and method for forming of semiconductor device using the same
CN111696862A (en) Semiconductor structure and forming method thereof
KR20120081653A (en) Method for manufacturing mask of semiconductor device
KR20080004211A (en) Method for forming fine pattern of semiconductor device
KR20100026732A (en) Method for fabricating the semiconductor device
KR20030058247A (en) A forming method of semiconductor device with improved protection of pattern deformation
KR100824198B1 (en) Method of manufacturing a semiconductor device
KR100932326B1 (en) Pattern formation method of semiconductor device
KR20080060549A (en) Method of forming a trench in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination