KR20090097480A - 반도체 스토리지 시스템 - Google Patents

반도체 스토리지 시스템 Download PDF

Info

Publication number
KR20090097480A
KR20090097480A KR1020080022631A KR20080022631A KR20090097480A KR 20090097480 A KR20090097480 A KR 20090097480A KR 1020080022631 A KR1020080022631 A KR 1020080022631A KR 20080022631 A KR20080022631 A KR 20080022631A KR 20090097480 A KR20090097480 A KR 20090097480A
Authority
KR
South Korea
Prior art keywords
voltage
emergency
memory
power terminal
memory chip
Prior art date
Application number
KR1020080022631A
Other languages
English (en)
Other versions
KR101472516B1 (ko
Inventor
문양기
이대희
Original Assignee
주식회사 하이닉스반도체
주식회사 팍스디스크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체, 주식회사 팍스디스크 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080022631A priority Critical patent/KR101472516B1/ko
Publication of KR20090097480A publication Critical patent/KR20090097480A/ko
Application granted granted Critical
Publication of KR101472516B1 publication Critical patent/KR101472516B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리 칩이 장착된 개시된 반도체 스토리지 시스템은, 적어도 하나 이상의 비휘발성 메모리 칩이 장착된 메모리 영역 및 긴급 명령 신호에 응답하여 긴급 전압을 생성시키는 긴급 보안 전압 생성부를 포함하며, 상기 긴급 전압이 상기 메모리 칩의 전원 단자에 인가됨으로써 외부로부터 상기 메모리 칩의 억세스를 차단한다.
데이터, 보안 유지, 고전압, 저전압

Description

반도체 스토리지 시스템{Solid State Storage System}
본 발명은 반도체 스토리지 시스템에 관한 것으로서, 보다 구체적으로는 데이터의 보안을 유지하는 반도체 스토리지 시스템에 관한 것이다.
일반적으로 기업이나 공공 기관들이 저장 매체에 저장하여 관리하는 데이터는 기업이나 국가의 핵심 정보인 경우가 많다. 저장 매체인 하드 디스크(hard disk)에 저장된 데이터로서, 예를 들어, 기업의 핵심 기술 개발에 관련된 정보이거나, 기업의 인사 관리 정보, 정부 기관 및 공공 기관의 정보, 국가의 군사 정보 및 금융권의 금융 정보등인 경우에는 보안의 유지가 매우 중요하다. 그리하여, 소정 기간 또는 소정의 경우에는 저장 매체의 데이터는 영구 삭제되어야 한다. 하지만, 이와 같은 중요한 핵심 정보 또는 데이터가 외부에 노출되는 경우가 발생할 수 있다.
최근에는 자기장을 이용한 디가우저(degauser) 장비로써, 컴퓨터의 하드 디스크나 서버의 하드 디스크의 모든 정보를 삭제하여 외부 유출을 차단하기도 한다. 하지만, 이 경우에는 디가우저의 구입에 대한 고비용이 추가될 수 있다.
한편, 낸드 플래시 메모리를 저장 매체로 이용할 경우 소거하는 시간이 길 뿐 아니라, 다수개의 낸드 플래시 메모리에 대해서는 순차적으로 소거하므로 데이터의 완전한 소거 시간은 더욱 증가할 수 있다.
본 발명의 기술적 과제는 데이터의 보안을 유지하는 반도체 스토리지 시스템을 제공하는 것이다.
본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 스토리지 시스템은, 적어도 하나 이상의 비휘발성 메모리 칩이 장착된 메모리 영역 및 긴급 명령 신호에 응답하여 긴급 전압을 생성시키는 긴급 보안 전압 생성부를 포함하며, 상기 긴급 전압이 상기 메모리 칩의 전원 단자에 인가됨으로써 외부로부터 상기 메모리 칩의 억세스를 차단한다.
본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체 스토리지 시스템은, 복수의 비휘발성 메모리 칩이 장착된 메모리 영역 및 긴급 명령 신호에 응답하여 저전압 또는 고전압의 긴급 전압을 생성시키는 긴급 보안 전압 생성부를 포함하며 상기 저전압 또는 상기 고전압은 복수의 상기 메모리 칩의 접지 전원 단자 및 외부 공급 전원 단자의 공통 노드에 각각 인가됨으로써 해당 전원 단자를 개방(open)시킨다.
본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 또 다른 실시예에 따른 반도체 스토리지 시스템은, 외부의 긴급한 상황에 응답하여 긴급 명령 신호를 생성하는 MCU, 상기 긴급 명령 신호에 의해 긴급 전압을 생성하는 긴급 보안 전압 생성부 및 상기 MCU에 의해 제어되며 상기 긴급 전압을 수신하는 복수의 비휘발성 메모리 칩을 포함하는 메모리 영역을 포함하며, 상기 긴급 전압을 상기 메모리 칩의 전원 단자에 인가시킴으로써 상기 긴급 명령 신호에 응답하여 상기 메모리 칩의 동작을 중단시킨다.
본 발명의 일 실시예에 따르면 긴급한 상황 발생시, 데이터의 보안을 유지하도록 데이터 저장 영역인 메모리 칩의 전원 단자에 고전압 또는 저전압을 인가한다. 즉, 전원 단자를 개방시킬 수 있는 소정의 전압을 전원 단자에 선택적으로 인가한다. 따라서, 외부로부터 메모리 칩의 억세스를 차단함으로써 데이터의 노출을 방지하고 보안을 유지할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 반도체 스토리지 시스템에 대하여 첨부된 도면을 참조하여 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 스토리지 시스템(1)의 블록도이다.
도 1을 참조하면, 시스템(1)은 MCU(100), 버퍼부(200), 메모리 영역(300), 긴급 보안 전압 생성부(400) 및 회로 보호부(500)를 포함한다.
우선, 본 발명의 일 실시예에 따른 MCU(Micro Controller Unit; 100)는 특정 상황이나 긴급한 경우에 긴급 명령 신호(URGENT)를 제공한다. 그리하여, 메모리 영역(300)의 데이터가 외부로의 독출이 불가능하게 된다. 즉, 데이터를 긴급하게 보안을 유지해야 할 경우, MCU(100)는 긴급 명령 신호(URGENT)를 버퍼부(200) 및 긴 급 보안 전압 생성부(400)에 제공한다.
다시 말하면, MCU(100)는 특정한 상황의 경우에, 메모리 영역(300)의 데이터를 고속으로 보안 유지할 수 있도록 긴급 명령 신호(URGENT)를 생성한다. 이러한 긴급 명령 신호(URGENT)는 외부로부터의 입력되는 특정한 물리적 신호, 외부 스위치(미도시)의 입력 또는 외부로부터의 신호 연결 장치 의해 생성 가능하다.
버퍼부(200)는 MCU(100)로부터의 명령 신호, 어드레스 신호등을 버퍼링하여 메모리 영역(300)에 제공한다. 또는 메모리 영역(300)으로부터의 데이터등을 버퍼링할 수 있다.
메모리 영역(300)은 다수개의 메모리 칩을 포함한다. 본 발명의 일 실시예에 따른 메모리 영역(300)은 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)을 포함한다. 여기서는 메모리 칩을 낸드 플래시 메모리 칩으로 예시하나 이에 제한되는 것은 아니며, 또한 그 수도 제한되지 않음은 물론이다. 각각의 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)은 명령 신호 입력단자(CTRL), 접지 전원 단자(VSS) 및 외부 공급 전원 단자(VDD)를 포함한다. 그리하여, 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)은 버퍼부(200)를 경유한 MCU(100) 에서 제공한 신호에 응답하여 데이터를 외부로 독출하거나 기입할 수 있다.
본 발명의 일 실시예에 따른 긴급 보안 전압 생성부(400)는 MCU(100)로부터 긴급 명령 신호(URGENT)를 수신하면 긴급 전압(UV)을 생성하여 메모리 영역(300)의 각각의 외부 공급 전원 단자(VDD)에 동시에 제공한다. 긴급 보안 전압 생성부(400)는 예를 들어, 통상의DC-DC 컨버터일 수 있다. DC-DC 컨버터는 고전압 또는 저전 압(실제로는 음극 전압)으로 소정의 전압을 발생시킬 수 있다. 이러한 긴급 보안 전압 생성부(400)는 피드백 루프를 통해 원하는 소정의 전압을 생성할 수 있다. 다시 말해, 긴급 보안 전압 생성부(400)는 커패시터, 저항 및 연산 증폭기(Operating AMPlifier; OP-AMP)등을 이용하여 입력 라인과 부항의 변동 응답 특성을 피드백 루프를 통해 피크 전압(peak voltage)으로 공진시킨 후 다른 커패시터와 다이오드를 통해 정류시켜 원하는 소정값을 갖는 직류의 정전압을 생성할 수 있다. 이러한 DC-DC 컨버터는 통상의 DC-DC 컨버터이므로 당업자라면 이해 가능한 회로이기에 자세한 설명은 생략한다. 여기서, 긴급 전압(UV)은 고전압, 예컨대 20V 일 수 있다. 따라서, 긴급 소거 명령 신호(URGENT)에 응답하여 외부 공급 전원 단자(VDD)에 20V의 고전압이 순간적으로 인가됨으로써 외부 공급 전원 단자(VDD)가 퓨징(fusing)되어 개방(open)될 수 있다. 이로써, 외부에서 데이터를 독출하고자 하여도, 긴급 명령 신호(URGENT)에 응답하여 전원 단자인 외부 공급 전원 단자(VDD)가 개방되어서 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)의 억세스 자체가 불가능하다. 이로써, 외부로의 데이터의 독출이 불가능함으로써 안전하게 데이터의 보안을 유지할 수 있다.
한편, 고전압인 긴급 전압(UV)이 낸드 플래시 메모리 칩(310-340)을 관통하는 경우를 살펴보기로 한다. 이 경우에는, 버퍼부(200)가 긴급 전압(UV)인 고전압이 MCU(100)로 전달되는 시간을 버퍼링해줄 수 있다. 즉, 버퍼부(200)는 외부의 명령 신호들을 버퍼링하기도 하지만, 내부로부터의 원치 않는 전압이 MCU(100)로 전달되는 것을 버퍼링할 수도 있다. 다시 말하면, 긴급 전압(UV)이 아직 동작되는 낸 드 플래시 메모리 칩(310-340)을 순간적으로 관통한다하여도 이 전압은 버퍼부(200)에서 버퍼링된다. 이후, 낸드 플래시 메모리 칩(310-340)이 곧바로 동작 불능 상태가 됨으로써 고전압인 긴급 전압(UV)이 계속 인가되는 것을 방지하므로 MCU(100)를 고전압으로부터 보호할 수 있다. 따라서, 버퍼부(200)의 구성은 명령어 및 어드레스 시간이 메모리 영역(300)으로의 전달 시간 및 메모리 영역(300)으로부터 MCU(100)가 보호 받을 수 있는 시간들의 트레이드 오프점(trade off point)을 산출하여 구성할 수 있다. 또한, 버퍼부(200)의 지연 시간 요소는 MCU(100)의 내구성에 따라 달라질 수 있음은 물론이다.
한편, 회로 보호부(500)는 긴급 전압(UV)이 다른 주변 회로부(미도시)에 인가되는 것을 방지한다. 즉, 데이터가 저장된 곳은 메모리 영역(300)이며, 긴급 명령 신호(URGENT)에 대해서 메모리 영역(300)의 데이터만 보안 유지를 하면 된다. 따라서, 메모리 영역(300)을 제어하는 주변 회로부(미도시)의 회로는 이러한 순간적인 긴급 전압(UV)으로부터 보호한다. 이에 대해서는 다음에 상세히 후술하기로 한다.
도 2는 회로 보호부(500)의 회로도이다.
도 2를 참조하면, 회로 보호부(500)는 다이오드(D)를 포함한다.
다이오드(D)는 외부 공급 전원(VDD)을 인가받는 애노드(anode) 및 외부 공급 전원 단자(VDD)에 연결된 캐소드(cathode)를 포함한다. 그리하여, 다이오드(D)는 긴급 전압(UV)이 기타 주변 회로부(미도시)에 인가되는 것을 방지할 수 있다. 즉, 고전압인 긴급 전압(UV)이 인가될 시, 다이오드(D)는 턴온되지 않으므로 내부 회로 에 긴급 전압(UV)이 인가되는 것을 방지할 수 있다. 더 나아가, 다이오드(D)도 과전류로 퓨징되어 개방될 수 있으므로 기타 주변 회로부(미도시)에 전류 및 전압이 인가되는 경로를 차단할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 스토리지 시스템(1)의 블록도이다.
중복되는 설명은 생략하기로 하며 도 3이 도 2와 다른 점만 부각하여 설명하기로 한다.
도 3을 참조하면, 본 발명의 다른 실시예에서는 긴급 보안 전압 생성부(400)에서 긴급 전압(UV)을 생성하여 메모리 영역(300)의 접지 전원 단자(VSS)에 인가한다.
긴급 보안 전압 생성부(400)는 음의 절대치가 높은 전압을 생성한다. 여기서의 긴급 보안 전압 생성부(400)도 전술한 바와 마찬가지로 DC-DC 컨버터일 수 있다. 하지만, 여기서의 DC-DC 컨버터는 입력된 전압보다 전압강하된 전압을 생성하는 DC-DC 컨버터로서, 예컨대 레귤레이터일 수 있다. 그리하여, 통상의 접지 전원 단자(VSS)에 음의 절대치가 높은 음전압을 인가하면 음 전위 단자인 접지 전원 단자(VSS)가 퓨징되어 개방된다. 따라서, 전술한 일 실시예에서와 마찬가지로 제 1 내지 제 4낸드 플래시 메모리 칩(310-340)의 전원 단자가 개방되므로 외부로부터 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)으로의 억세스 자체가 불가능하게 된다. 따라서, 데이터의 외부로의 노출을 방지함으로써 데이터의 보안을 유지할 수 있다.
이때, 회로 보호부(500)는 긴급 전압(UV)이 인가되는 단자와 연결되는 공통 노드에 구비될 수 있다. 여기서도, 회로 보호부(500)는 주변 회로부(미도시)에 원치 않는 전압이 인가되어 주변 회로부(미도시)가 파괴되는 것을 방지할 수 있다.
이와 같이, 본 발명의 실시예들에 따르면, 긴급 상황에 데이터의 보안을 유지하도록 전원 단자에 순간적인 고전압 또는 저전압을 인가함으로써 전원부를 개방시킴으로써 메모리 영역(300)의 억세스 자체를 불능상태로 만든다. 따라서, 긴급 명령 신호(URGENT)에 응답하여 순간적으로 긴급 전압(UV)이 생성됨으로써 긴급한 상황에 데이터의 보안이 유지를 고속으로 처리할 수 있다.
도 4는 본 발명의 또다른 실시예에 따른 반도체 스토리지 시스템(1)의 블록도이다.
도 4를 참조하여 도 1과 다른 점을 자세히 설명하기로 한다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 스토리지 시스템(1)은 긴급 보안 전압 생성부(400)와 회로 보호부(500) 사이에 메모리 선택부(600)를 구비한다.
즉, 본 발명의 또 다른 실시예에 따른 반도체 스토리지 시스템(1)은 외부의 긴급 상황에 따라 메모리 영역(300)의 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)을 선택적으로 제어할 수 있다.
다시 말하면, 본 발명의 또 다른 실시예에 따른 반도체 스토리지 시스템(1)은 외부의 긴급도(緊急渡)나 또는 외부에서의 명령 상황에 따라 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)의 일부 칩만 데이터를 삭제하고 제 1 내지 제 4낸드 플래시 메모리 칩(310-340)의 일부 칩의 데이터는 그대로 유지할 수 있다.
우선, 중요한 데이터는 선택적으로 제 4 낸드 플래시 메모리 칩(340)과 제 3 낸드 플래시 메모리 칩(330)에 저장된다는 것으로 예시한다.
따라서, 중요한 데이터는 제 4 및 제 3 낸드 플래시 메모리(340, 330)에 저장이 되고, 나머지 낸드 플래시 메모리(320, 310)에는 데이터가 저장되지 않은 빈 영역이거나, 또는 중요도의 우선 순위가 낮은 데이터가 저장되는 공간으로 예시하기로 한다.
이 경우에는, 외부에서의 긴급항 명령 상황에 따라서 모든 데이터를 삭제할 필요없이 일부 낸드 플래시 메모리(예컨대 340, 330)만 데이터를 삭제하도록 할 수 있다.
다시 말하면, 메모리 선택부(600)가 구비되어 긴급 전압(UV)에 따라 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)을 선택적으로 제어할 수 있다.
보다 구체적으로, 긴급 전압(UV)이 생성되면, 메모리 선택부(600)는 인가된 긴급 전압(UV)에 응답하여 제 4 및 제 3 낸드 플래시 메모리 칩(340, 330)에만 전원 단자가 파괴될 만큼의 소정 전압을 인가하고, 제 2 및 제 1 낸드 플래시 메모리 칩(320, 310)에는 전원 단자가 보호될 소정의 전압이 인가되도록 할 수 있다.
예를 들어, 메모리 선택부(600)는 긴급 전압(UV)을 분배하는 전압 분배부일 수 있다. 그리하여, 메모리 선택부(600)는 직렬로 연결된 다수의 저항(R1-R5)을 포함할 수 있다.
따라서, 긴급 전압(UV)을 제 1 및 제 2 저항(R1, R2)에 의해 분배된 전압, 즉, 노드 a의 전압을 제 4 낸드 플래시 메모리 칩(340)에 인가한다. 이때, 노드 a의 전압은 외부 공급 전원 단자(VDD)를 개방시킬 만큼의 충분히 큰 전압이다.
이어서, 노드 b의 전압은 제 1, 제 2 저항 및 제 3 저항(R1, R2, R3)에 의해 분배된 전압이다. 여기서 노드 b의 전압도 외부 공급 전원 단자(VDD)를 개방시킬 만큼의 충분히 큰 전압으로 예시한다면, 노드 b의 전압이 인가되는 제 3 낸드 플래시 메모리 칩(330)의 외부 공급 전원 단자(VDD)도 파괴된다.
따라서, 외부에서 제 3 및 제 4 낸드 플래시 메모리(330, 340)의 데이터를 독출하고자 하여도 억세스가 불가능하여 데이터의 외부로의 노출이 방지된다.
하지만, 제 2 낸드 플래시 메모리(320)에는 노드 b의 전압보다 더욱 강하된 전압이 인가된다. 이때 노드 c의 전압은 외부 공급 전원 단자(VDD)를 개방시키기엔 낮은 전압이 인가되는 것으로 예시한다. 따라서, 제 2 낸드 플래시 메모리 칩(320)의 외부 공급 전원 단자(VDD)는 동작 가능하므로 제 2 낸드 플래시 메모리 칩(320)은 억세스 가능한 데이터 저장 영역이 된다.
마지막으로, 제 1 낸드 플래시 메모리 칩(310)에는 노드 c의 전압보다 더욱 전압 강하된 노드 d의 전압이 인가되므로 제 1 낸드 플래시 메모리(310)의 데이터도 역시 독출 가능할 수 있다.
한편 도시하지는 않았으나, 도 2에서처럼 음의 절대치가 높은 저전압의 긴급 전압(UV)을 생성하는 경우에도, 이와 같은 메모리 선택부(600)를 이용하여 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)을 선택적으로 제어할 수 있다. 당업자라면 확장하여 이해 가능한 내용이므로 도면과 그에 대한 설명은 생략한다.
이와 같이, 긴급한 명령 또는 상황에 따라 우선 순위에 따라 데이터가 저장된 메모리 영역(300)의 제 1 내지 제 4 낸드 플래시 메모리 칩(310-340)을 선택적으로 제어할 수 있다. 이로써, 반도체 스토리지 시스템(1)의 우선 순위가 높은 데이터를 우선적으로 노출을 방지할 수 있도록 제어할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 스토리지 시스템의 개념적인 블록도,
도 2는 도 1에 따른 회로 보호부의 회로도,
도 3은 본 발명의 다른 실시예에 따른 반도체 스토리지 시스템의 블록도 및
도 4 는 본 발명의 또 다른 실시예에 따른 반도체 스토리지 시스템의 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: MCU 200: 버퍼부
300: 메모리 영역 400: 긴급 보안 전압 생성부
500: 회로 보호부 600: 메모리 선택부

Claims (23)

  1. 적어도 하나 이상의 비휘발성 메모리 칩이 장착된 메모리 영역; 및
    긴급 명령 신호에 응답하여 긴급 전압을 생성시키는 긴급 보안 전압 생성부를 포함하며,
    상기 긴급 전압이 상기 메모리 칩의 전원 단자에 인가되는 반도체 스토리지 시스템.
  2. 제 1항에 있어서,
    상기 긴급 보안 전압 생성부는, 상기 긴급 명령 신호에 응답하여 입력된 전압보다 높은 소정의 고전압인 상기 긴급 전압을 생성하는 반도체 스토리지 시스템.
  3. 제 2항에 있어서,
    고전압의 상기 긴급 전압은 상기 메모리 칩의 상기 전원 단자인 외부 공급 전원 단자에 인가되는 반도체 스토리지 시스템.
  4. 제 1항에 있어서,
    상기 긴급 보안 전압 생성부는, 상기 긴급 명령 신호에 응답하여 입력된 전압보다 소정 낮은 저전압인 상기 긴급 전압을 생성하는 반도체 스토리지 시스템.
  5. 제 4항에 있어서,
    저전압인 상기 긴급 전압은 상기 메모리 칩의 상기 전원 단자인 접지 전원 단자에 인가되는 반도체 스토리지 시스템.
  6. 제 1항에 있어서,
    상기 긴급 보안 전압 생성부는 DC-DC 컨버터를 포함하는 반도체 스토리지 시스템.
  7. 복수의 비휘발성 메모리 칩이 장착된 메모리 영역; 및
    긴급 명령 신호에 응답하여 저전압 또는 고전압의 긴급 전압을 생성시키는 긴급 보안 전압 생성부를 포함하며
    상기 저전압 또는 상기 고전압은 복수의 상기 메모리 칩의 접지 전원 단자 및 외부 공급 전원 단자의 공통 노드에 각각 인가되는 반도체 스토리지 시스템.
  8. 제 7항에 있어서,
    상기 메모리 영역을 제어하는 기타 회로부에 상기 긴급 전압이 인가되는 것을 방지하는 회로 보호부를 더 포함하는 반도체 스토리지 시스템.
  9. 제 8항에 있어서,
    상기 회로 보호부는, 상기 긴급 전압이 인가되는 공통 노드 및 상기 기타 회 로부 사이에 개재되는 다이오드를 포함하는 반도체 스토리지 시스템.
  10. 제 7항에 있어서,
    상기 긴급 보안 전압 생성부는 상기 외부 공급 전원 단자를 개방시킬 수 있는 소정의 고전압인 상기 긴급 전압을 생성하는 반도체 스토리지 시스템.
  11. 제 7항에 있어서,
    상기 긴급 보안 전압 생성부는 상기 접지 전원 단자를 개방시킬 수 있는 소정의 저전압인 상기 긴급 전압을 생성하는 반도체 스토리지 시스템.
  12. 제 7항에 있어서,
    상기 긴급 보안 전압 생성부는 DC-DC 컨버터를 포함하는 반도체 스토리지 시스템.
  13. 외부의 긴급한 상황에 응답하여 긴급 명령 신호를 생성하는 MCU;
    상기 긴급 명령 신호에 의해 긴급 전압을 생성하는 긴급 보안 전압 생성부; 및
    상기 MCU에 의해 제어되며 상기 긴급 전압을 수신하는 복수의 비휘발성 메모리 칩을 포함하는 메모리 영역을 포함하며,
    상기 긴급 전압을 상기 메모리 칩의 전원 단자에 인가시킴으로써 상기 긴급 명령 신호에 응답하여 상기 메모리 칩의 동작을 중단시키는 반도체 스토리지 시스템.
  14. 제 13항에 있어서,
    상기 메모리 영역을 제어하는 기타 회로부에 상기 긴급 전압이 인가되는 것을 방지하는 회로 보호부를 더 포함하는 반도체 스토리지 시스템.
  15. 제 14항에 있어서,
    상기 회로 보호부는, 상기 긴급 전압이 인가되는 공통 노드 및 상기 기타 회로부 사이에 개재되는 다이오드를 포함하는 반도체 스토리지 시스템.
  16. 제 13항에 있어서,
    상기 긴급 보안 전압 생성부는, 상기 긴급 명령 신호에 응답하여 입력된 전압보다 높은 소정의 고전압인 상기 긴급 전압을 생성하는 반도체 스토리지 시스템.
  17. 제 16항에 있어서,
    동일한 레벨의 상기 긴급 전압을 상기 메모리 칩의 상기 전원 단자인 외부 공급 전원 단자에 인가하는 반도체 스토리지 시스템.
  18. 제 16항에 있어서,
    상기 메모리 칩을 선택적으로 제어하는 메모리 선택부를 더 포함하며,
    상기 메모리 선택부가 상기 긴급 전압을 순차적으로 전압 분배하여, 상기 메모리 칩의 동작을 선택적으로 제어하는 반도체 스토리지 시스템.
  19. 제 18항에 있어서,
    상기 메모리 선택부는 복수의 저항을 포함하며,
    상기 메모리 칩의 상기 외부 공급 전원 단자의 출력 노드에, 상기 저항에 의해 상기 긴급 전압으로부터 순차적으로 분배된 전압을 각각 인가하는 반도체 스토리지 시스템.
  20. 제 13항에 있어서,
    상기 긴급 보안 전압 생성부는, 상기 긴급 명령 신호에 응답하여 입력된 전압보다 소정 낮은 저전압인 상기 긴급 전압을 생성하는 반도체 스토리지 시스템.
  21. 제 20항에 있어서,
    동일한 레벨의 상기 긴급 전압을 상기 메모리 칩의 상기 전원 단자인 접지 전원 단자에 인가하는 반도체 스토리지 시스템.
  22. 제 20항에 있어서,
    상기 메모리 칩을 선택적으로 제어하는 메모리 선택부를 더 포함하며,
    상기 메모리 선택부가 상기 긴급 전압을 순차적으로 전압 분배하여, 상기 메모리 칩의 동작을 선택적으로 제어하는 반도체 스토리지 시스템.
  23. 제 22항에 있어서,
    상기 메모리 선택부는 복수의 저항을 포함하며,
    상기 메모리 칩의 상기 외부 공급 전원 단자의 출력 노드에, 상기 저항에 의해 상기 긴급 전압으로부터 순차적으로 분배된 전압을 각각 인가하는 반도체 스토리지 시스템.
KR1020080022631A 2008-03-11 2008-03-11 반도체 스토리지 시스템 KR101472516B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080022631A KR101472516B1 (ko) 2008-03-11 2008-03-11 반도체 스토리지 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022631A KR101472516B1 (ko) 2008-03-11 2008-03-11 반도체 스토리지 시스템

Publications (2)

Publication Number Publication Date
KR20090097480A true KR20090097480A (ko) 2009-09-16
KR101472516B1 KR101472516B1 (ko) 2014-12-15

Family

ID=41356833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080022631A KR101472516B1 (ko) 2008-03-11 2008-03-11 반도체 스토리지 시스템

Country Status (1)

Country Link
KR (1) KR101472516B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020019B2 (en) * 2004-05-21 2006-03-28 Simpletech, Inc. System and method for destructive purge of memory device

Also Published As

Publication number Publication date
KR101472516B1 (ko) 2014-12-15

Similar Documents

Publication Publication Date Title
JP5502755B2 (ja) 読み出し動作の間にワード線に負電圧を選択的に加えるメモリ装置、無線装置、及び方法
US9299417B2 (en) DRAM security erase
CN110688682B (zh) 随机位单元、随机数值产生器及随机位单元的操作方法
JP2006512887A (ja) 高電圧リップルの低減と基板防護
JPH11203876A (ja) 半導体メモリ装置
US10275017B2 (en) Power circuit and memory device using the same
KR20140075337A (ko) 전압 생성회로
US6233201B1 (en) Voltage monitoring circuit and memory card incorporating the same
US8533498B2 (en) Power control system of a baseboard management controller and method thereof
US10656692B2 (en) Memory system
KR20020094363A (ko) 불휘발성 강유전체 메모리 장치의 칼럼 구제회로 및 그구제방법
KR100610490B1 (ko) Ｅｅｐｒｏｍ 셀 및 ｅｅｐｒｏｍ 블록
KR101998219B1 (ko) 보조 전원 장치 및 그것을 포함하는 사용자 시스템
KR20090097480A (ko) 반도체 스토리지 시스템
US6886087B2 (en) Semiconductor memory device
US7986577B2 (en) Precharge voltage supplying circuit
CN109844752B (zh) 固态硬盘数据信息防泄漏安全装置
JPS5855591B2 (ja) バブルメモリ・ユニット用電源装置
US7221200B1 (en) Programmable low voltage reset apparatus for multi-Vdd chips
KR102119341B1 (ko) 데이터 정보 유출 방지 솔리드 스테이트 드라이브
KR100555509B1 (ko) 선택적 전압 레퍼런스로 소모 전력을 절감하는 내부 전압변환기, 이를 구비한 반도체 장치 및 그 방법
US6693839B1 (en) Semiconductor memory device
JP2023000117A (ja) 不正防止装置、メモリシステム、不正防止方法、およびプログラム
KR102544206B1 (ko) 래치 회로를 이용하여 입력 전원으로부터 출력 전원으로의 전원 공급을 제어하기 위한 장치 및 방법
US20060284651A1 (en) Circuit and method of blocking access to a protected device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 6