KR20090088100A - 반도체 집적회로의 전압 생성 장치 및 그 제어 방법 - Google Patents

반도체 집적회로의 전압 생성 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20090088100A
KR20090088100A KR1020080013452A KR20080013452A KR20090088100A KR 20090088100 A KR20090088100 A KR 20090088100A KR 1020080013452 A KR1020080013452 A KR 1020080013452A KR 20080013452 A KR20080013452 A KR 20080013452A KR 20090088100 A KR20090088100 A KR 20090088100A
Authority
KR
South Korea
Prior art keywords
pump
signal
voltage
charge
charge pumps
Prior art date
Application number
KR1020080013452A
Other languages
English (en)
Other versions
KR100915826B1 (ko
Inventor
신윤재
김지열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080013452A priority Critical patent/KR100915826B1/ko
Publication of KR20090088100A publication Critical patent/KR20090088100A/ko
Application granted granted Critical
Publication of KR100915826B1 publication Critical patent/KR100915826B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
    • G10K1/00—Devices in which sound is produced by striking a resonating body, e.g. bells, chimes or gongs
    • G10K1/06—Devices in which sound is produced by striking a resonating body, e.g. bells, chimes or gongs the resonating devices having the shape of a bell, plate, rod, or tube
    • G10K1/062—Devices in which sound is produced by striking a resonating body, e.g. bells, chimes or gongs the resonating devices having the shape of a bell, plate, rod, or tube electrically operated
    • G10K1/063—Devices in which sound is produced by striking a resonating body, e.g. bells, chimes or gongs the resonating devices having the shape of a bell, plate, rod, or tube electrically operated the sounding member being a bell
    • G10K1/064—Operating or striking mechanisms therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

본 발명은 펌프 비활성화 신호에 선택적으로 응답하여 펌프 제어신호에 상관없이 비활성화되는 복수개의 차지 펌프; 상기 복수개의 차지 펌프에서 출력되는 펌핑 전압의 레벨이 목표 레벨에 도달할 때까지 상기 복수개의 차지 펌프가 동작하도록 상기 펌프 제어신호를 생성하는 펌프 제어부; 및 테스트 신호 또는 내부 퓨즈 컷팅 상태에 따라 발생된 신호에 응답하여 상기 펌프 비활성화 신호를 생성하는 비활성화 펌프 설정부를 구비한다.
Figure P1020080013452
승압 전압, 차지 펌프, 테스트 신호

Description

반도체 집적회로의 전압 생성 장치 및 그 제어 방법{VOLTAGE GENERATOR OF SEMICONDUCTOR MEMORY APPARATUS AND CONTROL METHOD OF THE SAME}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로의 전압 생성 장치 및 그 제어 방법에 관한 것이다.
종래의 기술에 따른 반도체 집적회로는 다양한 종류의 전압을 사용하고 있다. 그 중에는 외부 전압(VDD)을 이용하여 내부에서 생성하는 승압 전압(VPP)도 포함된다.
종래의 기술에 따른 승압 전압을 생성하는 전압 생성 장치는 도 1에 도시된 바와 같이, 복수개의 차지 펌프(11), 검출부(12), 오실레이터(13), 제어신호 출력부(14) 및 커패시터(CL)를 구비한다.
상기 검출부(12)는 차지 펌프(11)를 통해 생성된 승압 전압(VPP)이 목표 레벨 이상인지를 검출하여 검출신호를 출력한다.
상기 오실레이터(13)는 상기 검출신호가 활성화된 구간 동안 클럭 신호를 출력한다.
상기 제어신호 출력부(14)는 상기 클럭 신호에 응답하여 펌프 제어신 호(VPP_CONTROL)를 출력한다.
상기 복수개의 차지 펌프(11)는 상기 펌프 제어신호(VPP_CONTROL)가 활성화되면 외부 전압(VDD)을 이용한 차지 펌핑을 수행하여 승압 전압(VPP)을 생성한다.
상기 커패시터(CL)는 승압 전압(VPP) 레벨을 유지하기 위한 구성이다.
반도체 집적회로의 메모리 영역은 설계 방식에 따라 차이는 있지만, 복수개의 메모리 뱅크(BK0 ~ BK3)로 구분할 수 있다.
상기 복수개의 메모리 뱅크(BK0 ~ BK3)가 공통적으로 상기 승압 전압(VPP)을 사용하므로 안정적인 전류량(IPP) 공급을 위해 차지 펌프(11)가 복수개 구비된다. 상기 차지 펌프(11)의 개수는 상기 전류량(IPP)에 비해 여유분의 전류량을 공급할 수 있는 수준으로 정해진다.
예를 들어, 실제 소모되는 전류량(IPP)이 10mA라면 15mA를 공급할 수 있도록 차지 펌프(11)를 복수개 배치하였다. 즉, 10mA의 전류량(IPP)을 공급하기 위해 필요한 차지 펌프(11)의 수가 대략 7개 라면, 실제 회로 구성시에는 15mA의 전류량(IPP)을 공급할 수 있도록 차지 펌프(11)를 10개 배치할 수 있다.
그러나 종래의 기술에 따른 반도체 집적회로의 전압 생성 장치는 상술한 바와 같이, 실제 소모되는 전류에 비해 많은 전류를 공급할 수 있도록 구성되므로 전원 전류(IVDD)의 소모량이 증가하고 그에 따라 외부 전압(VDD) 강하를 유발하여, 내부 로직 회로들의 비정상적인 동작을 초래하는 문제가 있다.
본 발명은 불필요한 전류 소모를 방지함과 동시에, 불필요한 전류 소모로 인한 반도체 집적회로의 비정상적인 동작을 방지할 수 있도록 한 반도체 집적회로의 전압 생성 장치 및 그 제어 방법을 제공함에 그 목적이 있다.
본 발명에 따른 반도체 집적회로의 전압 생성 장치는 펌프 비활성화 신호에 선택적으로 응답하여 펌프 제어신호에 상관없이 비활성화되는 복수개의 차지 펌프; 상기 복수개의 차지 펌프에서 출력되는 펌핑 전압의 레벨이 목표 레벨에 도달할 때까지 상기 복수개의 차지 펌프가 동작하도록 상기 펌프 제어신호를 생성하는 펌프 제어부; 및 테스트 신호 또는 내부 퓨즈 컷팅 상태에 따라 발생된 신호에 응답하여 상기 펌프 비활성화 신호를 생성하는 비활성화 펌프 설정부를 구비함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 전압 생성 장치 제어 방법은 제 1 전압을 이용하여 제 2 전압을 생성하기 위한 복수개의 차지 펌프를 테스트 모드에서 선택적으로 비활성화시키는 단계; 상기 복수개의 차지 펌프 중 활성화된 차지 펌프 동작에 따른 상기 제 1 전압의 레벨 변동을 검출하는 단계; 및 상기 제 1 전압의 레벨 변동을 검출한 결과에 따라 상기 복수개의 차지 펌프 중에서 일부의 차지 펌프를 상기 테스트 모드 종료 후에도 비활성화 상태로 유지시키는 단계를 구비함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 전압 생성 장치 및 그 제어 방법은 다음과 같은 효과가 있다.
첫째, 실제 소모 전류 이상의 불필요한 전류 소모가 발생되지 않도록 회로 구성이 이루어지므로 소비 전류를 감소시킬 수 있다.
둘째, 불필요한 전류 소모로 인한 전원 전압 강하가 방지되므로 반도체 집적회로의 안정적인 동작을 보장할 수 있다.
셋째, 실제 소모 전류량에 적합한 차지 펌프의 개수를 판단할 수 있으므로 이후 회로 설계시 차지 펌프의 수를 감소시켜 전압 생성 장치의 면적을 감소시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 전압 생성 장치 및 그 제어 방법의 바람직한 실시예를 설명하면 다음과 같다.
본 발명에 따른 반도체 집적회로의 전압 생성 장치는 복수개의 메모리 뱅크(BK0 ~ BK3) 사이의 영역에 배치되며, 도 2에 도시된 바와 같이, 복수개의 차지 펌프(101 ~ 104, 111 ~ 114), 펌프 제어부(120), 비활성화 펌프 설정부(150) 및 커패시터(CL)를 구비한다.
상기 펌프 제어부(120)는 상기 복수개의 차지 펌프(101 ~ 104, 111 ~ 114)에서 출력되는 승압 전압(VPP)의 레벨이 목표 레벨에 도달할 때까지 상기 복수개의 차지 펌프(101 ~ 104, 111 ~ 114)가 동작하도록 상기 펌프 제어신호(VPP_CONTROL) 를 생성하도록 구성된다. 상기 펌프 제어부(120)는 검출부(121), 오실레이터(130) 및 제어신호 출력부(140)를 구비한다.
상기 검출부(121)는 상기 승압 전압(VPP)이 목표 레벨 이상인지를 검출하여 검출신호를 출력하도록 구성된다.
상기 오실레이터(130)는 상기 검출신호가 활성화된 구간 동안 클럭 신호를 발생시킨다.
상기 제어신호 출력부(140)는 상기 클럭 신호에 응답하여 펌프 제어신호(VPP_CONTROL)를 출력한다.
상기 복수개의 차지 펌프(101 ~ 104, 111 ~ 114)는 펌프 비활성화 신호(VPP_OFF<0:3>)에 선택적으로 응답하여 펌프 제어신호(VPP_CONTROL)에 상관없이 비활성화되도록 구성된다.
상기 복수개의 차지 펌프(101 ~ 104, 111 ~ 114)는 펌프 제어신호(VPP_CONTROL)에 응답하여 동작하는 제 1 차지 펌프 그룹(101 ~ 104), 및 펌프 비활성화 신호(VPP_OFF<0:3>) 또는 상기 펌프 제어신호(VPP_CONTROL)에 응답하여 동작하는 제 2 차지 펌프 그룹(111 ~ 114)을 구비한다.
상기 제 2 차지 펌프 그룹에 포함되는 차지 펌프(111 ~ 114)는 모두 동일하게 구성할 수 있으며, 도 3에 도시된 바와 같이, 펌핑 회로(111-1) 및 다중화부(111-2)를 구비한다. 도 3은 제 2 차지 펌프 그룹(111 ~ 114)에 포함되는 차지 펌프 중에서 펌프 비활성화 신호(VPP_OFF<0>)를 입력 받는 차지 펌프의 구성을 나타낸 것이다.
상기 펌핑 회로(111-1)는 펌프 제어신호(VPP_CONTROL)의 활성화에 응답하여 승압 전압(VPP)을 생성하고, 접지 전압(VSS)이 인가되면 비활성화 되도록 구성된다. 상기 펌핑 회로(111-1)는 상기 제 1 차지 펌프 그룹(101)의 차지 펌프와 동일하게 구성할 수 있다.
상기 다중화부(111-2)는 상기 펌프 비활성화 신호(VPP_OFF<0>)에 응답하여 상기 펌프 제어신호(VPP_CONTROL)와 상기 접지 전압(VSS) 중에서 하나를 선택하여 상기 펌핑 회로(111-1)로 출력하도록 구성된다.
상기 다중화부(111-2)는 인버터(IV1), 제 1 및 제 2 패스 게이트(PG1, PG2)를 구비한다. 상기 인버터(IV1)는 상기 펌프 비활성화 신호(VPP_OFF<0>)를 입력받는다. 상기 제 1 패스 게이트(PG1)는 입력단에 상기 펌프 제어신호(VPP_CONTROL)를 입력 받고, 제 1 제어단에 상기 펌프 비활성화 신호(VPP_OFF<0>)를 입력받으며, 제 2 제어단에 상기 인버터(IV1)의 출력 신호를 입력 받는다. 상기 제 2 패스 게이트(PG2)는 입력단에 접지 전압(VSS)을 입력 받고, 제 1 제어단에 상기 인버터(IV1)의 출력 신호를 입력받으며, 제 2 제어단에 상기 펌프 비활성화 신호(VPP_OFF<0>)를 입력 받는다.
상기 비활성화 펌프 설정부(150)는 제 1 테스트 신호(TCM<0:3>), 제 2 테스트 신호(TVPPOFF) 또는 내부 퓨즈(F)의 컷팅 상태에 따라 발생된 신호에 응답하여 펌프 비활성화 신호(VPP_OFF<0:3>)를 생성하도록 구성된다. 상기 비활성화 펌프 설정부(150)는 상기 제 1 테스트 신호(TCM<0:3>)의 각 비트를 입력받고, 상기 제 2 테스트 신호(TVPPOFF)를 공통 입력받는 복수개의 논리 회로를 구비한다.
상기 복수개의 논리 회로는 동일하게 구성할 수 있으며, 도 4는 상기 제 1 테스트 신호(TCM<0>)를 입력 받는 논리 회로를 나타낸 것이다. 상기 제 1 테스트 신호(TCM<0>)를 입력받는 논리 회로는 도 4에 도시된 바와 같이, 제 1 내지 제 5 트랜지스터(M1 ~ M5), 퓨즈(F), 제 1 내지 제 3 인버터(IV11 ~ IV13) 및 노아 게이트(NR1)를 구비한다. 상기 제 1 인버터(IV11)는 제 2 테스트 신호(TVPPOFF)를 입력 받는다. 상기 제 1 트랜지스터(M1)는 게이트에 상기 제 1 인버터(IV1)의 출력 신호를 입력받고 소오스에 외부 전압(VDD)을 입력 받으며 드레인이 노드(A)와 연결된다. 상기 제 2 트랜지스터(M2)는 초기화 신호로서, 파워 업 신호(PUPB1)를 입력 받고 드레인이 상기 노드(A)에 연결된다. 상기 제 3 트랜지스터(M3)는 접지단과 상기 제 2 트랜지스터(M2) 사이에 연결된다. 상기 제 4 트랜지스터(M4)는 소오스에 외부 전압(VDD)을 입력받는다. 상기 퓨즈(F)는 상기 제 4 트랜지스터(M4)와 상기 노드(A) 사이에 연결된다. 제 2 인버터(IV12)는 입력단이 상기 노드(A)와 연결된다. 상기 제 5 트랜지스터(M5)는 드레인이 상기 노드(A)와 연결되고 소오스가 접지되며 게이트가 상기 제 2 인버터(IV12)의 출력단과 연결된다. 상기 제 5 트랜지스터(M5)와 상기 제 2 인버터(IV12)가 래치 구조를 이룬다. 상기 노아 게이트(NR1)는 제 1 입력단이 상기 제 2 인버터(IV12)의 출력단과 연결되고 제 2 입력단에 상기 제 1 테스트 신호(TCM<0>)를 입력 받는다. 상기 제 3 인버터(IV13)는 상기 노아 게이트(NR1)의 출력 신호를 입력 받아 상기 펌프 비활성화 신호(VPP_OFF<0>)를 출력한다.
이와 같이 구성된 본 발명에 따른 반도체 집적회로의 전압 생성장치의 동작 을 설명하면 다음과 같다.
펄스 형태로 파워 업 신호(PUPB1)가 생성되면 펌프 비활성화 신호(VPP_OFF<0:3>)가 하이 레벨로 초기화된다.
제 2 테스트 신호(TVPPOFF)가 하이 레벨로 활성화되면 퓨즈(F)의 컷팅 상태에 상관없이 제 1 테스트 신호(TCM<0:3>)에 따라 상기 펌프 비활성화 신호(VPP_OFF<0:3>)의 레벨이 정해진다.
예를 들어, 상기 제 2 테스트 신호(TVPPOFF)가 하이 레벨로 활성화된 상태에서 제 1 테스트 신호(TCM<0>) 만이 활성화되고, 제 1 테스트 신호(TCM<1:3>)는 모두 비활성화되었다면 펌프 비활성화 신호(VPP_OFF<0>)가 하이 레벨로 활성화된다.
상기 펌프 비활성화 신호(VPP_OFF<0>)가 하이 레벨로 활성화됨에 따라 도 3의 다중화부(111-2)가 접지 전압(VSS)을 펌핑 회로(111-1)에 인가하므로 상기 펌프 비활성화 신호(VPP_OFF<0>)를 입력 받는 차지 펌프(111)가 비활성화된다. 즉, 동작이 중지된다.
이와 같은 방식으로 제 2 테스트 신호(TVPPOFF)를 활성화시킨 상태에서 제 1 테스트 신호(TCM<0:3>)를 제어하여, 제 2 차지 펌프 그룹에 속하는 차지 펌프(111 ~ 114) 중에서 비활성화된 차지 펌프의 수를 변화시킬 수 있다.
따라서 비활성화된 차지 펌프의 수를 증가시켜 가며, 각각에 대해 외부 전압(VDD)의 변동을 모니터링할 수 있다.
예를 들어, 제 2 차지 펌프 그룹에 속하는 차지 펌프(111 ~ 114)를 모두 비활성화시켜도 외부 전압(VDD)의 레벨 변동 폭이 설정된 범위를 벗어나지 않으면, 제 1 차지 펌프 그룹에 속하는 차지 펌프(101 ~ 106)만을 이용하여 생성한 승압 전압(VPP)에 따른 전류량이 반도체 집적회로의 동작에 필요한 전류량을 만족시킨다는 것을 알 수 있다.
이와 같이, 반도체 집적회로의 동작에 필요한 전류량을 공급하기에 충분한 차지 펌프의 수가 파악되었으므로 테스트 종료후 노멀 동작시에 사용하지 않아도되는 차지 펌프들을 비활성화상태로 유지시키면 된다.
노멀 동작시에 사용하지 않아도 되는 차지 펌프들을 비활성화상태로 유지시키기 위해서는 노멀 동작시에도 상기 펌프 비활성화 신호(VPP_OFF<0:3>)를 활성화상태로 유지시키면된다.
예를 들어, 제 2 차지 펌프 그룹에 속하는 차지 펌프(111)를 비활성화시켜야 하는 경우, 도 4에 도시된 바와 같이, 상기 차지 펌프(111)에 입력되는 펌프 비활성화 신호(VPP_OFF<0>)를 입력받는 논리 회로의 퓨즈(F)를 컷팅한 후 노멀 모드로 동작시키면 된다.
상기 퓨즈(F)는 컷팅된 상태이며, 테스트가 종료됨에 따라 상기 제 1 테스트 신호(TCM<0>) 및 제 2 테스트 신호(TVPPOFF)는 모두 로우 레벨로 비활성화되어 있는 상태이다.
외부 전압(VDD)이 인가되고 파워 업 신호(PUPB1)가 발생됨에 따라 노드(A)가 로우 레벨이되고, 그에 따라 래치(IV12, M5)의 출력단이 하이 레벨로 유지된다.
상기 래치(IV12, M5)의 출력단이 하이 레벨로 유지됨에 따라 펌프 비활성화 신호(VPP_OFF<0>)가 하이 레벨로 유지된다.
상기 펌프 비활성화 신호(VPP_OFF<0>)가 하이 레벨로 유지됨에 따라 도 3의 다중화부(111-2)가 접지 전압(VSS)을 펌핑 회로(111-1)에 인가하므로 상기 펌프 비활성화 신호(VPP_OFF<0>)를 입력 받는 차지 펌프(111)가 비활성화 상태로 유지된다.
한편, 비활성화 펌프 설정부(150) 중에서 퓨즈(F)가 컷팅되지 않은 논리 회로들은 파워 업 신호(PUPB1)가 발생된 이후 퓨즈(F)를 통해 외부 전압(VDD) 레벨이 회로에 인가되므로 펌프 비활성화 신호(VPP_OFF<1:3>)가 로우 레벨로 유지된다.
상기 펌프 비활성화 신호(VPP_OFF<1:3>)가 로우 레벨로 유지됨에 따라 도 3의 다중화부(111-2)가 펌프 제어신호(VPP_CONTROL)를 펌핑 회로(111-1)에 인가하므로 상기 펌프 비활성화 신호(VPP_OFF<1:3>)를 입력 받는 차지 펌프(112 ~ 114)들은 펌프 제어신호(VPP_CONTROL)에 따라 활성화되어 승압 전압(VPP) 펌핑 동작을 수행한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 기술에 따른 반도체 집적회로의 전압 생성 장치의 블록도,
도 2는 본 발명에 따른 반도체 집적회로의 전압 생성 장치의 블록도,
도 3은 도 2의 차지 펌프의 회로도,
도 4는 도 2의 비활성화 펌프 설정부의 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
101 ~ 114: 차지 펌프 120: 펌프 제어부
121: 검출부 130: 오실레이터
140: 제어신호 출력부 150: 비활성화 펌프 설정부

Claims (13)

  1. 펌프 비활성화 신호에 선택적으로 응답하여 펌프 제어신호에 상관없이 비활성화되는 복수개의 차지 펌프;
    상기 복수개의 차지 펌프에서 출력되는 펌핑 전압의 레벨이 목표 레벨에 도달할 때까지 상기 복수개의 차지 펌프가 동작하도록 상기 펌프 제어신호를 생성하는 펌프 제어부; 및
    테스트 신호 또는 내부 퓨즈 컷팅 상태에 따라 발생된 신호에 응답하여 상기 펌프 비활성화 신호를 생성하는 비활성화 펌프 설정부를 구비하는 반도체 집적회로의 전압 생성 장치.
  2. 제 1 항에 있어서,
    상기 복수개의 차지 펌프는
    상기 펌프 제어신호에 응답하여 동작하는 제 1 차지 펌프 그룹, 및
    상기 펌프 비활성화 신호 또는 상기 펌프 제어신호에 응답하여 동작하는 제 2 차지 펌프 그룹을 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치.
  3. 제 2 항에 있어서,
    상기 제 2 차지 펌프 그룹에 포함되는 차지 펌프는
    상기 펌프 제어신호의 활성화에 응답하여 상기 펌핑 전압을 생성하고, 전원 전압이 인가되면 비활성화되는 펌핑 회로, 및
    상기 펌프 비활성화 신호에 응답하여 상기 펌프 제어신호와 상기 전원 전압 중에서 하나를 선택하여 상기 펌핑 회로로 출력하는 다중화부를 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치.
  4. 제 3 항에 있어서,
    상기 다중화부는 상기 전원 전압으로서 접지 전압을 이용하도록 구성된 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치.
  5. 제 2 항에 있어서,
    상기 테스트 신호는 상기 제 2 차지 펌프 그룹에 속하는 차지 펌프의 수에 해당하는 비트로 이루어지며,
    상기 펌프 비활성화 설정부는 상기 테스트 신호의 각 비트와 각각에 대해 구비된 퓨즈의 컷팅 상태에 따라 상기 펌프 비활성화 신호를 생성하기 위한 복수개의 논리 회로를 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치.
  6. 제 5 항에 있어서,
    상기 논리 회로는
    초기화 신호를 입력 받는 제 1 스위칭 소자,
    상기 제 1 스위칭 소자와 전원 단자 사이에 연결된 퓨즈,
    상기 제 1 스위칭 소자와 상기 퓨즈가 연결된 노드의 전위 레벨을 래치하는 래치 회로,
    상기 래치 회로의 출력 신호와 상기 테스트 신호를 조합하여 상기 펌프 비활성화 신호를 출력하는 논리 소자를 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치.
  7. 제 6 항에 있어서,
    상기 논리 회로는
    상기 초기화 신호로서 파워 업 신호를 입력 받도록 구성된 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치.
  8. 제 6 항에 있어서,
    상기 논리 회로는
    상기 퓨즈의 컷팅 상태와 상관없이 제 2 테스트 신호에 응답하여 상기 제 1 스위칭 소자와 상기 퓨즈가 연결된 노드의 전위 레벨을 정해진 레벨로 만들기 위한 제 2 스위칭 소자를 더 구비하는 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치.
  9. 제 1 전압을 이용하여 제 2 전압을 생성하기 위한 복수개의 차지 펌프를 테 스트 모드에서 선택적으로 비활성화시키는 단계;
    상기 복수개의 차지 펌프 중 활성화된 차지 펌프 동작에 따른 상기 제 1 전압의 레벨 변동을 검출하는 단계; 및
    상기 제 1 전압의 레벨 변동을 검출한 결과에 따라 상기 복수개의 차지 펌프 중에서 일부의 차지 펌프를 상기 테스트 모드 종료 후에도 비활성화 상태로 유지시키는 단계를 구비하는 반도체 집적회로의 전압 생성 장치 제어 방법.
  10. 제 9 항에 있어서,
    상기 제 1 전압은 외부 전압이고, 상기 제 2 전압은 승압 전압인 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치 제어 방법.
  11. 제 9 항에 있어서,
    상기 복수개의 차지 펌프를 테스트 모드에서 선택적으로 비활성화시키는 단계는
    순차적으로 비활성화되는 차지 펌프의 수를 증가시켜 이루어짐을 특징으로 하는 반도체 집적회로의 전압 생성 장치 제어 방법.
  12. 제 11 항에 있어서,
    상기 제 1 전압의 레벨 변동을 검출하는 단계는
    상기 순차적으로 비활성화되는 차지 펌프의 수가 증가됨에 따라 상기 제 1 전압의 레벨이 목표 레벨 이하로 강하되는지 판단하는 단계인 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치 제어 방법.
  13. 제 9 항에 있어서,
    상기 복수개의 차지 펌프 중에서 일부의 차지 펌프를 상기 테스트 모드 종료 후에도 비활성화 상태로 유지시키는 단계는
    상기 제 1 전압의 레벨이 목표 레벨 이상을 유지하기 위해 활성화 상태를 유지하는 최소의 차지 펌프를 제외한 나머지 차지 펌프를 상기 테스트 모드 종료 후에도 비활성화 상태로 유지시키는 단계인 것을 특징으로 하는 반도체 집적회로의 전압 생성 장치 제어 방법.
KR1020080013452A 2008-02-14 2008-02-14 반도체 집적회로의 전압 생성 장치 및 그 제어 방법 KR100915826B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080013452A KR100915826B1 (ko) 2008-02-14 2008-02-14 반도체 집적회로의 전압 생성 장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080013452A KR100915826B1 (ko) 2008-02-14 2008-02-14 반도체 집적회로의 전압 생성 장치 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20090088100A true KR20090088100A (ko) 2009-08-19
KR100915826B1 KR100915826B1 (ko) 2009-09-07

Family

ID=41206876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080013452A KR100915826B1 (ko) 2008-02-14 2008-02-14 반도체 집적회로의 전압 생성 장치 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR100915826B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313819B1 (ko) * 2011-06-09 2013-09-30 에스케이하이닉스 주식회사 내부 전압 생성 회로 및 그의 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038676A (ko) * 2005-10-06 2007-04-11 주식회사 하이닉스반도체 반도체 메모리 장치의 펌프 제어회로
KR20080003028A (ko) * 2006-06-30 2008-01-07 주식회사 하이닉스반도체 펌핑 전압 발생 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313819B1 (ko) * 2011-06-09 2013-09-30 에스케이하이닉스 주식회사 내부 전압 생성 회로 및 그의 동작 방법

Also Published As

Publication number Publication date
KR100915826B1 (ko) 2009-09-07

Similar Documents

Publication Publication Date Title
KR100543659B1 (ko) 내부전압 생성용 액티브 드라이버
US8194476B2 (en) Semiconductor memory device and method for operating the same
KR100566302B1 (ko) 파워업 신호 발생 장치
KR100798797B1 (ko) 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
US20090167425A1 (en) Semiconductor memory device having back-bias voltage in stable range
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
KR20120068228A (ko) 반도체 장치 및 그 동작방법
US9323260B2 (en) Internal voltage generation circuits and semiconductor devices including the same
US7965573B2 (en) Power-up signal generator for use in semiconductor device
KR20080062715A (ko) 내부전압 발생 장치
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
US10651732B2 (en) Charge pumps and methods of operating charge pumps
KR20100114241A (ko) 라이트 전압을 생성하는 비휘발성 반도체 메모리 회로
KR100915826B1 (ko) 반도체 집적회로의 전압 생성 장치 및 그 제어 방법
US7791945B2 (en) Semiconductor memory device including apparatus for detecting threshold voltage
US20110234194A1 (en) Internal voltage generator
KR20070079111A (ko) 반도체 메모리 장치의 기준 전압 생성 회로
CN110853684B (zh) 用于向半导体芯片供应电力供应电压的设备
KR20110002283A (ko) 반도체 장치
US7978536B2 (en) Semiconductor memory device and method of operating the same
US20100052776A1 (en) Internal voltage generating circuit
KR100922885B1 (ko) 내부전압 발생회로
KR100613445B1 (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
KR20120042273A (ko) 파워업 신호 생성 회로 및 이를 포함하는 반도체 장치
US8866521B2 (en) Voltage generation circuit of semiconductor memory apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee