KR20090083502A - 반도체 패키지 제조용 세라믹 기판 - Google Patents

반도체 패키지 제조용 세라믹 기판 Download PDF

Info

Publication number
KR20090083502A
KR20090083502A KR1020080009327A KR20080009327A KR20090083502A KR 20090083502 A KR20090083502 A KR 20090083502A KR 1020080009327 A KR1020080009327 A KR 1020080009327A KR 20080009327 A KR20080009327 A KR 20080009327A KR 20090083502 A KR20090083502 A KR 20090083502A
Authority
KR
South Korea
Prior art keywords
notch
substrate
singulation
ceramic substrate
cross
Prior art date
Application number
KR1020080009327A
Other languages
English (en)
Other versions
KR100914051B1 (ko
Inventor
이영우
하진호
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080009327A priority Critical patent/KR100914051B1/ko
Publication of KR20090083502A publication Critical patent/KR20090083502A/ko
Application granted granted Critical
Publication of KR100914051B1 publication Critical patent/KR100914051B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 반도체 패키지 제조용 세라믹 기판에 관한 것으로서, 패키지 유닛 간 경계부위의 기판을 분리하는 스냅 싱귤레이션 공정을 위해 패키지 유닛 간 경계부위의 정해진 싱귤레이션 라인(기판의 분리 라인)을 따라 기판의 상면과 하면에 미리 노치를 가공하여 형성한 반도체 패키지 제조용 세라믹 기판에 관한 것이다. 특히, 본 발명의 반도체 패키지 제조용 세라믹 기판은 기판의 상면에 형성된 노치의 단면 구조가 양 측방으로 위치되는 두 개의 하단 모서리를 가지는 사각 단면 구조 또는 '
Figure 112008007658570-PAT00001
' 형상의 단면 구조로 형성되어 있는 것을 특징으로 한다. 이러한 본 발명의 반도체 패키지 제조용 세라믹 기판에 의하면, 스냅 싱귤레이션 공정에서 가해지는 벤딩력에 의해 기판 하면의 노치로부터 기판 상면의 노치로 연결되는 원활한 크랙 발생을 유도할 수 있고, 종래와 같이 패키지 유닛 간 경계부위 밖으로 기판의 크랙 및 절단이 일어나는 것을 어느 정도 방지하면서 기판의 절단 범위가 옆으로 지나치게 커지는 것을 효과적으로 방지할 수 있게 된다.
반도체 패키지, 세라믹 기판, 싱귤레이션, 노치, 사각

Description

반도체 패키지 제조용 세라믹 기판{Ceramic substrate for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조용 세라믹 기판에 관한 것으로서, 더욱 상세하게는 패키지 유닛 간 경계부위의 기판을 분리하는 스냅 싱귤레이션 공정을 위해 패키지 유닛 간 경계부위의 정해진 싱귤레이션 라인(기판의 분리 라인)을 따라 기판의 상면과 하면에 미리 노치를 가공하여 형성한 반도체 패키지 제조용 세라믹 기판에 관한 것이다.
일반적으로, 반도체 패키지는 외부 환경으로부터 반도체 칩을 안전하게 보호함은 물론 그 반도체 칩과 마더보드(motherboard) 사이에 전기적인 신호가 용이하게 교환되도록 하고, 또한 마더보드 상에서 반도체 칩이 견고하게 고정되도록 반도체 칩을 에폭시 몰딩 컴파운드(Epoxy Molding Compound, EMC) 등 수지로 밀봉한 장치를 말한다.
현재 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름, 세라믹 기판 등 의 여러 기판을 사용하여 다양한 구조로 제조되고 있으며, 크기 및 두께 또한 패키지의 종류에 따라 다양하게 제조되고 있다.
이러한 반도체 패키지는 반도체 칩을 접착수단을 사용하여 기판의 칩 탑재영역에 부착하는 칩 부착 공정과, 반도체 칩의 본딩패드와 리드의 본딩영역을 와이어로 연결하는 와이어 본딩 공정과, 반도체 칩과 와이어 그리고 리드를 보호하기 위해 이들을 기판의 상면에서 수지(EMC)로 몰딩하는 몰딩 공정과, 상기 몰딩 공정 후에 낱개 단위의 반도체 패키지 유닛으로 분리하는 싱귤레이션(singulation) 공정을 거쳐 제조된다.
통상의 경우에 반도체 패키지를 한꺼번에 여러 개를 제조하기 위해서 반도체 패키지 영역이 스트립 단위 또는 매트릭스 단위 형태로 된 기판을 사용하며, 기판 위에 여러 개의 칩을 부착한 뒤 몰딩 공정시에 기판의 전체 상면을 한꺼번에 수지로 몰딩하고, 이후 각 반도체 패키지 유닛의 경계부위를 따라 분리하는 싱귤레이션 공정을 실시하여 개개의 패키지로 제작하게 된다.
한편, 두꺼운 세라믹 기판을 사용하는 반도체 패키지에서는 몰딩 공정 후 패키지 유닛 단위로 잘라내는 싱귤레이션 공정시에 세라믹의 깨지기 쉬운 성질을 이용하는 스냅 싱귤레이션을 적용하는 것이 일반적이다.
즉, 반도체 패키지 제조용 부재인 세라믹 기판의 상면과 하면에 스냅 싱귤레이션을 위해 패키지 유닛 간의 경계부위에 해당하는 싱귤레이션 라인을 따라 역삼각형 단면 구조의 노치를 미리 가공한 뒤, 이러한 세라믹 기판을 사용하여 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정을 차례로 진행한 다음, 이후 싱귤레이션 공정 에서 소정의 벤딩 수단을 이용해 싱귤레이션 라인의 노치 부위 양 측방쪽으로 벤딩력(bending force)를 가하여 노치 부위를 중심으로 기판을 부러뜨리는 방식으로 개개의 패키지 유닛이 되게 잘라내는 것이다.
이때, 몰딩이 완료된 상태에서 몰딩 수지(EMC)로 몰딩된 부위에 바로 스냅 싱귤레이션을 적용하게 되면 몰딩 수지가 불규칙하게 깨지면서 이로 인해 단면 품질이 크게 떨어지게 된다.
이에 따라, 스냅 싱귤레이션 실시 전에 분리하고자 하는 패키지 유닛 간 경계부위의 몰딩 수지를 우선적으로 제거하는 쏘잉 공정이 추가로 필요한데, 세라믹 기판의 노치 부위를 포함한 그 주변 영역의 상측에 위치한 몰딩 수지에 대해서 쏘잉 공정을 진행하여 그 부분의 몰딩 수지를 제거한 뒤 스냅 싱귤레이션을 진행하는 것이 보통이다.
첨부한 도 1은 종래의 세라믹 기판을 이용한 반도체 패키지 제조 공정에서 싱귤레이션 공정을 나타낸 도면으로, 종래기술에 따른 문제점을 보여주는 도면이다. 도면부호 31은 몰딩 수지(23) 부분을 쏘잉하여 제거하는 블레이드를 나타낸다.
세라믹 기판을 이용한 반도체 패키지의 제조 과정에서, 싱규레이션할 라인을 따라 상, 하면에 노치(11,12)를 기 가공한 세라믹 기판(10)을 사용하여 여러 개의 패키지 유닛이 하나의 세라믹 기판을 공유하도록 반도체 칩(21)의 부착, 와이어(22)를 연결하는 와이어 본딩, 몰딩 수지(23)로 몰딩하는 몰딩 공정을 실시하고, 이후 패키지 유닛 간 경계부위의 몰딩 수지를 제거하는 쏘잉 공정을 실시한 뒤, 세라믹 기판을 개개의 패키지 유닛으로 잘라내기 위한 스냅 싱귤레이션을 실시하게 된다.
도 1을 참조하면, 상면과 하면에 패키지 유닛 간 경계부위의 싱귤레이션 라인을 따라 역삼각형 단면 구조의 노치(11,12)를 미리 가공한 세라믹 기판(10)을 사용하고 있으며, 몰딩 공정 이후에 상기 노치 부위를 중심으로 그 주변 영역의 몰딩 수지(23)를 블레이드(31)로 쏘잉하여 그 쏘잉된 부위에서 몰딩 수지를 완전히 제거하게 된다.
이때, 도시된 바와 같이, 쏘잉된 부위에서는 세라믹 기판(10)의 상면을 덮고 있던 몰딩 수지가 블레이드(31)에 의해 완전히 제거되어서 세라믹 기판의 상면이 노출되게 되는데, 이와 같이 패키지 유닛 사이의 몰딩 수지가 제거되어 패키지 유닛 경계부위를 따라 세라믹 기판이 노출되고 나면 노치(11,12) 부위의 양쪽으로 벤딩력을 가해주어 양쪽 패키지 유닛 간 기판을 분리하는 스냅 싱귤레이션을 실시하게 된다.
스냅 싱귤레이션 과정에서 노치(11,12) 부위의 양쪽에 벤딩력을 가해주게 되면 세라믹 기판(10)이 노치 부위를 중심으로 깨지면서 기판이 각 패키지 유닛별로 서로 분리되게 되며, 이때 기판 양면의 노치 사이를 연결하는 크랙(13)이 발생하면서 기판이 분리되게 된다.
여기서, 기판(10)의 상면과 하면에 형성된 노치(11,12)는 벤딩력에 의해 기판이 보다 쉽게 깨지도록 하면서 크랙 발생이 패키지 유닛 간의 경계부위를 벗어나지 않도록 하는 역할을 한다.
따라서, 스냅 싱귤레이션에 의해 기판을 분리함에 있어서 가능한 한 일직선 으로 기판(10)의 상면과 하면의 두 노치(11,12) 사이를 연결하는 크랙(13)을 발생시키는 것이 최적의 기판 분리가 된다.
그러나, 종래의 스냅 싱귤레이션 공정에서는 다음과 같은 문제점이 있었다.
상면과 하면에 노치(11,12)를 미리 가공한 세라믹 기판(10)을 사용하여 칩 부착, 와이어 본딩 등의 각 공정을 완료한 뒤 기판의 상면에 수지(23)를 몰딩하기 때문에 몰딩 공정 이후 기판 상면의 노치(12) 내부에는 수지가 채워지게 된다.
따라서, 기판(10) 상면의 노치(12)가 제 역할을 하지 못하게 되어 벤딩력 인가시에 기판 상면의 노치(12)가 기판 하면의 노치(11)와 함께 직선으로 싱귤레이션되는 효과가 없어지게 되고, 결국 도 1에 나타낸 바와 같이 크랙(13)이 한쪽으로 치우치면서 특히 노치 측방으로 기판이 깨지게 되어, 패키지 유닛 간 절단 부위의 범위가 옆으로 커지는 문제가 발생하게 된다.
도 1을 참조하면, 실제 싱귤레이션 공정의 대부분 경우에서 하면 노치(11)의 중앙 모서리 부위(골 부위)로부터 몰딩 수지(23)의 절단면 하단 모서리로 연결되는 크랙(13)이 발생하고 있으며, 심할 경우에는 크랙이 패키지 유닛 간 경계부위를 벗어나 발생하거나 기판 상면의 몰딩 수지를 손상시키는 경우가 발생하고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서, 스냅 싱귤레이션 공정에서 가해지는 벤딩력에 의해 기판 하면의 노치로부터 기판 상면의 노치로 연결되는 원활한 크랙 발생을 유도할 수 있고, 종래와 같이 패키지 유닛 간 경계부위 밖으로 기판의 크랙 및 절단이 일어나는 것을 어느 정도 방지하면서 기판의 절단 범위가 옆으로 지나치게 커지는 것을 효과적으로 방지할 수 있는 반도체 패키지 제조용 세라믹 기판을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명은, 일 실시예로서, 반도체 패키지의 제조 공정에서 몰딩 공정 후 패키지 유닛 간 기판을 서로 분리하는 스냅 싱귤레이션 공정에서 패키지 유닛 간 경계부위의 싱귤레이션 라인을 따르는 크랙 발생을 유도하기 위해 상기 싱귤레이션 라인을 따라 상면과 하면에 각각 노치가 형성된 반도체 패키지 제조용 세라믹 기판에 있어서,
상기 상면에 형성된 노치의 단면 구조가 양 측방으로 위치되는 두 개의 하단 모서리를 가지는 사각 단면 구조로 형성되어 있는 것을 특징으로 한다.
또한 본 발명은, 다른 실시예로서, 반도체 패키지의 제조 공정에서 몰딩 공정 후 패키지 유닛 간 기판을 서로 분리하는 스냅 싱귤레이션 공정에서 패키지 유닛 간 경계부위의 싱귤레이션 라인을 따르는 크랙 발생을 유도하기 위해 상기 싱귤 레이션 라인을 따라 상면과 하면에 각각 노치가 형성된 반도체 패키지 제조용 세라믹 기판에 있어서,
상기 상면에 형성된 노치의 단면 구조가 양 측방으로 위치되는 두 개의 하단 모서리를 가지는 '
Figure 112008007658570-PAT00002
' 형상의 단면 구조로 형성되어 있는 것을 특징으로 한다.
상기와 같은 본 발명의 반도체 패키지 제조용 세라믹 기판에 의하면, 스냅 싱귤레이션 공정에서 가해지는 벤딩력에 의해 기판 하면의 노치로부터 기판 상면의 노치로 연결되는 원활한 크랙 발생을 유도할 수 있고, 종래와 같이 패키지 유닛 간 경계부위 밖으로 기판의 크랙 및 절단이 일어나는 것을 어느 정도 방지하면서 기판의 절단 범위가 옆으로 지나치게 커지는 것을 효과적으로 방지할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 더욱 상세히 설명하면 다음과 같다.
첨부한 도 2와 도 3은 본 발명의 일 실시예와 다른 실시예에 따른 반도체 패키지 제조용 세라믹 기판에서 싱귤레이션 라인을 따라 형성한 노치의 구조를 보여주는 단면도로서, 스냅 싱귤레이션 공정에서 벤딩력을 가하는 경우에 발생하는 세라믹 기판의 크랙 라인(crack line)을 함께 보여주고 있다.
본 발명은 반도체 패키지 제조용 세라믹 기판에 관한 것으로서, 패키지 유닛 간 경계부위의 기판을 분리하는 스냅 싱귤레이션 공정을 위해서 미리 정해진 분리 라인(싱귤레이션 라인)을 따라 기판의 상면과 하면에 형성한 노치의 구조에 관한 것이며, 특히 기판의 상면에 형성한 노치의 단면 구조에 관한 것이다.
우선, 본 발명의 일 실시예에 따른 세라믹 기판(10)에서는 도 2에 나타낸 바와 같이 기판 상면의 노치(12)의 구조가 종래의 역삼각형 단면 구조에서 사각 단면 구조, 예컨대 직사각형의 단면 구조로 변경된다.
이때, 세라믹 기판(10)의 하면에 형성되는 노치(11)의 경우에는 종래와 같은 역삼각형 단면 구조로 형성하여 벤딩력 작용시에 기판 하면에서도 특히 노치(11)의 중앙 모서리 부위(골 부위) 위치로부터 정확히 크랙이 생길 수 있도록 한다.
상기와 같이 기판 상면에 형성하는 노치(12)의 모양을 종래의 역삼각형 단면 구조에서 크랙 라인(crack line)과 만날 수 있는 직사각형 단면 구조로 변경한 뒤, 제조 공정의 스냅 싱귤레이션 공정에서 공지의 벤딩 수단을 이용해 노치 부위를 중심으로 양 측방에 벤딩력(bending force)을 가해주게 되면, 역삼각형 단면의 하면 노치(11)로부터 사각 단면의 상면 노치(12)를 연결하는 크랙(13)이 발생하게 되고, 이에 따라 종래와 같이 패키지 유닛 간 경계부위 밖에서 기판의 크랙 및 절단이 일어나는 것을 어느 정도 방지하면서 기판의 절단 범위가 옆으로 지나치게 커지는 것을 효과적으로 방지할 수 있게 된다.
상면 노치(12)의 모양이 사각 단면 구조로 변경되면서, 몰딩 공정 이후에 비록 노치(12)의 내부가 몰딩 수지(EMC)로 충전된 상태가 되지만, 스냅 싱귤레이션의 벤딩력이 가해질 때 노치(12)의 하단 모서리에서 원하는 바의 일직선에 가까운 싱 귤레이션 단면을 유도할 수 있게 되는 것이다.
도 2와 도 1을 비교하여 보면, 본 발명의 단면 구조가 적용된 도 2의 결과에서 하면 노치(11)와 상면 노치(12) 사이를 연결하는 크랙(13)이 발생함을 알 수 있는데, 특히 상면 노치(12)의 바닥면이 이루는 양 측방의 두 하단 모서리 중에 어느 한쪽으로 크랙이 발생함을 볼 수 있으며, 이에 패키지 유닛 간 경계부위에서 크랙이 발생하는 부위가 도 1의 결과와 달리 노치가 형성된 단면 폭 범위 이내로 제한되는 것을 볼 수 있다.
이와 같이 노치(12)의 단면 구조를 사각 단면 구조, 보다 바람직하게는 도 2에 나타낸 바와 같이 소정의 장변 폭을 가지는 직사각형 단면 구조로 개선함으로써, 기판 하면 노치(11)의 골 부위(중앙 모서리 부위)로부터 몰딩 수지(23)의 절단면 하단 모서리로 연결되는 종래와 같은 크랙의 발생을 방지하고 그 대신, 기판 하면 노치(11)의 골 부위로부터 기판 상면 노치(12)의 하단 모서리로 연결되는 크랙(13)의 발생을 유도할 수 있게 된다.
상기와 같이 본 발명의 세라믹 기판(10)에서는 하면 노치(11)로부터 상면 노치(12)로 연결되는 크랙(13)의 발생에 의해 크랙 발생 부위, 즉 싱귤레이션 부위가 노치의 단면 폭 범위 이내로 제한되어 좀더 일직선에 가까운 싱귤레이션 단면을 유도할 수 있게 되는 것이다.
도 3의 실시예는 노치의 단면 구조를 종래의 역삼각형 단면 구조에서 '
Figure 112008007658570-PAT00003
' 형상의 단면 구조로 개선한 실시예로서, 도 3의 실시예에 따른 기판 상면의 노치(12)는 사각형 모양은 아니지만 도 2의 실시예와 마찬가지로 바닥면이 이루는 하 단 양 측방의 두 모서리를 가지는 단면 구조로 되어 있는 것이다.
이와 같이 본 실시예에서 상면 노치(12)의 단면 구조를 크랙 라인(crack line)과 만날 수 있는 '
Figure 112008007658570-PAT00004
'의 단면 구조로 변경한 뒤, 제조 공정의 스냅 싱귤레이션 공정에서 노치 부위를 중심으로 양 측방에서 벤딩력을 가해주게 되면, 역삼각형 단면의 하면 노치(11)로부터 '
Figure 112008007658570-PAT00005
' 단면의 상면 노치(12)를 연결하는 크랙(13)이 발생하게 되고, 이에 따라 종래와 같이 패키지 유닛 간 경계부위 밖에서 기판의 크랙 및 절단이 일어나는 것을 어느 정도 방지하면서 기판의 절단 범위가 옆으로 지나치게 커지는 것을 효과적으로 방지할 수 있게 된다.
상면 노치(12)의 모양이 '
Figure 112008007658570-PAT00006
' 단면 구조로 변경되면서, 몰딩 공정 이후에 비록 노치(12)의 내부가 몰딩 수지(EMC)로 충전된 상태가 되지만, 스냅 싱귤레이션의 벤딩력이 가해질 때 노치(12)의 하단 모서리에서 원하는 바의 일직선에 가까운 싱귤레이션 단면을 유도할 수 있게 되는 것이다.
도 3과 도 1을 비교하여 보면, 본 발명의 단면 구조가 적용된 도 3의 결과에서 하면의 노치(11)와 상면의 '
Figure 112008007658570-PAT00007
' 형 노치(12) 사이를 연결하는 크랙(13)이 발생함을 알 수 있는데, 특히 '
Figure 112008007658570-PAT00008
' 단면 구조의 노치(12)에서 노치 바닥면이 이루는 양 측방의 두 하단 모서리 중에 어느 한쪽으로 크랙이 발생함을 볼 수 있으며, 이에 패키지 유닛 간 경계부위에서 크랙이 발생하는 부위가 도 1의 결과와 달리 노치가 형성된 단면 폭 범위 이내로 제한되는 것을 볼 수 있다.
이와 같이 상면 노치(12)의 단면 구조를 도 3에 나타낸 바와 같이 소정의 폭 을 가지면서 두 개의 하단 모서리를 가지는 '
Figure 112008007658570-PAT00009
'의 단면 구조로 개선함으로써, 하면 노치(11)의 골 부위(중앙 모서리 부위)로부터 몰딩 수지(23)의 절단면 하단 모서리로 연결되는 종래와 같은 크랙의 발생을 방지하고 그 대신, 하면 노치(11)의 골 부위로부터 상면 노치(12)의 하단 모서리로 연결되는 크랙(13)의 발생을 유도할 수 있게 된다.
상기와 같이 본 발명의 세라믹 기판(10)에서는 하면 노치(11)로부터 상면 노치(12)로 연결되는 크랙(13)의 발생에 의해 크랙 발생 부위, 즉 싱귤레이션 부위가 노치의 단면 폭 범위 이내로 제한되어 좀더 일직선에 가까운 싱귤레이션 단면을 유도할 수 있게 되는 것이다.
이와 같이 하여, 본 발명의 세라믹 기판에 대해 상세히 설명하였는 바, 이러한 본 발명의 세라믹 기판을 사용하여 반도체 패키지를 제조하는 공정에 대해 설명하면 다음과 같다.
세라믹 기판을 사용한 반도체 패키지의 제조 공정은 반도체 칩을 접착수단을 사용하여 세라믹 기판의 칩 탑재영역에 부착하는 칩 부착 공정과, 반도체 칩의 본딩패드와 리드의 본딩영역을 와이어로 연결하는 와이어 본딩 공정과, 반도체 칩과 와이어 그리고 리드를 보호하기 위해 이들을 세라믹 기판의 상면에서 수지(EMC)로 몰딩하는 몰딩 공정과, 상기 몰딩 공정 후에 낱개 단위의 반도체 패키지 유닛으로 분리하는 싱귤레이션(singulation) 공정을 포함하여 이루어진다.
이러한 반도체 패키지의 제조 공정에서 그 세부적인 공정은 반도체 칩을 기판에 탑재한 뒤 반도체 칩과 외부 사이에 전기적인 신호의 교환이 가능하도록 제조 되어지는 반도체 패키지의 응용 제품 구조에 따라 다양하게 실시될 수 있으며, 이러한 세부적인 제조 공정의 설명에 대해서는 공지의 기술이므로 본 명세서에서 생략하기로 한다.
다만, 제조 공정에 사용되는 세라믹 기판은 싱귤레이션 공정에서 개개의 패키지 유닛을 얻기 위해 싱귤레이션 하고자 하는 기판상의 분리 라인, 즉 미리 정해진 기판(10)의 싱귤레이션 라인을 따라 도 2 내지 도 3에 나타낸 바와 같은 단면 구조의 노치(11,12)를 가공한 뒤 사용한다.
그리고, 몰딩 공정에서 반도체 칩과 와이어 등을 보호할 수 있도록 개별 패키지 유닛의 구분없이 기판(10)의 전체 상면에 대해 몰딩 수지(EMC)(23)를 사용하여 몰딩하게 되며, 몰딩 공정이 완료된 뒤 싱귤레이션 공정에서 기판의 분리를 위한 스냅 싱귤레이션을 실시하기 전에 패키지 유닛 간 경계부위의 몰딩 수지를 우선적으로 제거하는 쏘잉 공정을 실시한다.
이때, 쏘잉된 부위에서는 도 2 내지 도 3에 나타낸 바와 같이 몰딩 수지(23)가 블레이드(31)에 의해 완전히 제거되어 기판(10)의 상면이 노출되게 되는데, 기판의 상면이 노출되고 난 뒤 노치(11,12)의 양 측방쪽에 벤딩력을 가해주어 패키지 유닛 간 기판을 분리하는 스냅 싱귤레이션을 실시하게 된다.
스냅 싱귤레이션 공정에서 벤딩력에 의해 크랙(13)이 발생하면서 기판(10)이 분리되는 것은 앞서 설명한 바와 같으며, 기판 하면에 형성된 노치(11)의 중앙 모서리 부위에서 기판 상면에 형성된 노치(12)의 하단 모서리로 연결되는 크랙(13)이 발생하여, 노치의 횡방향 폭 범위(단면 폭 범위) 내에서 패키지 유닛 간 기판의 분 리가 이루어지게 된다.
이와 같이 하여, 본 발명에 따른 반도체 패키지 제조용 세라믹 기판에서는 미리 가공되는 노치의 단면 구조를 개선하여, 개선된 노치의 단면 구조에 의해 스냅 싱귤레이션 실시시에 기판 상면의 노치와 하면의 노치 사이를 연결하는 원활한 크랙 발생을 유도하고, 이를 통해 패키지 유닛 간 경계부위 밖으로 기판의 크랙 및 절단이 일어나는 것을 방지하면서, 기판의 절단 범위가 옆으로 지나치게 커지는 것을 효과적으로 방지할 수 있게 된다.
도 1은 종래의 세라믹 기판을 이용한 반도체 패키지 제조 공정에서 싱귤레이션 공정을 나타낸 도면,
도 2와 도 3은 본 발명의 일 실시예와 다른 실시예에 따른 반도체 패키지 제조용 세라믹 기판에서 각각 싱귤레이션 라인을 따라 형성한 노치의 구조를 보여주는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 세라믹 기판 11 : 노치
12 : 노치 13 : 크랙
21 : 반도체 칩 22 : 와이어
23 : 몰딩 수지 31 : 블레이드

Claims (2)

  1. 반도체 패키지의 제조 공정에서 몰딩 공정 후 패키지 유닛 간 기판을 서로 분리하는 스냅 싱귤레이션 공정에서 패키지 유닛 간 경계부위의 싱귤레이션 라인을 따르는 크랙 발생을 유도하기 위해 상기 싱귤레이션 라인을 따라 상면과 하면에 각각 노치가 형성된 반도체 패키지 제조용 세라믹 기판에 있어서,
    상기 상면에 형성된 노치의 단면 구조가 양 측방으로 위치되는 두 개의 하단 모서리를 가지는 사각 단면 구조로 형성되어 있는 것을 특징으로 하는 반도체 패키지 제조용 세라믹 기판.
  2. 반도체 패키지의 제조 공정에서 몰딩 공정 후 패키지 유닛 간 기판을 서로 분리하는 스냅 싱귤레이션 공정에서 패키지 유닛 간 경계부위의 싱귤레이션 라인을 따르는 크랙 발생을 유도하기 위해 상기 싱귤레이션 라인을 따라 상면과 하면에 각각 노치가 형성된 반도체 패키지 제조용 세라믹 기판에 있어서,
    상기 상면에 형성된 노치의 단면 구조가 양 측방으로 위치되는 두 개의 하단 모서리를 가지는 '
    Figure 112008007658570-PAT00010
    ' 형상의 단면 구조로 형성되어 있는 것을 특징으로 하는 반도체 패키지 제조용 세라믹 기판.
KR1020080009327A 2008-01-30 2008-01-30 반도체 패키지 제조용 세라믹 기판 KR100914051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080009327A KR100914051B1 (ko) 2008-01-30 2008-01-30 반도체 패키지 제조용 세라믹 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009327A KR100914051B1 (ko) 2008-01-30 2008-01-30 반도체 패키지 제조용 세라믹 기판

Publications (2)

Publication Number Publication Date
KR20090083502A true KR20090083502A (ko) 2009-08-04
KR100914051B1 KR100914051B1 (ko) 2009-08-28

Family

ID=41204275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080009327A KR100914051B1 (ko) 2008-01-30 2008-01-30 반도체 패키지 제조용 세라믹 기판

Country Status (1)

Country Link
KR (1) KR100914051B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383254B1 (ko) * 2012-07-18 2014-04-10 삼화콘덴서공업주식회사 박막 커패시터의 제조방법
WO2014078320A1 (en) * 2012-11-16 2014-05-22 Electro Scientific Industries, Inc. Method and apparatus for processing a workpiece and an article formed thereby
US10885894B2 (en) 2017-06-20 2021-01-05 Korea Advanced Institute Of Science And Technology Singing expression transfer system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284291A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd 半導体ウエハーのチップ分割方法
JP2006278610A (ja) 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101383254B1 (ko) * 2012-07-18 2014-04-10 삼화콘덴서공업주식회사 박막 커패시터의 제조방법
WO2014078320A1 (en) * 2012-11-16 2014-05-22 Electro Scientific Industries, Inc. Method and apparatus for processing a workpiece and an article formed thereby
US10885894B2 (en) 2017-06-20 2021-01-05 Korea Advanced Institute Of Science And Technology Singing expression transfer system

Also Published As

Publication number Publication date
KR100914051B1 (ko) 2009-08-28

Similar Documents

Publication Publication Date Title
US7808089B2 (en) Leadframe having die attach pad with delamination and crack-arresting features
US6927483B1 (en) Semiconductor package exhibiting efficient lead placement
US8115299B2 (en) Semiconductor device, lead frame and method of manufacturing semiconductor device
EP2622635B1 (en) Singulation of ic packages
US6483180B1 (en) Lead frame design for burr-free singulation of molded array packages
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US20110263077A1 (en) Method of assembling semiconductor devices including saw singulation
US9363901B2 (en) Making a plurality of integrated circuit packages
US9842794B2 (en) Semiconductor package with integrated heatsink
US7344960B2 (en) Separation method for cutting semiconductor package assemblage for separation into semiconductor packages
JP2008218469A (ja) 半導体装置の製造方法
US20210242112A1 (en) Semiconductor device with frame having arms and related methods
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
US20170186674A1 (en) Semiconductor packages and methods for forming same
KR100914051B1 (ko) 반도체 패키지 제조용 세라믹 기판
US20110241187A1 (en) Lead frame with recessed die bond area
WO2006023184A2 (en) Qfn package and method therefor
TW200939439A (en) Lead frame and manufacturing method of circuit device using the lead frame
US20020014693A1 (en) Molded array package for facilitating device singulation
US7002239B1 (en) Leadless leadframe packaging panel featuring peripheral dummy leads
US20070216038A1 (en) Method for producing semiconductor components
US7470601B2 (en) Semiconductor device with semiconductor chip and adhesive film and method for producing the same
JP2011216615A (ja) 半導体装置の製造方法
JP4172111B2 (ja) 樹脂封止型半導体装置の製造方法
US20100283135A1 (en) Lead frame for semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130805

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170810

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180808

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 11