KR20090079806A - 고체 촬상 장치 및 그 제조 방법 - Google Patents

고체 촬상 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20090079806A
KR20090079806A KR1020090000675A KR20090000675A KR20090079806A KR 20090079806 A KR20090079806 A KR 20090079806A KR 1020090000675 A KR1020090000675 A KR 1020090000675A KR 20090000675 A KR20090000675 A KR 20090000675A KR 20090079806 A KR20090079806 A KR 20090079806A
Authority
KR
South Korea
Prior art keywords
light shielding
shielding film
metal wiring
metal
wiring layer
Prior art date
Application number
KR1020090000675A
Other languages
English (en)
Other versions
KR101542469B1 (ko
Inventor
유사쿠 고바야시
고지 와타나베
도시히코 하야시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008231782A external-priority patent/JP5493316B2/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090079806A publication Critical patent/KR20090079806A/ko
Application granted granted Critical
Publication of KR101542469B1 publication Critical patent/KR101542469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Abstract

본 발명은 수광 화소부, 흑레벨 기준 화소부, 다층 배선부, 제1 차광막, 제2 차광막, 제3 차광막, 및 제4 차광막을 포함하는 고체 상태 촬상 장치를 개시한다.
Figure P1020090000675
이미지 센서, 포토다이오드, 수광 화소부, 흑레벨 기준 화소부, 컨택트 플러그

Description

고체 촬상 장치 및 그 제조 방법{SOLID-STATE IMAGE PICKUP DEVICE AND FABRICATION METHOD THEREFOR}
본 발명은 고체 촬상 장치 및 그 제조 방법에 관한 것이다.
관련 출원
본 발명은 각각 2008년 1월 17일과 2008년 9월 10일에 일본 특허청에 출원된 일본 특허 출원 번호 2008-007730호 및 2008-231782호에 관련된 기술 요지를 포함하고 있으며, 상기 특허의 전체 내용은 본 명세서에 발명의 일부로서 원용되어 있다.
이미지 센서의 하나인 CMOS(상보형 금속 산화물 반도체)형의 고체 촬상 장치에서, 광을 입사시키지 않는 영역, 예를 들면 컬러 기준으로서 이용되는 흑색을 정하는 흑레벨 기준 화소부 또는 주변 회로의 영역은 통상적으로 금속 배선 또는 광학 필터를 이용하여 차광된다. 예를 들면, 금속 배선으로 형성되는 차광막으로서, 흑레벨 기준 화소부 상에 수 십㎛∼100㎛ 배선폭의 굵은 배선을 최상층에 배치시켜, 차광 기능을 구현하고 있다.
흑레벨 기준 화소부의 차광막을 다층 배선부의 구리(Cu) 배선 또는 알루미늄 배선 공정에서 형성한 경우의 예를, 도 15에 도시된 종래의 CMOS 이미지 센서의 개략 단면도와 도 16a 및 도 16b에 도시된 도 15의 CMOS 이미지 센서의 차광막의 주요부 사시도 및 단면도에 의해 설명한다.
도 15, 도 16a 및 도 16b에 나타낸 바와 같이, 종래의 CMOS 이미지 센서는, 반도체 기판(111) 상에 형성된 포토다이오드로 이루어지는 수광 화소부(112) 및 흑레벨 기준 화소부(113)와, 이들 수광 화소부(112) 및 흑레벨 기준 화소부(113)의 상면에 형성된 다층 배선부(114)를 포함한다. CMOS 이미지 센서는 예를 들면 일본 특허출원 공개번호 2006-294991호 공보에 개시되어 있다.
다층 배선부(114)는, 반도체 기판(111)측으로부터 다층 배선부(114)의 두께 방향으로 복수 개 중첩하여 형성되고 예를 들면 금속 배선(131, 132, 133, 134)을 포함하는 복수의 금속 배선(130)과, 각 금속 배선(130)을 서로 절연시키는 층간 절연막(140)을 포함한다.
또한, 예를 들면, 금속 배선(130) 중의 하나, 예컨대 금속 배선(134)과, 그 하층의 금속 배선(130) 중의 다른 하나, 예컨대 금속 배선(133)의 사이의 층간 절연막(140)(143)에는, 그 층간 절연막(143)을 관통하여 금속 배선(134)과 그 하층의 금속 배선(133)을 접속시키는 컨택트 플러그(151)가 형성되어 있다.
또한, 최상위층에 위치하는 금속 배선(130) 중의 하나, 즉 금속 배선(134)의 상면을 덮도록 형성된 층간 절연막(145)의 상면에는, 주변 회로(도시하지 않음) 등과의 전기 접속을 위해 사용되는 패드(161)가 예를 들면 알루미늄(Al)으로 형성되어 있다.
또한, 패드(161)와 그 바로 아래에 위치하는 금속 배선(134)(134c) 사이의 층간 절연막(145)에는, 이 층간 절연막(145)을 관통하여 패드(161)와 금속 배선(134c)을 접속시키는 컨택트 플러그(152)가 예를 들면 알루미늄으로 형성되어 있다.
또한, 흑레벨 기준 화소부(113)의 포토다이오드와 대향하는 금속 배선(134)(134a)은, 흑레벨 기준 화소부(113)의 포토다이오드 영역으로의 광의 입사를 차단하는 차광막으로서 형성되어 있다.
종래의 차광막에서는, 배선층의 최상층에만 수 십㎛∼100㎛의 굵은 배선(금속 배선(134a))을 배치시키고, 그 외의 배선층에는 배선 패턴을 배치시키지 않는 구조를 취하고 있다.
LSI의 고집적화에 의한 배선의 미세화와 함께, 배선 막두께의 박막화가 진행되고 있고, 2005년도 ITRS 로드 맵에서의 제창에서는, 90nm 세대의 LSI에서의 중간(Intermediate)층의 배선 막두께가 225nm인 반면, 65nm 세대의 LSI에서의 중간층의 배선 막두께는 170nm로 된다.
LSI의 고집적화에 따라 차광막 자체도 박막화가 진행된다. 예를 들면, 2005년도 ITRS 로드 맵에 의해 제창된 90nm 세대의 LSI에서의 중간층의 배선 막두께가 225nm인 차광막에서는 투과율(transmittance)이 약 -130dB인데 대하여, 65nm 세대의 LSI에서의 중간층의 배선 막두께가 170nm인 차광막에서는 투과율이 약 -90dB로, 차광 성능이 열화되는 것으로 알려져 있다.
또한, 배선 저항의 감소를 목적으로 하여, 90nm 세대부터 구리(Cu) 배선이 채용되고 있다. 구리(Cu) 배선 가공에서는 화학 기계적 연마법(CMP)에 의한 구리(Cu) 배선 평탄화 공정을 수반한다. 이 CMP에서는, 일반적으로 큰 폭의 구리(Cu) 배선은 디싱(dishing) 또는 에로젼(erosion)에 의해 막두께가 얇아지기 때문에, 그와 같은 배선을 차광막으로서 사용한 경우, 차광 성능이 열화된다.
따라서, 본 발명은, LSI의 고집적화에 따라 차광막 자체도 박막화가 진행되어 차광 성능이 열화되고, 또한 배선 가공에서 사용되는 CMP의 디싱 또는 에로젼에 의해 차광막의 막두께가 얇아짐에 따라 차광 성능이 열화된다는 문제점을 해소하는 것을 목적으로 한다.
차광막이 차세대 이후의 LSI에 대응하고 디싱 또는 에로젼의 영향을 쉽게 받지 않는 고체 상태 촬상 장치 및 그 제조 방법을 제공하는 것이 요망된다.
본 발명의 실시예에 따라, 반도체 기판에 형성된 수광 화소부와; 상기 반도체 기판에 형성된 흑레벨 기준 화소부와; 상기 수광 화소부 및 상기 흑레벨 기준 화소부를 포함하는 상기 반도체 기판 상에 형성되며, 상기 반도체 기판 상에 형성된 절연층과, 상기 절연층에 형성되고, 제1 금속 배선층, 제2 금속 배선층, 제3 금속 배선층 및 제4 금속 배선층을 갖는 복수의 금속 배선층을 포함하는, 다층 배선부와; 상기 제1 금속 배선층으로 형성되는 복수의 제1 금속 배선의 일부를, 상기 흑레벨 기준 화소부의 위쪽에 서로 소정 간격으로 또한 복수의 열로 배치함으로써 형성된 제1 차광막과; 상기 제1 금속 배선층 위의 상기 제2 금속 배선층으로 형성되는 복수의 제2 금속 배선의 일부를, 상기 흑레벨 기준 화소부 위의 상기 제1 금속 배선 사이의 위쪽에 배치함으로써 형성된 제2 차광막과; 상기 흑레벨 기준 화소부의 위쪽에, 상기 제2 금속 배선층 위의 상기 제3 금속 배선층으로 형성되는 복수 의 제3 금속 배선의 일부를, 상기 제2 차광막에 직교하는 방향으로 서로 소정 간격으로 또한 복수의 열로 배치함으로써 형성된 제3 차광막과; 상기 제3 금속 배선층 위의 상기 제4 금속 배선층으로 형성되는 복수의 제4 금속 배선의 일부를, 상기 흑레벨 기준 화소부 위의 상기 제3 금속 배선 사이의 위쪽에 배치함으로써 형성된 제4 차광막을 포함하는 고체 촬상 장치가 제공된다.
본 발명의 고체 촬상 장치(제1 고체 촬상 장치)에서는, 금속 배선층 중의 제1 금속 배선층으로 형성되는 제1 금속 배선의 일부를 흑레벨 기준 화소부의 위쪽에 서로 소정 간격으로 또한 복수의 열로 배치함으로써 형성된 제1 차광막과, 제1 금속 배선층 상의 제2 금속 배선층으로 형성되는 제2 금속 배선의 일부를 흑레벨 기준 화소부 위의 제1 금속 배선 사이의 위쪽에 배치함으로써 형성된 제2 차광막을 가지므로, 흑레벨 기준 화소부는 평면으로 볼 때 제1 차광막과 제2 차광막으로 덮히게 된다. 또한, 상기 고체 촬상 장치에서는, 흑레벨 기준 화소부의 위쪽에, 제2 금속 배선층 위의 제3 금속 배선층으로 형성되는 제3 금속 배선의 일부를 제2 차광막에 직교하는 방향으로 서로 소정 간격으로 또한 복수의 열로 배치한 제3 차광막과, 제3 금속 배선층 위의 제4 금속 배선층으로 형성되는 제4 금속 배선의 일부를 흑레벨 기준 화소부 위의 제3 금속 배선 사이의 위쪽에 배치한 제4 차광막을 가지므로, 흑레벨 기준 화소부는 평면으로 볼 때 제3 차광막과 제4 차광막으로 덮히게 된다.
또한, 제1 차광막과 제2 차광막에 대하여 제3 차광막과 제4 차광막이 직교하는 방향으로 설치되어 있으므로, 경사 입사광에 대한 차광성을 높일 수 있어, 실질 적으로 2층의 금속 배선층으로 차광막이 형성되어 있는 것으로 된다. 따라서, 종래의 1층의 금속 배선층으로 형성되던 차광막과 비교하여, 차광막의 총막두께를 두껍게 할 수 있다.
이로써, 금속 배선층이 박막화되어도, 차세대 이후의 LSI에 대응하는 차광성을 갖는 차광막으로 된다.
또한, 제1 차광막의 제1 금속 배선이 서로 소정 간격으로 또한 복수의 열로 설치되어 있으므로, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다. 마찬가지로, 제2 차광막, 제3 차광막 및 제4 차광막에 대해서도 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다.
따라서, 차광막은 소정의 막두께를 확보할 수 있으므로, 차광 성능의 열화가 방지될 수 있다.
요약하면, 제1 고체 촬상 장치에서는, 경사 입사광에 대한 차광성이 향상되고, 차광막이 실질적으로 2개의 금속 배선층으로 형성되므로, 박막화에 따라 배선 두께가 감소되어도, 그 배선과 동일한 층의 막으로 형성한 차광막의 차광성을 유지하거나 높일 수 있고, 차광막이 차세대 이후의 LSI에 대응하는 차광성을 갖게 된다는 이점이 있다.
또한, 디싱 또는 에로젼을 발생시키지 않는 폭으로 금속 배선이 형성되므로, 차광막의 형성에 화학 기계적 연마가 이용되어도, 차광막의 막두께를 설계된 막두께로 확보할 수 있으며, 그 결과 차광성의 열화가 방지될 수 있다.
본 발명의 다른 실시예에 따른 고체 촬상 장치(제2 고체 촬상 장치)는, 반도 체 기판에 형성된 수광 화소부와; 상기 반도체 기판에 형성된 흑레벨 기준 화소부와; 상기 수광 화소부 및 상기 흑레벨 기준 화소부를 포함하는 상기 반도체 기판 상에 형성되며, 상기 반도체 기판 상에 형성된 절연층과, 상기 절연층에 형성되고, 제1 금속 배선층 및 제2 금속 배선층을 갖는 복수의 금속 배선층을 포함하는, 다층 배선부와; 상기 제1 금속 배선층으로 형성되는 복수의 제1 금속 배선의 일부를, 상기 흑레벨 기준 화소부의 위쪽에 서로 소정 간격으로 또한 복수의 열로 배치함으로써 형성된 제1 차광막과; 상기 제1 금속 배선층 위의 상기 제2 금속 배선층으로 형성되는 복수의 제2 금속 배선의 일부를, 상기 흑레벨 기준 화소부 위의 상기 제1 금속 배선 사이의 위쪽에 배치함으로써 형성된 제2 차광막을 포함하며, 상기 제1 차광막과 상기 제2 차광막의 세트가 상기 흑레벨 기준 화소부 위쪽에 복수의 층으로 제공된다.
본 발명의 고체 촬상 장치(제2 고체 촬상 장치)에서는, 금속 배선층 중의 제1 금속 배선층으로 형성되는 제1 금속 배선의 일부를 흑레벨 기준 화소부의 위쪽에 서로 소정 간격으로 또한 복수의 열로 배치한 제1 차광막과, 제1 금속 배선층 상의 제2 금속 배선층으로 형성되는 제2 금속 배선의 일부를 흑레벨 기준 화소부 위의 제1 금속 배선 사이의 위쪽에 배치한 제2 차광막을 가지므로, 평면으로 볼 때, 흑레벨 기준 화소부가 제1 차광막과 제2 차광막으로 덮히게 된다.
또한, 제1 차광막과 제2 차광막의 세트를 흑레벨 기준 화소부의 위쪽에 복수의 세트로 설치하므로, 경사 입사광에 대한 차광성을 높일 수 있고, 제1 차광막과 제2 차광막의 세트를 적어도 2세트 설치한 곳에서는, 실질적으로 2층의 금속 배선 층으로 차광막이 형성되어 있는 것으로 된다. 따라서, 종래의 1층의 금속 배선층으로 형성되던 차광막과 비교하여 차광막의 총막두께를 두껍게 할 수 있다. 당연히, 제1 차광막과 제2 차광막의 세트를 3세트 이상 설치한 곳에서는, 그 세트 수에 따라 차광 성능을 높일 수 있다.
이로써, 금속 배선층을 박막화하여도, 차세대 이후의 LSI에 대응하는 차광성을 갖는 차광막으로 된다.
또한, 제1 차광막의 제1 금속 배선이 서로 소정 간격으로 또한 복수의 열로 설치되어 있으므로, 디싱 또는 에로젼을 일으키지 않는 선폭으로 형성하는 것이 가능하게 된다. 마찬가지로, 제2 차광막의 금속 배선에 대해서도 제1 금속 배선 사이의 위쪽에 설치되어 있으므로, 서로 소정 간격으로 또한 복수의 열로 형성되어 있다. 그러므로, 제2 금속 배선은, 제1 차광막의 제1 금속 배선과 마찬가지로, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다.
따라서, 차광막은 소정의 막두께를 확보할 수 있으므로, 차광 성능의 열화가 방지될 수 있다.
요약하면, 제2 고체 촬상 장치에서는, 차광막이 실질적으로 2개의 금속 배선층으로 형성되므로, 박막화에 따라 배선 두께가 감소되어도, 그 배선과 동일한 층의 막으로 형성한 차광막의 차광성을 유지하거나 높일 수 있고, 차광막이 차세대 이후의 LSI에 대응하는 차광성을 갖게 된다는 이점이 있다.
또한, 디싱 또는 에로젼을 발생시키지 않는 폭으로 금속 배선이 형성되므로, 차광막의 형성에 화학 기계적 연마가 이용되어도, 차광막의 막두께를 설계된 막두 께로 확보할 수 있으며, 그 결과 차광성의 열화가 방지될 수 있다.
본 발명의 다른 실시예에 따라, 반도체 기판에 형성된 수광 화소부와, 상기 반도체 기판에 형성된 흑레벨 기준 화소부와, 상기 수광 화소부 및 상기 흑레벨 기준 화소부를 포함하는 상기 반도체 기판 상에 형성된 다층 배선부를 포함하며, 상기 다층 배선부가, 상기 반도체 기판 상에 형성된 절연층과, 상기 절연층에 형성되고, 제1 금속 배선층, 제2 금속 배선층, 제3 금속 배선층 및 제4 금속 배선층을 갖는 복수의 금속 배선층을 포함하는 고체 촬상 장치의 제조 방법에 있어서, 상기 제1 금속 배선층으로 복수의 제1 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부의 위에, 상기 제1 금속 배선의 일부를 서로 소정 간격으로 또한 복수의 열로 배치하여 제1 차광막을 형성하는 공정과; 상기 제1 금속 배선층 위의 상기 제2 금속 배선층으로 복수의 제2 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부 위의 상기 제1 금속 배선 사이의 위쪽에 상기 제2 금속 배선의 일부를 배치하여 제2 차광막을 형성하는 공정과; 상기 제2 금속 배선층 위의 제3 금속 배선층으로 복수의 제3 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부 위에, 상기 제3 금속 배선의 일부를 상기 제2 차광막과 직교하는 방향으로 서로 소정 간격으로 또한 복수의 열로 배치하여 제3 차광막을 형성하는 공정과; 상기 제3 금속 배선층 위의 제4 금속 배선층으로 복수의 제4 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부 위의 상기 제3 금속 배선 사이의 위쪽에 상기 제4 금속 배선의 일부를 배치하여 제4 차광막을 형성하는 공정을 포함하는 고체 촬상 장치의 제조 방법이 제공된다.
본 발명의 고체 촬상 장치의 제조 방법(제1 제조 방법)에서는, 금속 배선층 중의 제1 금속 배선층으로 복수의 제1 금속 배선을 형성할 때, 흑레벨 기준 화소부의 위쪽에, 제1 금속 배선의 일부를 서로 소정 간격으로 또한 복수의 열로 배치하여 제1 차광막을 형성한다. 그 후, 제1 금속 배선층 상의 제2 금속 배선층으로 복수의 제2 금속 배선을 형성할 때, 흑레벨 기준 화소부 위의 제1 금속 배선 사이의 위쪽에 제2 금속 배선의 일부를 배치하여 제2 차광막을 형성한다. 따라서, 평면으로 볼 때, 흑레벨 기준 화소부가 제1 차광막과 제2 차광막으로 덮히게 된다.
또한, 제2 금속 배선층 위의 제3 금속 배선층으로 복수의 제3 금속 배선을 형성할 때, 흑레벨 기준 화소부 위쪽에, 제3 금속 배선의 일부를 제2 차광막에 직교하는 방향으로 소정 간격으로 또한 복수의 열로 배치하여 제3 차광막을 형성한다. 그리고나고, 제3 금속 배선층 위의 제4 금속 배선층으로 복수의 제4 금속 배선을 형성할 때, 흑레벨 기준 화소부 위의 제3 금속 배선 사이의 위쪽에 제4 금속 배선의 일부를 설치하여 제4 차광막을 형성한다. 따라서, 평면으로 볼 때, 흑레벨 기준 화소부가 제3 차광막과 제4 차광막으로 덮히게 된다.
또한, 제1 차광막과 제2 차광막에 대하여 제3 차광막과 제4 차광막이 직교하는 방향으로 형성되므로, 경사 입사광에 대한 차광성을 높일 수 있고, 또한 실질적으로 2층의 금속 배선층으로 차광막이 형성되어 있는 것으로 된다. 따라서, 종래의 1층의 금속 배선층으로 형성한 차광막과 비교하여, 차광막의 총막두께를 두껍게 형성할 수 있다.
이로써, 금속 배선층이 박막화되어도 차세대 이후의 LSI에 대응하는 차광성을 갖는 차광막을 형성할 수 있다.
또한, 제1 차광막의 제1 금속 배선이 서로 소정 간격으로 또한 복수의 열로 설치되므로, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다. 마찬가지로, 제2 차광막의 금속 배선에 대해서도 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다.
따라서, 차광막은 소정의 막두께를 확보할 수 있으므로, 차광 성능의 열화를 방지할 수 있다.
요약하면, 제1 고체 촬상 장치 제조 방법에서는, 박막화에 따라 배선 두께가 감소되어도, 그 배선과 동일한 층의 막으로 형성한 차광막의 차광성을 유지하거나 높일 수 있고, 차광막이 차세대 이후의 LSI에 대응하는 차광성을 갖게 된다는 이점이 있다. 또한, 경사 입사광에 대한 차광성이 향상될 수 있다.
또한, 디싱 또는 에로젼을 발생시키지 않는 폭으로 차광막이 형성되므로, 차광막의 형성에 화학 기계적 연마가 이용되어도, 차광막의 막두께를 설계된 막두께로 확보할 수 있으며, 그 결과 차광성의 열화가 방지될 수 있다.
본 발명의 또 다른 실시예에 따라, 반도체 기판에 형성된 수광 화소부와, 상기 반도체 기판에 형성된 흑레벨 기준 화소부와, 상기 수광 화소부 및 상기 흑레벨 기준 화소부를 포함하는 상기 반도체 기판 상에 형성된 다층 배선부를 포함하며, 상기 다층 배선부가, 상기 반도체 기판 상에 형성된 절연층과, 상기 절연층에 형성되고, 제1 금속 배선층 및 제2 금속 배선층을 포함하는 복수의 금속 배선층으로 이루어지는 고체 촬상 장치의 제조 방법에 있어서, 상기 제1 금속 배선층으로 복수의 제1 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부의 위에, 상기 제1 금속 배선 의 일부를 서로 소정 간격으로 또한 복수의 열로 배치하여 제1 차광막을 형성하는 공정과; 상기 제1 금속 배선층 위의 상기 제2 금속 배선층으로 복수의 제2 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부 위의 상기 제1 금속 배선 사이의 위쪽에 상기 제2 금속 배선의 일부를 배치하여 제2 차광막을 형성하는 공정을 포함하며, 상기 제1 차광막과 상기 제2 차광막의 세트가 상기 흑레벨 기준 화소부 위쪽에 각각 복수의 층으로 제공되는 고체 촬상 장치의 제조 방법이 제공된다.
본 발명의 고체 촬상 장치의 제조 방법(제2 제조 방법)에서는, 금속 배선층 중의 제1 금속 배선층으로 복수의 제1 금속 배선을 형성할 때, 흑레벨 기준 화소부의 위쪽에, 제1 금속 배선의 일부를 서로 소정 간격으로 또한 복수의 열로 배치하여 제1 차광막을 형성한다. 그리고나서, 제1 금속 배선층 상의 제2 금속 배선층으로 복수의 제2 금속 배선을 형성할 때, 흑레벨 기준 화소부 위의 제1 금속 배선 사이의 위쪽에 제2 금속 배선의 일부를 배치하여 제2 차광막을 형성한다. 따라서, 평면으로 볼 때, 흑레벨 기준 화소부가 제1 차광막과 제2 차광막으로 덮히게 된다.
또한, 제1 차광막을 형성하는 공정과 제2 차광막을 형성하는 공정을 1세트의 공정으로 하여, 상기 1세트의 공정을 흑레벨 기준 화소부의 위쪽에서 반복하여 행하므로, 실질적으로 2층의 금속 배선층으로 차광막이 형성되어 있는 것으로 된다. 따라서, 종래의 1층의 금속 배선층으로 형성되던 차광막과 비교하여, 차광막의 총막두께를 두껍게 할 수 있다. 당연히, 제1 차광막과 제2 차광막의 세트를 3세트 이상 설치한 곳에서는, 그 세트 수에 따라 차광 성능을 높일 수 있다.
이로써, 금속 배선층이 박막화되어도, 차세대 이후의 LSI에 대응하는 차광성 을 갖는 차광막을 형성하는 것이 가능하게 된다.
또한, 제1 차광막의 제1 금속 배선이 서로 소정 간격으로 또한 복수의 열로 형성되므로, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다. 마찬가지로, 제2 차광막의 금속 배선에 대해서도, 제1 금속 배선 사이의 위쪽에 설치되어 있으므로, 서로 소정 간격으로 또한 복수의 열로 형성되어 있다. 그러므로, 제1 차광막의 제1 금속 배선과 마찬가지로, 제2 금속 배선도 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다.
따라서, 차광막은 소정의 막두께를 확보할 수 있으므로, 차광 성능의 열화를 방지할 수 있다.
요약하면, 제2 고체 촬상 장치 제조 방법에서는, 박막화에 따라 배선 두께가 감소되어도, 그 배선과 동일한 층의 막으로 형성한 차광막의 차광성을 유지하거나 높일 수 있고, 차광막이 차세대 이후의 LSI에 대응하는 차광성을 갖게 된다는 이점이 있다.
또한, 디싱 또는 에로젼을 발생시키지 않는 폭으로 차광막이 형성되므로, 차광막의 형성에 화학 기계적 연마가 이용되어도, 차광막의 막두께를 설계된 막두께로 확보할 수 있으며, 그 결과 차광성의 열화가 방지될 수 있다.
본 발명의 제1 실시예에 따른 제1 고체 촬상 장치를 도 1의 개략 구성 단면도 및 도 2의 차광막의 주요부 사시도 및 단면도를 참조하여 설명한다. 도 1은 고체 촬상 장치의 일례로서 CMOS 이미지 센서를 도시하고 있다.
도 1에 나타낸 바와 같이, 제1 고체 촬상 장치(1)는, 반도체 기판(11) 상에 형성된 포토다이오드로 이루어지는 수광 화소부(12) 및 흑레벨 기준 화소부(13)와, 이들 수광 화소부(12) 및 흑레벨 기준 화소부(13)의 상면에 형성된 다층 배선부(14)를 포함한다.
다층 배선부(14)는 반도체 기판(11)측으로부터 다층 배선부(14)의 두께 방향으로 소정 간격으로 복수의 층으로 중첩하여 형성된 복수의 금속 배선층(20)을 포함한다. 금속 배선층(20)은 예를 들면 제1 금속 배선층(21), 제2 금속 배선층(22), 제3 금속 배선층(23) 및 제4 금속 배선층(24))을 포함한다. 다층 배선부(14)는 또한 이들 금속 배선층(20)을 서로 절연시키는 층간 절연막(40)을 포함한다.
금속 배선층(20)은 예를 들면 반도체 장치의 배선 재료로서 사용되는 구리(Cu), 알루미늄(Al), 텅스텐(W) 등의 금속 배선으로 형성되어 있다. 또한, 층간 절연막(40)은 예를 들면 산화 실리콘(SiO2)막으로 형성되어 있다. 이 층간 절연막(40)은 금속 배선을 서로 절연시키는 재료이면 되고, 광투과성을 갖는 무기 절연막, 유기 절연막 등으로 형성되어도 된다.
또한, 금속 배선층(20) 중의 하나 예를 들면 제4 금속 배선층(24)과, 그 하층의 금속 배선층(20) 예를 들면 제3 금속 배선층(23)과의 사이의 층간 절연막(40)(44)에는, 그 층간 절연막(44)을 관통하여 제4 금속 배선층(24)의 제4 금속 배선(34)과 그 하층의 제3 금속 배선층(23)의 제3 금속 배선(33)을 접속시키는 컨 택트 플러그(51)가 형성되어 있다. 당연히, 도시하지는 않았지만, 다른 금속 배선 층들 사이 및 다른 금속 배선들 사이에도, 컨택트 플러그에 의해 접속되어 있는 금속 배선이 존재한다.
또한, 최상위에 위치하는 금속 배선층(20) 중의 하나, 즉 제4 금속 배선층(24)의 상면을 덮도록 형성된 층간 절연막(45)의 상면에는, 주변 회로(도시하지 않음) 등과의 전기 접속을 구축하기 위해 사용되는 패드(61)가 예를 들면 알루미늄(Al)으로 형성되어 있다.
또한, 패드(61)와 그 바로 아래에 위치하는 제4 금속 배선층(24)의 제4 금속 배선(34-5) 사이의 층간 절연막(45)에는, 이 층간 절연막(45)을 관통하여 패드(61)와 제4 금속 배선(34-5)을 서로 접속시키는 컨택트 플러그(55)가 예를 들면 알루미늄(Al)으로 형성되어 있다. 또한, 패드(61)를 피복하는 층간 절연막(46)이 형성되어 있다.
또한, 흑레벨 기준 화소부(13)의 포토다이오드와 대향하는 위치에는 차광막이 형성되어 있다.
구체적으로, 금속 배선층(20) 중 제1 금속 배선층(21)으로 형성되는 복수의 제1 금속 배선(31)의 일부를, 흑레벨 기준 화소부(13)의 위쪽에 소정 간격을 두고 복수의 열로 설치하여, 제1 차광막(71)을 형성하고 있다.
또한, 제1 금속 배선층(21) 위의 제2 금속 배선층(22)으로 형성되는 복수의 제2 금속 배선(32)의 일부를, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31) 사이의 위쪽에 설치하여, 제2 차광막(72)을 형성하고 있다.
즉, 제2 차광막(72)의 배열은 제1 차광막(71)의 배열에 대하여 반주기 어긋나게 한 상태로 형성되어 있다.
또한, 흑레벨 기준 화소부(13)의 위에, 제2 금속 배선층(22) 위의 제3 금속 배선층(23)으로 형성되는 복수의 제3 금속 배선(33)의 일부를, 제2 금속 배선(32)으로 형성된 제2 차광막(72)에 직교하는 방향으로 서로 소정 간격으로 또한 복수의 열로 설치하여, 제3 차광막(73)을 형성하고 있다.
또한, 제3 금속 배선층(23) 위의 제4 금속 배선층(24)으로 형성되는 복수의 제4 금속 배선(34)의 일부를, 흑레벨 기준 화소부(13) 위의 각각의 제3 금속 배선(33) 사이의 위에 설치하여, 제4 차광막(74)을 형성하고 있다.
즉, 제4 차광막(74)의 배열은 제3 차광막(73)의 배열에 대하여 반주기 어긋나게 한 상태로 형성되어 있다.
도 2a 및 도 2b에 나타낸 바와 같이, 제1 차광막(71)은 예를 들면 라인 앤드 스페이스(line and space) L/S=100nm/100nm의 최소 배선폭 및 최소 스페이스의 패턴으로 형성될 수 있다. 한편, 제2 차광막(72)은 패턴 위에서 볼 때, 즉 평면으로 볼 때, 갭이 없도록 제1 차광막(71)에 대하여 반주기 어긋나게 배치되어 있다.
또한, 제3 차광막(73)은 예를 들면 라인 앤드 스페이스 L/S= 100nm/100nm의 최소 배선폭 및 최소 스페이스의 패턴으로 형성될 수 있고, 패턴 위에서 볼 때, 즉 평면으로 볼 때, 제2 차광막(72)에 대하여 직교하는 방향으로 설치되어 있다. 한편, 제4 차광막(74)은, 패턴 위에서 볼 때, 즉 평면으로 볼 때, 갭이 없도록 제3 차광막(73)에 대하여 반주기 어긋나게 배치되어 있다.
이와 같이, 제1 차광막 내지 제4 차광막(71∼74)을 적층한 구성으로 함으로써, 예를 들면 65nm 세대에서 중간층의 1층 당의 배선 막두께가 170nm이어도, 다층 배선 구조를 활용하여 실질적으로 2층 분의 배선 막두께 340nm(=170nm×2층)로 할 수 있다. 이와 같이 차광막의 두꺼운 막화가 가능해지고, 90nm 세대의 LSI에서의 중간층의 배선 막두께의 225nm를 상회하는 차광막의 막두께를 얻을 수 있다.
또한, 차광막을 화학 기계적 연마에 의한 디싱 또는 에로젼을 억제할 수 있는 디자인 룰 범위 내의 선폭을 갖는 배선으로 형성할 수 있으므로, 디자인 룰에서 벗어나는 수 십㎛∼100㎛의 선폭을 갖는 종래의 차광막과 비교하여, 구리(Cu) 배선에서 특유하게 발생하는 배선 중앙부의 구리(Cu)가 연속적으로 연마되는 디싱을 감소시킬 수 있다.
제1 실시예의 설명에서는, 일례로서 4층으로 형성된 금속 배선층(20)을 설명하였으나, 금속 배선층(20)은 4층 이상이어도 되고, 이 경우에는 4층 이상의 금속 배선층(20) 중 연속하는 4개의 층을 사용하여, 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 형성하면 된다.
또한, 금속 배선층(20)이 6층 이상인 경우, 제3 차광막(73) 및 제4 차광막(74)에 대하여 직교하도록, 제1 차광막(71) 및 제2 차광막(72)과 유사한 차광막을 형성할 수 있다. 또한, 금속 배선층(20)이 8층 이상인 경우, 제1 차광막(71) 내지 제4 차광막(74)의 조합을 2세트 또는 그 이상으로 형성할 수 있다. 즉, 금속 배선층의 층수에 따라 차광막을 형성하는 것이 가능하다.
본 발명의 제1 실시예에 따른 제1 고체 촬상 장치(1)에서는, 금속 배선 층(20) 중의 제1 금속 배선층(21)으로 형성되는 복수의 제1 금속 배선(31)의 일부를, 흑레벨 기준 화소부(13)의 위에 소정 간격으로 또한 복수의 열로 배치한 제1 차광막(71)과, 제1 금속 배선층(21) 위의 제2 금속 배선층(22)으로 형성되는 복수의 제2 금속 배선(32)의 일부를, 흑레벨 기준 화소부(13) 위의 각각의 제1 금속 배선(31) 사이의 위쪽에 배치한 제2 차광막(72)을 갖는다. 따라서, 평면으로 볼 때, 흑레벨 기준 화소부(13)는 제1 차광막(71)과 제2 차광막(72)으로 덮히게 된다. 또한, 제1 고체 촬상 장치(1)는, 흑레벨 기준 화소부(13)의 위쪽에, 제2 금속 배선층(22) 위의 제3 금속 배선층(23)으로 형성되는 복수의 제3 금속 배선(33)의 일부를, 제2 금속 배선(32)으로 형성된 제2 차광막(72)에 직교하는 방향으로 소정 간격으로 또한 복수의 열로 배치한 제3 차광막(73)과, 제3 금속 배선층(23) 위의 제4 금속 배선층(24)으로 형성되는 복수의 제4 금속 배선(34)의 일부를, 흑레벨 기준 화소부(13) 위쪽의 제3 금속 배선(33) 사이의 위쪽에 배치한 제4 차광막(74)을 갖는다. 따라서, 평면으로 볼 때, 흑레벨 기준 화소부(13)는 제3 차광막(73)과 제4 차광막(74)으로 덮히게 된다.
또한, 제1 차광막(71)과 제2 차광막(72)에 대하여 제3 차광막(73)과 제4 차광막(74)이 직교 방향으로 설치되어 있으므로, 경사 입사광에 대한 차광성을 높일 수 있고, 실질적으로 2층의 금속 배선층으로 차광막이 형성되어 있는 것으로 된다. 따라서, 종래의 1층의 금속 배선층으로 형성되던 차광막과 비교하여, 차광막의 총막두께를 두껍게 할 수 있다.
이로써, 미세화에 의해 배선을 박막화하여도, 그 배선과 동일한 층의 막으로 형성한 차광막의 차광성을 유지하거나 높일 수 있고, 차세대 이후의 LSI에 대응한 차광성을 가지는 차광막으로 되는 이점이 있다.
또한, 제1 차광막(71)은 소정 간격으로 또한 복수의 열로 설치된 배선을 포함하므로, 디싱 또는 에로젼을 발생하지 않는 선폭으로 형성하는 것이 가능하게 된다. 따라서, 차광막을 형성할 때 화학 기계적 연마를 사용하여도, 차광막의 막두께를 설계값의 막두께로 확보할 수 있으므로, 차광성의 열화를 방지할 수 있다. 제2 차광막(72), 제3 차광막(73), 및 제4 차광막(74)에 대해서도, 디싱 또는 에로젼을 발생하지 않는 선폭으로 형성하는 것이 가능하게 되므로, 제1 차광막(71)과 동일한 효과가 얻어진다.
따라서, 각각의 차광막은 소정의 막두께를 확보할 수 있으므로, 차광 성능의 열화를 방지할 수 있다.
따라서, 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 포함하는 4층의 차광막에 의해, 흑레벨 기준 화소부(13)의 포토다이오드 영역으로의 광의 입사가 차단될 수 있다.
다음에, 본 발명의 제2 실시예에 따른 제1 고체 촬상 장치를 도 3의 개략 구성 단면도 및 도 4의 차광막의 주요부 사시도 및 단면도를 참조하여 설명한다. 도 3은 고체 촬상 장치의 일례로서 CMOS 이미지 센서를 도시하고 있다.
도 3에 나타낸 바와 같이, 제1 고체 촬상 장치(2)는, 반도체 기판(11) 상에 형성된 포토다이오드로 이루어지는 수광 화소부(12) 및 흑레벨 기준 화소부(13)와, 이들 수광 화소부(12) 및 흑레벨 기준 화소부(13)의 상면에 형성된 다층 배선 부(14)를 포함한다.
다층 배선부(14)는 반도체 기판(11)측으로부터 다층 배선부(14)의 두께 방향으로 소정 간격으로 복수의 층으로 중첩하여 형성된 복수의 금속 배선층(20)을 포함한다. 금속 배선층(20)은 예를 들면 제1 금속 배선층(21), 제2 금속 배선층(22), 제3 금속 배선층(23) 및 제4 금속 배선층(24)을 포함한다. 다층 배선부(14)는 또한 각각의 금속 배선층(20)을 서로 절연시키는 층간 절연막(40)을 포함한다.
금속 배선층(20)은 예를 들면 반도체 장치의 배선 재료로서 사용되는 구리(Cu), 알루미늄(Al), 텅스텐(W) 등의 금속 배선으로 형성되어 있다. 또한, 층간 절연막(40)은 예를 들면 산화 실리콘(SiO2)막으로 형성되어 있다. 이 층간 절연막(40)은 금속 배선을 서로 절연시키는 재료이면 되고, 광투과성을 갖는 무기 절연막, 유기 절연막 등으로 형성되어도 된다.
또한, 금속 배선층(20) 중의 하나 예를 들면 제4 금속 배선층(24)과, 그 하층의 금속 배선층(20)의 다른 하나 예를 들면 제3 금속 배선층(23)과의 사이의 층간 절연막(40)(44)에는, 그 층간 절연막(44)을 관통하여 제4 금속 배선층(24)의 제4 금속 배선(34)과 그 하층의 제3 금속 배선층(23)의 제3 금속 배선(33)을 서로 접속시키는 컨택트 플러그(51)가 형성되어 있다. 당연히, 도시하지는 않았지만, 다른 금속 배선 층 사이 및 다른 금속 배선 사이에도, 컨택트 플러그에 의해 접속되어 있는 금속 배선이 존재한다.
또한, 최상위에 위치하는 금속 배선층(20) 중의 하나, 즉 제4 금속 배선층(24)의 상면을 덮도록 층간 절연막(45)이 형성되어 있다. 층간 절연막(45)의 상면에는, 주변 회로(도시하지 않음) 등과의 전기 접속을 구축하기 위해 사용되는 패드(61)가 예를 들면 알루미늄(Al)으로 형성되어 있다.
또한, 패드(61)와 그 바로 아래에 위치하는 제4 금속 배선층(24)의 제4 금속 배선(34-5) 사이의 층간 절연막(45)에는, 이 층간 절연막(45)을 관통하여 패드(61)와 제4 금속 배선(34-5)을 서로 접속시키는 컨택트 플러그(55)가 예를 들면 알루미늄(Al)으로 형성되어 있다. 또한, 패드(61)를 피복하기 위해 층간 절연막(46)이 형성되어 있다.
또한, 흑레벨 기준 화소부(13)의 포토다이오드와 대향하는 위치에는 차광막이 형성되어 있다.
구체적으로, 금속 배선층(20) 중의 제1 금속 배선층(21)으로 형성되는 복수의 제1 금속 배선(31)의 일부를, 흑레벨 기준 화소부(13)의 위쪽에 소정 간격으로 또한 복수의 열로 설치하여, 제1 차광막(71)을 형성하고 있다.
또한, 제1 금속 배선층(21) 위의 제2 금속 배선층(22)으로 형성되는 복수의 제2 금속 배선(32)의 일부를, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31) 사이의 위쪽에 설치하여, 제2 차광막(72)을 형성하고 있다. 예를 들면, 제2 차광막(72)은 제1 차광막(71)의 위쪽에 오버랩하여 형성되어 있다. 즉, 제2 차광막(72)은 평면으로 볼 때에 제1 차광막(71)의 에지에 오버랩하는 상태로 형성되어 있다.
즉, 제2 차광막(72)의 배열은 제1 차광막(71)의 배열에 대하여 반주기 어긋나게 한 상태로 형성되어 있다.
또한, 흑레벨 기준 화소부(13)의 위쪽에, 제2 금속 배선층(22) 위의 제3 금속 배선층(23)으로 형성되는 복수의 제3 금속 배선(33)의 일부를, 제2 금속 배선(32)으로 형성된 제2 차광막(72)에 직교하는 방향으로 소정 간격 또한 복수의 열로 설치하여, 제3 차광막(73)을 형성하고 있다.
또한, 제3 금속 배선층(23) 위의 제4 금속 배선층(24)으로 형성되는 복수의 제4 금속 배선(34)의 일부를, 흑레벨 기준 화소부(13) 위쪽의 제3 금속 배선(33) 사이의 위쪽에 설치하여, 제4 차광막(74)을 형성하고 있다. 그러므로, 제4 차광막(74)은 제3 차광막(73)의 위쪽의 일부에 오버랩하여 형성되어 있다. 예를 들면, 제4 차광막(74)은 평면으로 볼 때에 제1 차광막(73)의 에지에 오버랩하는 상태로 형성되어 있다.
즉, 제4 차광막(74)의 배열은 제3 차광막(73)의 배열에 대하여 반주기 어긋나게 한 상태로 형성되어 있다.
도 4a 및 도 4b에 나타낸 바와 같이, 제1 차광막(71)은 예를 들면 디싱을 억제할 수 있는 라인 앤드 스페이스 L/S=3,000nm/350nm의 배선폭 및 스페이스의 패턴으로 형성될 수 있다. 한편, 제2 차광막(72)은 패턴 위에서 볼 때에, 즉 평면으로 볼 때에 갭이 없도록 제1 차광막(71)에 대하여 반주기 어긋나게 하는 배치로 되어 있다.
또한, 제3 차광막(73)은 예를 들면 라인 앤드 스페이스 L/S=3,000nm/350nm의 배선폭 및 스페이스의 패턴으로 형성될 수 있고, 패턴 위에서 볼 때, 즉 평면으로 볼 때에 제2 차광막(72)에 대하여 직교하는 방향으로 설치되어 있다. 한편, 제4 차광막(74)은 패턴 위에서 볼 때, 즉 평면으로 볼 때에 갭이 없도록 제3 차광막(73)에 대하여 반주기 어긋나게 하는 배치로 되어 있다.
전술한 예는 하나의 예이며, 화학 기계적 연마 조건에 따라서는, 차광막의 폭을 더욱 넓게 할 수도 있다. 예를 들면, 제1 차광막(71) 내지 제4 차광막(74)의 각각의 선폭을 5㎛ 이하로 하는 것이 바람직하다. 보다 바람직하게는, 선폭을 3㎛ 이하로 하는 것이 더욱 좋다.
또한, 스페이스도 350nm로 한정되지 않고, 예를 들면 스페이스의 가공성을 고려하여 스페이스의 폭을 결정할 수 있다. 예를 들면, 스페이스를 200nm∼400nm의 범위로 설정하는 것이 가능하다.
이와 같이 제1∼제4 차광막(71∼74)을 적층한 구성으로 함으로써, 예를 들면, 65nm 세대에서 중간층의 1층 당의 배선 막두께가 170nm이어도, 다층 배선 구조를 활용하여 실질적으로 2층분의 배선 막두께 340nm(=170nm×2층)로 할 수 있고, 비교적 두꺼운 부분에서는 실질적으로 3층분의 배선 막두께 510nm(=170nm×3층)로 할 수 있다. 이와 같이 차광막의 두꺼운 막화가 가능하게 되고, 90nm 세대의 LSI에서의 중간층의 배선 막두께인 225nm를 상회하는 차광막의 막두께를 얻을 수 있다.
또한, 차광막이 화학 기계적 연마에 의한 디싱 또는 에로젼을 억제할 수 있는 디자인 룰 범위 내의 선폭을 갖는 배선으로 형성되므로, 디자인 룰을 벗어나는 수 십㎛∼100㎛ 선폭을 갖는 종래의 차광막과 비교하여, 구리(Cu) 배선에서 특유하게 발생하는 배선 중앙부에서의 구리(Cu)가 과도하게 연마되는 디싱을 억제할 수 있다.
제2 실시예에 대한 전술한 설명에서는, 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 동일한 선폭의 라인 패턴을 갖지만, 예를 들면, 하층의 차광막 사이의 스페이스의 폭보다 큰 폭의 라인 패턴을 사용하면, 차광막의 선폭을 서로 상이하게 하여도 된다. 예를 들면, 일부의 차광막을 배선으로서 사용하는 경우, 배선 저항을 감소시키기 위해, 다른 층의 차광막보다 광폭의 라인 패턴으로서 형성하는 것도 가능하다.
한편, 제2 실시예의 설명에서는, 일례로서 4층으로 형성된 금속 배선층(20)을 설명하였으나, 금속 배선층(20)은 4층 이상이어도 된다. 이 경우에는, 4층 이상의 금속 배선층(20) 중의 연속하는 4개의 층을 사용하여, 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 형성하면 된다.
또한, 금속 배선층(20)의 수가 6층 이상인 경우, 제3 차광막(73)과 제4 차광막(74)에 대하여 직교하도록, 제1 차광막(71) 및 제2 차광막(72)과 유사한 차광막을 형성할 수 있다. 또한, 금속 배선층(20)의 수가 8층 이상인 경우, 제1 차광막(71) 내지 제4 차광막(74)의 조합을 2세트 또는 그 이상으로 형성할 수 있다. 즉, 금속 배선층의 층수에 따라 차광막을 형성하는 것이 가능하다.
본 발명의 제2 실시예에 따른 제1 고체 촬상 장치(2)는, 금속 배선층(20) 중의 제1 금속 배선층(21)으로 형성되는 복수의 제1 금속 배선(31)의 일부를, 흑레벨 기준 화소부(13)의 위쪽에 소정 간격으로 또한 복수의 열로 배치한 제1 차광막(71)과, 제1 금속 배선층(21) 상의 제2 금속 배선층(22)으로 형성되는 복수의 제2 금속 배선(32)의 일부를, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31) 사이의 위쪽에 배치한 제2 차광막(72)을 포함한다. 따라서, 평면으로 볼 때, 흑레벨 기준 화소부(13)는 제1 차광막(71)과 제2 차광막(72)으로 덮히게 된다. 또한, 제1 고체 촬상 장치(2)는, 흑레벨 기준 화소부(13)의 위쪽에, 제2 금속 배선층(22) 위의 제3 금속 배선층(23)으로 형성되는 복수의 제3 금속 배선(33)의 일부를, 제2 금속 배선(32)으로 형성된 제2 차광막(72)에 직교하는 방향으로 소정 간격으로 또한 복수의 열로 배치한 제3 차광막(73)과, 제3 금속 배선층(23) 위의 제4 금속 배선층(24)으로 형성되는 복수의 제4 금속 배선(34)의 일부를, 흑레벨 기준 화소부(13) 위의 제3 금속 배선(33) 사이의 위쪽에 배치한 제4 차광막(74)을 갖는다. 따라서, 평면으로 볼 때, 흑레벨 기준 화소부(13)는 제3 차광막(73)과 제4 차광막(74)으로 덮히게 된다.
또한, 제1 차광막(71)과 제2 차광막(72)에 대하여 제3 차광막(73)과 제4 차광막(74)이 직교하는 방향으로 설치되어 있으므로, 경사 입사광에 대한 차광성을 높일 수 있어, 실질적으로 2층의 금속 배선층으로 차광막이 형성되어 있는 것이 된다. 따라서, 종래의 1층의 금속 배선층으로 형성되던 차광막과 비교하여, 차광막의 총막두께를 두껍게 할 수 있다.
또한, 도 5에 나타낸 바와 같이, 제2 차광막(72)은 제1 차광막(71)의 위쪽의 일부에 오버랩하여 형성되어 있으므로, 수직 입사광(Lv)뿐만 아니라 경사 입사 광(Ls)을 확실하게 차광하는 것이 가능하다.
한편, 도 6에 나타낸 바와 같이, 제2 차광막(72)이 제1 차광막(71)의 위쪽의 일부에 오버랩하고 있지 않은 상태로 형성되어 있는 경우, 수직 입사광(Lv)은 확실하게 차광할 수 있지만, 경사 입사광(Ls)의 일부가 차광막들 사이, 예를 들면 제1 차광막(71)과 제2 차광막(72) 사이를 빠져나갈 가능성이 있으므로, 차광성이 저하되는 경우가 있다.
그러므로, 제2 차광막(72)이 전술한 바와 같이 오버랩 관계로 형성되는 경우, 미세화에 의해 배선을 박막화하여도, 그 배선과 동일한 층의 막으로 형성한 차광막의 차광성을 유지하거나 높일 수 있다. 따라서, 차세대 이후의 LSI에 대응한 차광성을 갖는 차광막으로 된다는 이점이 있다.
또한, 제1 차광막(71)은 소정 간격으로 또한 복수의 열로 설치되어 있으므로, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다. 따라서, 차광막을 형성할 때 화학 기계적 연마를 사용하여도, 차광막의 막두께를 설계값의 막두께로 확보할 수 있으므로, 차광성의 열화를 방지할 수 있다. 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)에 대해서도, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 되므로, 제1 차광막(71)과 유사한 효과가 얻어진다.
따라서, 각각의 차광막은 소정의 막두께를 확보할 수 있으므로, 차광 성능의 열화를 방지할 수 있다.
다음에, 본 발명의 제3 실시예에 따른 제2 고체 촬상 장치를 도 7의 개략 구 성 단면도 및 도 8의 차광막의 주요부 사시도 및 단면도를 참조하여 설명한다. 도 7은 고체 촬상 장치의 일례로서 CMOS 이미지 센서를 나타내고 있다.
도 7에 나타낸 바와 같이, 제2 고체 촬상 장치(3)는, 반도체 기판(11) 상에 형성된 포토다이오드로 이루어지는 수광 화소부(12) 및 흑레벨 기준 화소부(13)와, 이들 수광 화소부(12) 및 흑레벨 기준 화소부(13)의 상면에 형성된 다층 배선부(14)를 포함한다.
다층 배선부(14)는 반도체 기판(11)측으로부터 다층 배선부(14)의 두께 방향으로 소정 간격으로 복수의 층으로 중첩하여 형성된 복수의 금속 배선층(20)을 포함한다. 금속 배선층(20)은 예를 들면 제1 금속 배선층(21), 제2 금속 배선층(22), 제3 금속 배선층(23) 및 제4 금속 배선층(24)을 포함한다. 다층 배선부(14)는 또한 금속 배선층(20)을 서로 절연시키는 층간 절연막(40)을 포함한다.
금속 배선층(20)은 예를 들면 반도체 장치의 배선 재료로서 사용되는 구리(Cu), 알루미늄(Al), 텅스텐(W) 등의 금속 배선으로 형성되어 있다. 또한, 층간 절연막(40)은 예를 들면 산화 실리콘(SiO2)막으로 형성되어 있다. 이 층간 절연막(40)은 금속 배선을 서로 절연시키는 재료이면 되고, 광투과성을 갖는 무기 절연막, 유기 절연막 등으로 형성될 수도 있다.
또한, 금속 배선층(20) 중의 하나 예를 들면 제4 금속 배선층(24)과 그 하층의 금속 배선층(20) 중의 다른 하나 예를 들면 제3 금속 배선층(23)과의 사이의 층간 절연막(40)(44)에는, 그 층간 절연막(44)을 관통하여 제4 금속 배선층(24)의 제 4 금속 배선(34)과 그 하층의 제3 금속 배선층(23)의 제3 금속 배선(33)을 서로 접속시키는 컨택트 플러그(51)가 형성되어 있다. 당연히, 다른 금속 배선층들 사이 및 다른 금속 배선들 사이에도, 도시하지는 않았지만, 컨택트 플러그에 의해 접속되어 있는 금속 배선이 존재한다.
또한, 최상위에 위치하는 금속 배선층(20) 중의 하나, 즉 제4 금속 배선층(24)의 상면을 덮도록 형성된 층간 절연막(45)의 상면에는, 주변 회로(도시하지 않음) 등과의 전기 접속을 구축하기 위해 사용된 패드(61)가 예를 들면 알루미늄(Al)으로 형성되어 있다.
또한, 패드(61)와 그 바로 아래에 위치하는 제4 금속 배선층(24)의 제4 금속 배선(34-5) 사이의 층간 절연막(45)에는, 이 층간 절연막(45)을 관통하여 패드(61)와 제4 금속 배선(34-5)을 서로 접속시키는 컨택트 플러그(55)가 예를 들면 알루미늄(Al)으로 형성되어 있다. 또한, 패드(61)를 피복하기 위해 층간 절연막(46)이 형성되어 있다.
또한, 흑레벨 기준 화소부(13)의 포토다이오드에 대향하는 위치에는 차광막이 형성되어 있다.
구체적으로, 금속 배선층(20) 중의 제1 금속 배선층(21)으로 형성되는 복수의 제1 금속 배선(31)의 일부를, 흑레벨 기준 화소부(13)의 위쪽에 소정 간격으로 또한 복수의 열로 설치하여, 제1 차광막(71)을 형성하고 있다.
또한, 제1 금속 배선층(21) 위의 제2 금속 배선층(22)으로 형성되는 복수의 제2 금속 배선(32)의 일부를, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31) 사 이의 위쪽에 설치하여, 제2 차광막(72)을 형성하고 있다.
즉, 제2 차광막(72)의 배열은 제1 차광막(71)의 배열에 대하여 반주기 어긋나게 한 상태로 형성되어 있다.
또한, 흑레벨 기준 화소부(13)의 위쪽에, 제1 차광막(71)과 제2 차광막(72)의 세트가 복수 층으로 설치되어 있다.
예를 들면, 제2 금속 배선층(22) 위의 제3 금속 배선층(23)으로 형성되는 복수의 제3 금속 배선(33)의 일부를, 흑레벨 기준 화소부(13) 위쪽의 제2 금속 배선(32) 사이의 위쪽에 설치하여, 제3 차광막(73)을 형성하고 있다.
또한, 제3 금속 배선층(23) 위의 제4 금속 배선층(24)으로 형성되는 복수의 제4 금속 배선(34)의 일부를, 흑레벨 기준 화소부(13) 위쪽의 제3 금속 배선(33) 사이의 위쪽에 설치하여, 제4 차광막(74)을 형성하고 있다.
예를 들면, 제4 차광막(74)의 배열은 제3 차광막(73)의 배열에 대하여 반주기 어긋나게 한 상태로 형성되어 있다.
또한, 제3 차광막(73)의 배열은 제2 차광막(72)의 배열에 대하여 반주기 어긋나게 한 상태로 형성되어 있다.
도 8a 및 도 8b에 나타낸 바와 같이, 제1 차광막(71)은 예를 들면 라인 앤드 스페이스 L/S=100nm/100nm의 최소 배선폭 및 최소 스페이스의 패턴으로 형성할 수 있고, 제2 차광막(72)은, 패턴 위에서 볼 때, 즉 평면으로 볼 때 간극이 없도록 제1 차광막(71)에 대하여 반주기 어긋나게 한 배치로 되어 있다.
또한, 제3 차광막(73)은 예를 들면 라인 앤드 스페이스 L/S= 100nm/100nm의 최소 배선폭 및 최소 스페이스의 패턴으로 형성할 수 있고, 제2 차광막(72)에 대하여 패턴 위에서 볼 때, 즉 평면으로 볼 때 직교하는 방향으로 설치되어 있다. 한편, 제4 차광막(74)은 패턴 위에서 볼 때, 즉 평면으로 볼 때 간극이 없도록 제3 차광막(73)에 대하여 반주기 어긋나게 한 배치로 되어 있다.
이와 같이, 제1 내지 제4 차광막(71∼74)을 적층한 구성으로 함으로써, 예를 들면 65nm 세대에서 중간층의 1층 당의 배선 막두께가 170nm이어도, 다층 배선 구조를 활용하여 실질적으로 2층분의 배선 막두께 340nm(=170nm×2층)로 할 수 있다. 이와 같이 차광막의 두꺼운 막화가 가능하게 되고, 90nm 세대의 LSI에서의 중간층의 배선 막두께인 225nm를 상회하는 차광막의 막두께를 얻을 수 있다.
또한, 차광막이 화학 기계적 연마에 의한 디싱 또는 에로젼을 억제할 수 있는 디자인 룰 범위 내의 선폭을 갖는 배선으로 형성되므로, 디자인 룰을 벗어나는 수 십㎛∼100㎛의 선폭을 갖는 종래의 차광막과 비교하여, 구리(Cu) 배선에서 특유하게 발생하는 배선 중앙부의 구리(Cu)가 과도하게 연마되는 디싱을 억제할 수 있다.
제3 실시예의 설명에서는, 일례로서 4층으로 형성된 금속 배선층(20)을 설명하였으나, 금속 배선층(20)은 4층 이상이어도 되고, 이 경우에는 4층 이상의 금속 배선층(20) 중의 연속하는 4개의 층을 사용하여 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 형성하면 된다.
또한, 금속 배선층(20)이 n층(n은 6 이상의 자연수) 이상인 경우, 제1 차광막(71)과 제2 차광막(72)의 세트를 1세트로 하여, n이 짝수인 경우에는 n/2 세트를 형성할 수 있고, n이 홀수의 경우에는 (n-1)/2 세트를 형성할 수 있다. 즉, 금속 배선층의 층수에 따라 차광막을 형성하는 것이 가능하다.
본 발명의 제3 실시예에 따른 제2 고체 촬상 장치(3)에서는, 금속 배선층(20) 중의 제1 금속 배선층(21)으로 복수의 제1 금속 배선(31)을 형성할 때, 흑레벨 기준 화소부(13)의 위쪽에 제1 금속 배선(31)의 일부를 소정 간격으로 또한 복수의 열로 설치하여 제1 차광막(71)을 형성한다. 또한, 제1 금속 배선층(21) 상의 제2 금속 배선층(22)으로 복수의 제2 금속 배선(32)을 형성할 때, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31) 사이의 위쪽에 제2 금속 배선(32)의 일부를 설치하여 제2 차광막(72)을 형성한다. 따라서, 평면으로 볼 때, 흑레벨 기준 화소부(13)는 제1 차광막(71)과 제2 차광막(72)으로 덮히게 된다.
또한, 제1 차광막(71)과 제2 차광막(72)의 세트를 흑레벨 기준 화소부(13)의 위쪽에 복수 세트로 설치하므로, 경사 입사광에 대한 차광성이 향상된다. 적어도 제1 차광막(71)과 제2 차광막(72)의 세트를 2세트 설치한 곳에서는, 실질적으로 2층의 금속 배선층으로 차광막이 형성되어 있는 것이 된다.
따라서, 종래의 1층의 금속 배선층으로 형성되던 차광막과 비교하여, 차광막의 총막두께를 두껍게 할 수 있다. 당연히, 제1 차광막(71)과 제2 차광막(72)의 세트를 3세트 이상 설치한 곳에서는, 그 세트 수에 따라 차광성이 증가된다.
이로써, 금속 배선층(20)을 박막화하여도 차세대 이후의 LSI에 대응하는 차광성을 갖는 차광막으로 된다는 이점이 있다.
또한, 제1 차광막(71)은 소정 간격으로 또한 복수의 열로 설치되어 있으므 로, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다. 따라서, 차광막을 형성할 때 화학 기계적 연마를 사용하여도, 차광막의 막두께를 설계값의 막두께로 확보할 수 있으므로, 차광성의 열화를 방지할 수 있다. 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)에 대해서도, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 되므로, 제1 차광막(71)과 유사한 효과가 얻어진다.
따라서, 각각의 차광막은 소정의 막두께를 확보할 수 있으므로, 차광 성능의 열화를 방지할 수 있다.
따라서, 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 포함하는 4층의 차광막에 의해, 흑레벨 기준 화소부(13)의 포토다이오드 영역으로의 광의 입사가 차단된다.
또한, 제3 실시예에 따른 제2 고체 촬상 장치(2)는, 흑레벨 기준 화소부(13)위쪽에 예를 들면 복수 층의 배선을 동일 방향으로 설치하여야 하는 경우에 효과적이다.
다음에, 본 발명의 제4 실시예에 따른 제2 고체 촬상 장치를 도 9의 개략 구성 단면도 및 도 10의 차광막의 주요부 사시도 및 단면도를 참조하여 설명한다. 도 9는 고체 촬상 장치의 일례로서 CMOS 이미지 센서를 나타내고 있다.
도 9에 나타낸 바와 같이, 제2 고체 촬상 장치(4)는, 반도체 기판(11) 상에 형성된 포토다이오드로 이루어지는 수광 화소부(12) 및 흑레벨 기준 화소부(13)와, 이들 수광 화소부(12) 및 흑레벨 기준 화소부(13)의 상면에 형성된 다층 배선 부(14)를 포함한다.
다층 배선부(14)는 반도체 기판(11)측으로부터 다층 배선부(14)의 두께 방향으로 소정 간격으로 이격되어 중첩하여 형성된 복수의 금속 배선층(20)을 포함한다. 금속 배선층(20)은 예를 들면 제1 금속 배선층(21), 제2 금속 배선층(22), 제3 금속 배선층(23) 및 제4 금속 배선층(24)을 포함한다. 다층 배선부(14)는 또한 금속 배선층(20)을 서로 절연시키는 층간 절연막(40)을 포함한다.
금속 배선층(20)은 예를 들면 반도체 장치의 배선 재료로서 사용되는 구리(Cu), 알루미늄(Al), 텅스텐(W) 등의 금속 배선으로 형성되어 있다. 또한, 층간 절연막(40)은 예를 들면 산화 실리콘(SiO2)막으로 형성되어 있다. 이 층간 절연막(40)은 금속 배선 사이를 절연하는 재료이면 되고, 광투과성을 갖는 무기 절연막, 유기 절연막 등을 사용할 수 있다.
또한, 금속 배선층(20) 중의 하나 예를 들면 제4 금속 배선층(24)과 그 하층의 금속 배선층(20) 중의 다른 하나 예를 들면 제3 금속 배선층(23)과의 사이의 층간 절연막(40)(44)에는, 그 층간 절연막(44)을 관통하여 제4 금속 배선층(24)의 제4 금속 배선(34)과 그 하층의 제3 금속 배선층(23)의 제3 금속 배선(33)을 서로 접속시키는 컨택트 플러그(51)가 형성되어 있다. 당연히, 다른 금속 배선층 사이 및 다른 금속 배선 사이에도, 도시하지는 않았지만, 컨택트 플러그에 의해 접속되어 있는 금속 배선이 존재한다.
또한, 최상위에 위치하는 금속 배선층(20) 중의 하나, 즉 제4 금속 배선 층(24)의 상면을 덮도록 형성된 층간 절연막(45)의 상면에는, 주변 회로(도시하지 않음) 등과의 전기 접속을 구축하기 위해 사용되는 패드(61)가 예를 들면 알루미늄(Al)으로 형성되어 있다.
또한, 패드(61)와 그 바로 아래에 위치하는 제4 금속 배선층(24)의 제4 금속 배선(34-5) 사이의 층간 절연막(45)에는, 이 층간 절연막(45)을 관통하여 패드(61)와 제4 금속 배선(34-5)을 서로 접속시키는 컨택트 플러그(55)가 예를 들면 알루미늄(Al)으로 형성되어 있다. 또한, 패드(61)를 피복하는 층간 절연막(46)이 형성되어 있다.
또한, 흑레벨 기준 화소부(13)의 포토다이오드에 대향하는 위치에는 차광막이 형성되어 있다.
구체적으로, 금속 배선층(20) 중의 제1 금속 배선층(21)으로 형성되는 복수의 제1 금속 배선(31)의 일부를, 흑레벨 기준 화소부(13)의 위쪽에 소정 간격으로 또한 복수의 열로 설치하여, 제1 차광막(71)을 형성하고 있다.
또한, 제1 금속 배선층(21) 위의 제2 금속 배선층(22)으로 형성되는 복수의 제2 금속 배선(32)의 일부를, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31) 사이의 위쪽에 설치하여, 제2 차광막(72)을 형성하고 있다. 그리고, 제2 차광막(72)은 제1 차광막(71) 위에서 제1 차광막(71)에 오버랩하여 형성되어 있다. 예를 들면, 평면으로 볼 때, 제2 차광막(72)은 제1 차광막(71)의 에지에 오버랩하는 상태로 형성되어 있다.
즉, 제2 차광막(72)의 배열은 제1 차광막(71)의 배열에 대하여 반주기 어긋 나게 한 상태로 형성되어 있다.
또한, 제2 금속 배선층(22) 위의 제3 금속 배선층(23)으로 형성되는 복수의 제3 금속 배선(33)의 일부를, 흑레벨 기준 화소부(13) 위의 제2 금속 배선(32) 사이의 위쪽에 설치하여, 제3 차광막(73)을 형성하고 있다. 그리고, 제3 차광막(73)은 제2 차광막(72) 위에서 제2 차광막(72)의 일부에 오버랩하여 형성되어 있다. 예를 들면, 평면으로 볼 때, 제3 차광막(73)은 제2 차광막(72)의 에지에 오버랩하는 상태로 형성되어 있다.
즉, 제3 차광막(73)의 배열은 제2 차광막(72)의 배열에 대하여 반주기 어긋나게 한 상태로 형성되어 있다.
또한, 제3 금속 배선층(23) 위의 제4 금속 배선층(24)으로 형성되는 복수의 제4 금속 배선(34)의 일부를, 흑레벨 기준 화소부(13) 위의 제3 금속 배선(33) 사이의 위쪽에 설치하여, 제4 차광막(74)을 형성하고 있다. 그리고, 제4 차광막(74)은 제3 차광막(73) 위에서 제3 차광막(72)의 일부에 오버랩하여 형성되어 있다. 예를 들면, 평면으로 볼 때, 제4 차광막(74)은 제1 차광막(73)의 에지에 오버랩하는 상태로 형성되어 있다.
즉, 제4 차광막(74)의 배열은 제3 차광막(73)의 배열에 대하여 반주기 어긋나게 한 상태로 형성되어 있다.
도 10a 및 도 10b에 나타낸 바와 같이, 제1 차광막(71)은 예를 들면 디싱을 억제할 수 있는 라인 앤드 스페이스 L/S=3000nm/350nm의 배선폭 및 스페이스의 패턴으로 형성될 수 있고, 제2 차광막(72)은 패턴 위에서 볼 때, 즉 평면으로 볼 때 에 제1 차광막(71)과 제2 차광막(72) 사이에 갭이 없도록 제1 차광막(71)에 대하여 반주기 어긋나게 한 배치로 되어 있다.
또한, 제3 차광막(73)은 예를 들면 라인 앤드 스페이스 L/S=3000nm/350nm의 배선폭 및 스페이스의 패턴으로 형성될 수 있고, 패턴 위에서 볼 때, 즉 평면으로 볼 때, 제2 차광막(72)과 제3 차광막(73) 사이에 갭이 없도록 제2 차광막(72)에 대하여 반주기 어긋나게 한 배치로 되어 있다. 또한, 제4 차광막(74)은 예를 들면 라인 앤드 스페이스 L/S=3000nm/350nm의 배선폭 및 스페이스의 패턴으로 형성될 수 있고, 패턴 위에서 볼 때, 즉 평면으로 볼 때 제3 차광막(73)과 제4 차광막(74) 사이에 갭이 없도록 제3 차광막(73)에 대하여 반주기 어긋나게 한 배치로 되어 있다.
전술한 예는 일례일뿐이며, 화학 기계적 연마 조건에 따라서는 차광막의 폭을 추가로 넓게 할 수도 있다. 예를 들면, 제1 차광막(71) 내지 제4 차광막(74)의 각각의 선폭은 5㎛ 이하로 하는 것이 바람직하다. 보다 바람직하게는, 3㎛ 이하로 하는 것이 더욱 좋다.
또한, 스페이스도 350nm로 한정되지 않고, 예를 들면 스페이스의 가공성을 고려하여 스페이스의 폭을 결정할 수 있다. 예를 들면, 스페이스는 200nm 내지 400nm의 범위로 설정하는 것이 가능하다.
이와 같이, 제1 차광막(71) 내지 제4 차광막(74)을 적층한 구성으로 함으로써, 예를 들면 65nm 세대에서 중간층의 1층 당의 배선 막두께가 170nm이어도, 다층 배선 구조를 활용하여 실질적으로 2층분의 배선 막두께 340nm(=170nm×2층)로 할 수 있고, 두꺼운 부분에서는 실질적으로 3층분의 배선 막두께 510nm(=170nm×3층) 로 할 수 있다. 이와 같이 차광막의 두꺼운 막화가 가능하게 되고, 90nm 세대의 LSI에서의 중간층의 배선 막두께의 225nm를 상회하는 차광막의 막두께를 얻을 수 있다.
또한, 차광막이 화학 기계적 연마에 의한 디싱 또는 에로젼을 억제할 수 있는 디자인 룰 범위 내의 선폭을 갖는 배선으로 형성되므로, 디자인 룰에서 벗어나는 수 십㎛∼100㎛ 선폭을 갖는 종래의 차광막과 비교하여, 구리(Cu) 배선에서 특유하게 발생하는 배선 중앙부의 구리(Cu)가 과도하게 연마되는 디싱을 감소시킬 수 있다.
전술한 제4 실시예의 설명에서는, 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 동일한 선폭의 라인 패턴으로 하였지만, 예를 들면 하층의 차광막 사이의 스페이스의 폭보다 큰 폭의 라인 패턴을 사용하면, 각각의 차광막의 선폭을 상이한 것으로 하여도 된다. 예를 들면, 일부의 차광막을 배선으로서 사용하는 경우, 배선 저항을 감소시키기 위해, 다른 층의 차광막보다 광폭의 라인 패턴으로서 형성하는 것도 가능하다.
제4 실시예의 설명에서는, 일례로서 4층으로 형성된 금속 배선층(20)을 설명하였으나, 금속 배선층(20)은 4층 이상이어도 되고, 이 경우에는 4층 이상의 금속 배선층(20) 중의 연속하는 4개의 층을 사용하여, 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 형성해도 된다.
또한, 금속 배선층(20)이 n층(n은 6 이상의 자연수) 이상인 경우, 제1 차광막(71)과 제2 차광막(72)의 세트를 1세트로 하여, n이 짝수인 경우에는 n/2 세트를 형성할 수 있고, n이 홀수인 경우에는 (n-1)/2 세트를 형성할 수 있다. 즉, 금속 배선층의 층수에 따라 차광막을 형성하는 것이 가능하다.
본 발명의 제4 실시예에 따른 제2 고체 촬상 장치(4)에서는, 금속 배선층(20) 중의 제1 금속 배선층(21)으로 복수의 제1 금속 배선(31)을 형성할 때, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31)의 일부를 소정 간격으로 또한 복수의 열로 설치하여 제1 차광막(71)을 형성한다. 또한, 제1 금속 배선층(21) 상의 제2 금속 배선층(22)으로 복수의 제2 금속 배선(32)을 형성할 때, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31) 사이의 위쪽에 제2 금속 배선(32)의 일부를 설치하여 제2 차광막(72)을 형성한다. 따라서, 평면으로 볼 때, 흑레벨 기준 화소부(13)는 제1 차광막(71)과 제2 차광막(72)으로 덮히게 된다.
또한, 제1 차광막(71)과 제2 차광막(72)의 세트를 흑레벨 기준 화소부(13)의 위쪽에 복수의 세트로 설치하므로, 경사 입사광에 대한 차광성을 높일 수 있고, 적어도 제1 차광막(71)과 제2 차광막(72)의 세트를 2세트 설치하는 곳에서는, 실질적으로 2층의 금속 배선층으로 차광막이 형성되어 있는 것으로 된다. 따라서, 종래의 1층의 금속 배선층으로 형성된 차광막과 비교하여, 차광막의 총막두께를 두껍게 할 수 있다. 당연히, 제1 차광막(71)과 제2 차광막(72)의 세트를 3세트 이상 설치한 곳에서는, 그 세트 수에 따라 차광 성능을 높일 수 있다.
이로써, 금속 배선층(20)을 박막화하여도, 차세대 이후의 LSI에 대응하는 차광성을 갖는 차광막으로 된다.
또한, 제1 차광막(71)은 소정 간격으로 또한 복수의 열로 설치된 배선을 포 함하므로, 디싱 또는 에로젼을 발생하지 않는 선폭으로 형성하는 것이 가능하게 된다. 마찬가지로, 제2 차광막(72)에 대해서도 제1 금속 배선(71) 사이의 위쪽에 위치된 배선을 포함하므로, 소정 간격 또한 복수의 열로 형성되어 있는 것이 된다. 따라서, 제1 차광막(71)과 마찬가지로, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다.
따라서, 각각의 차광막은 소정의 막두께를 확보할 수 있으므로, 차광 성능의 열화를 방지할 수 있다.
또한, 도 5에 나타낸 바와 같이, 제2 차광막(72)은, 제1 차광막(71)의 위쪽에 제1 차광막(71)의 일부에 오버랩하여 형성되어 있으므로, 경사 입사광(Ls)을 확실하게 차광하는 것이 가능하다. 또한, 제3 차광막(73) 및 제4 차광막(74)에 대해서도 이러한 점에서 제2 차광막(72)과 유사하다.
이로써, 제2 차광막(72)이 전술한 바와 같이 오버래핑하여 형성되어 있는 곳에서, 미세화에 의해 배선을 박막화하여도, 그 배선과 동일한 층의 막으로 형성한 차광막의 차광성을 유지하거나 높일 수 있다. 그러므로, 차세대 이후의 LSI에 대응하는 차광성을 갖는 차광막으로 되는 이점이 있다.
또한, 제1 차광막(71)은 소정 간격으로 또한 복수의 열로 설치되어 있으므로, 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하는 것이 가능하게 된다. 따라서, 차광막을 형성할 때 화학 기계적 연마를 사용하여도, 차광막의 막두께를 설계값의 막두께로 확보할 수 있으므로, 차광성의 열화를 방지할 수 있다. 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)에 대해서도, 디싱 또는 에로젼을 발 생시키지 않는 선폭으로 형성하는 것이 가능하게 되므로, 제1 차광막(71)과 유사한 효과가 얻어진다.
따라서, 각각의 차광막은 소정의 막두께를 확보할 수 있으므로, 차광 성능의 열화를 방지할 수 있다.
전술한 제1 실시예 내지 제4 실시예에서 사용하는 금속 배선의 재료, 및 금속 배선을 서로 접속시키는 컨택트 플러그의 재료는, 예를 들면 구리, 알루미늄, 텅스텐, 알루미늄 합금, 및 구리 합금 등의 금속 배선에 일반적으로 사용되는 금속 재료를 들 수 있다.
또한, 금속 배선의 장벽 금속(barrier metal)으로서 사용되는 재료는, 티탄, 탄탈, 텅스텐, 루테늄, 이들 금속의 질화물, 이들 금속을 주성분으로 하는 합금, 및 상기 금속, 상기 금속의 질화물, 상기 금속의 합금 등으로부터 선택된 적층막 등을 들 수 있다.
또한, 제1 실시예 내지 제4 실시예에서는, 제1 차광막(71) 내지 제4 차광막(74) 중의 적어도 하나의 차광막은 전기 접속부를 겸할 수도 있다. 즉, 차광막을 배선으로서 사용할 수도 있다.
그 경우, 차광막은 통상의 배선으로서의 사용될 수 있을뿐만 아니라 분류 배선으로서도 사용될 수 있다. 예를 들면, 전원 공급 배선 등의 높은 전류 밀도로 전류를 흐르게 하는 용도로 사용할 때, 배선 박막화에 의한 배선 저항의 상승에 대한 대책으로서 유효하다. 특히, 차광막은 배선 거리가 길어질 수 밖에 없는 대면적 고체 촬상 장치에서의 소비 전력의 감소에 효과적이다.
또한, 상층의 차광막의 일부와 하층의 차광막의 일부가 오버랩하여 형성되어 있는 구성에서는, 상이한 층에 있는 차광막들을 서로 컨택트 플러그에 의해 접속시켜, 이들이 1개의 배선으로서 작동하게 하는 것도 가능하다.
예를 들면, 도 11에 나타낸 바와 같이, 제3 금속 배선층(23)의 제3 금속 배선(33)으로 형성되는 제3 차광막(73)(73-1)을, 제4 금속 배선층(24)의 제4 금속 배선(34)으로 형성되는 제4 차광막(74)(74-1)과 또 다른 제4 차광막(74)(74-2)에 각각 컨택트 플러그(52, 53)에 의해 접속시켜, 3개의 차광막을 1개의 배선으로서 사용할 수도 있다.
또한, 상기와는 별도로, 제3 금속 배선층(23)의 제3 금속 배선(33)으로 형성되는 제3 차광막(73)(73-2) 및 또 다른 제3 차광막(73)(73-3)을, 제4 금속 배선층(24)의 제4 금속 배선(34)으로 형성되는 제4 차광막(74)(74-3)에 각각 컨택트 플러그(54, 55)에 의해 접속시켜, 3개의 차광막을 1개의 배선으로서 사용할 수도 있다.
전술한 설명에서는 3개의 차광막을 1개의 배선으로 사용하였지만, 차광막의 개수는 1개이어도 되고, 복수 개이어도 된다. 상층의 차광막의 일부와 하층의 차광막의 일부가 오버랩하여 형성되어 있는 구성이면 된다.
이와 같이, 1개의 차광막군(70)에서 2개 이상의 배선을 차광막으로 겸할 수도 있다.
또한, 제1 차광막(71) 내지 제4 차광막(74) 중 적어도 1개의 차광막이 전기 접속을 위해 사용되는 배선으로서는 예를 들면 전원선이 있다. 일례로서, 도 12에 CMOS 이미지 센서의 회로도를 나타내고 있다.
도 12에 나타낸 바와 같이, 고체 촬상 장치(CMOS형 이미지 센서)(201)는 각각 광전 변환 소자를 포함하는 복수의 화소(211)가 행렬형으로 2차원 배치되어 이루어지는 화소부(210)와, 화소부(210)에 대한 주변 회로로서의 논리부(220)를 포함하며, 논리부(220)는 제어 신호선을 서로 독립적으로 제어하는 구동 회로(221), 화소용 수직 주사 회로(223), 타이밍 발생 회로(225) 및 수평 주사 회로(227)를 포함한다.
화소(211)의 행렬 배열에 대하여, 열마다 출력 신호선(241)이 배선되어 있고, 화소(211)의 각각의 행마다 제어 신호선이 배선되어 있다. 이들 제어 신호선은 예를 들면 전송 제어선(242), 리셋 제어선(243) 및 선택 제어선(244)을 포함한다. 또한, 화소(211)의 각각에 리셋 전압을 공급하는 리셋선(245)이 배선되어 있다.
화소(211)의 내부 회로 구성의 일례가 도시되어 있다. 본 회로예에 관한 단위 화소는 수광부(231)에 광전 변환 소자로서 예를 들면 포토다이오드를 포함하는 화소 회로이며, 이 화소 회로는 또한 예를 들면 전송 트랜지스터(232), 리셋 트랜지스터(233), 증폭 트랜지스터(234) 및 선택 트랜지스터(235)의 4개의 트랜지스터를 포함한다. 여기서, 전송 트랜지스터(232), 리셋 트랜지스터(233), 증폭 트랜지스터(234) 및 선택 트랜지스터(235)로서 예를 들면 N채널의 MOS 트랜지스터를 사용하고 있다.
전송 트랜지스터(232)는 수광부(231)의 포토다이오드의 음극 전극과 전하 전 압 변환부인 플로팅 디퓨전부(236) 사이에 접속되며, 수광부(231)에 의해 광전 변환되어 수광부(231)에 축적된 신호 전하(여기서는, 전자)를 플로팅 디퓨전부(236)에 전송한다.
리셋 트랜지스터(233)는 드레인 전극이 리셋선(245)에 접속되고, 소스 전극이 플로팅 디퓨전부(236)에 접속되며, 수광부(231)로부터 플로팅 디퓨전부(236)로의 신호 전하의 전송에 앞서, 게이트 전극에 리셋 펄스가 제공되며, 그 때 플로팅 디퓨전부(236)의 전위를 리셋 전압으로 리셋한다.
증폭 트랜지스터(234)는 게이트 전극이 플로팅 디퓨전부(236)에 접속되고, 드레인 전극이 화소 전원 Vdd에 접속되며, 리셋 트랜지스터(233)에 의해 리셋된 후의 플로팅 디퓨전부(236)의 전위를 리셋 레벨로서 출력하고, 또한 전송 트랜지스터(232)에 의해 신호 전하가 전송된 후의 플로팅 디퓨전부(236)의 전위를 신호 레벨로서 출력한다.
선택 트랜지스터(235)는, 예를 들면, 드레인 전극이 증폭 트랜지스터(234)의 소스 전극에 접속되고, 소스 전극이 출력 신호선(241)에 접속되어 있다. 그리고, 게이트 전극에 선택 펄스가 인가될 때에 온 상태로 되어, 화소(211)를 선택된 상태로 하여 증폭 트랜지스터(234)로부터 출력되는 신호를 출력 신호선(241)에 출력한다. 선택 트랜지스터(235)에 대해서는 화소 전원 Vdd와 증폭 트랜지스터(234)의 드레인 전극 사이에 접속되는 구성을 채용하는 것도 가능하다.
구동 회로(221)는 화소부(210)의 판독 행의 화소(211)의 신호를 판독하는 판독 동작을 행하는 구성으로 되어 있다.
화소용 수직 주사 회로(223)는 시프트 레지스터 또는 어드레스 디코더 등에 의해 구성된다. 화소용 수직 주사 회로(223)는 리셋 펄스, 전송 펄스 및 선택 펄스 등을 적합하게 발생하여 화소부(210)의 각각의 화소(211)를 전자 셔터 행(electronic shutter row)과 판독 행 각각에 대하여 행 단위로 수직 방향(즉, 상하 방향)으로 주사하며, 전자 셔터 행에 대하여는 그 행의 화소(211)의 신호 스윕핑(signal sweeping)을 행하기 위한 전자 셔터 동작을 행한다. 그리고, 화소용 수직 주사 회로(223)는, 구동 회로(221)에 의한 판독 주사보다 셔터 속도에 대응하는 시간분 만큼 전에, 동일한 행(전자 셔터 행)에 대하여 전자 셔터 동작을 행한다.
수평 주사 회로(227)는 시프트 레지스터 또는 어드레스 디코더 등에 의해 구성되며, 화소부(210)의 화소열을 순서대로 수평 주사한다.
타이밍 발생 회로(225)는 구동 회로(221), 화소용 수직 주사 회로(223) 등의 동작의 기준으로 되는 타이밍 신호 및 제어 신호를 생성한다.
고체 촬상 장치(CMOS형 이미지 센서)(201)의 구성은 일례로서 예시한 것이며, 상기한 구성으로 한정되는 것은 아니다.
전술한 바와 같은 CMOS 이미지 센서에서, 예를 들면, 화소 전원 Vdd에 접속되는 리셋 전압을 공급하는 리셋선(245)의 일부를 차광막으로서 사용하거나, 또는 차광막을 분류 배선으로 할 수 있다. 또한, 전송 제어선(242), 리셋 제어선(243), 선택 제어선(244), 화소부(210)와 논리부(220)를 접속하는 배선 등의 일부를 차광막으로 하는 것도 가능하다.
이와 같이, 배선의 일부를 차광막으로 사용하는 것이 가능하므로, 배선을 설 치하지 않은 차광막의 형성 영역에 배선을 레이아웃하는 것이 가능하게 되어, 배선 레이아웃의 자유도를 높일 수 있다. 따라서, 셀 면적의 축소 및 배선 저항의 감소 등의 효과를 얻을 수 있다.
다음에, 전술한 각각의 실시예의 다층 배선부(14)의 금속 배선이 차광막으로서도 작용하는 경우에서의 차광막에 필요한 막두께에 대하여 설명한다.
통상, 고체 촬상 장치가 조도가 강한 환경에서도 콘트라스트를 제공하도록 하기 위해, 흑레벨 기준 화소부(13)는 조도에 상관없이 광을 충분히 감쇠시키도록 요구된다.
자연 환경 하에서 강한 조도로 되는 태양광은, 장소에도 좌우되기는 하지만, 대략 100000 lx(단위: 룩스) 이상이며, 이것을 0.1 lx 이하까지 감쇠시키려고 하는 경우를 고려한다.
광의 차광 성능은 물질 표면에서의 반사와 물질 내에서의 흡수에 의해 표현된다. 예를 들면, 재료막에 대한 입사광의 투과율을 T, 입사광의 반사율을 R, 입사광의 흡수 계수를 α, 재료막의 막두께를 d로 하면, 아래의 수식 (1)을 얻을 수 있다:
T = (1-R)exp(-αd) (1)
여기서, 재료막의 막두께 d1에서의 투과율을 T1, 재료막의 막두께 d2에서의 투과율을 T2로 하면, 상기한 수식 (1)로부터 T1 및 T2는 아래의 수식 (2)와 같이 표현된다:
log(T1/T2) = -α(d1 - d2) (2)
여기서, 흡수 계수 α는 소쇠 계수(extinction coefficient) K를 사용하여 아래의 수식 (3)과 같이 표현된다:
α= (4π／λ)K (3)
따라서, 투과율 T, 재료막의 막두께 d, 소쇠 계수 K의 사이에는 아래의 수식 (4)와 같은 관계를 얻을 수 있다:
log(T1/T2) = -(4π／λ)K(d1-d2) (4)
즉, 세로축을 투과율 T의 대수로 나타내고, 가로축을 차광막의 막두께 d로 나타낸 경우, 그 경사가 클수록 소쇠 계수 K가 커진다는 것을, 즉 차광성이 증가한다는 것을 알 수 있다.
이상과 같이 투과율 T의 대수를 취한 그래프로 나타내면, 각각의 재료막의 차광성을 비교하기 쉽기 때문에, 모든 투과율을 dB 환산을 통해 dB로 나타낸다. dB 환산식은 아래와 같다:
dB = 20logT (5)
구리와 탄탈의 가시광 영역에서의 투과율과 입사광의 파장 간의 관계는, 도 13의 가시광 영역에서의 투과율의 파장 의존의 실측 데이터에 의해 나타내진다.
또한, 구리와 탄탈의 가시광 영역에서 투과되기 쉬운 파장에서의 투과율과 막두께 간의 관계는, 도 14의 투과되기 쉬운 파장에서의 투과율의 막두께 의존의 실측 데이터에 의해 나타내진다.
광의 강도를 100,000 lx(룩스)에서 0.1 lx(룩스)로 감쇠시키기 위해서는, -120dB 이상의 차광성이 요구된다. 예를 들면, 구리(Cu) 배선의 장벽 금속으로 탄탈을 사용하고, 그 막두께를 15nm으로 한 경우, -120dB의 차광 성능을 얻으려면, 구리(Cu) 배선은 216nm의 막두께가 요구된다.
따라서, 1층 당의 구리(Cu) 배선의 막두께가 216nm를 밑도는 경우에, 전술한 본 발명의 실시예를 적용하는 것이 효과적이다.
다음에, 본 발명을 적용한 제1 고체 촬상 장치의 제조 방법을 도 1의 개략 구성 단면도를 참조하여 설명한다.
먼저, 통상의 고체 촬상 장치의 제조 방법에 따라 반도체 기판(11) 상에 각각 포토다이오드로 이루어지는 수광 화소부(12) 및 흑레벨 기준 화소부(13)를 형성하고, 또한 이들 수광 화소부(12) 및 흑레벨 기준 화소부(13)의 상면에 다층 배선부(14)를 형성한다.
다층 배선부(14)는, 반도체 기판(11) 측으로부터 차례로 층간 절연막(40)과 금속 배선층(20)(예를 들면, 제1 금속 배선층(21), 제2 금속 배선층(22), 제3 금속 배선층(23), 제4 금속 배선층(24))을 교대로 형성함으로써 형성된다. 또한, 필요에 따라 금속 배선층(20) 사이의 층간 절연막(40)을 관통하는 컨택트 플러그가 형성된다. 예를 들면, 금속 배선층(20)(제4 금속 배선층(24))과 그 하층의 또 다른 금속 배선층(20)(제3 금속 배선층(23))의 사이의 층간 절연막(40)(44)에, 그 층간 절연막(44)을 관통하여 제4 금속 배선층(24)의 제4 금속 배선(34)과 그 하층의 제3 금속 배선층(23)의 제3 금속 배선(33)을 서로 접속시키는 컨택트 플러그(51)를 형 성한다. 당연히, 도시하지는 않았지만, 다른 금속 배선층의 상이한 금속 배선 사이에도 컨택트 플러그가 형성된다.
금속 배선층(20)은 예를 들면 반도체 장치의 배선 재료로서 사용되는 구리(Cu), 알루미늄(Al), 텅스텐(W) 등의 금속 배선으로 형성된다. 또한, 층간 절연막(40)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다. 이 층간 절연막(40)은 금속 배선을 서로 절연시키는 재료이면 되고, 광투과성을 갖는 무기 절연막, 유기 절연막 등을 사용할 수 있다.
제1 금속 배선층(21)으로 복수의 제1 금속 배선(31)을 형성할 때, 흑레벨 기준 화소부(13)의 위에, 제1 금속 배선(31)의 일부를 소정 간격으로 또한 복수의 열로 설치하여, 제1 차광막(71)을 형성한다.
또한, 제1 금속 배선층(21) 상의 제2 금속 배선층(22)으로 복수의 제2 금속 배선(32)을 형성할 때, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31) 사이의 위쪽에 제2 금속 배선(32)의 일부를 설치하여, 제2 차광막(72)을 형성한다.
또한, 제2 금속 배선층(22) 상의 제3 금속 배선층(23)으로 복수의 제3 금속 배선(33)을 형성할 때, 흑레벨 기준 화소부(13) 위쪽에 제3 금속 배선(33)의 일부를 제2 차광막(72)에 직교하는 방향으로 소정 간격으로 또한 복수의 열로 설치하여, 제3 차광막(73)을 형성한다.
또한, 제3 금속 배선층(23) 상의 제4 금속 배선층(24)으로 복수의 제4 금속 배선(34)을 형성할 때, 흑레벨 기준 화소부(13) 위의 제3 금속 배선(33) 사이의 위 쪽에 제4 금속 배선(34)의 일부를 설치하여, 제4 차광막(74)을 형성한다.
그 후, 최상위에 위치하는 금속 배선층(20) 중의 하나(제4 금속 배선층(24))의 상면을 덮도록 층간 절연막(45)을 형성하고, 그 층간 절연막(45)에 제4 금속 배선층(24)의 제4 금속 배선(34-5)까지 연장하는 접속 구멍을 형성한다. 그리고나서, 접속 구멍의 내부에 제4 금속 배선(34-5)에 접속하는 컨택트 플러그(55)를 예를 들면 알루미늄(Al)으로 형성한다. 또한, 층간 절연막(45)의 상면에 컨택트 플러그(55)를 접합하고, 또한 주변 회로(도시하지 않음) 등과의 전기 접속을 위한 패드(61)를 예를 들면 알루미늄(Al)으로 형성한다. 패드(61)와 컨택트 플러그(55)는 동일 층에 형성하는 것도 가능하다.
전술한 설명에서는, 일례로서 4층으로 형성된 금속 배선층(20)을 설명하였으나, 금속 배선층(20)은 4층 이상이어도 되고, 이 경우에는 4층 이상의 금속 배선층(20) 중의 연속하는 4개의 층을 사용하여, 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 형성하면 된다.
또한, 금속 배선층(20)이 6층 이상인 경우, 제3 차광막(73)과 제4 차광막(74)에 대하여 직교하도록, 제1 차광막(71) 및 제2 차광막(72)과 유사한 차광막을 형성할 수 있다. 또한, 금속 배선층(20)이 8층 이상인 경우, 제1 차광막(71) 내지 제4 차광막(74)의 조합을 2세트 또는 그 이상으로 형성할 수 있다. 즉, 금속 배선층의 층수에 따라 차광막을 형성하는 것이 가능하다.
또한, 제1 고체 촬상 장치의 제2 실시예에서 설명한 바와 같은 구성을 형성할 수도 있다. 이 경우, 각각의 차광막의 패턴의 폭 및 패턴 간격을 바꾸면 된다.
전술한 제조 방법에서는, 미세화에 의해 배선을 박막화하여도, 그 배선과 동일한 층의 막으로 형성한 차광막의 차광성을 유지하거나 높일 수 있고, 차세대 이후의 LSI에 대응하는 차광성을 갖는 차광막을 형성할 수 있다는 이점이 있다. 또한, 경사 입사광에 대한 차광성을 높일 수 있다.
또한, 차광막을 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성하기 위해 화학 기계적 연마를 사용하여도, 차광막의 막두께를 설계값의 막두께로 확보할 수 있으므로, 차광성의 열화를 방지할 수 있다.
다음에, 본 발명의 제2 고체 촬상 장치의 제조 방법을 도 7의 개략 구성 단면도를 참조하여 설명한다.
먼저, 통상의 고체 촬상 장치의 제조 방법에 따라 반도체 기판(11) 상에 각각 포토다이오드로 이루어지는 수광 화소부(12) 및 흑레벨 기준 화소부(13)를 형성하고, 또한 이들 수광 화소부(12) 및 흑레벨 기준 화소부(13)의 상면에 다층 배선부(14)를 형성한다.
다층 배선부(14)는 반도체 기판(11)측으로부터 차례로 층간 절연막(40)과 금속 배선층(20)(예를 들면, 제1 금속 배선층(21), 제2 금속 배선층(22), 제3 금속 배선층(23), 제4 금속 배선층(24))을 교대로 형성함으로써 형성된다. 또한, 필요에 따라 금속 배선층(20) 사이의 층간 절연막(40)을 관통하는 컨택트 플러그가 형성된다. 예를 들면, 금속 배선층(20)(제4 금속 배선층(24))과 그 하층의 금속 배선층(20)(제3 금속 배선층(23)) 사이의 층간 절연막(40)(44)에, 그 층간 절연막(44)을 관통하여 제4 금속 배선층(24)의 제4 금속 배선(34)과 그 하층의 제3 금 속 배선층(23)의 제3 금속 배선(33)을 서로 접속시키는 컨택트 플러그(51)를 형성한다. 당연히, 도시하지는 않았지만, 다른 금속 배선 층의 상이한 금속 배선 사이에도 컨택트 플러그가 형성된다.
금속 배선층(20)은 예를 들면 반도체 장치의 배선 재료로서 사용되는 구리(Cu), 알루미늄(Al), 텅스텐(W) 등의 금속 배선으로 형성된다. 또한, 층간 절연막(40)은 예를 들면 산화 실리콘(SiO2)막으로 형성된다. 이 층간 절연막(40)은 금속 배선을 서로 절연시키는 재료이면 되고, 광투과성을 갖는 무기 절연막, 유기 절연막 등을 사용할 수 있다.
제1 금속 배선층(21)으로 복수의 제1 금속 배선(31)을 형성할 때, 흑레벨 기준 화소부(13)의 위쪽에 제1 금속 배선(31)의 일부를 소정 간격으로 또한 복수의 열로 설치하여, 제1 차광막(71)을 형성한다.
또한, 제1 금속 배선층(21) 상의 제2 금속 배선층(22)으로 복수의 제2 금속 배선(32)를 형성할 때, 흑레벨 기준 화소부(13) 위의 제1 금속 배선(31) 사이의 위쪽에 제2 금속 배선(32)의 일부를 설치하여, 제2 차광막(72)을 형성한다.
또한, 제2 금속 배선층(22) 상의 제3 금속 배선층(23)으로 복수의 제3 금속 배선(33)을 형성할 때, 흑레벨 기준 화소부(13)의 위의 제2 금속 배선(32) 사이의 위쪽에 제3 금속 배선(33)의 일부를 설치하여, 제3 차광막(73)을 형성한다.
또한, 제3 금속 배선층(23) 상의 제4 금속 배선층(24)으로 복수의 제4 금속 배선(34)을 형성할 때, 흑레벨 기준 화소부(13) 위의 제3 금속 배선(33) 사이의 위 쪽에 제4 금속 배선(34)의 일부를 설치하여, 제4 차광막(74)을 형성한다.
그 후, 최상위에 위치하는 금속 배선층(20) 중의 하나(제4 금속 배선층(24))의 상면을 덮도록 층간 절연막(45)을 형성하고, 그 층간 절연막(45)에 제4 금속 배선층(24)의 제4 금속 배선(34-5)까지 연장하는 접속 구멍을 형성한다. 그리고나서, 접속 구멍의 내부에 제4 금속 배선(34-5)에 접속하는 컨택트 플러그(55)를 예를 들면 알루미늄(Al)으로 형성한다. 또한, 층간 절연막(45)의 상면에 컨택트 플러그(55)를 접합하고, 또한 주변 회로(도시하지 않음) 등과의 전기 접속을 위한 패드(61)를 예를 들면 알루미늄(Al)으로 형성한다. 패드(61)와 컨택트 플러그(55)는 동일 층에 형성될 수도 있다.
전술한 설명에서는, 일례로서 4층으로 형성된 금속 배선층(20)을 설명하였으나, 금속 배선층(20)은 4층 이상이어도 되고, 이 경우에는, 4층 이상의 금속 배선층(20) 중의 연속하는 4개의 층을 사용하여, 제1 차광막(71), 제2 차광막(72), 제3 차광막(73) 및 제4 차광막(74)을 형성하면 된다.
또한, 제2 고체 촬상 장치(4)의 제4 실시예에서 설명한 바와 같은 구성을 형성할 수도 있다. 이 경우, 각각의 차광막의 패턴의 폭 및 패턴 간격을 바꾸면 된다.
상기한 제조 방법에서는, 미세화에 의해 배선을 박막화하여도, 그 배선과 동일한 층의 막으로 형성된 차광막의 차광성을 유지하거나 높일 수 있고, 차세대 이후의 LSI에 대응하는 차광성을 갖는 차광막을 형성할 수 있다는 이점이 있다. 또한, 경사 입사광에 대한 차광성을 높일 수 있다.
또한, 차광막을 디싱 또는 에로젼을 발생시키지 않는 선폭으로 형성할 때 화학 기계적 연마를 사용하여도, 차광막의 막두께를 설계값의 막두께로 확보할 수 있으므로, 차광성의 열화를 방지할 수 있다.
제1 실시예 내지 제4 실시예의 구조는 일례일뿐이며, 각각의 반도체 디바이스 및 각각의 세대에 대해 정해진 디자인 룰을 충족하는 배선폭 내에서 패턴 형상, 배선 재료, 층간 막 재료에 대하여 적당히 변경하는 것이 가능하다.
또한, 본 발명의 고체 촬상 장치는, 각종의 전자 기기에 탑재되는 고체 촬상 장치에 적용할 수 있다. 예를 들면, 디지털 카메라, 디지털 비디오 카메라, 휴대 단말기의 디지털 카메라, 자동 현금 지불 장치(ATM), 퍼스널 컴퓨터, 각종 보안 장치 등의 지문, 정맥, 얼굴 등의 인증 장치 등에 탑재되는 고체 촬상 장치에 적용할 수 있다. 본 발명의 고체 촬상 장치는 특히 박형의 고체 촬상 장치에 유용하다.
구체적인 표현을 이용하여 본 발명의 바람직한 실시예를 설명하였지만, 이러한 설명은 단지 예시에 불과한 것으로, 본 발명은 이하의 청구범위의 사상 또는 기술적 범위에서 일탈하지 않는 범위 내에서 변경 및 수정이 이루어질 수도 있음을 이해할 것이다.
도 1은 본 발명의 제1 고체 촬상 장치에 관한 제1 실시예를 나타낸 개략 구성 단면도이다.
도 2a 및 도 2b는 도 1의 제1 고체 촬상 장치의 차광막의 주요부 사시도 및 단면도이다.
도 3은 본 발명의 제1 고체 촬상 장치에 관한 제2 실시예를 나타낸 개략 구성 단면도이다.
도 4a 및 도 4b는 도 3의 제1 고체 촬상 장치의 차광막의 주요부 사시도 및 단면도이다.
도 5는 경사 입사광에 대한 차광막의 상이한 차광 상태를 설명하는 단면도이다.
도 6은 경사 입사광에 대한 차광막의 상이한 차광 상태를 설명하는 단면도이다.
도 7은 본 발명의 제3 실시예에 따른 제2 고체 촬상 장치를 나타낸 개략 구성 단면도이다.
도 8은 도 7의 제2 고체 촬상 장치의 차광막의 주요부 사시도 및 단면도이다.
도 9는 본 발명의 제4 실시예에 따른 제2 고체 촬상 장치를 나타낸 개략 구성 단면도이다.
도 10a 및 도 10b는 도 9의 제2 고체 촬상 장치의 차광막의 주요부 사시도 및 단면도이다.
도 11은 차광막이 배선으로서도 기능하는 고체 촬상 장치의 일례를 나타낸 개략 구성 단면도이다.
도 12는 CMOS 이미지 센서의 일례를 나타낸 회로도이다.
도 13은 가시광 영역에서의 투과율의 파장 의존의 실측 데이터를 나타낸 도면이다.
도 14는 투과되기 쉬운 파장에서의 투과율의 막두께 의존의 실측 데이터를 나타낸 도면이다.
도 15는 종래의 고체 촬상 장치에 관한 일례를 나타낸 개략 구성 단면도이다.
도 16a 및 도 16b는 차광막의 주요부 사시도 및 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 고체 촬상 장치
11 : 반도체 기판
12 : 수광 화소부
13 : 흑레벨 기준 화소부
14 : 다층 배선부
20 : 금속 배선층
21 : 제1 금속 배선층
22 : 제2 금속 배선층
23 : 제3 금속 배선층
24 : 제4 금속 배선층
30 : 금속 배선
31 : 제1 금속 배선
32 : 제2 금속 배선
33 : 제3 금속 배선
34 : 제4 금속 배선
71 : 제1 차광막
72 : 제2 차광막
73 : 제3 차광막
74 : 제4 차광막

Claims (9)

  1. 고체 촬상 장치에 있어서,
    반도체 기판에 형성된 수광 화소부;
    상기 반도체 기판에 형성된 흑레벨 기준 화소부;
    상기 수광 화소부 및 상기 흑레벨 기준 화소부를 포함하는 상기 반도체 기판 상에 형성되며, 상기 반도체 기판 상에 형성된 절연층과, 상기 절연층에 형성되고, 제1 금속 배선층, 제2 금속 배선층, 제3 금속 배선층 및 제4 금속 배선층을 갖는 복수의 금속 배선층을 포함하는 다층 배선부;
    상기 제1 금속 배선층으로 형성되는 복수의 제1 금속 배선의 일부를, 상기 흑레벨 기준 화소부의 위쪽에 서로 소정 간격으로 또한 복수의 열로 배치함으로써 형성된 제1 차광막;
    상기 제1 금속 배선층 위의 상기 제2 금속 배선층으로 형성되는 복수의 제2 금속 배선의 일부를, 상기 흑레벨 기준 화소부 위의 상기 제1 금속 배선 사이의 위쪽에 배치함으로써 형성된 제2 차광막;
    상기 흑레벨 기준 화소부의 위쪽에, 상기 제2 금속 배선층 위의 상기 제3 금속 배선층으로 형성되는 복수의 제3 금속 배선의 일부를, 상기 제2 차광막에 직교하는 방향으로 서로 소정 간격으로 또한 복수의 열로 배치함으로써 형성된 제3 차광막; 및
    상기 제3 금속 배선층 위의 상기 제4 금속 배선층으로 형성되는 복수의 제4 금속 배선의 일부를, 상기 흑레벨 기준 화소부 위의 상기 제3 금속 배선 사이의 위쪽에 배치함으로써 형성된 제4 차광막
    을 포함하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 제2 차광막은 상기 제1 차광막의 일부의 위쪽에 오버랩하여 형성되어 있는, 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 제4 차광막은 상기 제3 차광막의 일부의 위쪽에 오버랩하여 형성되어 있는, 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 제1 차광막 내지 상기 제4 차광막 중의 하나 이상의 차광막은, 전기 접속을 위한 배선으로서 사용되는, 고체 촬상 장치.
  5. 고체 촬상 장치에 있어서,
    반도체 기판에 형성된 수광 화소부;
    상기 반도체 기판에 형성된 흑레벨 기준 화소부;
    상기 수광 화소부 및 상기 흑레벨 기준 화소부를 포함하는 상기 반도체 기판 상에 형성되며, 상기 반도체 기판 상에 형성된 절연층과, 상기 절연층에 형성되고, 제1 금속 배선층 및 제2 금속 배선층을 갖는 복수의 금속 배선층을 포함하는 다층 배선부;
    상기 제1 금속 배선층으로 형성되는 복수의 제1 금속 배선의 일부를, 상기 흑레벨 기준 화소부의 위쪽에 서로 소정 간격으로 또한 복수의 열로 배치함으로써 형성된 제1 차광막; 및
    상기 제1 금속 배선층 위의 상기 제2 금속 배선층으로 형성되는 복수의 제2 금속 배선의 일부를, 상기 흑레벨 기준 화소부 위의 상기 제1 금속 배선 사이의 위쪽에 배치함으로써 형성된 제2 차광막
    을 포함하며,
    상기 제1 차광막과 상기 제2 차광막의 세트가 상기 흑레벨 기준 화소부 위쪽에 복수의 층으로 제공되는, 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 제1 차광막과 상기 제2 차광막은, 평면 레이아웃 상에서, 일부분이 서로 오버랩하여 형성되어 있는, 고체 촬상 장치.
  7. 제1항에 있어서,
    상기 제1 차광막과 상기 제2 차광막 중 하나 이상의 차광막은, 전기 접속을 위한 배선으로 사용되는, 고체 촬상 장치.
  8. 반도체 기판에 형성된 수광 화소부와, 상기 반도체 기판에 형성된 흑레벨 기준 화소부와, 상기 수광 화소부 및 상기 흑레벨 기준 화소부를 포함하는 상기 반도체 기판 상에 형성된 다층 배선부를 포함하며, 상기 다층 배선부가, 상기 반도체 기판 상에 형성된 절연층과, 상기 절연층에 형성되고, 제1 금속 배선층, 제2 금속 배선층, 제3 금속 배선층 및 제4 금속 배선층을 갖는 복수의 금속 배선층을 포함하는 고체 촬상 장치의 제조 방법에 있어서,
    상기 제1 금속 배선층으로 복수의 제1 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부의 위에, 상기 제1 금속 배선의 일부를 서로 소정 간격으로 또한 복수의 열로 배치하여 제1 차광막을 형성하는 공정;
    상기 제1 금속 배선층 위의 상기 제2 금속 배선층으로 복수의 제2 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부 위의 상기 제1 금속 배선 사이의 위쪽에 상기 제2 금속 배선의 일부를 배치하여 제2 차광막을 형성하는 공정;
    상기 제2 금속 배선층 위의 제3 금속 배선층으로 복수의 제3 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부 위에, 상기 제3 금속 배선의 일부를 상기 제2 차광막과 직교하는 방향으로 서로 소정 간격으로 또한 복수의 열로 배치하여 제3 차광막을 형성하는 공정; 및
    상기 제3 금속 배선층 위의 제4 금속 배선층으로 복수의 제4 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부 위의 상기 제3 금속 배선 사이의 위쪽에 상기 제4 금속 배선의 일부를 배치하여 제4 차광막을 형성하는 공정
    을 포함하는 고체 촬상 장치의 제조 방법.
  9. 반도체 기판에 형성된 수광 화소부와, 상기 반도체 기판에 형성된 흑레벨 기준 화소부와, 상기 수광 화소부 및 상기 흑레벨 기준 화소부를 포함하는 상기 반도체 기판 상에 형성된 다층 배선부를 포함하며, 상기 다층 배선부가, 상기 반도체 기판 상에 형성된 절연층과, 상기 절연층에 형성되고, 제1 금속 배선층 및 제2 금속 배선층을 포함하는 복수의 금속 배선층으로 이루어지는 고체 촬상 장치의 제조 방법에 있어서,
    상기 제1 금속 배선층으로 복수의 제1 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부의 위에, 상기 제1 금속 배선의 일부를 서로 소정 간격으로 또한 복수의 열로 배치하여 제1 차광막을 형성하는 공정; 및
    상기 제1 금속 배선층 위의 상기 제2 금속 배선층으로 복수의 제2 금속 배선을 형성할 때, 상기 흑레벨 기준 화소부 위의 상기 제1 금속 배선 사이의 위쪽에 상기 제2 금속 배선의 일부를 배치하여 제2 차광막을 형성하는 공정;
    을 포함하며,
    상기 제1 차광막과 상기 제2 차광막의 세트가 상기 흑레벨 기준 화소부 위쪽에 각각 복수의 층으로 제공되는, 고체 촬상 장치의 제조 방법.
KR1020090000675A 2008-01-17 2009-01-06 고체 촬상 장치 및 그 제조 방법 KR101542469B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-007730 2008-01-17
JP2008007730 2008-01-17
JP2008231782A JP5493316B2 (ja) 2008-01-17 2008-09-10 固体撮像装置およびその製造方法
JPJP-P-2008-231782 2008-09-10

Publications (2)

Publication Number Publication Date
KR20090079806A true KR20090079806A (ko) 2009-07-22
KR101542469B1 KR101542469B1 (ko) 2015-08-06

Family

ID=40875793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090000675A KR101542469B1 (ko) 2008-01-17 2009-01-06 고체 촬상 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US7781798B2 (ko)
KR (1) KR101542469B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180006623A (ko) * 2010-09-15 2018-01-18 소니 주식회사 고체 촬상 장치 및 전자 기기

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201129087A (en) * 2010-02-09 2011-08-16 Novatek Microelectronics Corp Image sensor
US9406621B2 (en) 2010-06-10 2016-08-02 Texas Instruments Incorporated Ultraviolet energy shield for non-volatile charge storage memory
JP2015079899A (ja) * 2013-10-18 2015-04-23 ソニー株式会社 固体撮像素子および電子機器
US11244978B2 (en) 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same
US11121160B2 (en) 2018-10-17 2021-09-14 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region
US11670559B2 (en) 2020-03-27 2023-06-06 Samsung Electronics Co., Ltd. Semiconductor device
GB2596122B (en) * 2020-06-18 2022-11-23 X Fab Global Services Gmbh Dark reference device for improved dark current matching

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238398B2 (ja) 1998-06-17 2009-03-18 株式会社ニコン 固体撮像装置
JP3324581B2 (ja) * 1999-09-21 2002-09-17 日本電気株式会社 固体撮像装置及びその製造方法
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
US6861686B2 (en) * 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
JP2004363375A (ja) 2003-06-05 2004-12-24 Renesas Technology Corp 固体撮像素子
JP4792799B2 (ja) 2005-04-13 2011-10-12 ソニー株式会社 固体撮像装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180006623A (ko) * 2010-09-15 2018-01-18 소니 주식회사 고체 촬상 장치 및 전자 기기
US10580815B2 (en) 2010-09-15 2020-03-03 Sony Corporation Solid state imaging device and electronic apparatus
US11863898B2 (en) 2010-09-15 2024-01-02 Sony Group Corporation Solid state imaging device and electronic apparatus

Also Published As

Publication number Publication date
US20090184386A1 (en) 2009-07-23
US7781798B2 (en) 2010-08-24
KR101542469B1 (ko) 2015-08-06

Similar Documents

Publication Publication Date Title
JP5493316B2 (ja) 固体撮像装置およびその製造方法
US11689070B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP4725614B2 (ja) 固体撮像装置
US20220415956A1 (en) Solid-state image sensor, method for producing solid-state image sensor, and electronic device
KR101899595B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
CN110265414B (zh) 摄像装置
KR20090079806A (ko) 고체 촬상 장치 및 그 제조 방법
CN104380468B (zh) 固态成像装置、固态成像装置的制造方法和电子设备
JP5120395B2 (ja) 固体撮像装置およびその製造方法
KR102582122B1 (ko) 이미지 센서 및 이를 포함하는 전자 장치
US20090209060A1 (en) Photoelectric converting film stack type solid-state image pickup device, and method of producing the same
KR20040022169A (ko) 고체 촬상 장치
KR20030086424A (ko) 고체 촬상 소자, 고체 촬상 장치 및 이들의 제조 방법
KR20080084749A (ko) 고체 촬상 디바이스
KR20050032448A (ko) 씨모스 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180719

Year of fee payment: 4