KR20090076133A - 서브 워드 라인 드라이버 - Google Patents

서브 워드 라인 드라이버 Download PDF

Info

Publication number
KR20090076133A
KR20090076133A KR1020080001893A KR20080001893A KR20090076133A KR 20090076133 A KR20090076133 A KR 20090076133A KR 1020080001893 A KR1020080001893 A KR 1020080001893A KR 20080001893 A KR20080001893 A KR 20080001893A KR 20090076133 A KR20090076133 A KR 20090076133A
Authority
KR
South Korea
Prior art keywords
word line
sub word
sub
line driver
driving
Prior art date
Application number
KR1020080001893A
Other languages
English (en)
Inventor
김영수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080001893A priority Critical patent/KR20090076133A/ko
Publication of KR20090076133A publication Critical patent/KR20090076133A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 리페어된 서브 워드 라인 SWL2에 연결된 서브 워드 라인 드라이버의 두 개의 NMOS 트랜지스터를 서로 다른 서브 워드 라인 드라이버 영역에 각각 배치함으로써 어느 한쪽 노드에서 불량이 발생하더라도 다른 쪽 노드에서 서브 워드 라인 SWL2을 접지 전압 VSS으로 구동하여 서브 워드 라인 SWL2이 플로우팅되는 것을 방지할 수 있는 기술을 개시한다.
서브 워드 라인 드라이버, 리페어, 불량, 플로우팅, tRP, tWR

Description

서브 워드 라인 드라이버{Sub word line driver}
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 리페어된 서브 워드 라인에 연결된 서브 워드 라인 드라이버의 두 개의 NMOS 트랜지스터를 서로 다른 서브 워드 라인 드라이버 영역에 각각 배치함으로써 어느 한쪽 노드에서 불량이 발생하더라도 다른 쪽 노드에서 서브 워드 라인을 접지 전압으로 구동하여 서브 워드 라인이 플로우팅되는 것을 방지할 수 있는 서브 워드 라인 드라이버에 관한 것이다.
일반적으로, 반도체 소자의 고집적화 및 고속화에 따라 작은 면적에 보다 많은 정보를 저장하기 위한 노력들이 여러 가지 방향에서 이루어지고 있다.
특히, 설계 적인 측면에서 회로의 배치 및 배선 그리고, 새로운 개념의 회로 구현을 통해 반도체 소자의 고집적, 저전력, 그리고 고속화의 목적을 이루어왔다.
반도체 소자의 개발 초기에는 주변회로들이 반도체 소자 내에서 차지하는 면적이 코어 영역 내 셀 어레이에 비해 상대적으로 컸으나 상기한 반도체 소자의 개 발 경향에 따라 점차 셀 어레이 면적이 반도체 소자의 대부분을 차지하는 경향을 나타내고 있다. 이러한 경향은 기가 비트(gigabit) 시대에는 한층 더 두드러질 것이다.
또한, 반도체 소자의 고집적화 경향에 따라 칩 신뢰도 향상 측면에서 반도체 소자의 전력 소모 감소가 중요한 설계 요소로서 대두하고 있다.
전력 소모 감소 측면에서 반도체 소자의 공급 전원이 낮아졌을 때 회로에서 잡음(noise)에 기인한 데이터 신호의 손실이 발생하였다. 이때, 코어 전압의 전위가 낮아지는 것은 크게 문제되지 않지만, 셀 트랜지스터의 문턱 전압에 의해 데이터 전위가 낮아지는 것은 데이터 신호의 손실과 같은 심각한 문제점을 유발한다. 이러한 문턱 전압 및 잡음으로 인한 공급 전원전압의 낮아짐을 해결하기 위하여 공급 전원전압 이상의 워드 라인 전압 구동 회로가 연구되고 있다.
일반적으로, 반도체 소자는 다수개의 워드 라인(Word Line)을 가지고 있으며, 그 워드 라인은 비교적 저항이 큰 폴리 실리콘(polysilicon) 또는 폴리사이드(polycide)를 재료로 하여 형성된다. 따라서, 대부분의 워드 라인은 폭이 좁고 길이가 길어 저항이 매우 크므로, 데이터를 읽거나 저장할 때 행 디코더(row decoder)에서의 셀 구동전압이 행 디코더(column decoder)로부터 멀리 떨어진 메모리 셀에 전달될 때에는 워드 라인의 커패시턴스(Capacitance)와 저항(Resistance)의 곱에 비례한 지연 즉, RC 지연이 발생하여 반도체 소자의 속도(speed) 특성이 저하한다.
이러한 문제점을 해결하기 위하여 256M DRAM 이상에서는 계층적 워드 라인 구조(hierarchy word line structure) 메모리 소자가 제안되었다.
먼저, 외부 입력신호인 행 어드레스(column address) 정보에 의해 동일 열(row) 내에 행 디코더(column decoder) 중의 하나가 활성화되어, 그 행 디코더(column decoder)에 연결된 메인 워드 라인(main word line)을 활성화한다. 이어서, 외부 입력신호인 열 어드레스(row address) 정보에 의해 프리 디코딩 라인(pre decoding line) 중의 하나가 활성화된다. 따라서, 행 디코더에 의해 활성화된 메인 워드 라인과 프리 디코딩 라인을 통한 프리 디코딩 신호(PXi, PXBi)에 의해 해당되는 특정 서브 워드 라인 드라이버(sub word line driver)를 활성화하고, 그 서브 워드 라인 드라이버에 연결된 서브 워드 라인(sub word line)을 활성화하여 메모리 셀의 데이터를 읽어내거나 외부 데이터를 셀에 저장한다.
이와 같이 계층적 워드 라인 구조를 채용한 반도체 메모리 소자는 워드 스트랩(word strap) 기술 대신에 사용되는 서브 워드 라인 드라이버로 인해 메인 워드 라인으로 사용되는 금속 선 간의 간격이 충분히 확보되기 때문에 금속공정이 쉬워져서 반도체 소자의 수율을 높일 수 있다.
하지만, 반도체 소자의 집적도가 지속적으로 증가하고 있어서 동일한 공정장비를 사용하는 경우 공정 마진이 감소하기 때문에 불량률이 증가하게 된다. 특히, 감지 증폭기(sense amplifier), 디코더(decoder), 서브 워드 라인 드라이버(sub word line driver) 등이 배치되는 코어 영역(core area)에서 불량이 발생할 확률이 매우 높다. 또한, 코어 영역에서 발생하는 불량은 리페어(repair)를 수행하더라도 해결되지 않는 문제점이 있다.
본 발명은 코어 영역에서 불량이 발생하여 리페어된 서브 워드 라인이 플로우팅되는 것을 방지할 수 있는 서브 워드 라인 드라이버를 제공하는 것을 목적으로 한다.
본 발명의 일실시예에 따른 서브 워드 라인 드라이버는
열 어드레스 비트를 디코딩한 메인 워드 라인 신호에 따라 최하위 열 어드레스 비트를 프리 디코딩한 프리 디코딩 신호를 이용하여 결함이 발생하여 리페어한 서브 워드 라인을 고전압으로 구동하는 제 1 구동 수단;
상기 메인 워드 라인 신호에 따라 상기 서브 워드 라인을 접지 전압으로 구동하는 제 2 구동수단;
상기 프리 디코딩 신호에 따라 상기 서브 워드 라인을 접지 전압으로 구동하는 제 3 구동수단을 포함하고,
상기 제 2 구동 수단 및 상기 제 3 구동 수단은 상기 서브 워드 라인이 배치된 매트에 인접한 서로 다른 서브 워드 라인 드라이버 영역에 각각 배치하는 것을 특징으로 한다.
한편, 본 발명의 다른 실시예에 따른 서브 워드 라인 드라이버는
열 어드레스 비트를 디코딩한 메인 워드 라인 신호에 따라 최하위 열 어드레 스 비트를 프리 디코딩한 프리 디코딩 신호를 이용하여 결함이 발생하여 리페어한 서브 워드 라인을 고전압으로 구동하는 제 1 구동 수단;
상기 메인 워드 라인 신호에 따라 상기 서브 워드 라인을 접지 전압으로 구동하는 제 2 구동수단;
상기 프리 디코딩 신호에 따라 상기 서브 워드 라인을 접지 전압으로 구동하는 제 3 구동수단을 포함하고,
상기 제 2 구동 수단 및 상기 제 3 구동 수단은 상기 서브 워드 라인의 양 끝단에 각각 배치하는 것을 특징으로 한다.
본 발명은 코어 영역에서 불량이 발생하여 리페어된 서브 워드 라인에 연결된 서브 워드 라인 드라이버의 두 개의 NMOS 트랜지스터를 서로 다른 서브 워드 라인 드라이버 영역에 각각 배치함으로써 어느 한쪽 노드에서 불량이 발생하더라도 다른 쪽 노드에서 서브 워드 라인을 접지 전압으로 구동하여 서브 워드 라인이 플로우팅되는 것을 방지할 수 있는 효과가 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 본 발명의 기술적 사상 이 철저하고 완전하게 개시되고 당업자에게 본 발명의 사상이 충분히 전달되기 위해 제공되는 것이다. 또한, 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소를 나타낸다.
도 1은 본 발명에 따른 서브 워드 라인 드라이버(sub word line driver)를 나타낸 회로도이다. 여기서는 CMOS 구조의 서브 워드 라인 드라이버를 예를 들어 설명한다. 또한, 2 개의 최하위 열(row) 어드레스 비트를 디코딩하여 프리 디코딩 신호(PXi, PXBi; 여기서, i=0~3)를 발생하여 서브 워드 라인 드라이버를 구동하는 프리 디코딩 방식(pre decoding method)을 사용한다.
서브 워드 라인 드라이버는 열 어드레스 비트(row address bits)를 디코딩한 메인 워드 라인 신호 MWLB의 전위 상태에 따라 서브 워드 라인 SWL2을 고전압 VPP를 갖는 프리 디코딩 신호 PXi 또는 접지 전압 VSS으로 구동하는 CMOS 구조를 구현하는 PMOS 트랜지스터(12) 및 제 1 NMOS 트랜지스터(14)를 포함하고, 프리 디코딩 신호 PXBi의 전위 상태에 따라 서브 워드 라인 SWL2을 접지 전압 VSS으로 구동하는 제 2 NMOS 트랜지스터(16)를 포함한다. 여기서, PMOS 트랜지스터(12) 및 제 1 NMOS 트랜지스터의 게이트는 공통 연결되어 메인 워드 라인 신호 MWLB가 인가되고, 드레인이 공통 연결되어 서브 워드 라인 SWL2에 연결되며, PMOS 트랜지스터(12)의 소스에는 프리 디코팅 신호 PXi가 인가되고, 제 1 NMOS 트랜지스터(14)의 소스는 접지 전압 VSS에 연결된다. 제 2 NMOS 트랜지스터(16)의 게이트에 프리 디코딩 신호 PXBi가 인가되며, 드레인은 서브 워드 라인 SWL2에 연결되고, 소스는 접지 전압 VSS에 연결된다. 또한, 메인 워드 라인 신호 MWLB 및 프리 디코딩 신호(PXi, PXBi) 는 고전압 VPP 또는 접지 전압 VSS을 갖는다.
한편, 하나의 서브 워드 라인 드라이버는 인접한 두 개의 메모리 블록(MAT1, MAT2)의 각 서브 워드 라인 SWL1, SWL2를 모두 구동하기 때문에 두 개의 메모리 블록(MAT1, MAT2) 사이에 배치된다.
도 1을 참조하면, 서브 워드 라인 드라이버를 구성하는 PMOS 트랜지스터(12) 및 제 1 NMOS 트랜지스터(14)는 두 개의 메모리 블록(MAT1, MAT2) 사이에 배치되지만, 제 2 NMOS 트랜지스터(16)는 두 개의 메모리 블록(MAT1, MAT2) 사이에 배치되지 않고, 두 개의 메모리 블록(MAT1, MAT2) 중 어느 하나의 단부에 배치된다. 즉, 제 1 NMOS 트랜지스터(12)와 제 2 NMOS 트랜지스터(16)를 이웃한 서브 워드 라인 드라이버 영역에 분산 배치함으로써 서브 워드 라인 SWL2의 한쪽에 불량(A)이 발생하더라도 다른 한쪽에 연결된 NMOS 트랜지스터가 서브 워드 라인 SWL2을 접지 전압 VSS으로 구동하여 불량(A)이 발생한 서브 워드 라인 SWL2을 리페어한 후에 발생하는 불량을 방지할 수 있다. 여기서, 두 개의 NMOS 트랜지스터(12, 16)를 서로 다른 서브 워드 라인 드라이버 영역에 배치하더라도 단위 소자는 서브 워드 라인당 3개(PMOS 트랜지스터 1개, NMOS 트랜지스터 2개)로 동일하여 칩 면적이 증가하지 않는다.
본 발명은 특정 서브 워드 라인 SWL2에서 불량(A)이 발생하면 해당 서브 워드 라인 SWL2을 리페어 하는데, 리페어한 서브 워드 라인 SWL2이 플로우팅(floating)되어 그 서브 워드 라인 SWL2에 연결된 셀 트랜지스터가 약하게 턴 온(slightly turn on) 되어 셀 커패시터의 셀 커패시턴스(capacitance) 값 Cs이 비 트 라인 기생 커패시턴스 값 Cb에 더해져 메모리 블록 MAT2 내의 다른 서브 워드 라인이 활성화(enable)되거나 비활성화(disable)되는 동작에서 동작 특성이 열화되는 것을 방지할 수 있다. 즉, 동작 특성 파라미터 tRP, tWR 열화, 비트 라인 감지 증폭기(bit line sense amplifier)의 오프셋 전압(offset voltage) 증가 등을 방지할 수 있다.
다시 말해서, 서브 워드 라인 드라이버에서 불량(A)이 발생한 서브 워드 라인 SWL2이 리페어 되더라도 반도체 소자의 집적도가 증가하면서 비트 라인 기생 커패시턴스 Cb 대비 플로우팅 서브 워드 라인에 연결되어 있는 셀 커패시턴스 Cs가 차지하는 비중이 커지고 있는 추세이다. 이때, 불량(A)이 발생한 서브 워드 라인 SWL2의 플로우팅 현상은 셀 트랜지스터를 약하게 턴 온(slightly turn on) 시켜 플로우팅 서브 워드 라인 SWL2에 연결되어 있는 셀 커패시턴스 Cs를 증가시켜 동일한 메모리 블록 MAT2 내에서 수행되는 정상 동작을 방해하여 동작 특성의 열화가 발생하지만, 본 발명은 리페어된 서브 워드 라인 SWL2에 연결된 서브 워드 라인 드라이버의 두 개의 NMOS 트랜지스터(12, 16)를 서로 다른 서브 워드 라인 드라이버 영역에 각각 배치함으로써 어느 한쪽 노드에서 불량(A)이 발생하더라도 다른 쪽 노드에서 서브 워드 라인 SWL2을 접지 전압 VSS으로 구동하여 서브 워드 라인 SWL2이 플로우팅되는 것을 방지할 수 있다. 즉, 비트 라인 기생 커패시턴스 Cb에 플로우팅 서브 워드 라인 SWL2에 연결된 셀 커패시턴스 Cs가 추가되는 현상을 방지하여 동일한 메모리 블록 MAT2 내의 동작 특성 열화를 방지할 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명에 따른 서브 워드 라인 드라이버(sub word line driver)를 나타낸 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
12: PMOS 트랜지스터
14: 제 1 NMOS 트랜지스터
16: 제 2 NMOS 트랜지스터
MAT1, MAT2: 메모리 블록
SWL1, SWL2: 서브 워드라인
MWLB: 메인 워드라인 신호
PXi, PXBi: 프리 디코딩 신호

Claims (2)

  1. 열 어드레스 비트를 디코딩한 메인 워드 라인 신호에 따라 최하위 열 어드레스 비트를 프리 디코딩한 프리 디코딩 신호를 이용하여 결함이 발생하여 리페어한 서브 워드 라인을 고전압으로 구동하는 제 1 구동 수단;
    상기 메인 워드 라인 신호에 따라 상기 서브 워드 라인을 접지 전압으로 구동하는 제 2 구동수단;
    상기 프리 디코딩 신호에 따라 상기 서브 워드 라인을 접지 전압으로 구동하는 제 3 구동수단을 포함하고,
    상기 제 2 구동 수단 및 상기 제 3 구동 수단은 상기 서브 워드 라인이 배치된 매트에 인접한 서로 다른 서브 워드 라인 드라이버 영역에 각각 배치하는 것을 특징으로 하는 서브 워드 라인 드라이버.
  2. 열 어드레스 비트를 디코딩한 메인 워드 라인 신호에 따라 최하위 열 어드레스 비트를 프리 디코딩한 프리 디코딩 신호를 이용하여 결함이 발생하여 리페어한 서브 워드 라인을 고전압으로 구동하는 제 1 구동 수단;
    상기 메인 워드 라인 신호에 따라 상기 서브 워드 라인을 접지 전압으로 구동하는 제 2 구동수단;
    상기 프리 디코딩 신호에 따라 상기 서브 워드 라인을 접지 전압으로 구동하 는 제 3 구동수단을 포함하고,
    상기 제 2 구동 수단 및 상기 제 3 구동 수단은 상기 서브 워드 라인의 양 끝단에 각각 배치하는 것을 특징으로 하는 서브 워드 라인 드라이버.
KR1020080001893A 2008-01-07 2008-01-07 서브 워드 라인 드라이버 KR20090076133A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080001893A KR20090076133A (ko) 2008-01-07 2008-01-07 서브 워드 라인 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001893A KR20090076133A (ko) 2008-01-07 2008-01-07 서브 워드 라인 드라이버

Publications (1)

Publication Number Publication Date
KR20090076133A true KR20090076133A (ko) 2009-07-13

Family

ID=41333279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001893A KR20090076133A (ko) 2008-01-07 2008-01-07 서브 워드 라인 드라이버

Country Status (1)

Country Link
KR (1) KR20090076133A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8705297B2 (en) 2010-10-27 2014-04-22 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor memory systems
CN103165174B (zh) * 2011-12-15 2017-03-01 爱思开海力士有限公司 子字线驱动器和半导体集成电路器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8705297B2 (en) 2010-10-27 2014-04-22 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor memory systems
CN103165174B (zh) * 2011-12-15 2017-03-01 爱思开海力士有限公司 子字线驱动器和半导体集成电路器件

Similar Documents

Publication Publication Date Title
US8699295B2 (en) Semiconductor memory device and driving method thereof
JP2007257707A (ja) 半導体記憶装置
US20060067134A1 (en) Dynamic multi-Vcc scheme for SRAM cell stability control
US10354705B2 (en) Apparatuses and methods for controlling word lines and sense amplifiers
US20070165479A1 (en) Local wordline driver scheme to avoid fails due to floating wordline in a segmented wordline driver scheme
US20110051489A1 (en) Semiconductor memory device
KR20140070303A (ko) 인접 로우 어드레스 생성 기능을 갖는 반도체 메모리 장치
US7460430B2 (en) Memory devices having reduced coupling noise between wordlines
US7679947B2 (en) Semiconductor devices with source and bulk coupled to separate voltage supplies
US20050068824A1 (en) Semiconductor memory
US6269046B1 (en) Semiconductor memory device having improved decoders for decoding row and column address signals
JP2006004613A (ja) 低電力消費の半導体メモリ装置
KR20090076133A (ko) 서브 워드 라인 드라이버
KR101043724B1 (ko) 반도체 메모리 장치
KR101041682B1 (ko) 캐쉬 메모리
US6469947B2 (en) Semiconductor memory device having regions with independent word lines alternately selected for refresh operation
US7990799B2 (en) Semiconductor memory device that includes an address coding method for a multi-word line test
JP3696144B2 (ja) 半導体記憶装置
JP4949451B2 (ja) ダイナミック型ｒａｍと半導体装置
US20050207242A1 (en) Semiconductor memory device with a hierarchical bit lines, having row redundancy means
KR20090036437A (ko) 반도체 메모리 장치
US8184485B2 (en) Semiconductor device having coupling elimination circuit
KR0172402B1 (ko) 반도체 메모리 장치의 워드라인 드라이버
JPWO2007102188A1 (ja) 半導体記憶装置
KR100935725B1 (ko) 워드라인 구동 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination