KR20090073950A

KR20090073950A - Iii-nitride semiconductor light emitting device

Info

Publication number: KR20090073950A
Application number: KR20070142031A
Authority: KR
Inventors: 김창태; 남기연; 이태희
Original assignee: 주식회사 에피밸리
Priority date: 2007-12-31
Filing date: 2007-12-31
Publication date: 2009-07-03
Also published as: KR100957742B1

Abstract

A III nitride semiconductor light emitting diode is provided to enhance the external quantum efficiency of an emitting device by forming a hybrid optical scattering layer. The III nitride semiconductor light emitting diode comprises a substrate(10), and a plurality of III nitride semiconductor layers(41) and a protrusion(70). The substrate has the first refractive index. A plurality of III nitride semiconductor layers is formed on the substrate. A part of protrusion is made of the substrate. The other part of protrusion is made of a material having the second refractive index. The protrusion scatters the light generated in the active layer(40) of a plurality of III nitride semiconductor layers. The step height is formed in the protrusion.

Description

Group III nitride semiconductor light emitting device {Ⅲ-NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 발명은 3족 질화물 반도체 발광소자에 관한 것으로, 특히 하이브리드 광 산란층이 형성된 기판을 이용하여 외부양자효율을 높인 3족 질화물 반도체 발광소자에 관한 것이다.The present invention relates to a group III nitride semiconductor light emitting device, and more particularly, to a group III nitride semiconductor light emitting device having an improved external quantum efficiency using a substrate on which a hybrid light scattering layer is formed.

여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.Here, the group III nitride semiconductor light emitting device has a compound semiconductor layer of Al (x) Ga (y) In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Means a light emitting device, such as a light emitting diode including, and does not exclude the inclusion of a material or a semiconductor layer of these materials with elements of other groups such as SiC, SiN, SiCN, CN.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체 층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.1 is a view showing an example of a conventional group III nitride semiconductor light emitting device, the group III nitride semiconductor light emitting device is epitaxially grown on the substrate 100, the substrate 100, the buffer layer 200, the buffer layer 200 N-type nitride semiconductor layer 300 to be grown, active layer 400 epitaxially grown on n-type nitride semiconductor layer 300, p-type nitride semiconductor layer 500 and p-type nitride semiconductor layer to be epitaxially grown on active layer 400 The p-side electrode 600 formed on the 500, the p-side bonding pad 700 formed on the p-side electrode 600, the p-type nitride semiconductor layer 500 and the active layer 400 are exposed by mesa etching. And an n-side electrode 800 and a protective film 900 formed on the type nitride semiconductor layer.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다. SiC 기판이 사용될 경우에 n측 전극(800)은 SiC 기판 측에 형성될 수 있다.As the substrate 100, a GaN-based substrate is used as the homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as the heterogeneous substrate. Any substrate may be used as long as the nitride semiconductor layer can be grown. When a SiC substrate is used, the n-side electrode 800 may be formed on the SiC substrate side.

기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.The nitride semiconductor layers epitaxially grown on the substrate 100 are mainly grown by MOCVD (organic metal vapor growth method).

버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.The buffer layer 200 is for overcoming the difference in lattice constant and thermal expansion coefficient between the dissimilar substrate 100 and the nitride semiconductor, and US Pat. A technique for growing an AlN buffer layer having a thickness is disclosed, and U.S. Patent No. 5,290,393 discloses Al (x) Ga (1-x) N (0) having a thickness of 10 Pa to 5000 Pa at a temperature of 200 to 900 ° C. on a sapphire substrate. ≤ x <1) A technique for growing a buffer layer is disclosed. International Publication No. WO / 05/053042 discloses growing a SiC buffer layer (seed layer) at a temperature of 600 ° C. to 990 ° C., followed by In (x) Ga. Techniques for growing a (1-x) N (0 <x≤1) layer are disclosed.

n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.In the n-type nitride semiconductor layer 300, at least a region (n-type contact layer) on which the n-side electrode 800 is formed is doped with an impurity, and the n-type contact layer is preferably made of GaN and doped with Si. U.S. Patent No. 5,733,796 discloses a technique for doping an n-type contact layer to a desired doping concentration by controlling the mixing ratio of Si and other source materials.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells. International Publication WO / 02/021121 discloses a technique for doping only a plurality of quantum well layers and a part of barrier layers.

p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.The p-type nitride semiconductor layer 500 is doped with an appropriate impurity such as Mg, and has an p-type conductivity through an activation process. US Patent No. 5,247,533 discloses a technique for activating a p-type nitride semiconductor layer by electron beam irradiation, and US Patent No. 5,306,662 discloses a technique for activating a p-type nitride semiconductor layer by annealing at a temperature of 400 ° C or higher. International Patent Publication No. WO / 05/022655 discloses a technique in which a p-type nitride semiconductor layer has a p-type conductivity without an activation process by using ammonia and a hydrazine-based source material together as a nitrogen precursor for growth of a p-type nitride semiconductor layer. Is disclosed.

p측 전극(600)은 p형 질화물 반도체층(500) 전체로 전류가 잘 공급되도록 하기 위해 구비되는 것이며, 미국특허 제5,563,422호에는 p형 질화물 반도체층의 거의 전면에 걸쳐서 형성되며 p형 질화물 반도체층(500)과 오믹접촉하고 Ni과 Au로 이루어진 투광성 전극(light-transmitting electrode)에 관한 기술이 개시되어 있으며, 미국특허 제6,515,306호에는 p형 질화물 반도체층 위에 n형 초격자층을 형성한 다음 그 위에 ITO(Indium Tin Oxide)로 이루어진 투광성 전극을 형성한 기술이 개시되어 있다.The p-side electrode 600 is provided to provide a good current to the entire p-type nitride semiconductor layer 500. US Patent No. 5,563,422 is formed over almost the entire surface of the p-type nitride semiconductor layer and is a p-type nitride semiconductor. A light-transmitting electrode of Ni and Au in ohmic contact with layer 500 is disclosed. US Pat. No. 6,515,306 discloses forming an n-type superlattice layer on a p-type nitride semiconductor layer. A technique is disclosed in which a translucent electrode made of indium tin oxide (ITO) is formed thereon.

한편, p측 전극(600)이 빛을 투과시키지 못하도록, 즉 빛을 기판 측으로 반사하도록 두꺼운 두께를 가지게 형성할 수 있는데, 이러한 기술을 플립칩(flip chip) 기술이라 한다. 미국특허 제6,194,743호에는 20nm 이상의 두께를 가지는 Ag 층, Ag 층을 덮는 확산 방지층, 그리고 확산 방지층을 덮는 Au와 Al으로 이루어진 본딩 층을 포함하는 전극 구조에 관한 기술이 개시되어 있다.On the other hand, the p-side electrode 600 may be formed to have a thick thickness so as not to transmit light, that is, to reflect the light toward the substrate side, this technique is referred to as flip chip (flip chip) technology. U. S. Patent No. 6,194, 743 discloses a technique for an electrode structure including an Ag layer having a thickness of 20 nm or more, a diffusion barrier layer covering the Ag layer, and a bonding layer made of Au and Al covering the diffusion barrier layer.

p측 본딩 패드(700)와 n측 전극(800)은 전류의 공급과 외부로의 와이어 본딩을 위한 것이며, 미국특허 제5,563,422호에는 n측 전극을 Ti과 Al으로 구성한 기술이 개시되어 있다.The p-side bonding pad 700 and the n-side electrode 800 are for supplying current and wire bonding to the outside, and US Patent No. 5,563,422 discloses a technique in which the n-side electrode is composed of Ti and Al.

보호막(900)은 이산화규소와 같은 물질로 형성되며, 생략되어도 좋다.The protective film 900 is formed of a material such as silicon dioxide and may be omitted.

한편, n형 질화물 반도체층(300)이나 p형 질화물 반도체층(500)은 단일의 층이나 복수개의 층으로 구성될 수 있으며, 최근에는 레이저 또는 습식 식각을 통해 기판(100)을 질화물 반도체층들로부터 분리하여 수직형 발광소자를 제조하는 기술이 도입되고 있다.Meanwhile, the n-type nitride semiconductor layer 300 or the p-type nitride semiconductor layer 500 may be composed of a single layer or a plurality of layers, and recently, the substrate 100 may be nitrided by laser or wet etching. A technique for manufacturing a vertical light emitting device separately from the above is being introduced.

도 2는 미국특허공보 제3,739,217호에 개시된 발광소자를 나타내는 도면으로서, 발광소자에 거친 표면(1000)을 형성하여, 거친 표면(1000)을 통해 활성층(4)으로부터 발생한 빛을 스캐터링함으로써 외부양자효율을 높인 기술이 제시되어 있다.FIG. 2 is a view showing a light emitting device disclosed in US Patent No. 3,739,217. The external quantum is formed by forming a rough surface 1000 on the light emitting device and scattering light generated from the active layer 4 through the rough surface 1000. The technology which improved efficiency is proposed.

도 3은 일본 공개특허공보 H07-153991호에 개시된 발광소자를 나타내는 도면으로서, 기판(210)에 패턴을 형성하고, 그 위에 성장되는 반도체층(200)과의 사이에서 굴절률의 차이를 이용하여, 빛을 스캐터링함으로써 외부양자효율을 높인 기술이 제시되어 있다.3 is a view showing a light emitting device disclosed in Japanese Laid-Open Patent Publication No. H07-153991, by forming a pattern on the substrate 210 and using a difference in refractive index between the semiconductor layer 200 grown thereon, A technique that increases the external quantum efficiency by scattering light has been proposed.

도 4는 국제공개공보 WO02/75821호 및 WO03/10831에 개시된 발광소자를 나타내는 도면으로서, 패터닝된 기판(400) 상에서 질화물 반도체층(410)이 성장되는 과정을 제시하고 있다. 질화물 반도체층(410)은 패터닝된 기판(400)의 바닥면과 상면에서 성장을 시작한 다음, 성장된 질화물 반도체층(410)이 만나게 되고, 만난 영역에서 성장이 촉진된 다음, 평탄한 면을 형성하게 된다. 이렇게 패터닝된 기판(400)을 이용함으로써, 빛을 스캐터링하여 외부양자효율을 높이는 한편, 결정 결함을 감소시켜 질화물 반도체층(410)의 질을 향상시키게 된다.FIG. 4 is a view showing a light emitting device disclosed in International Publication Nos. WO02 / 75821 and WO03 / 10831, showing a process of growing a nitride semiconductor layer 410 on a patterned substrate 400. The nitride semiconductor layer 410 starts to grow on the bottom and top surfaces of the patterned substrate 400, and then the grown nitride semiconductor layer 410 meets, promotes growth in the met area, and then forms a flat surface. do. By using the patterned substrate 400, light is scattered to increase external quantum efficiency, while reducing crystal defects, thereby improving quality of the nitride semiconductor layer 410.

도 5는 국제공개공보 WO03/10831호 및 미국 공개특허공보 제2005-082546호에 개시된 발광소자를 나타내는 도면으로서, 기판(500)에 원형 돌기(501)를 이용하여 평탄한 질화물 반도체층(510)이 일찍 형성되게 하는 기술이 제시되어 있다.FIG. 5 is a view showing a light emitting device disclosed in WO03 / 10831 and U.S. Patent Publication No. 2005-082546, wherein a flat nitride semiconductor layer 510 is formed on a substrate 500 using a circular protrusion 501. FIG. Techniques for early formation are presented.

기판(400,500)에 직접 돌기(410,510)를 형성하여 광 산란층을 형성하는 경우에, 돌기(410,510)를 크게 할 수록 광 산란 효율을 높일 수 있으나, 마스크 패턴을 형성한 후 식각을 해야하는 공정의 특성상, 돌기(410,510)의 깊이를 일정 이상으로 하기에는 무리가 따른다. 또한 돌기(410,510)의 높이가 제한되므로, 돌기(410,510)로부터 활성층(400; 도 1 참조)까지의 거리가 멀어지며, 돌기(410,510)에 이르기 까지 광 경로가 길어져서 빛이 외부로 나올 확률이 줄어들게 된다. 또한 질화물 반도체층과 기판(400,500) 사이의 굴절률 차이가 클수록 광 산란 효율을 높아지게 되나(광 산란이 일어나는 계면에서의 굴절률의 차이가 클수록 광 산란 효율이 커지게 되나), 기판과 질화물 반도체층의 굴절률은 고정되어 있으므로, 이들에 의해 제약을 받는다.In the case where the light scattering layer is formed by directly forming the projections 410 and 510 on the substrate 400 and 500, the larger the projections 410 and 510, the higher the light scattering efficiency can be. In order to make the depth of the protrusions 410 and 510 more than a certain amount, it follows. In addition, since the heights of the protrusions 410 and 510 are limited, the distance from the protrusions 410 and 510 to the active layer 400 (see FIG. 1) is farther away, and the light path is longer to reach the protrusions 410 and 510 so that light may be emitted to the outside. Will be reduced. In addition, the larger the difference in refractive index between the nitride semiconductor layer and the substrates 400 and 500, the higher the light scattering efficiency becomes (the larger the difference in refractive index at the interface where light scattering occurs, the higher the light scattering efficiency becomes), but the refractive index of the substrate and the nitride semiconductor layer Are fixed and are therefore restricted by them.

본 발명은 상기한 종래 기술을 감안하여, 외부양자효율을 높인 3족 질화물 반도체 발광소자를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a group III nitride semiconductor light emitting device having improved external quantum efficiency in view of the above-described prior art.

이를 위해, 본 발명은 출원시 청구항 1 내지 청구항 4 기재의 발명을 제공한다.To this end, the present invention provides the invention of claims 1 to 4 at the time of filing.

본 발명에 따른 3족 질화물 반도체 발광소자에 의하면, 하이브리드 광 산란층을 이용함으로써, 광 산란 계면에서의 굴절률을 차이를 높이고, 광 산란 계면을 증가시키고, 광 산란 계면을 활성층에 가깝게 위치시킬 수 있게 되어, 발광소자의 외부양자효율을 높일 수 있게 된다.According to the Group III nitride semiconductor light emitting device according to the present invention, by using a hybrid light scattering layer, it is possible to increase the refractive index at the light scattering interface, increase the light scattering interface, and position the light scattering interface close to the active layer. Thus, the external quantum efficiency of the light emitting device can be increased.

이하, 도면을 참고로 하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the drawings.

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 광 산란층을 이루는 돌기(70)가 형성된 기판(10), 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40)을 구비하는 복수개의 질화물 반도체층(41)이 도시되어 있다. 돌기(70)는 기판(10)으로 이루어진 제1 층(10a)과 기판(10)과 다른 물질로 된 제2 층(80)으로 되어 하이브리드 광 산란층을 형성하며, 단차(10b; Step)가 형성되어 광 산란의 계면을 확장하고 있다.6 is a view showing an example of a group III nitride semiconductor light emitting device according to the present invention, the substrate 10 is a projection 70 forming a light scattering layer, the active layer for generating light through the recombination of electrons and holes ( A plurality of nitride semiconductor layers 41 having 40 are shown. The projection 70 is composed of a first layer 10a made of a substrate 10 and a second layer 80 made of a material different from that of the substrate 10 to form a hybrid light scattering layer. It is formed to extend the interface of light scattering.

도 7 및 도 8은 본 발명에 따른 3족 질화물 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면으로서, 먼저, 기판(10) 위에 돌기(70)를 형성하기 위하여 SiO₂, SiN_x, TiO₂와 같은 물질(80; 제2 층을 형성함)을 PECVD를 이용하여 증착한다.7 and 8 are views illustrating an example of a method of manufacturing a group III nitride semiconductor light emitting device according to the present invention. First, in order to form the protrusions 70 on the substrate 10, SiO ₂ , SiN _x , A material such as TiO ₂ (which forms a second layer) 80 is deposited using PECVD.

다음으로, 돌기(70) 형성을 위한 물질(80)을 기판(10)에 증착한 후 포토레지스터(PR:90)를 증착하고 사진 공정을 통하여 마스크 패턴을 형성하고 식각 공정을 수행한다. 마스크 패턴의 형상에 특별한 제한이 있는 것은 아니며, 예를 들어 원형의 패턴이 사용될 수 있다.Next, after depositing the material 80 for forming the protrusions 70 on the substrate 10, a photoresist (PR: 90) is deposited, a mask pattern is formed through a photo process, and an etching process is performed. There is no particular limitation on the shape of the mask pattern, for example, a circular pattern may be used.

식각 공정은 마스크 패턴이 형성되지 않은 부분의 돌기(70) 형성을 위한 물질(80)을 제거하는 1차 식각 공정과 1차 식각 공정 후 남아있는 포토레지스터(90)를 최종 마스크 패턴으로 하여 기판(10)을 식각하는 2차 식각 공정으로 나누어진다. 2차 식각 공정을 수행하기에 앞서 포토레지스터(90)를 열처리하여 포토레지스터(90)의 형태를 변형하여 식각 공정을 수행하면 돌기(70)의 형태를 둥글게 형성할 수 있으며, 열처리를 하지 않더라도 식각 조건에 따라 포토레지스터(90)의 모서리 부분이 먼저 식각될 수 있으므로, 이에 의해 상면이 둥근 형태의 돌기(70)가 형성될 수 있다. The etching process is performed by removing the material 80 for forming the protrusion 70 of the portion where the mask pattern is not formed, and using the photoresist 90 remaining after the first etching process as a final mask pattern. It is divided into the secondary etching process of etching 10). Prior to performing the secondary etching process, the photoresist 90 is heat-treated to deform the shape of the photoresist 90 to perform the etching process so that the shape of the protrusion 70 may be rounded, and the etching may be performed even if the heat treatment is not performed. Since the edge portion of the photoresist 90 may be etched first according to the condition, the protrusion 70 having a rounded upper surface may be formed thereby.

상기의 식각 공정을 수행한 후 남아있는 포토레지스터(90)를 완전히 제거하면 도 8에 도시된 것과 같이 제1 층(10a)과 제2 층(80)으로 된 하이브리드형 돌기(70)가 형성된다.When the photoresist 90 remaining after the etching process is completely removed, the hybrid protrusion 70 including the first layer 10a and the second layer 80 is formed as shown in FIG. 8. .

이때, 1차 식각 공정 후 및/또는 2차 식각 공정 후에, 포토레지스터(90)를 O₂ 에싱(ashing) 공정을 통해 크기를 축소하여, 식각을 행하면, 도 6에서와 같이 단차(10b)가 형성된 돌기(70)를 형성할 수가 있다. 이러한 과정을 복수회 반복하면, 도 9에 도시된 바와 같이 복수의 단차(10b,10c,10d)를 가지는 돌기(70)를 형성할 수 있게 된다.At this time, after the primary etching process and / or after the secondary etching process, the photoresist 90 is reduced in size through an O ₂ ashing process, and etching is performed. The formed protrusion 70 can be formed. If this process is repeated a plurality of times, as shown in FIG. 9, the protrusions 70 having a plurality of steps 10b, 10c, and 10d may be formed.

제2 층(80)은 제1 층 보다 작은 굴절률을 가지는 것이 더욱 바람직하다. 예를 들어, 사파이어 기판의 굴절률은 1.8 정도이며, SiO₂의 굴절률은 1.5 정도이다. 이러한 물질은 제2 층(80)으로 사용함으로써, 광 산란 계면의 광 산란의 정도를 더욱 크게 할 수 있게 된다.More preferably, the second layer 80 has a smaller refractive index than the first layer. For example, the refractive index of the sapphire substrate is about 1.8, and the refractive index of SiO ₂ is about 1.5. By using such a material as the second layer 80, the degree of light scattering at the light scattering interface can be further increased.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,1 is a view showing an example of a conventional group III nitride semiconductor light emitting device,

도 2는 미국특허공보 제3,739,217호에 개시된 발광소자를 나타내는 도면,2 is a view showing a light emitting device disclosed in U.S. Patent No. 3,739,217;

도 3은 일본 공개특허공보 H07-153991호에 개시된 발광소자를 나타내는 도면,3 is a view showing a light emitting device disclosed in Japanese Laid-Open Patent Publication No. H07-153991;

도 4는 국제공개공보 WO02/75821호 및 WO03/10831에 개시된 발광소자를 나타내는 도면,4 is a view showing a light emitting device disclosed in International Publication Nos. WO02 / 75821 and WO03 / 10831;

도 5는 국제공개공보 WO03/10831호 및 미국 공개특허공보 제2005-082546호에 개시된 발광소자를 나타내는 도면,5 is a view showing a light emitting device disclosed in International Publication No. WO03 / 10831 and US Patent Publication No. 2005-082546;

도 6은 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,6 is a view showing an example of a group III nitride semiconductor light emitting device according to the present invention;

도 7 및 도 8은 본 발명에 따른 3족 질화물 반도체 발광소자를 제조하는 방법의 일 예를 설명하는 도면,7 and 8 are views illustrating an example of a method of manufacturing a group III nitride semiconductor light emitting device according to the present invention;

도 9는 본 발명에 따른 3족 질화물 반도체 발광소자의 다른 예를 나타내는 도면.9 is a view showing another example of the group III nitride semiconductor light emitting device according to the present invention;

Claims

A substrate having a first refractive index;

A plurality of group III nitride semiconductor layers formed on the substrate and having an active layer that generates light by recombination of electrons and holes; And,

A part of which is made of a substrate, and another part of which is made of a material having a second refractive index different from the first refractive index, and a projection for scattering light generated in the active layer, wherein the protrusion is formed with a step; A group III nitride semiconductor light emitting device.

The method according to claim 1,

The group 3 nitride semiconductor light emitting device of claim 2, wherein the second refractive index is smaller than the first refractive index.

The method according to claim 2,

The group III nitride semiconductor light emitting device of claim ₂ , wherein the material having the second refractive index is SiO ₂ .

The method according to claim 3,

A group III nitride semiconductor light emitting device, characterized in that the substrate is a sapphire substrate.