KR20090070316A - Mono lcd and driving method thereof - Google Patents

Mono lcd and driving method thereof Download PDF

Info

Publication number
KR20090070316A
KR20090070316A KR1020070138288A KR20070138288A KR20090070316A KR 20090070316 A KR20090070316 A KR 20090070316A KR 1020070138288 A KR1020070138288 A KR 1020070138288A KR 20070138288 A KR20070138288 A KR 20070138288A KR 20090070316 A KR20090070316 A KR 20090070316A
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal cells
data
supplied
digital video
Prior art date
Application number
KR1020070138288A
Other languages
Korean (ko)
Inventor
김영식
정훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070138288A priority Critical patent/KR20090070316A/en
Publication of KR20090070316A publication Critical patent/KR20090070316A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/95—Time-base error compensation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/15—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on an electrochromic effect
    • G02F1/163—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor
    • G02F2001/1635—Operation of electrochromic cells, e.g. electrodeposition cells; Circuit arrangements therefor the pixel comprises active switching elements, e.g. TFT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A mono LCD and a driving method thereof are provided to maintain a gray scale of input digital video data even if being applied to a sampling circuit. A plurality of data lines(D1-Dm) and plurality of gate lines(G1-Gn) are crossed with each other at a liquid crystal panel(100). The LCD panel has liquid crystal cells of mxn prepared in cross-domain, and a sampling switching circuit(105) performs time division data voltage supplied from source bus lines(S1-Sm/3) into m data line in response to a plurality of control signals(Phi1, Phi2, Phi3).

Description

모노 액정표시장치와 그 구동 방법{Mono LCD and driving method thereof}Mono LCD and driving method

본 발명은 컬러필터를 사용하지 않는 모노 액정표시장치에 관한 것으로, 특히 데이터 구동회로의 출력 채널수를 줄임과 아울러 표시품위를 높일 수 있는 모노 액정표시장치와 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mono liquid crystal display device which does not use a color filter. More particularly, the present invention relates to a mono liquid crystal display device and a driving method thereof capable of reducing the number of output channels of a data driving circuit and improving display quality.

모노 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 모노 액정표시장치는 R,G,B 컬러필터를 구비하고 있지 않기 때문에 단순히 흑색, 백색 및 회색만으로 화상을 표시한다. 이러한 모노 액정표시장치는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과 이 액정표시패널을 구동하기 위한 구동회로들을 구비한다.The mono liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal using an electric field. Since the mono liquid crystal display does not include the R, G, and B color filters, the image is simply displayed in black, white, and gray. Such a mono liquid crystal display device includes a liquid crystal display panel in which liquid crystal cells are arranged in a matrix and driving circuits for driving the liquid crystal display panel.

액정표시패널에는 도 1에서 보는 바와 같이 게이트라인(GL)과 데이터라인(DL)이 교차되고 그 게이트라인(GL)과 데이터라인(GL)의 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성된다. TFT는 게이트라인(GL)을 통해 공급되는 스캔펄스(SP)에 응답하여 데이터라인 을 통해 공급되는 데이터전압(Vd)을 액정셀(Clc)의 화소전극(Ep)에 공급한다. 이를 위하여 TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 드레인전극은 액정셀(Clc)의 화소전극(Ep)에 접속된다. 액정셀(Clc)은 화소전극(Ep)에 공급되는 데이터전압(Vd)과 공통전극(Ec)에 공급되는 공통전압(Vcom)의 전위차로 충전된다. 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량이 조절되게 된다. 공통전극(Ec)은 액정셀(Clc)에 전계를 인가하는 방식에 따라 액정표시패널의 상부 유리기판 또는 하부 유리기판에 형성되며, 공통전극(Ec)과 액정셀(Clc) 화소전극(Ep) 사이에는 액정셀(Clc)의 충전 전압을 유지시키기 위한 스토리지 커패시터(Storage Capacitor : Cst)가 형성된다.1, a thin film for driving the liquid crystal cell Clc at the intersection of the gate line GL and the data line DL and crossing the gate line GL and the data line GL, as shown in FIG. 1. A transistor (Thin Film Transistor: hereinafter referred to as "TFT") is formed. The TFT supplies the data voltage Vd supplied through the data line to the pixel electrode Ep of the liquid crystal cell Clc in response to the scan pulse SP supplied through the gate line GL. For this purpose, the gate electrode of the TFT is connected to the gate line GL, the source electrode is connected to the data line DL, and the drain electrode is connected to the pixel electrode Ep of the liquid crystal cell Clc. The liquid crystal cell Clc is charged with a potential difference between the data voltage Vd supplied to the pixel electrode Ep and the common voltage Vcom supplied to the common electrode Ec. The amount of light transmitted is controlled by changing the arrangement of liquid crystal molecules by the electric field formed by the potential difference. The common electrode Ec is formed on the upper glass substrate or the lower glass substrate of the liquid crystal display panel according to a method of applying an electric field to the liquid crystal cell Clc, and the common electrode Ec and the liquid crystal cell Clc pixel electrode Ep. A storage capacitor Cst is formed between the liquid crystal cells Clc to maintain the charging voltage.

모노 액정표시장치의 구동회로들에는 입력되는 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 액정표시패널의 데이터라인들에 공급하기 위한 데이터 구동회로와 스캔펄스를 액정표시패널의 게이트라인들에 공급하기 위한 게이트 구동회로가 포함된다. In the driving circuits of the mono liquid crystal display device, a data driving circuit and a scan pulse for converting input digital video data into an analog data voltage and supplying the data lines of the liquid crystal display panel to the gate lines of the liquid crystal display panel are provided. A gate driving circuit is included.

종래, R,G,B 컬러필터를 구비한 컬러 액정표시장치에 있어서 데이터 구동회로의 출력 채널수를 줄여 데이터 구동회로를 간소화하기 위해, 상대적으로 적은 수의 출력 채널들로부터 공급되는 데이터전압들을 다수의 데이터라인들로 분배하는 구동 방식이 제안된 바 있다. 이를 위해, 이 컬러 액정표시장치에는 샘플링 스위칭회로가 더 포함된다. Conventionally, in a color liquid crystal display device having R, G, and B color filters, in order to simplify the data driving circuit by reducing the number of output channels of the data driving circuit, a plurality of data voltages supplied from a relatively small number of output channels are provided. A driving scheme for distributing the data lines has been proposed. To this end, the color liquid crystal display further includes a sampling switching circuit.

샘플링 스위칭회로(20)는 도 2와 같이 데이터 구동회로(30)의 출력 채널들에 접속되는 m/k(m,k는 자연수) 개의 소스 버스라인들과 액정표시패널(20)에 형성된 m 개의 데이터라인들 사이에 배치되어 데이터 구동회로(30)로부터의 데이터전압을 데이터라인들에 공급한다. 샘플링 스위치부(20)는 m/k 개의 소스 버스라인들로부터의 데이터전압을 m 개의 데이터라인들에 공급함으로써 데이터 구동회로의 출력 채널들 수를 줄이게 된다. 이를 위해, 샘플링 스위칭회로(20)는 m/k 개의 소스 버스라인들 중 어느 한 라인과 k 개의 데이터라인들 사이에 각각 접속된 m/k 개의 디멀티플렉서(DEMUX)들을 포함하며, 디멀티플렉서 각각은 k 개의 MUX TFT들을 포함한다.The sampling switching circuit 20 includes m / k source bus lines connected to output channels of the data driving circuit 30 and m m formed on the liquid crystal display panel 20 as shown in FIG. 2. Disposed between the data lines to supply a data voltage from the data driving circuit 30 to the data lines. The sampling switch unit 20 reduces the number of output channels of the data driving circuit by supplying data voltages from m / k source bus lines to m data lines. To this end, the sampling switching circuit 20 includes m / k demultiplexers (DEMUX) connected between any one of the m / k source bus lines and k data lines, each of k demultiplexers. Includes MUX TFTs.

예를 들어, 도 3과 같이 샘플링 스위칭회로(20)가 m/3 개의 디멀티플렉서들(DMX1 내지 DMX(m/3))을 포함하고 있다면, 디멀티플렉서들(DMX1 내지 DMX(m/3)) 각각은 3 개의 MUX TFT들(MT1 내지 MT3)을 구비하게 된다. MUX TFT들(MT1 내지 MT3)은 도 4와 같이 1 수평기간(1 H) 동안 순차적으로 턴 온되는 제어신호들(φ1 내지 φ3)에 응답하여 각각 턴 온 됨으로써 m/3 개의 소스 버스라인들(S1 내지 S(m/3))로부터의 데이터전압들을 데이터라인들(D1 내지 Dm)에 공급하게 된다. 다시 말해, 제1 MUX TFT들(MT1)은 제1 제어신호(φ1)에 의해 턴 온 됨으로써 3a-2(1≤a≤m/3, a는 자연수)번째 데이터라인들을 통해 R 데이터전압들(R1,R2,...R(m/3))을 해당 액정셀들에 공급한다. 제2 MUX TFT들(MT2)은 제2 제어신호(φ2)에 의해 턴 온 됨으로써 3a-1 번째 데이터라인들을 통해 G 데이터전압들(G1,G2,...G(m/3))을 해당 액정셀들에 공급한다. 제3 MUX TFT들(MT3)은 제3 제어신호(φ3)에 의해 턴 온 됨으로써 3a 번째 데이터라인들을 통해 B 데이터전압들(B1,B2,...B(m/3))을 해당 액정셀들에 공급한다. For example, if the sampling switching circuit 20 includes m / 3 demultiplexers DMX1 to DMX (m / 3) as shown in FIG. 3, each of the demultiplexers DMX1 to DMX (m / 3) may be used. Three MUX TFTs MT1 to MT3 are provided. The MUX TFTs MT1 to MT3 are turned on in response to the control signals φ1 to φ3 sequentially turned on for one horizontal period 1 H as shown in FIG. 4, so that m / 3 source bus lines ( Data voltages from S1 to S (m / 3) are supplied to the data lines D1 to Dm. In other words, the first MUX TFTs MT1 are turned on by the first control signal φ1, so that the R data voltages (3a-2 (1 ≦ a ≦ m / 3, a is a natural number) through the data lines (a). R1, R2, ... R (m / 3)) are supplied to the corresponding liquid crystal cells. The second MUX TFTs MT2 are turned on by the second control signal φ2 to correspond to the G data voltages G1, G2, ... G (m / 3) through the 3a-1 th data lines. Supply to liquid crystal cells. Since the third MUX TFTs MT3 are turned on by the third control signal φ3, the liquid crystal cell corresponds to the B data voltages B1, B2, ... B (m / 3) through the 3a-th data lines. Feed the fields.

그런데, 이러한 샘플링 스위칭회로를 이용하여 데이터 구동회로의 출력 채널수를 줄이는 액정표시장치에서는 일정 시간(1/3 H) 간격으로 턴 온되는 MUX TFT들에 의해 액정셀들 간 충전 타이밍이 달라지게 되고, 이로 인해 선 충전된 액정셀들의 충전 전압 레벨이 이 액정셀들과 인접하여 후 충전되는 다른 액정셀들의 커플링(Coupling) 영향에 의해 변동하게 되는 문제점을 갖는다. 이는 액정셀의 화소전극과 인접 데이터라인 간, 또는 인접 화소전극들 간에는 기생 용량(Capacitance : C)이 존재하게 되고, 이 기생 용량(C)들에 의해 먼저 충전된 액정셀의 충전 전압 레벨이 왜곡되기 때문이다. 예를 들어, 도 3 및 도 5와 같이 제1 MUX TFT(MT1)에 의해 첫번째로 충전된 R2 액정셀의 충전 전압 레벨은 제2 MUX TFT(MT2)에 의해 두번째로 G2 액정셀이 충전될 때 제5 데이터라인(D5)에 공급된 G2 데이터전압의 커플링 영향(A)으로 한 번 변동되게 된다. 그리고, 제1 MUX TFT(MT1)에 의해 첫번째로 충전된 R2 액정셀의 충전 전압 레벨은 제3 MUX TFT(MT3)에 의해 세번째로 충전되는 B1 액정셀의 화소전극에 공급된 B1 데이터전압의 커플링 영향(B)으로 또 한 번 변동되게 된다. 제2 MUX TFT(MT2)에 의해 두번째로 충전된 G2 액정셀의 충전 전압 레벨은 제3 MUX TFT(MT3)에 의해 세번째로 B2 액정셀이 충전될 때 제6 데이터라인(D6)에 공급된 B2 데이터전압의 커플링 영향(C)으로 한 번만 영향을 받게 된다. 반면, 제3 MUX TFT(MT3)에 의해 세번째로 충전되는 B1 액정셀과 B2 액정셀은 가장 마지막으로 충전되기 때문에 커플링 영향으로부터 자유로워 그 충전 전압 레벨이 변동되지 않는다. 결과적으로, 제1 MUX TFT(MT1)에 의해 첫번째로 R 액정셀들은 두 번씩 커플링 영향을 받게 되고, 제2 MUX TFT(MT2)에 의해 두번째로 충전되는 G 액정셀들은 한 번씩 커플링 영향을 받게 되는데 반해, 제3 MUX TFT(MT3)에 의해 세번째로 충전되는 B 액정셀들은 커플링 영향을 전혀 받지 않는다.However, in the liquid crystal display device which reduces the number of output channels of the data driving circuit by using the sampling switching circuit, the charging timing between the liquid crystal cells is changed by the MUX TFTs that are turned on at regular intervals (1/3 H). As a result, the charging voltage level of the precharged liquid crystal cells is changed due to the coupling effect of other liquid crystal cells which are adjacently charged after the liquid crystal cells. The parasitic capacitance C is present between the pixel electrode and the adjacent data line of the liquid crystal cell or between the adjacent pixel electrodes, and the charge voltage level of the liquid crystal cell previously charged by the parasitic capacitance C is distorted. Because it becomes. For example, as shown in FIGS. 3 and 5, the charging voltage level of the R2 liquid crystal cell first charged by the first MUX TFT MT1 is the second when the G2 liquid crystal cell is charged by the second MUX TFT MT2. It is changed once by the coupling effect A of the G2 data voltage supplied to the fifth data line D5. Then, the charging voltage level of the R2 liquid crystal cell first charged by the first MUX TFT MT1 is a couple of the B1 data voltages supplied to the pixel electrode of the B1 liquid crystal cell third charged by the third MUX TFT MT3. The ring effect (B) is changed again. The charging voltage level of the G2 liquid crystal cell charged second by the second MUX TFT MT2 is B2 supplied to the sixth data line D6 when the B2 liquid crystal cell is third charged by the third MUX TFT MT3. The coupling effect C of the data voltage is only affected once. On the other hand, since the B1 liquid crystal cell and the B2 liquid crystal cell which are charged third by the third MUX TFT MT3 are charged last, they are free from the coupling effect and their charge voltage levels do not change. As a result, the R liquid crystal cells are firstly affected by the coupling twice by the first MUX TFT (MT1), and the G liquid crystal cells which are secondly charged by the second MUX TFT (MT2) are affected by the coupling once. On the contrary, the B liquid crystal cells thirdly charged by the third MUX TFT MT3 have no coupling effect.

이렇게 R,G,B 액정셀들 간의 커플링 받는 횟수가 달라지더라도 컬러 액정표시장치에서는 동일한 색을 표시하는 액정셀들 간에는 커플링 받는 횟수가 같으므로 표시품위가 크게 저하되지 않는다.Even if the number of couplings between the R, G, and B liquid crystal cells is changed, the number of couplings between the liquid crystal cells displaying the same color is the same in the color liquid crystal display device.

그러나, 모노 액정표시장치에서는 모든 액정셀들이 명암만이 다른 단색을 표시하므로 선 충전된 액정셀들과 후 충전되는 액정셀들간의 전압 변동량 차이가 발생되면, 동일한 계조의 비디오 신호가 공급되더라도 이 전압 변동량 차이만큼의 계조차가 발생되어 수직 딤(Dim) 현상이 쉽게 발생하게 된다. 이러한 이유로 종래 모노 액정표시장치의 경우 충전 타이밍이 충분하더라도 데이터 구동회로의 출력 채널수를 줄일 수 있는 샘플링 스위칭회로를 적용하기가 어렵고, 비록 적용하더라도 수직 딤과 같은 사이드 이펙트가 발생되어 표시품위가 떨어지는 문제점이 있다. However, in the mono liquid crystal display, since all liquid crystal cells display monochromatic colors with only contrast, when the voltage variation between the precharged liquid crystal cells and the later charged liquid crystal cells occurs, even if a video signal of the same gray level is supplied, this voltage is supplied. Even as much as the difference in the amount of variation occurs, the vertical dim phenomenon easily occurs. For this reason, the conventional mono liquid crystal display device is difficult to apply a sampling switching circuit that can reduce the number of output channels of the data driving circuit even if the charging timing is sufficient, and even if it is applied, side effects such as vertical dim are generated, resulting in poor display quality. There is a problem.

따라서, 본 발명의 목적은 데이터 구동회로의 출력 채널수를 줄임과 아울러 표시품위를 높일 수 있는 모노 액정표시장치와 그 구동방법을 제공하는 데 있다.Accordingly, it is an object of the present invention to provide a mono liquid crystal display device and a method of driving the same, which can reduce the number of output channels of a data driving circuit and improve display quality.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 모노 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 교차영역에 마련되는 m × n개의 액정셀들을 가지는 액정표시패널; 입력되는 다수의 제어신호들에 응답하여 m/3 개의 소스 버스라인들로부터 입력되는 데이터전압을 m 개의 데이터라인들로 시분할 하여 분배하는 샘플링 스위칭회로; 상기 시분할 분배에 의해 선 충전된 액정셀들의 데이터전압의 레벨이 후 충전되는 액정셀들의 영향으로 변동되는 것을 보상하기 위해 입력 디지털 비디오 데이터에 미리 정해진 보상값을 가감하는 데이터 변환회로; 및 상기 보상값이 가감된 변조 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 상기 소스 버스라인들에 출력하는 데이터 구동회로를 구비한다.In order to achieve the above object, a mono liquid crystal display device according to an embodiment of the present invention comprises a liquid crystal display panel having m × n liquid crystal cells intersecting a plurality of data lines and a plurality of gate lines provided in the intersection area; A sampling switching circuit for dividing and dividing the data voltage input from m / 3 source bus lines into m data lines in response to a plurality of input control signals; A data conversion circuit for adding or subtracting a predetermined compensation value to the input digital video data to compensate for the change in the level of the data voltage of the liquid crystal cells precharged by the time division distribution by the influence of the liquid crystal cells which are subsequently charged; And a data driving circuit for converting the modulated digital video data to which the compensation value is added or subtracted into an analog data voltage and outputting the analog data voltage to the source bus lines.

상기 샘플링 스위칭회로는, 상기 제어신호들에 응답하여 상기 소스 버스라인들 중 어느 하나로부터 입력되는 데이터전압을 수평 방향으로 인접한 세 개의 데이터라인들에 순차적으로 공급하는 m/3 개의 디멀티플렉서들을 구비하며; 상기 디멀티플렉서 각각은 상기 어느 하나의 소스 버스라인과 3a-2(a는 자연수) 번째 데이터 라인 사이의 전류 패스를 형성하는 제1 MUX TFT와, 상기 어느 하나의 소스 버스라인과 3a-1 번째 데이터라인 사이의 전류 패스를 형성하는 제2 MUX TFT와, 상기 어느 하나의 소스 버스라인과 3a 번째 데이터라인 사이의 전류 패스를 형성하는 제3 MUX TFT를 가진다.The sampling switching circuit comprises m / 3 demultiplexers sequentially supplying data voltages input from any one of the source bus lines to three adjacent data lines in a horizontal direction in response to the control signals; Each of the demultiplexers includes a first MUX TFT forming a current path between the one source bus line and a 3a-2 (a is a natural number) data line, and the one source bus line and a 3a-1 th data line. And a second MUX TFT forming a current path therebetween, and a third MUX TFT forming a current path between any one of the source bus lines and the 3a-th data line.

상기 제어신호들에는 제1 제어신호 내지 제3 제어신호가 포함되며; 상기 제1 제어신호는 상기 제1 MUX TFT들의 게이트전극들에 공통으로 공급되고, 상기 제2 제어신호는 상기 제2 MUX TFT들의 게이트전극들에 공통으로 공급되며, 상기 제3 제어신호는 상기 제3 MUX TFT들의 게이트전극들에 공통으로 공급된다.The control signals include first to third control signals; The first control signal is commonly supplied to the gate electrodes of the first MUX TFTs, the second control signal is commonly supplied to the gate electrodes of the second MUX TFTs, and the third control signal is the third control signal. Commonly supplied to the gate electrodes of the 3 MUX TFTs.

상기 제1 제어신호 내지 제3 제어신호는 매 수평기간마다 대략 1/3 수평기간 동안 하이논리전압으로 발생되고, 1 수평기간 동안 순차적으로 공급된다.The first to third control signals are generated at a high logic voltage for approximately one third horizontal period every horizontal period, and are sequentially supplied for one horizontal period.

동일한 수평라인에 배치된 다수의 액정셀들 중 3a-2 번째 액정셀들은 상기 제1 MUX TFT들의 턴 온에 의해 가장 먼저 동시에 충전되고, 3a-1 번째 액정셀들은 상기 제2 MUX TFT들의 턴 온에 의해 그 다음으로 동시에 충전되며, 3a 번째 액정셀들은 상기 제3 MUX TFT들의 턴 온에 의해 마지막으로 동시에 충전된다.Among the plurality of liquid crystal cells arranged on the same horizontal line, the 3a-2nd liquid crystal cells are simultaneously charged first by the turn on of the first MUX TFTs, and the 3a-1th liquid crystal cells are turned on of the second MUX TFTs. Are then simultaneously charged, and the 3a-th liquid crystal cells are finally charged simultaneously by the turn-on of the third MUX TFTs.

상기 데이터 변환회로는, 상기 3a-2 번째 액정셀들과 상기 3a-1 번째 액정셀들에 대한 보상값들이 저장된 룩업테이블; 및 상기 보상값들을 선택하여 상기 3a-2 번째 액정셀들과 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터를 변조하는 데이터 변조부를 구비한다.The data conversion circuit may include: a lookup table storing compensation values for the 3a-2 th liquid crystal cells and the 3a-1 th liquid crystal cells; And a data modulator for selecting the compensation values to modulate the digital video data to be supplied to the 3a-2th liquid crystal cells and the 3a-1th liquid crystal cells.

상기 3a-2 번째 액정셀들에 대한 제1 보상값들은 상기 3a-2 번째 액정셀들 각각에 우측으로 인접한 상기 3a-1 번째 액정셀들과 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터들의 계조값에 따라 다르게 결정되고; 상기 3a-1 번째 액정셀들에 대한 제2 보상값들은 상기 3a-1 번째 액정셀들 각각에 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터들의 계조값에 따라 다르게 결정된다.First compensation values for the 3a-2th liquid crystal cells are supplied to the 3a-1th liquid crystal cells adjacent to the right side of the 3a-2th liquid crystal cells and to the 3ath liquid crystal cells adjacent to the left side. Differently determined according to the gray value of the video data; Second compensation values for the 3a-1st liquid crystal cells are differently determined according to grayscale values of digital video data to be supplied to the 3ath liquid crystal cells adjacent to each of the 3a-1st liquid crystal cells to the right.

상기 데이터 변조부는, 상기 우측으로 인접한 상기 3a-1 번째 액정셀들과 상기 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성에 따라 상기 제1 보상값들을 상기 3a-2 번째 액정셀들에 공급될 디지털 비디오 데이터에 가감하고; 상기 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성에 따라 상기 제2 보상값들을 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터에 가감한다.The data modulator may adjust the first compensation values according to the polarity of the digital video data to be supplied to the 3a-1th liquid crystal cells adjacent to the right side and the 3ath liquid crystal cells adjacent to the left side. Add or subtract digital data data to be supplied to cells; The second compensation values are added to or subtracted from the digital video data to be supplied to the 3a-1st liquid crystal cells according to the polarity of the digital video data to be supplied to the 3a-th liquid crystal cells adjacent to the right side.

상기 데이터 변조부는, 상기 우측으로 인접한 상기 3a-1 번째 액정셀들과 상기 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 정극성이면 상기 제1 보상값들을 상기 3a-2 번째 액정셀들에 공급될 디지털 비디오 데이터에 합산하는 데 반해, 상기 우측으로 인접한 상기 3a-1 번째 액정셀들과 상기 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 부극성이면 상기 제1 보상값들을 상기 3a-2 번째 액정셀들에 공급될 디지털 비디오 데이터에 감산하고; 상기 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 정극성이면 상기 제2 보상값들을 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터에 합산하는 데 반해, 상기 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 부극성이면 상 기 제2 보상값들을 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터에 감산한다.The data modulator may adjust the first compensation values when the polarity of the digital video data to be supplied to the 3a-1th liquid crystal cells adjacent to the right side and the 3ath liquid crystal cells adjacent to the left side is positive. While the sum is added to the digital video data to be supplied to the first liquid crystal cells, the polarity of the digital video data to be supplied to the rightwardly adjacent 3a-1st liquid crystal cells and the leftwardly adjacent 3ath liquid crystal cells is negative. And subtract the first compensation values to digital video data to be supplied to the 3a-2th liquid crystal cells; When the polarity of the digital video data to be supplied to the 3a-th liquid crystal cells adjacent to the right is positive, the second compensation values are added to the digital video data to be supplied to the 3a-1th liquid crystal cells. If the polarity of the digital video data to be supplied to the adjacent 3a-th liquid crystal cells is negative, the second compensation values are subtracted from the digital video data to be supplied to the 3a-1th liquid crystal cells.

본 발명의 실시예에 따라 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 교차영역에 m × n개의 액정셀들이 배치된 액정표시패널을 가지는 모노 액정표시장치의 구동방법은, 입력되는 다수의 제어신호들에 응답하여 m/3 개의 소스 버스라인들로부터 입력되는 데이터전압을 m 개의 데이터라인들로 시분할 하여 분배하는 단계; 상기 시분할 분배에 의해 선 충전된 액정셀들의 데이터전압의 레벨이 후 충전되는 액정셀들의 영향으로 변동되는 것을 보상하기 위해 입력 디지털 비디오 데이터에 미리 정해진 보상값을 가감하는 단계; 및 상기 보상값이 가감된 변조 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 상기 소스 버스라인들에 출력하는 단계를 포함한다.According to an exemplary embodiment of the present invention, a method of driving a mono liquid crystal display apparatus having a liquid crystal display panel in which a plurality of data lines and a plurality of gate lines intersect and m × n liquid crystal cells are arranged in an intersection area thereof is provided. Time-dividing and dividing the data voltages input from the m / 3 source bus lines into m data lines in response to the control signals of? Adding or subtracting a predetermined compensation value to the input digital video data to compensate for the change in the level of the data voltage of the liquid crystal cells precharged by the time division distribution by the influence of the liquid crystal cells which are subsequently charged; And converting the modulated digital video data to which the compensation value is added or subtracted into an analog data voltage and outputting the analog data voltage to the source bus lines.

본 발명에 따른 모노 액정표시장치와 그 구동방법은 커플링 영향을 받는 액정셀들에 공급될 디지털 비디오 데이터를 미리 저장된 보상값으로 보상한 후 해당 액정셀들에 표시함으로써 샘플링 스위칭 회로가 적용되더라도 커플링 영향을 받는 액정셀들의 충전 전압 레벨을 원래의 입력 디지털 비디오 데이터의 계조로 유지할 수 있게 된다. 이를 통해, 본 발명에 따른 모노 액정표시장치와 그 구동방법은 샘플링 스위칭 회로의 적용을 용이하게 하여 데이터 구동회로의 출력 채널수를 효과적으로 줄일 수 있음은 물론이거니와, 수직 딤과 같은 사이드 이펙트를 방지하여 표시품위를 높일 수 있다.According to the present invention, a mono liquid crystal display and a driving method thereof compensate for digital video data to be supplied to liquid crystal cells affected by a coupling with a pre-stored compensation value, and display the same on the liquid crystal cells so that a couple even if a sampling switching circuit is applied. The charging voltage level of the ring-affected liquid crystal cells can be maintained at the gray level of the original input digital video data. As a result, the mono liquid crystal display and the driving method thereof according to the present invention facilitate the application of the sampling switching circuit to effectively reduce the number of output channels of the data driving circuit, and also prevent side effects such as vertical dim. The display quality can be improved.

이하, 도 6 내지 도 8을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 6 to 8.

도 6은 본 발명의 실시예에 따른 모노 액정표시장치의 구성을 나타내는 블럭도이다.6 is a block diagram illustrating a configuration of a mono liquid crystal display according to an exemplary embodiment of the present invention.

도 6을 참조하면, 본 발명의 실시예에 따른 모노 액정표시장치는 다수의 데이터라인들(D1 내지 Dm)과 다수의 게이트라인들(G1 내지 Gn)이 교차되고 그 교차영역에 마련되는 m × n개의 액정셀들과 이 액정셀들을 구동하기 위한 TFT가 형성된 액정표시패널(100)과, 입력되는 다수의 제어신호들(φ1,φ2,φ3)에 응답하여 m/3 개의 소스 버스라인들(S1 내지 Sm/3)로부터 입력되는 데이터전압을 m 개의 데이터라인들(D1 내지 Dm)로 시분할 하여 분배하는 샘플링 스위칭회로(105)와, 상기 시분할 분배에 의해 선 충전된 액정셀들의 데이터전압의 레벨이 후 충전되는 액정셀들의 영향으로 변동되는 것을 보상하기 위해 입력 디지털 비디오 데이터(R,G,B)에 미리 정해진 보상값을 가감하는 데이터 변환회로(140)와, 보상값이 가감되어 변조된 디지털 비디오 데이터(MR,MG,MB)를 아날로그 데이터전압으로 변환하여 소스 버스라인들(S1 내지 Sm/3)에 출력하는 데이터 구동회로(110)와, 게이트라인들(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(120)와, 구동회로들(110,120)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(130)와, 제어신호들(φ1,φ2,φ3) 을 순차적으로 발생하는 제어신호 발생회로(150)를 구비한다.Referring to FIG. 6, in the mono liquid crystal display according to the exemplary embodiment of the present invention, a plurality of data lines D1 to Dm and a plurality of gate lines G1 to Gn intersect and are provided in an intersection area. The liquid crystal display panel 100 in which n liquid crystal cells and TFTs for driving the liquid crystal cells are formed, and m / 3 source bus lines in response to a plurality of input control signals φ1, φ2, and φ3. A sampling switching circuit 105 for time-dividing and dividing the data voltage input from S1 to Sm / 3 into m data lines D1 to Dm, and the level of the data voltage of the liquid crystal cells precharged by the time-division distribution. The data conversion circuit 140 adds or subtracts a predetermined compensation value to the input digital video data R, G, and B to compensate for the fluctuation caused by the influence of the charged liquid crystal cells. Analog video data (MR, MG, MB) A data driving circuit 110 converting the data voltage to the source bus lines S1 to Sm / 3, a gate driving circuit 120 for supplying scan pulses to the gate lines G1 to Gn, and A timing controller 130 for controlling the driving timing of the driving circuits 110 and 120, and a control signal generating circuit 150 for sequentially generating the control signals φ1, φ2, and φ3.

액정표시패널(100)은 두 장의 유리기판 사이에 개재된 액정을 포함한다. 이 액정표시패널(100)의 하부 유리기판 상에 형성된 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)은 상호 직교된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인들(G1 내지 Gn)로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터전압을 액정셀들에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인들(G1 내지 Gn) 중 어느 하나에 접속되며, 소스전극은 데이터라인들(D1 내지 Dm) 중 어느 하나에 접속된다. 그리고 TFT의 드레인전극은 액정셀의 화소전극에 접속된다. 액정셀은 화소전극에 공급되는 데이터전압과 공통전극에 공급되는 공통전압의 전위차로 충전된다. 이 전위차로 형성되는 전계에 의해 액정분자들의 배열이 바뀌면서 투과되는 빛의 광량이 조절되게 된다. 공통전극은 액정셀에 전계를 인가하는 방식에 따라 액정표시패널의 상부 유리기판 또는 하부 유리기판에 형성되며, 공통전극과 액정셀의 화소전극 사이에는 액정셀의 충전 전압을 유지시키기 위한 스토리지 커패시터가 형성된다. 액정표시패널(100)의 상부 유리기판 상에는 도시하지 않은 블랙매트릭스등이 형성된다. 이 액정표시패널(100)의 상부 유리기판 상에는 R,G,B 컬러필터는 형성되지 않는다. 블랙매트릭스는 하부 유리기판의 TFT, 게이트라인들 및 데이터라인들이 배치되는 영역과 대응되도록 형성되어 액정셀들 간 광간섭을 차단한다. The liquid crystal display panel 100 includes a liquid crystal interposed between two glass substrates. The data lines D1 to Dm and the gate lines G1 to Gn formed on the lower glass substrate of the liquid crystal display panel 100 are perpendicular to each other. The TFT formed at the intersection of the data lines D1 to Dm and the gate lines G1 to Gn has a data voltage on the data lines D1 to Dm in response to a scan pulse from the gate lines G1 to Gn. Is supplied to the liquid crystal cells. For this purpose, the gate electrode of the TFT is connected to any one of the gate lines G1 to Gn, and the source electrode is connected to any one of the data lines D1 to Dm. The drain electrode of the TFT is connected to the pixel electrode of the liquid crystal cell. The liquid crystal cell is charged with a potential difference between the data voltage supplied to the pixel electrode and the common voltage supplied to the common electrode. The amount of light transmitted is controlled by changing the arrangement of liquid crystal molecules by the electric field formed by the potential difference. The common electrode is formed on the upper glass substrate or the lower glass substrate of the liquid crystal display panel according to a method of applying an electric field to the liquid crystal cell, and a storage capacitor for maintaining the charging voltage of the liquid crystal cell is provided between the common electrode and the pixel electrode of the liquid crystal cell. Is formed. A black matrix and the like, which are not shown, are formed on the upper glass substrate of the liquid crystal display panel 100. R, G, and B color filters are not formed on the upper glass substrate of the liquid crystal display panel 100. The black matrix is formed to correspond to the region where the TFT, gate lines and data lines of the lower glass substrate are disposed to block optical interference between the liquid crystal cells.

액정표시패널(100)의 상부 유리기판의 광출사면과 하부 유리기판의 광입사면 상에는 광축이 직교하는 편광판이 각각 부착되고 하부 유리기판의 액정 대향면과 상부 유리기판의 액정 대향면 각각에는 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다. On the light exit surface of the upper glass substrate and the light incidence surface of the lower glass substrate of the liquid crystal display panel 100, a polarizing plate having an orthogonal optical axis is attached, respectively, and a liquid crystal is disposed on the liquid crystal facing surface of the lower glass substrate and the liquid crystal facing surface of the upper glass substrate, respectively. An alignment film for setting the pretilt angle of is formed.

샘플링 스위칭회로(105)는 데이터 구동회로(110)의 출력 채널들에 접속되는 소스 버스라인들(S1 내지 Sm/3)과 데이터라인들(D1 내지 Dm) 사이에 배치되어 한 개의 소스 버스라인을 통해 시분할되어 입력되는 데이터전압들을 세 개의 데이터라인들에 분배하여 공급한다.The sampling switching circuit 105 is disposed between the source bus lines S1 to Sm / 3 and the data lines D1 to Dm connected to the output channels of the data driving circuit 110 to form one source busline. The data voltages inputted by time division are divided into three data lines and supplied.

샘플링 스위치부(105)는 m/3 개의 소스 버스라인들(S1 내지 Sm/3)로부터의 데이터전압을 m 개의 데이터라인들(D1 내지 Dm)에 공급함으로써 데이터 구동회로의 출력 채널들 수를 데이터라인들의 갯수에 비해 1/2로 줄인다. 이를 위해, 샘플링 스위칭회로(105)는 m/3 개의 소스 버스라인들(S1 내지 Sm/3) 중 어느 한 라인과 3 개의 데이터라인들 사이에 각각 접속된 m/3 개의 디멀티플렉서들(DMX1 내지 DMX(m/3))을 포함하며, 디멀티플렉서 각각은 3 개의 MUX TFT들(MT1,MT2,MT3)을 포함한다.The sampling switch section 105 supplies the data voltages from the m / 3 source bus lines S1 to Sm / 3 to the m data lines D1 to Dm to determine the number of output channels of the data driving circuit. Reduce to half the number of lines. To this end, the sampling switching circuit 105 has m / 3 demultiplexers DMX1 to DMX respectively connected between any one of the m / 3 source bus lines S1 to Sm / 3 and the three data lines. (m / 3)), and each of the demultiplexers includes three MUX TFTs MT1, MT2, and MT3.

MUX TFT들(MT1,MT2,MT3)은 1 수평기간(1 H) 동안 순차적으로 턴 온되는 제어신호들(φ1,φ2,φ3)에 응답하여 각각 턴 온 됨으로써 m/3 개의 소스 버스라인들(S1 내지 S(m/3))로부터의 데이터전압들을 데이터라인들(D1 내지 Dm)에 시분할하여 공급하게 된다. 다시 말해, 동일한 수평라인들에 배치된 액정셀들에 데이터전압이 공급되는 1 수평기간(1 H) 동안, 제1 MUX TFT들(MT1)은 제1 제어신호(φ1)에 응답하여 동시에 턴 온 됨으로써 3a-2(a는 자연수) 번째 데이터라인들(D1,D4,...Dm-2)을 통해 R 데이터전압들(R11,R14,...R1(m/3))을 해당 액정셀들에 공급하고, 제2 MUX TFT들(MT2)은 제2 제어신호(φ2)에 응답하여 동시에 턴 온 됨으로써 3a-1 번째 데이터라인들(D2,D5,...Dm-1)을 통해 G 데이터전압들(G11,G14,...G1(m/3))을 해당 액정셀들에 공급하며, 제3 MUX TFT들(MT3)은 제3 제어신호(φ3)에 응답하여 동시에 턴 온 됨으로써 3a 번째 데이터라인들(D3,D6,...Dm)을 통해 B 데이터전압들(B11,B14,...B1(m/3))을 해당 액정셀들에 공급한다.The MUX TFTs MT1, MT2, and MT3 are turned on in response to control signals φ1, φ2, and φ3 sequentially turned on for one horizontal period 1 H, thereby allowing m / 3 source bus lines ( The data voltages from S1 to S (m / 3) are time-divided and supplied to the data lines D1 to Dm. In other words, the first MUX TFTs MT1 are simultaneously turned on in response to the first control signal φ1 during one horizontal period 1 H during which the data voltage is supplied to the liquid crystal cells arranged on the same horizontal lines. Thus, the R data voltages R11, R14, R1 (m / 3) are applied to the corresponding liquid crystal cell through the 3a-2 (a is a natural number) th data lines D1, D4, ... Dm-2. And the second MUX TFTs MT2 are turned on at the same time in response to the second control signal φ2 so that the second MUX TFTs MT2 are turned on through the 3a-1th data lines D2, D5, ... Dm-1. The data voltages G11, G14, ... G1 (m / 3) are supplied to the corresponding liquid crystal cells, and the third MUX TFTs MT3 are simultaneously turned on in response to the third control signal φ3. The B data voltages B11, B14, ... B1 (m / 3) are supplied to the corresponding liquid crystal cells through the 3a-th data lines D3, D6, ... Dm.

제어신호 발생회로(150)는 샘플링 스위칭회로(105)의 제1 내지 제3 MUX TFT(MT1,MT2,MT3)를 제어하기 위한 제어신호들(φ1,φ2,φ3)을 순차적으로 발생한다.The control signal generation circuit 150 sequentially generates the control signals φ 1, φ 2, and φ 3 for controlling the first to third MUX TFTs MT1, MT2, MT3 of the sampling switching circuit 105.

제1 제어신호(φ1)는 제1 제어신호버스라인(BL1)을 통해 제1 MUX TFT(MT1)들의 게이트전극에 공급되고, 제2 제어신호(φ2)는 제2 제어신호버스라인(BL2)을 통해 제2 MUX TFT(MT2)들의 게이트전극에 공급되며, 제3 제어신호(φ3)는 제3 제어신호버스라인(BL3)을 통해 제3 MUX TFT(MT3)들의 게이트전극에 공급된다. 이러한 제어신호들(φ1,φ2,φ3) 각각은 도 4와 같이 매 수평기간마다 대략 1/3 수평기간 동안 게이트하이전압(Vgh)으로 발생된 후 순차적으로 샘플링 스위칭회로(105)의 제1 내지 제3 MUX TFT(MT1,MT2,MT3)에 공급된다. 한편, 제1 내지 제3 MUX TFT(MT1,MT2,MT3)는 화소 구동용 TFT와 동시에 액정표시패널(100)의 하부 유리기판 상에 형성될 수 있으며, 게이트하이전압(Vgh)과 게이트로우전압(Vgl) 사이에서 동일한 폭으로 스윙될 수 있다. 제어신호 발생회로(150)는 타이밍 콘트롤러(130)에 내장될 수 있다.The first control signal φ1 is supplied to the gate electrodes of the first MUX TFTs MT1 through the first control signal bus line BL1, and the second control signal φ2 is supplied to the second control signal bus line BL2. The third control signal φ3 is supplied to the gate electrodes of the second MUX TFTs MT3 through the third control signal bus line BL3. Each of the control signals φ1, φ2, and φ3 is generated as the gate high voltage Vgh for approximately one-third horizontal period every horizontal period as shown in FIG. It is supplied to the third MUX TFTs MT1, MT2, MT3. Meanwhile, the first to third MUX TFTs MT1, MT2, and MT3 may be formed on the lower glass substrate of the liquid crystal display panel 100 simultaneously with the pixel driving TFT, and include a gate high voltage Vgh and a gate low voltage. It can swing with the same width between (Vgl). The control signal generation circuit 150 may be built in the timing controller 130.

데이터 변환회로(140)는 룩업 테이블과 데이터 변조부를 포함하여 시분할 분배에 의해 선 충전된 액정셀들의 데이터전압의 레벨이 후 충전되는 액정셀들의 영향으로 변동되는 것을 보상한다. 위에서 설명한 것처럼 동일한 수평라인에 배치된 다수의 액정셀들 중 3a-2 번째 액정셀들은 제1 MUX TFT(MT1)들의 턴 온에 의해 가장 먼저 동시에 충전되고, 3a-1 번째 액정셀들은 제2 MUX TFT(MT2)들의 턴 온에 의해 그 다음으로 동시에 충전되며, 3a 번째 액정셀들은 제3 MUX TFT(MT3)들의 턴 온에 의해 마지막으로 동시에 충전된다. 이러한 액정셀들의 충전타이밍 차이로 인해 먼저 충전된 액정셀들의 데이터전압의 레벨은 나중에 충전되는 액정셀들의 커플링 영향에 의해 변동되게 된다. 데이터 변환회로(140)는 커플링 영향을 받는 액정셀들에 공급될 입력 디지털 비디오 데이터(R,G,B)에 미리 정해진 보상값을 가감함으로써 데이터전압의 레벨 변동량을 미리 보상한다. 이 데이터 변환회로(140)에 대해서는 도 7 및 도 8을 통해 후술하기로 한다.The data conversion circuit 140 includes a look-up table and a data modulator to compensate for the change in the level of the data voltage of the pre-charged liquid crystal cells by time division distribution due to the influence of the later charged liquid crystal cells. As described above, the 3a-2nd liquid crystal cells of the plurality of liquid crystal cells arranged on the same horizontal line are simultaneously charged first by the turn-on of the first MUX TFTs MT1, and the 3a-1st liquid crystal cells are the second MUX. It is then simultaneously charged by the turn-on of the TFTs MT2, and the 3a-th liquid crystal cells are finally charged simultaneously by the turn-on of the third MUX TFTs MT3. Due to the difference in the charging timing of the liquid crystal cells, the level of the data voltage of the first liquid crystal cells is changed by the coupling effect of the later charged liquid crystal cells. The data conversion circuit 140 compensates the level variation of the data voltage in advance by adding or subtracting a predetermined compensation value to the input digital video data R, G, and B to be supplied to the liquid crystal cells affected by the coupling. This data conversion circuit 140 will be described later with reference to FIGS. 7 and 8.

데이터 구동회로(110)는 보상값이 가감된 변조 디지털 비디오 데이터(MR,MG,MB)를 아날로그 데이터전압으로 변환하고 1 수평 라인분의 데이터전압을 m/3 개의 소스 버스라인들(S1 내지 Sm/6)에 공급한다. 이를 위해, 데이터 구동회로(110)는 도트클럭신호(DCLK)를 샘플링하기 위한 쉬프트레지스터, 변조 데이터(MR,MG,MB)를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 도트클럭신호에 응답하여 변조 데이터(MR,MG,MB)를 1 라인분씩 저장하고 저장된 1 라인분의 변조 데이터(MR,MG,MB)를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환 기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터전압이 공급되는 소스 버스라인(S1 내지 Sm/3)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 소스 버스라인(S1 내지 Sm/3) 사이에 접속된 출력버퍼 등으로 구성된다. 데이터 구동회로(110)는 극성제어신호(POL)에 따라 액정표시패널(100)에 공급되는 데이터전압의 극성을 수평 및 수직으로 인접한 액정셀들 단위로 반전시키고 그 데이터전압을 소스 출력 인에이블신호(SOE)에 따라 액정표시패널(100)의 소스 버스라인들(S1 내지 Sm/3)에 공급하게 된다.The data driving circuit 110 converts the modulated digital video data MR, MG, and MB to which the compensation value is added or reduced into an analog data voltage, and converts the data voltage of one horizontal line into m / 3 source bus lines S1 through Sm. / 6). To this end, the data driving circuit 110 modulates in response to a shift register for sampling the dot clock signal DCLK, a register for temporarily storing the modulated data MR, MG, and MB, and a dot clock signal from the shift register. A latch for storing data (MR, MG, MB) for each line and outputting the stored modulation data (MR, MG, MB) for one line at the same time, and positive / negative polarity corresponding to the digital data value from the latch. Digital / analog converters for selecting gamma voltages, multiplexers, multiplexers and source buslines for selecting source buslines (S1 through Sm / 3) to which analog data voltages converted by positive / negative gamma voltages are supplied It consists of an output buffer etc. connected between S1-Sm / 3. The data driving circuit 110 inverts the polarity of the data voltage supplied to the liquid crystal display panel 100 in units of horizontally and vertically adjacent liquid crystal cells according to the polarity control signal POL and converts the data voltage into a source output enable signal. According to the SOE, the source bus lines S1 to Sm / 3 of the liquid crystal display panel 100 are supplied.

게이트 구동회로(120)는 스캔펄스를 게이트라인들(G1 내지 Gn)에 순차적으로 공급하여 데이터전압이 공급되는 액정표시패널(100)의 수평라인을 선택한다. 게이트 구동회로(120)는 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀의 구동에 적합한 레벨로 쉬프트시키기 위한 레벨 쉬프터 등으로 구성된다. The gate driving circuit 120 sequentially supplies scan pulses to the gate lines G1 to Gn to select a horizontal line of the liquid crystal display panel 100 to which a data voltage is supplied. The gate driving circuit 120 includes a shift register for sequentially generating scan pulses, and a level shifter for shifting the voltage of the scan pulses to a level suitable for driving the liquid crystal cell.

타이밍 콘트롤러(130)는 시스템(미도시)으로부터 공급되는 수직/수평 동기신호(Vsync,Hsync)와 도트 클럭신호(DCLK)를 이용하여 게이트 구동회로(120)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(110)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 게이트 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : SSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 인이에블신호(Source Output Enable : SOE), 극성제어신 호(Polarity : POL) 등을 포함한다. 그리고, 타이밍 콘트롤러(130)는 시스템으로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(100)의 해상도에 맞게 재정렬하여 데이터 변환회로(140)에 공급한다. The timing controller 130 uses the vertical / horizontal synchronization signals Vsync and Hsync and the dot clock signal DCLK supplied from a system (not shown) to control the gate driving circuit 120. And generate a data control signal DDC for controlling the data driving circuit 110. The gate control signal GDC includes a gate start pulse GSP, a gate shift clock GSC, a gate output enable signal GOE, and the like. The data control signal (DDC) includes a source start pulse (SSP), a source shift clock (SSC), a source output enable signal (SOE), and a polarity control signal (Polarity: POL) and the like. The timing controller 130 rearranges the digital video data RGB input from the system to the resolution of the liquid crystal display panel 100 and supplies the digital video data RGB to the data conversion circuit 140.

도 7은 도 6에 도시된 데이터 변환회로의 구성을 나타내는 블럭도이고, 도 8은 데이터 변환회로가 보상값을 이용하여 입력 디지털 비디오 데이터를 변조하는 동작을 설명하기 위한 도면이다.FIG. 7 is a block diagram illustrating a configuration of the data conversion circuit shown in FIG. 6, and FIG. 8 is a diagram for describing an operation of the data conversion circuit modulating input digital video data using a compensation value.

도 7 내지 도 8을 참조하면, 데이터 변환회로(140)는 3a-2 번째 액정셀들에 대한 제1 보상값들과 3a-1 번째 액정셀들에 대한 제2 보상값들이 저장된 룩업테이블(144)과, 이 보상값들을 선택하여 3a-2 번째 액정셀들과 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터를 변조하는 데이터 변조부(142)를 구비한다.7 to 8, the data conversion circuit 140 may include a lookup table 144 in which first compensation values for 3a-2 th liquid crystal cells and second compensation values for 3a-1 th liquid crystal cells are stored. And a data modulator 142 for selecting the compensation values and modulating the digital video data to be supplied to the 3a-2 th liquid crystal cells and the 3a-1 th liquid crystal cells.

제1 보상값들은 3a-2 번째 액정셀들 각각에 우측으로 인접한 3a-1 번째 액정셀들과 좌측으로 인접한 3a 번째 액정셀들에 공급될 디지털 비디오 데이터들의 계조값에 따라 다르게 결정된다. 예를 들어, 도 8에서 Rj+1 데이터가 공급되는 액정셀의 제1 보상값은 우측으로 인접한 액정셀에 공급되는 Gj+1 데이터의 계조값과 좌측으로 인접한 액정셀에 공급되는 Bj 데이터의 계조값에 따라 다르게 결정될 수 있으며, 바람직하게는 Gj+1 데이터와 Bj 데이터의 평균 계조값에 따라 다르게 결정될 수 있다.The first compensation values are differently determined according to the gradation values of the digital video data to be supplied to the 3a-1th liquid crystal cells adjacent to the right side and the 3ath liquid crystal cells adjacent to the left side, respectively. For example, in FIG. 8, the first compensation value of the liquid crystal cell to which the Rj + 1 data is supplied is the gray value of the Gj + 1 data supplied to the liquid crystal cell adjacent to the right and the gray level of the Bj data supplied to the liquid crystal cell adjacent to the left. The value may be determined differently according to the value, and preferably, the value may be determined differently according to the average gray value of the Gj + 1 data and the Bj data.

제2 보상값들은 3a-1 번째 액정셀들 각각에 우측으로 인접한 3a 번째 액정셀들에 공급될 디지털 비디오 데이터들의 계조값에 따라 다르게 결정된다. 예를 들어, 도 8에서 Gj+1 데이터가 공급되는 액정셀의 제2 보상값은 우측으로 인접한 액 정셀에 공급되는 Bj+1 데이터의 계조값에 따라 다르게 결정될 수 있다.The second compensation values are determined differently according to the gray value of the digital video data to be supplied to the 3a-th liquid crystal cells adjacent to each of the 3a-1st liquid crystal cells to the right. For example, in FIG. 8, the second compensation value of the liquid crystal cell supplied with the Gj + 1 data may be differently determined according to the gray value of the Bj + 1 data supplied to the liquid crystal cell adjacent to the right.

룩업테이블(144)에는 계조별 다양한 값을 갖는 제1 보상값들과 제2 보상값들이 운용자에 의해 미리 저장되어 있다.In the lookup table 144, first and second compensation values having various values for each gray level are stored in advance by the operator.

데이터 변조부(142)는 3a-2 번째 액정셀을 사이에 두고 인접하는 3a-1 번째 액정셀과 3a 번째 액정셀에 공급될 디지털 비디오 데이터의 평균 계조값에 따라 결정되는 제1 보상값을 룩업테이블(144)로부터 읽어들인 후, 이 제1 보상값을 3a-2 번째 액정셀에 공급될 디지털 비디오 데이터에 가감하는 변조 동작을 수행한다. 여기서, 데이터 변조부(142)는 타이밍 콘트롤러(130)로부터 공급되는 극성제어신호(POL)를 이용하여 3a-1 번째 액정셀과 3a 번째 액정셀에 공급될 디지털 비디오 데이터의 극성을 검출한 후, 검출된 극성이 정극성이면 3a-2 번째 액정셀에 공급될 디지털 비디오 데이터를 제1 보상값만큼 낮추고, 검출된 극성이 부극성이면 3a-2 번째 액정셀에 공급될 디지털 비디오 데이터를 제1 보상값만큼 높인다. 예를 들어, 도 8에서 데이터 변조부(142)는 Rj+1 데이터를 Gj+1 데이터와 Bj 데이터의 평균 계조값에 따라 선택된 제1-1 보상값만큼 낮추는 반면, Rj+2 데이터를 Gj+2 데이터와 Bj+1 데이터의 평균 계조값에 따라 선택된 제1-2 보상값만큼 높인다. 이러한 변조 동작에 의해 3a-2 번째 액정셀들은 인접하는 3a-1 번째 액정셀들과 3a 번째 액정셀들로부터 커플링 영향을 받더라도 원래의 입력 디지털 비디오 데이터의 계조를 유지할 수 있게 된다.The data modulator 142 looks up a first compensation value determined according to an average gray level value of digital video data to be supplied to an adjacent 3a-1th liquid crystal cell and a 3ath liquid crystal cell with a 3a-2th liquid crystal cell interposed therebetween. After reading from the table 144, the first compensation value is added to or subtracted from the digital video data to be supplied to the 3a-2th liquid crystal cell. Here, the data modulator 142 detects the polarity of the digital video data to be supplied to the 3a-1 th liquid crystal cell and the 3a th liquid crystal cell using the polarity control signal POL supplied from the timing controller 130. If the detected polarity is positive, the digital video data to be supplied to the 3a-2th liquid crystal cell is lowered by the first compensation value. If the detected polarity is negative, the digital video data to be supplied to the 3a-2th liquid crystal cell is first compensated. Increase by value For example, in FIG. 8, the data modulator 142 lowers the Rj + 1 data by the 1-1 compensation value selected according to the average gray value of the Gj + 1 data and the Bj data, while reducing the Rj + 2 data to Gj +. 2 is increased by the selected 1-2 compensation value according to the average gray value of the data and the Bj + 1 data. By this modulation operation, the 3a-2nd liquid crystal cells can maintain the gray level of the original input digital video data even if they are affected by the coupling from adjacent 3a-1 liquid crystal cells and 3a liquid crystal cells.

또한, 데이터 변조부(142)는 3a-1 번째 액정셀의 우측에 인접하는 3a 번째 액정셀에 공급될 디지털 비디오 데이터의 계조값에 따라 결정되는 제2 보상값을 룩 업테이블(144)로부터 읽어들인 후, 이 제2 보상값을 3a-1 번째 액정셀에 공급될 디지털 비디오 데이터에 가감하는 변조 동작을 수행한다. 여기서, 데이터 변조부(142)는 타이밍 콘트롤러(130)로부터 공급되는 극성제어신호(POL)를 이용하여 3a 번째 액정셀에 공급될 디지털 비디오 데이터의 극성을 검출한 후, 검출된 극성이 정극성이면 3a-1 번째 액정셀에 공급될 디지털 비디오 데이터를 제2 보상값만큼 낮추고, 검출된 극성이 부극성이면 3a-1 번째 액정셀에 공급될 디지털 비디오 데이터를 제1 보상값만큼 높인다. 예를 들어, 도 8에서 데이터 변조부(142)는 Gj+1 데이터를 Bj 데이터의 계조값에 따라 선택된 제2-1 보상값만큼 낮추는 반면, Gj+2 데이터를 Bj+1 데이터의 계조값에 따라 선택된 제2-2 보상값만큼 높인다. 이러한 변조 동작에 의해 3a-1 번째 액정셀들은 인접하는 3a 번째 액정셀들로부터 커플링 영향을 받더라도 원래의 입력 디지털 비디오 데이터의 계조를 유지할 수 있게 된다.In addition, the data modulator 142 reads the second compensation value determined from the lookup table 144 according to the gray value of the digital video data to be supplied to the 3a-th liquid crystal cell adjacent to the right side of the 3a-1st liquid crystal cell. After inputting, the second compensation value is added to or subtracted from the digital video data to be supplied to the 3a-1st liquid crystal cell. Here, the data modulator 142 detects the polarity of the digital video data to be supplied to the 3a-th liquid crystal cell using the polarity control signal POL supplied from the timing controller 130, and if the detected polarity is positive, The digital video data to be supplied to the 3a-1st liquid crystal cell is lowered by the second compensation value, and if the detected polarity is negative, the digital video data to be supplied to the 3a-1st liquid crystal cell is increased by the first compensation value. For example, in FIG. 8, the data modulator 142 lowers the Gj + 1 data by the 2-1 compensation value selected according to the gray value of the Bj data, while lowering the Gj + 2 data to the gray value of the Bj + 1 data. Accordingly, it is increased by the selected 2-2 compensation value. By this modulation operation, the 3a-1st liquid crystal cells can maintain the gradation of the original input digital video data even if they are affected by the coupling from adjacent 3ath liquid crystal cells.

상술한 바와 같이, 본 발명에 따른 모노 액정표시장치와 그 구동방법은 커플링 영향을 받는 액정셀들에 공급될 디지털 비디오 데이터를 미리 저장된 보상값으로 보상한 후 해당 액정셀들에 표시함으로써 샘플링 스위칭 회로가 적용되더라도 커플링 영향을 받는 액정셀들의 충전 전압 레벨을 원래의 입력 디지털 비디오 데이터의 계조로 유지할 수 있게 된다. 이를 통해, 본 발명에 따른 모노 액정표시장치와 그 구동방법은 샘플링 스위칭 회로의 적용을 용이하게 하여 데이터 구동회로의 출력 채널수를 효과적으로 줄일 수 있음은 물론이거니와, 수직 딤과 같은 사이드 이펙트를 방지하여 표시품위를 높일 수 있다.As described above, the mono liquid crystal display and the driving method thereof according to the present invention compensate for the digital video data to be supplied to the liquid crystal cells affected by the coupling with a pre-stored compensation value and display the corresponding liquid crystal cells in sampling switching. Even if a circuit is applied, the charging voltage level of the liquid crystal cells affected by the coupling can be maintained at the gray level of the original input digital video data. As a result, the mono liquid crystal display and the driving method thereof according to the present invention facilitate the application of the sampling switching circuit to effectively reduce the number of output channels of the data driving circuit, and also prevent side effects such as vertical dim. The display quality can be improved.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하 는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에서는 액정셀들에 표시되는 데이터전압의 극성이 도트 단위로 반전되는 도트 인버젼 방식을 가정하여 설명하고 있지만, 본 발명 기술사상은 이에 한정되지 않고 수직 k(k는 2이상의 자연수)도트 인버젼 방식에도 적용될 수 있음은 물론이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. For example, although the embodiment of the present invention has been described assuming a dot inversion method in which the polarity of the data voltage displayed on the liquid crystal cells is inverted in the dot unit, the technical idea of the present invention is not limited thereto, and the vertical k (k) Of course, can also be applied to the dot inversion method of the natural number of two or more). Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 액정표시장치의 액정표시패널에 형성되는 서브 화소의 등가 회로도.1 is an equivalent circuit diagram of a sub pixel formed on a liquid crystal display panel of a liquid crystal display device.

도 2는 데이터 구동회로의 출력 채널수를 줄이기 위한 샘플링 스위칭회로를 설명하기 위한 도면.2 is a diagram for explaining a sampling switching circuit for reducing the number of output channels of a data driving circuit;

도 3은 종래 1(입력) : 3(출력) 디멀티플렉서들을 갖는 샘플링 스위칭회로를 예시한 도면.Figure 3 illustrates a sampling switching circuit with conventional 1 (input): 3 (output) demultiplexers.

도 4는 도 3의 샘플링 스위칭회로에 인가되는 제어신호들의 구동 파형도.4 is a driving waveform diagram of control signals applied to the sampling switching circuit of FIG.

도 5는 인접한 액정셀들간 충전 순서 차이로 인한 커플링의 영향을 설명하기 위한 도면.5 is a view for explaining the effect of coupling due to the difference in charging order between adjacent liquid crystal cells.

도 6은 본 발명의 실시예에 따른 액정표시장치의 구성을 나타내는 블럭도.6 is a block diagram showing a configuration of a liquid crystal display device according to an embodiment of the present invention.

도 7은 도 6에 도시된 데이터 변환회로의 구성을 나타내는 블럭도.FIG. 7 is a block diagram showing the configuration of the data conversion circuit shown in FIG.

도 8은 데이터 변환회로가 보상값을 이용하여 입력 디지털 비디오 데이터를 변조하는 동작을 설명하기 위한 도면.FIG. 8 is a diagram for explaining an operation in which a data conversion circuit modulates input digital video data using a compensation value. FIG.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100 : 액정표시패널 105 : 샘플링 스위칭 회로100: liquid crystal display panel 105: sampling switching circuit

110 : 데이터 구동회로 120 : 게이트 구동회로110: data driving circuit 120: gate driving circuit

130 : 타이밍 콘트롤러 140 : 데이터 변환회로130: timing controller 140: data conversion circuit

142 : 데이터 변조부 144 : 룩업테이블142: data modulator 144: lookup table

150 : 제어신호 발생회로150: control signal generation circuit

Claims (17)

다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 교차영역에 마련되는 m × n개의 액정셀들을 가지는 액정표시패널;A liquid crystal display panel having m × n liquid crystal cells intersecting a plurality of data lines and a plurality of gate lines and disposed in the crossing area thereof; 입력되는 다수의 제어신호들에 응답하여 m/3 개의 소스 버스라인들로부터 입력되는 데이터전압을 m 개의 데이터라인들로 시분할 하여 분배하는 샘플링 스위칭회로;A sampling switching circuit for dividing and dividing the data voltage input from m / 3 source bus lines into m data lines in response to a plurality of input control signals; 상기 시분할 분배에 의해 선 충전된 액정셀들의 데이터전압의 레벨이 후 충전되는 액정셀들의 영향으로 변동되는 것을 보상하기 위해 입력 디지털 비디오 데이터에 미리 정해진 보상값을 가감하는 데이터 변환회로; 및A data conversion circuit for adding or subtracting a predetermined compensation value to the input digital video data to compensate for the change in the level of the data voltage of the liquid crystal cells precharged by the time division distribution by the influence of the liquid crystal cells which are subsequently charged; And 상기 보상값이 가감된 변조 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 상기 소스 버스라인들에 출력하는 데이터 구동회로를 구비하는 것을 특징으로 하는 모노 액정표시장치.And a data driving circuit for converting the modulated digital video data to which the compensation value is added or subtracted into an analog data voltage, and outputting the modulated digital video data to the source bus lines. 제 1 항에 있어서,The method of claim 1, 상기 샘플링 스위칭회로는,The sampling switching circuit, 상기 제어신호들에 응답하여 상기 소스 버스라인들 중 어느 하나로부터 입력되는 데이터전압을 수평 방향으로 인접한 세 개의 데이터라인들에 순차적으로 공급하는 m/3 개의 디멀티플렉서들을 구비하며;M / 3 demultiplexers sequentially supplying data voltages input from any one of the source bus lines to three adjacent data lines in a horizontal direction in response to the control signals; 상기 디멀티플렉서 각각은 상기 어느 하나의 소스 버스라인과 3a-2(a는 자연 수) 번째 데이터라인 사이의 전류 패스를 형성하는 제1 MUX TFT와, 상기 어느 하나의 소스 버스라인과 3a-1 번째 데이터라인 사이의 전류 패스를 형성하는 제2 MUX TFT와, 상기 어느 하나의 소스 버스라인과 3a 번째 데이터라인 사이의 전류 패스를 형성하는 제3 MUX TFT를 가지는 것을 특징으로 하는 모노 액정표시장치.Each of the demultiplexers may include a first MUX TFT forming a current path between the one source bus line and a 3a-2 (a is a natural number) th data line, and the one source bus line and the 3a-1 th data. And a third MUX TFT forming a current path between the lines and a third MUX TFT forming a current path between any one of the source bus lines and the 3a-th data line. 제 2 항에 있어서,The method of claim 2, 상기 제어신호들에는 제1 제어신호 내지 제3 제어신호가 포함되며;The control signals include first to third control signals; 상기 제1 제어신호는 상기 제1 MUX TFT들의 게이트전극들에 공통으로 공급되고, 상기 제2 제어신호는 상기 제2 MUX TFT들의 게이트전극들에 공통으로 공급되며, 상기 제3 제어신호는 상기 제3 MUX TFT들의 게이트전극들에 공통으로 공급되는 것을 특징으로 하는 모노 액정표시장치.The first control signal is commonly supplied to the gate electrodes of the first MUX TFTs, the second control signal is commonly supplied to the gate electrodes of the second MUX TFTs, and the third control signal is the third control signal. A mono liquid crystal display device which is commonly supplied to gate electrodes of 3 MUX TFTs. 제 3 항에 있어서,The method of claim 3, wherein 상기 제1 제어신호 내지 제3 제어신호는 매 수평기간마다 대략 1/3 수평기간 동안 하이논리전압으로 발생되고, 1 수평기간 동안 순차적으로 공급되는 것을 특징으로 하는 모노 액정표시장치.Wherein the first to third control signals are generated at a high logic voltage for approximately one-third horizontal period every horizontal period, and are sequentially supplied for one horizontal period. 제 4 항에 있어서,The method of claim 4, wherein 동일한 수평라인에 배치된 다수의 액정셀들 중 3a-2 번째 액정셀들은 상기 제1 MUX TFT들의 턴 온에 의해 가장 먼저 동시에 충전되고, 3a-1 번째 액정셀들은 상기 제2 MUX TFT들의 턴 온에 의해 그 다음으로 동시에 충전되며, 3a 번째 액정셀들은 상기 제3 MUX TFT들의 턴 온에 의해 마지막으로 동시에 충전되는 것을 특징으로 하는 모노 액정표시장치.Among the plurality of liquid crystal cells arranged on the same horizontal line, the 3a-2nd liquid crystal cells are simultaneously charged first by the turn on of the first MUX TFTs, and the 3a-1th liquid crystal cells are turned on of the second MUX TFTs. And the third liquid crystal cells are simultaneously charged by the turn-on of the third MUX TFTs. 제 5 항에 있어서,The method of claim 5, wherein 상기 데이터 변환회로는,The data conversion circuit, 상기 3a-2 번째 액정셀들과 상기 3a-1 번째 액정셀들에 대한 보상값들이 저장된 룩업테이블; 및A look-up table storing compensation values for the 3a-2 th liquid crystal cells and the 3a-1 th liquid crystal cells; And 상기 보상값들을 선택하여 상기 3a-2 번째 액정셀들과 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터를 변조하는 데이터 변조부를 구비하는 것을 특징으로 하는 모노 액정표시장치.And a data modulator for selecting the compensation values to modulate the digital video data to be supplied to the 3a-2th liquid crystal cells and the 3a-1th liquid crystal cells. 제 6 항에 있어서,The method of claim 6, 상기 3a-2 번째 액정셀들에 대한 제1 보상값들은 상기 3a-2 번째 액정셀들 각각에 우측으로 인접한 상기 3a-1 번째 액정셀들과 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터들의 계조값에 따라 다르게 결정되고;First compensation values for the 3a-2th liquid crystal cells are supplied to the 3a-1th liquid crystal cells adjacent to the right side of the 3a-2th liquid crystal cells and to the 3ath liquid crystal cells adjacent to the left side. Differently determined according to the gray value of the video data; 상기 3a-1 번째 액정셀들에 대한 제2 보상값들은 상기 3a-1 번째 액정셀들 각각에 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터들의 계조값에 따라 다르게 결정되는 것을 특징으로 하는 모노 액정표시장치.The second compensation values for the 3a-1st liquid crystal cells may be differently determined according to the gray value of the digital video data to be supplied to the 3ath liquid crystal cells adjacent to each of the 3a-1st liquid crystal cells to the right. A mono liquid crystal display device. 제 7 항에 있어서,The method of claim 7, wherein 상기 데이터 변조부는,The data modulator, 상기 우측으로 인접한 상기 3a-1 번째 액정셀들과 상기 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성에 따라 상기 제1 보상값들을 상기 3a-2 번째 액정셀들에 공급될 디지털 비디오 데이터에 가감하고;The first compensation values may be supplied to the 3a-2th liquid crystal cells according to polarities of the digital video data to be supplied to the 3a-1th liquid crystal cells adjacent to the right side and the 3ath liquid crystal cells adjacent to the left side. Add and subtract to digital video data; 상기 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성에 따라 상기 제2 보상값들을 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터에 가감하는 것을 특징으로 하는 모노 액정표시장치.Wherein the second compensation values are added to or subtracted from the digital video data to be supplied to the 3a-1th liquid crystal cells according to the polarity of the digital video data to be supplied to the 3a-th liquid crystal cells adjacent to the right side. Device. 제 8 항에 있어서,The method of claim 8, 상기 데이터 변조부는,The data modulator, 상기 우측으로 인접한 상기 3a-1 번째 액정셀들과 상기 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 정극성이면 상기 제1 보상값들을 상기 3a-2 번째 액정셀들에 공급될 디지털 비디오 데이터에 합산하는 데 반해, 상기 우측으로 인접한 상기 3a-1 번째 액정셀들과 상기 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 부극성이면 상기 제1 보상값들을 상기 3a-2 번째 액정셀들에 공급될 디지털 비디오 데이터에 감산하고;If the polarity of the digital video data to be supplied to the 3a-1th liquid crystal cells adjacent to the right side and the 3ath liquid crystal cells adjacent to the left side is positive, the first compensation values are transferred to the 3a-2nd liquid crystal cells. The first compensation when the polarity of the digital video data to be supplied to the rightwardly adjacent 3a-1th liquid crystal cells and the leftwardly adjacent 3ath liquid crystal cells is negative, Subtract values to the digital video data to be supplied to the 3a-2th liquid crystal cells; 상기 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 정극성이면 상기 제2 보상값들을 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터에 합산하는 데 반해, 상기 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 부극성이면 상기 제2 보상값들을 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터에 감산하는 것을 특징으로 하는 모노 액정표시장치.When the polarity of the digital video data to be supplied to the 3a-th liquid crystal cells adjacent to the right is positive, the second compensation values are added to the digital video data to be supplied to the 3a-1th liquid crystal cells. Wherein if the polarity of the digital video data to be supplied to the adjacent 3a-th liquid crystal cells is negative, the second compensation values are subtracted from the digital video data to be supplied to the 3a-1th liquid crystal cells. Device. 다수의 데이터라인들과 다수의 게이트라인들이 교차되고 그 교차영역에 m × n개의 액정셀들이 배치된 액정표시패널을 가지는 모노 액정표시장치의 구동방법에 있어서,A driving method of a mono liquid crystal display device having a liquid crystal display panel in which a plurality of data lines and a plurality of gate lines intersect and m x n liquid crystal cells are disposed in the crossing area thereof. 입력되는 다수의 제어신호들에 응답하여 m/3 개의 소스 버스라인들로부터 입력되는 데이터전압을 m 개의 데이터라인들로 시분할 하여 분배하는 단계;Time-dividing and distributing data voltages input from m / 3 source bus lines into m data lines in response to a plurality of input control signals; 상기 시분할 분배에 의해 선 충전된 액정셀들의 데이터전압의 레벨이 후 충전되는 액정셀들의 영향으로 변동되는 것을 보상하기 위해 입력 디지털 비디오 데이터에 미리 정해진 보상값을 가감하는 단계; 및Adding or subtracting a predetermined compensation value to the input digital video data to compensate for the change in the level of the data voltage of the liquid crystal cells precharged by the time division distribution by the influence of the liquid crystal cells which are subsequently charged; And 상기 보상값이 가감된 변조 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 상기 소스 버스라인들에 출력하는 단계를 포함하는 것을 특징으로 하는 모노 액정표시장치의 구동방법. And converting the modulated digital video data to which the compensation value is added or subtracted into an analog data voltage and outputting the modulated digital video data to the source bus lines. 제 10 항에 있어서,The method of claim 10, 상기 제어신호들에는 제1 제어신호 내지 제3 제어신호가 포함되며;The control signals include first to third control signals; 상기 제1 제어신호 내지 제3 제어신호는 매 수평기간마다 대략 1/3 수평기간 동안 하이논리전압으로 발생되고, 1 수평기간 동안 순차적으로 공급되는 것을 특징으로 하는 모노 액정표시장치의 구동방법.And the first control signal to the third control signal are generated at high logic voltage for approximately one third horizontal period every horizontal period, and are sequentially supplied for one horizontal period. 제 11 항에 있어서,The method of claim 11, 상기 데이터전압을 시분할 분배하는 단계는,Time-sharing and dividing the data voltage, 상기 제1 제어신호에 응답하여 상기 소스 버스라인들로부터 입력되는 데이터전압을 3a-2(a는 자연수) 번째 데이터라인들에 공급하는 단계;Supplying data voltages input from the source bus lines to 3a-2 (a is a natural number) data lines in response to the first control signal; 상기 제2 제어신호에 응답하여 상기 소스 버스라인들로부터 입력되는 데이터전압을 3a-1 번째 데이터라인들에 공급하는 단계; 및Supplying data voltages input from the source bus lines to 3a-1 &lt; th &gt; data lines in response to the second control signal; And 상기 제3 제어신호에 응답하여 상기 소스 버스라인들로부터 입력되는 데이터전압을 3a 번째 데이터라인들에 공급하는 단계를 포함하는 것을 특징으로 하는 모노 액정표시장치의 구동방법.And supplying data voltages input from the source bus lines to 3a-th data lines in response to the third control signal. 제 12 항에 있어서,The method of claim 12, 동일한 수평라인에 배치된 다수의 액정셀들 중 3a-2 번째 액정셀들은 가장 먼저 동시에 충전되고, 3a-1 번째 액정셀들은 그 다음으로 동시에 충전되며, 3a 번째 액정셀들은 마지막으로 동시에 충전되는 것을 특징으로 하는 모노 액정표시장치의 구동방법.Among the plurality of liquid crystal cells arranged in the same horizontal line, the 3a-2th liquid crystal cells are charged first at the same time, the 3a-1th liquid crystal cells are charged next at the same time, and the 3ath liquid crystal cells are finally charged simultaneously. A driving method of a mono liquid crystal display device characterized by the above-mentioned. 제 13 항에 있어서,The method of claim 13, 상기 입력 디지털 비디오 데이터에 보상값을 가감하는 단계는,Adding or subtracting a compensation value to the input digital video data, 상기 3a-2 번째 액정셀들과 상기 3a-1 번째 액정셀들에 대한 보상값들을 룩업 테이블에 미리 저장하는 단계; 및Precompensating the compensation values for the 3a-2 th liquid crystal cells and the 3a-1 th liquid crystal cells in a lookup table; And 상기 보상값들을 선택하여 상기 3a-2 번째 액정셀들과 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터를 변조하는 단계를 포함하는 것을 특징으로 하는 모노 액정표시장치의 구동방법.And modulating the digital video data to be supplied to the 3a-2th liquid crystal cells and the 3a-1th liquid crystal cells by selecting the compensation values. 제 14 항에 있어서,The method of claim 14, 상기 3a-2 번째 액정셀들에 대한 제1 보상값들은 상기 3a-2 번째 액정셀들 각각에 우측으로 인접한 상기 3a-1 번째 액정셀들과 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터들의 계조값에 따라 다르게 결정되고;First compensation values for the 3a-2th liquid crystal cells are supplied to the 3a-1th liquid crystal cells adjacent to the right side of the 3a-2th liquid crystal cells and to the 3ath liquid crystal cells adjacent to the left side. Differently determined according to the gray value of the video data; 상기 3a-1 번째 액정셀들에 대한 제2 보상값들은 상기 3a-1 번째 액정셀들 각각에 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터들의 계조값에 따라 다르게 결정되는 것을 특징으로 하는 모노 액정표시장치의 구동방법.The second compensation values for the 3a-1st liquid crystal cells may be differently determined according to the gray value of the digital video data to be supplied to the 3ath liquid crystal cells adjacent to each of the 3a-1st liquid crystal cells to the right. A method of driving a mono liquid crystal display device. 제 15 항에 있어서,The method of claim 15, 상기 디지털 비디오 데이터를 변조하는 단계에서는,In the modulating the digital video data, 상기 우측으로 인접한 상기 3a-1 번째 액정셀들과 상기 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성에 따라 상기 제1 보상 값들을 상기 3a-2 번째 액정셀들에 공급될 디지털 비디오 데이터에 가감하며; The first compensation values may be supplied to the 3a-2th liquid crystal cells according to polarities of the digital video data to be supplied to the 3a-1th liquid crystal cells adjacent to the right side and the 3ath liquid crystal cells adjacent to the left side. Add or subtract to digital video data; 상기 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성에 따라 상기 제2 보상값들을 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터에 가감하는 것을 특징으로 하는 모노 액정표시장치의 구동방법.Wherein the second compensation values are added to or subtracted from the digital video data to be supplied to the 3a-1th liquid crystal cells according to the polarity of the digital video data to be supplied to the 3a-th liquid crystal cells adjacent to the right side. Method of driving the device. 제 16 항에 있어서,The method of claim 16, 상기 디지털 비디오 데이터를 변조하는 단계에서는,In the modulating the digital video data, 상기 우측으로 인접한 상기 3a-1 번째 액정셀들과 상기 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 정극성이면 상기 제1 보상값들을 상기 3a-2 번째 액정셀들에 공급될 디지털 비디오 데이터에 합산하는 데 반해, 상기 우측으로 인접한 상기 3a-1 번째 액정셀들과 상기 좌측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 부극성이면 상기 제1 보상값들을 상기 3a-2 번째 액정셀들에 공급될 디지털 비디오 데이터에 감산하고;If the polarity of the digital video data to be supplied to the 3a-1th liquid crystal cells adjacent to the right side and the 3ath liquid crystal cells adjacent to the left side is positive, the first compensation values are transferred to the 3a-2nd liquid crystal cells. The first compensation when the polarity of the digital video data to be supplied to the rightwardly adjacent 3a-1th liquid crystal cells and the leftwardly adjacent 3ath liquid crystal cells is negative, Subtract values to the digital video data to be supplied to the 3a-2th liquid crystal cells; 상기 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 정극성이면 상기 제2 보상값들을 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터에 합산하는 데 반해, 상기 우측으로 인접한 상기 3a 번째 액정셀들에 공급될 디지털 비디오 데이터의 극성이 부극성이면 상기 제2 보상값들을 상기 3a-1 번째 액정셀들에 공급될 디지털 비디오 데이터에 감산하는 것을 특징으로 하는 모노 액정표시장치의 구동방법.When the polarity of the digital video data to be supplied to the 3a-th liquid crystal cells adjacent to the right is positive, the second compensation values are added to the digital video data to be supplied to the 3a-1th liquid crystal cells. Wherein if the polarity of the digital video data to be supplied to the adjacent 3a-th liquid crystal cells is negative, the second compensation values are subtracted from the digital video data to be supplied to the 3a-1th liquid crystal cells. Method of driving the device.
KR1020070138288A 2007-12-27 2007-12-27 Mono lcd and driving method thereof KR20090070316A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138288A KR20090070316A (en) 2007-12-27 2007-12-27 Mono lcd and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138288A KR20090070316A (en) 2007-12-27 2007-12-27 Mono lcd and driving method thereof

Publications (1)

Publication Number Publication Date
KR20090070316A true KR20090070316A (en) 2009-07-01

Family

ID=41321878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138288A KR20090070316A (en) 2007-12-27 2007-12-27 Mono lcd and driving method thereof

Country Status (1)

Country Link
KR (1) KR20090070316A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130028A (en) * 2015-04-30 2016-11-10 엘지디스플레이 주식회사 Display Device
KR20170050674A (en) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof
US11189215B2 (en) 2020-02-17 2021-11-30 Samsung Display Co., Ltd. Display device and driving method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130028A (en) * 2015-04-30 2016-11-10 엘지디스플레이 주식회사 Display Device
KR20170050674A (en) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 Liquid crystal display device and driving method thereof
US11189215B2 (en) 2020-02-17 2021-11-30 Samsung Display Co., Ltd. Display device and driving method thereof

Similar Documents

Publication Publication Date Title
KR101322002B1 (en) Liquid Crystal Display
KR102081135B1 (en) Display Device Capable Of Driving In Low-Speed
KR101330415B1 (en) Liquid crystal display and driving method thereof
US8232946B2 (en) Liquid crystal display and driving method thereof
KR101310379B1 (en) Liquid Crystal Display and Driving Method thereof
KR101560413B1 (en) liquid crystal display
US8847868B2 (en) Liquid crystal display and frame rate control method thereof
KR101503064B1 (en) Liquid Crystal Display and Driving Method thereof
KR101191451B1 (en) LCD and drive method thereof
KR20090070324A (en) Lcd and driving method thereof
KR20150078816A (en) Display Device For Low-speed Driving
KR20090070316A (en) Mono lcd and driving method thereof
KR101476882B1 (en) Liquid crystal display and frame rate control method thereof
KR20040049558A (en) Liquid crystal display and method of driving the same
KR20090070253A (en) Liquid crystal display device and driving method thereof
KR100931488B1 (en) Liquid crystal display panel
KR100914778B1 (en) Apparatus and Method for Driving Liquid Crystal Display of 2 Dot Inversion Type
KR102406704B1 (en) Liquid crystal display device and method for driving the same
KR100864975B1 (en) Apparatus and method of driving liquid crystal display device
KR101970798B1 (en) Liquid crystal display
KR20180024061A (en) Liquid crystal display device and driving method thereof
KR101441954B1 (en) Improvement device for line dim of liquid crystal display device
KR20070030344A (en) Liquid crystal display and driving method thereof
KR20070070639A (en) Driving apparatus of display device
KR20170105176A (en) Liquid crystal display device and driving method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid