KR20090069024A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20090069024A
KR20090069024A KR1020070136862A KR20070136862A KR20090069024A KR 20090069024 A KR20090069024 A KR 20090069024A KR 1020070136862 A KR1020070136862 A KR 1020070136862A KR 20070136862 A KR20070136862 A KR 20070136862A KR 20090069024 A KR20090069024 A KR 20090069024A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
substrate
forming
metal
Prior art date
Application number
KR1020070136862A
Other languages
English (en)
Other versions
KR101522240B1 (ko
Inventor
황광조
서경한
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070136862A priority Critical patent/KR101522240B1/ko
Publication of KR20090069024A publication Critical patent/KR20090069024A/ko
Application granted granted Critical
Publication of KR101522240B1 publication Critical patent/KR101522240B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 액정표시소자는 기생저항을 최소화하고 개구율 및 투과율을 향상시키기 위한 것으로, 기판과, 상기 기판에 형성된 반도체층과, 상기 반도체층 위에 일정 거리 이격되도록 형성된 소스전극 및 드레인전극과, 상기 소스전극 및 드레인전극 위에 형성된 게이트절연층과, 상기 게이트절연층 위에 형성된 게이트전극으로 이루어진다. 상기 반도체층은 금속산화물 반도체물질로서, 산화아연(ZnO) 또는 아연갈륨산화물(GZO)로 형성된다. 상기와 같은 구조에 의해 반도체층의 채널층은 상기 기판과 수평한 경로로 형성되어 수직방향의 기생저항을 감소할 수 있게 된다.
박막트랜지스터, 금속산화물 반도체, 탑게이트, 기생저항, 액정

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 산화금속 반도체물질을 사용함과 아울러 반도체층을 소스전극 및 드레인전극 하부에 형성하여 개구율 및 투과율이 향상되고 기생저항을 최소화할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
최근 정보표시장치에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터기판과 어레이기판 및 상기 컬러필터기판과 어레이기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동방식인 능동매트릭스(Active Matrix; AM) 방식은 비정질실리콘 박막트랜지스터(Amorphous Silicon Thin Film Transistor)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이러한 액정표시장치의 제조공정은 기본적으로 박막트랜지스터를 포함하는 어레이기판의 제작에 다수의 마스크공정(즉, 포토리소그래피(photolithography)공정)을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되고 있다.
이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.
도 1에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터기판(5)과 어레이기판(10) 및 상기 컬러필터기판(5)과 어레이기판(10) 사이에 형성된 액정층(30)으로 구성된다.
상기 컬러필터기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터(7)로 구성된 컬러필터(C)와 상기 서브-컬러필터(7) 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.
또한, 상기 어레이기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라 인(17)의 교차영역에 형성된 스위칭소자인 박막트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.
이와 같이 구성된 상기 컬러필터기판(5)과 어레이기판(10)은 화상표시영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정패널을 구성하며, 상기 컬러필터기판(5)과 어레이기판(10)의 합착은 상기 컬러필터기판(5) 또는 어레이기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.
상기 액정표시장치의 제조공정은 기본적으로 박막트랜지스터를 포함하는 어레이기판의 제작에 다수의 마스크공정을 필요로 하므로 생산성 면에서 상기 마스크수를 줄이는 방법이 요구되고 있다. 통상적으로 액정표시소자 제조공정에 대한 마스크저감 연구는 계속되어 현재 4-마스크 공정까지 개발되었다.
도 2a∼도 2g는 액정표시소자를 형성하는 종래 4-마스크공정을 나타내는 도면이다.
우선, 도 2a에 도시된 바와 같이, 제1기판(30) 상에 금속을 적층하고 에칭하여 게이트전극(32)을 형성한다. 이어서, 도 2b에 도시된 바와 같이, 제1기판(30) 전체에 걸쳐 절연물질 및 반도체물질을 적층하여 게이트절연층(31) 및 반도체층(34a)을 형성한다. 그 후, 상기 반도체층(34a) 위에 금속을 적층하여 제1금속층(36a)을 형성하고 그 위에 포토레지스트를 적층하여 제1포토레지스트층(38a)을 형성한다. 그리고, 상기 제1포토레지스트층(38a) 위에 마스크(60)를 위치시킨 후, 상기 제1포토레지스트층(38a)에 광을 조사한다.
상기 마스크(60)는 하프톤마스크로서 광의 투과를 차단하는 차단영역(60a) 과, 광을 전부 투과시키는 투광영역(60c) 및 일부의 광을 투과시키는 반투과영역(60b)으로 이루어진다. 따라서, 마스크(60)에 의해 블로킹된 상태에서 상기 제1포토레지스트층(38a)에 광이 조사되면, 상기 영역(60a,60b,60c)별로 조사되는 광량이 달라지게 된다.
이후, 도 2c에 도시된 바와 같이, 광이 조사된 제1포토레지스트층(38a)을 현상하여 제2포토레지스트층(38b)을 형성한다. 이때, 포토마스크(60)의 투과영역(60c)에 대응하는 포토레지스트는 완전히 제거되고 반투과영역(60b)에 대응하는 포토레지스트는 일부만이 제거되며, 차단영역(60a)에 대응하는 포토레지스트는 그대로 남아 있게 된다. 상기 제2포토레지스트층(38b)으로 제1금속층(36a)을 블로킹한 상태에서 식각액을 인가하여 상기 제1금속층(36a)을 식각한다.
금속층(36a)이 에칭됨에 따라, 도 2d에 도시된 바와 같이 제1기판(30) 위에 제2금속층(36b) 및 반도체층(34)이 형성된다.
이어서, 상기 제2포토레지스트층(38b)을 에이싱(ashing)하면 제2포토레지스트층(38b)의 상부 일부가 제거되어, 도 2e에 도시된 바와 같이 게이트전극(32)에 대응하는 제2금속층(36b)이 외부로 노출된 제3포토레지스트층(38c)이 형성된다. 이때, 상기 제2포토레지스트층(38b)의 에이싱에 의해 상기 제2포토레지스트층(38b) 상부 일부만이 제거되는 것이 아니라 제2포토레지스트층(38b)의 측면도 제거되므로, 제2금속층(36b)의 양측단부도 일부 노출된다.
따라서, 상기와 같은 제3포토레지스트층(38c)에 의해 상기 제2금속층(36b)을 블로킹한 상태에서 상기 제2금속층(36b)을 에칭하면, 도 3f에 도시된 바와 같이 상 기 반도체층(34) 위에 소스전극(36) 및 드레인전극(37)이 형성된다.
이어서, 도 2g에 도시된 바와 같이, 상기 제1기판(30) 전체에 걸쳐 보호층(38)을 형성하고 컨택홀을 형성한 후 상기 보호층(38) 위에 컨택홀을 통해 드레인전극(37)과 접속되는 화소전극(39)을 형성한다.
그리고, 제2기판(40)에 블랙매트릭스(42) 및 컬러필터층(46)을 형성한 후, 액정층(50)을 사이에 두고 상기 제1기판(30) 및 제2기판(40)을 합착함으로써 액정표시소자를 완성한다.
그러나, 상기와 같은 4-마스크공정에 의해 제작된 종래 액정표시소자는 다음과 같은 문제가 있다.
첫째, 비정질반도체로 이루어진 반도체층은 액정패널에 광을 공급하는 백라이트에 노출되어 상기 백라이트로부터 입사되는 광에 의해 여기되어 누설전류를 발생시킨다. 상기 반도체층의 하부에는 불투명한 게이트전극이 형성되어 백라이트로부터 입사되는 광을 일부 블로킹하지만, 상기 게이트전극이 폭이 반도체층 보다 작기 때문에, 노출된 반도체층으로 백라이트의 광이 입사되어 누설전류가 발생하게 되는 것이다.
둘째, 박막트랜지스터의 반도체층에 의해 개구율 및 투과율이 감소한다. 상술한 4-마스크공정에서는 포토레지스트층을 에이싱할 때 제2포토레지스트층(38b) 상부 일부만이 제거되는 것이 아니라 포토레지스트층의 상부 일부 뿐만 아니라 포토레지스트층의 측면도 일부 제거되어 제2금속층(36b)의 양측단부도 일부 노출된다. 따라서, 제2금속층의 중앙영역을 에칭할 때 노출된 제2금속층(36b)의 일부도 에칭되어 상기 반도체층(34)의 일부 영역(A)가 소스전극(36) 및 드레인전극(37)의 외부로 연장되는데, 상기 반도체층이 불투명한 비정질실리콘을 이루어지기 때문에 상기 연장영역(A)은 액정표시장치의 개구율 및 투과율을 감소시키는 원인이 된다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 개구율 및 투과율이 향상되고 기생저항을 최소화할 수 있는 박막트랜지스터 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 상기 박막트랜지스터가 구비된 액정표시소자 및 그 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 박막트랜지스터는 기판과, 상기 기판에 형성된 반도체층과, 상기 반도체층 위에 일정 거리 이격되도록 형성된 소스전극 및 드레인전극과, 상기 소스전극 및 드레인전극 위에 형성된 게이트절연층과, 상기 게이트절연층 위에 형성된 게이트전극으로 이루어진다.
상기 반도체층은 금속산화물 반도체물질로서, 산화아연(ZnO) 또는 아연갈륨산화물(GZO)로 형성된다. 상기와 같은 구조에 의해 반도체층의 채널층은 상기 기판과 수평한 경로로 형성되어 수직방향의 기생저항을 감소할 수 있게 된다.
또한, 본 발명에 따른 박막트랜지스터 제조방법은 기판상에 반도체층과 금속층을 형성하는 단계와, 하프톤 마스크를 이용하여 상기 반도체층과 금속층을 식각하여 기판상의 반도체층 및 반도체층상의 소스전극 및 드레인전극을 형성하는 단계와, 상기 반도체층, 소스전극 및 드레인전극 위에 게이트절연층을 형성하는 단계와, 상기 게이트절연층 위에 게이트전극을 형성하는 단계로 구성된다.
그리고, 이러한 본 발명의 박막트랜지스터는 4-마스크공정에 의해 제작될수 있다.
상술한 바와 같이, 본 발명의 박막트랜지스터는 반도체층이 금속산화물 반도체물질로 이루어진 투명한 박막트랜지스터이기 때문에, 상기 반도체층에 의해 개구율 및 투과율이 저하되는 것을 방지할 수 있게 되며, 백라이트의 광이 반도체층에 입사되는 경우에도 반도체층이 여기되지 않기 때문에 누설전류가 발생하는 것을 방지할 수 있게 된다.
또한, 본 발명에서는 소스전극 및 드레인전극이 반도체층 위에 형성되어 채널층이 상기 반도체층에 직선의 경로로 형성되므로, 기생저항을 최소화할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자 및 그 제조방법을 상세히 설명한다.
도 3은 본 발명에 따른 액정표시소자의 구조를 나타내는 단면도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 액정표시소자는 제1기판(130) 및 제2기판(140)과, 상기 제1기판(130) 및 제2기판(140) 사이에 형성된 액정층(150)으로 이루어진다.
상기 제1기판(130)에는 반도체층(134)이 형성되어 있으며, 그 위에 소스전극(136) 및 드레인전극(137)이 형성된다. 상기 반도체층(134)은 산화아연(ZnO) 또 는 아연갈륨산화물(GZO)과 같은 금속산화 반도체물질로 이루어지며, 상기 소스전극(136) 및 드레인전극(137)은 Mo, Cu, MoTi, Al, Cr 등과 같은 전도성이 좋은 금속으로 이루어진다.
또한, 상기 드레인전극(137) 및 제1기판(130) 상부에는 ITO(Indium Tin Oxide)와 같은 투명한 도전물질로 이루어진 화소전극(139)이 형성되며, 반도체층(134)과 소스전극(136) 및 드레인전극(137), 화소전극(139) 위에 게이트절연층(131)이 형성된다. 상기 게이트절연층(131) 위에는 Mo, Cu, MoTi, Al, Cr 등으로 이루어진 게이트전극(132)이 형성되고 그 위에 상기 제1기판(130) 전체에 걸쳐서 보호막(138)이 형성된다.
한편, 제2기판(140)에는 블랙매트릭스(142)와 컬러필터층(142)이 형성된다. 상기 블랙매트릭스(142)는 화상비표시영역으로 광이 누설되어 화질이 저하되는 것을 방지하기 위한 것으로, CrO나 CrO2 등과 같은 불투명한 물질로 이루어져 해당 영역으로 광이 투과하는 것을 차단한다. 컬러필터층(142)은 적(Red), 녹(Green) 청(Blue)의 서브-컬러필터로 이루어져 실제 컬러를 구현한다. 한편, 도면에는 도시하지 않았지만, 상기 블랙매트릭스(144) 위에는 투명한 도전물질로 이루어진 공통전극이 형성된다. 그리고, 상기 블랙매트릭스(144) 위에는 평탄화막이 형성될 수도 있으며, 이 경우 공통전극은 상기 평탄화막 위에 형성된다.
또한, 도면에는 도시하지 않았지만, 상기 제1기판(130) 및 제2기판(140)에는 배향막이 형성되어 액정층(150)의 액정분자를 일정 방향으로 배열시킨다.
상기와 같이 구성된 액정표시소자에서는 외부로부터 게이트전극(132)에 주사신호가 입력되면, 하부의 반도체층(134)에 채널층이 형성되어, 외부로부터 소스전극(136)에 입력된 화상신호가 상기 반도체층(134)에 형성된 채널층을 통해 드레인전극(137)으로 인가된 후 화소전극(139)으로 공급됨으로써 화상을 구현할 수 있게 된다.
도 3에 도시된 바와 같이, 본 발명에 따른 액정표시소자의 박막트랜지스터는 탑게이트(top gate)방식 박막트랜지스터이다. 그러나, 본 발명에 따른 탑게이트방식 박막트랜지스터는 종래 탑게이트방식 박막트랜지스터와는 다음과 같은 차이가 있다.
도 4에 도시된 바와 같이, 통상적인 탑게이트방식 박막트랜지스터는 기판(230)에 광차단층(239)이 형성되고 그 위에 절연층(238)이 형성되어 있다. 즉, 통상적인 탑게이트방식 박막트랜지스터는 절연층(238) 위에 소스전극(236) 및 드레인전극(237)이 일정 거리 이격된 상태로 형성되고 상기 소스전극(236) 및 드레인전극(237)의 상부 및 절연층(238) 위에 반도체층(234)이 형성된다. 또한, 상기 반도체층(234) 위에 게이트절연층(232)이 형성되고 그 위에 게이트전극(231)이 형성된다. 이와 같이 반도체층(234)의 하부에 광차단층(239)을 형성함에 따라 백라이트로부터 광이 반도체층(234)으로 입사되어 반도체층(234)의 여기에 의해 누설전류가 발생하는 것을 방지할 수 있게 된다.
이러한 통상적인 탑게이트방식 박막트랜지스터와 본 발명의 탑게이트방식 박막트랜지스터의 가장 중요한 차이는 통상적인 탑게이트방식 박막트랜지스터에서 반 도체층(234)이 소스전극(236) 및 드레인(237) 위에 형성되는데 반해, 본 발명의 탑게이트방식 박막트랜지스터에서는 반도체층(134)이 소스전극(136) 및 드레인전극(137) 하부에 형성된다는 것이다. 이러한 차이에 의해 본 발명의 탑게이트방식 박막트랜지스터는 통상의 탑게이트방식 박막트랜지스터에 비해 기생저항을 최소화할 수 있게 된다. 즉, 통상의 탑게이트방식 박막트랜지스터에서는 반도체층의 채널층(c)이 소스전극(236)의 상부, 절연층(238)의 상부 및 드레인전극(237)의 상부를 따라 복수의 굴곡진 경로를 따라 형성되지만, 본 발명의 탑게이트방식 박막트랜지스터에서는 소스전극(136) 및 드레인전극(137)이 반도체층(134) 위에 형성되므로 채널층의 경로가 상기 제1기판(130)의 표면을 따라 직선으로 형성한다.
다시 말해서, 본 발명의 탑게이트방식 박막트랜지스터에서는 채널층이 기판의 표면과 수평한 경로로만 형성되고 통상의 탑게이트방식 박막트랜지스터에서는 채널층이 평행한 경로뿐만 아니라 수직한 경로로도 형성된다. 따라서, 통상의 탑게이트방식 박막트랜지스터에 비해 본 발명의 탑게이트방식 박막트랜지스터에서의 채널층의 기생저항이 감소하게 되며, 그 결과 채널층을 통한 전자의 이동도가 향상되어 박막트랜지스터의 스위칭 속도를 향상시킬 수 있게 되는 것이다.
또한, 본 발명에서는 반도체층(134)이 산화아연(ZnO) 또는 아연갈륨산화물(GZO)과 같은 금속산화 반도체물질로 형성된다. 상기 산화아연(ZnO) 또는 아연갈륨산화물(GZO)은 Si과 같은 일반적인 반도체물질에 비해 밴드갭(band gap)이 크다(Si의 밴드갭은 1.12eV이고 ZnO의 밴드갭은 3.35eV). 따라서, Si에서는 백라이트로부터 입사되는 가시광선의 광자가 원자의 격자(lattice) 사이에 들어오는 경우 전자가 상기 광자를 흡수하여 가전자대(valence band)의 전자가 전도대(conduction band)로 여기되는데 반해, ZnO에서는 가시광선의 광자가 전자에 흡수되지 않고 그대로 ZnO를 투과하게 된다. 따라서, 본 발명의 박막트랜지스터에서는 가시광선이 그대로 반도체층(134)을 투과하게 되므로 반도체층(134)이 투명게 되는 것이다.
이와 같이, 반도체층(134)이 투명하게 형성되므로, 종래 박막트랜지스터와는 달리 상기 반도체층(134)이 소스전극(136) 및 드레인전극(137)의 폭보다 큰 경우에도(즉, 도 2g에 도시된 종래 구조와 마찬가지로 반도체층의 일부가 소스전극 및 드레인전극 보다 연장되는 경우에도) 상기 반도체층(134)에 의한 개구율저하나 투과율저하는 발생하지 않게 된다. 또한, 산화아연(ZnO) 또는 아연갈륨산화물(GZO)은 백라이트에서 입사되는 가시광선을 흡수하지 않고 그대로 투과시키기 때문에, 광에 의한 반도체층(134)의 여기에 의해 누설전류가 발생하는 것을 방지할 수 있게 된다. 따라서, 종래 탑게이트방식 박막트랜재스터에 비해 광차단층을 형성할 필요가 없게 된다.
이하, 도 5a∼5h를 참조하여 본 발명에 따른 액정표시소자 제조방법을 상세히 설명한다.
우선, 도 5에 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어진 제1기판(130)에 스퍼터링법(supptering process)이나 화학기상증착(Chemical Vapor Deposition)법에 의해 산화아연(ZnO) 또는 아연갈륨산화물(GZO)을 적층하여 제1반도체층(134a)을 형성한 후 그 위에 Mo, Cu, MoTi, Al, Cr 등과 같은 금속층을 증착법(evaporation)이나 스퍼터링법에 의해 적층하여 제1금속층(136a)을 형성한다.
이어서, 상기 제1금속층(136a) 위에 포토레지스트를 스핀코팅법(spin coating process) 등에 의해 도포하여 제1포토레지스트층(138a)을 형성하고 그 위에 마스크(160)를 위치시킨 후, 상기 마스크(160)에 의해 제1포토레지스트층(138a)을 블로킹한 상태에서 UV(Ulatraviolet)과 같은 광을 조사하여 상기 제1포토레지스트층(138a)을 노광한다.
이때, 상기 마스크(160)는 회절마스크 또는 하프톤(half tone)마스크로서, 광을 차단하는 차단영역(160a)과, 광을 전부 투과시키는 투과영역(160c) 및 일부의 광을 투과시키는 반투과영역(160b)으로 이루어진다. 이때, 상기 반투과영역(160b)은 설정된 투과율을 갖는 물질로 이루어져 입사되는 광의 일부를 흡수함으로써 원하는 세기의 광이 투과되도록 할 수 있으며, 복수의 슬릿으로 이루어져 입사되는 광을 회절시킴으로써 원하는 세기의 광이 투과되도록 할 수도 있을 것이다.
한편, 상기 반도체층(134a)에는 별도의 처리가 실시되지 않을 수도 있으며, 열처리될 수도 있을 것이다. 상기 반도체층(134a)이 열처리되는 경우, 상기 열처리는 약 150℃ 이상의 온도에서 이루어지는데, 이러한 열처리에 의해 상기 산화아연(ZnO) 또는 아연갈륨산화물(GZO)과 같은 금속산화 반도체물질이 결정화되어 박막트랜지스터의 특성을 향상시킬 수 있게 된다.
이어서, 도 5b에 도시된 바와 같이, 노광된 제1포토레지스트층(138a)을 현상하여 제2포토레지스트층(138b)을 형성한다. 이때, 마스크(160)의 투과영역에 대응하는 제1포토레지스트층은 완전히 제거되어 제1금속층(136a)이 외부로 노출되고 마스크(160)의 반투과영역영역에 대응하는 제1포토레지스트층은 일부만이 제거되며, 마스크(160)의 차단영역에 대응하는 제1포토레지스트층은 제거되지 않고 전부 남아 있게 되어 된다.
그 후, 도 5c에 도시된 바와 같이, 상기 제2포토레지스트층(138b)으로 상기 제1금속층(136a) 및 제1반도체층(134a)을 블로킹한 상태에서 상기 상기 제1금속층(136a) 및 제1반도체층(134a)을 식각하여 제1기판(130) 상에 반도체층(134)과 제1금속층(136b)을 형성한다. 이때, 상기 제1금속층(136a) 및 반도체층(134a)의 식각은 습식식각(wet etching)에 의해 이루어질 수 있다.
도 5d에 도시된 바와 같이, 상기 식각에 의해 외부로 노출된 제1금속층(136)이 식각되어 상기 반도체층(134) 위에는 제2금속층(136b)이 형성된다. 그리고, 상기 제2포토레지스트층(138b)을 에이싱(ashing)하여 제3포토레지스트층(138c)을 형성한다. 상기 에이싱에 의해 제2포토레지스트층(138b)의 상부 일부가 제거되어 포토마스크(160)의 차단영역에 대응하는 제2포토레지스트층(138b)은 완전히 제거된다. 이에 따라, 상기 제3포토레지스트층(138c)은 상기 제2금속층(136b) 위에 서로 일정 간격으로 이격된 복수의 패턴으로 형성된다. 즉, 제2금속층(136b)의 중앙영역이 외부로 노출되는 것이다.
또한, 상기 제2포토레지스트층(139b)의 에이싱에 의해 제2포토레지스트층(139b)의 상부만이 제거되는 것이 아니라 제2포토레지스트층(139b)의 측면도 제거되므로, 상기 제2금속층(136b)의 양측단부도 일부 외부로 노출된다.
도 5e에 도시된 바와 같이, 상기 제3포토레지스트층(138c)으로 상기 제2금속층(136b)을 블로킹한 상태에서 상기 제2금속층(136b)를 식각함에 따라 외부로 노출 된 제2금속층(136b)의 중앙영역 및 양측단부가 식각되어, 반도체층(134) 위에 서로 일정 간격으로 이격된 소스전극(136) 및 드레인전극(137)이 형성된다.
이어서, 도 5f에 도시된 바와 같이, 소스전극(136) 및 드레인전극(137)이 형성된 제1기판(130) 전체에 걸쳐 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxite)와 같은 투명한 전도성 금속산화물을 증착이나 스퍼터링법에 의해 적층한 후, 마스크와 식각액을 이용한 사진식각공정에 의해 식각하여 상기 제1기판(130)에 화소전극(139)을 형성한다. 이때, 상기 화소전극(139)은 상기 드레인전극(137)의 상부 및 액정표시소자의 화소영역에 형성되어 상기 드레인전극(137)과 화소전극(139)이 전기적으로 접속되므로, 상기 드레인전극(137)을 통해 입력되는 화상신호가 상기 화소전극(139)에 공급되는 것이다.. 그 후, 상기 제1기판(130)에 SiO2나 SiN2와 같은 절연물질을 플라즈마화학기상증착(Plasma Enhanced Chemical Vapor Deposition)법에 의해 적층한 후 식각하여, 상기 반도체층(134), 소스전극(136), 드레인전극(137) 및 화소전극(139) 위에 게이트절연층(131)을 형성한다.
그리고, 상기 제1기판(130)에 증착이나 스퍼터링법에 의해 Mo, Cu, MoTi, Al, Cr 등의 금속을 적층한 후 사진식각공정에 의해 식각하여 상기 게이트절연층(131) 위에 게이트금속(132)을 형성하다.
이때, 도면에는 도시하지 않았지만, 상기 게이트금속(132)의 형성시 축적용량(storage capacitance)용 전극을 형성할 수도 있을 것이다. 상기 축적용량용 전극의 하부에는 게이트절연층(131)의 형성시 형성된 절연층이 구비되어, 상기 축적 용량용 전극과 화소전극(139) 사이에 축적용량을 형성한다.
또한, 액정패널의 단부의 외곽영역, 즉 액정패널의 게이트라인 및 데이터라인의 단부에는 상기 게이트라인 및 데이터라인을 외부와 접속시키는 게이트패드 및 데이터패드가 형성된다.
상기 데이터패드는 소스전극(136) 및 드레인전극(137)과 동일한 공정, 즉 금속의 적층 및 사진식각공정에 의해 형성되는데, 소스전극(136) 및 드레인전극(137)과 동일한 금속으로 이루어진 금속층 위에 ITO나 IZO와 같은 금속산화물을 형성함으로써 형성된다(화소전극을 형성할 때 형성된다). 또한, 게이트패드는 게이트전극을 형성할 때 동시에 형성된다.
도 5h에 도시된 바와 같이, 반도체층(134), 소스전극(136) 및 드레인전극(137), 게이트전극(132)으로 이루어진 박막트랜지스터가 형성된 제1기판(130) 전체에 걸쳐 보호층(138)이 형성되며, 상기 제1기판(130)과 블랙매트릭스(142)와 컬러필터층(144)이 형성된 제2기판(140)이 서로 합착되고 상기 제1기판(130)과 제2기판(140) 사이에 액정층(150)을 구비함으로써 액정표시소자가 완성된다.
보호층(138)은 SiO2나 SiN2와 같은 무기물을 PECVD법에 의해 적층하거나 포토아크릴이나 BCB(Benzo Cyclo Butene)과 같은 유기물을 스핀코팅법에 의해 도포함으로써 형성된다. 또한, 블랙매트릭스(142)는 CrO이나 CrO2와 같은 산화금속을 적층한 후 사진식각공정에 의해 식각함으로써 형성되며, 상기 컬러필터층은 상기 블랙매트릭스(142)를 경계로 적,녹,청의 잉크나 레지스트를 적층함으로써 형성된다.
상기 제1기판(130) 및 제2기판(140)은 제1기판(130) 또는 제2기판(140)의 외곽영역에 형성된 실런트(sealant)에 의해 접착됨으로써 합착된다. 또한, 액정층(150)은 상기 제1기판(130) 및 제2기판(140)을 합착한 후 그 사이에 액정을 주입함으로써 형성할 수도 있고 제1기판(130) 또는 제2기판(140) 상에 액정을 적하한 후 제1기판(130) 및 제2기판(140)의 합착시 압력에 의해 적하된 액정을 제1기판(130) 및 제2기판(140) 전체에 걸쳐 균일하게 퍼트림으로써 형성할 수도 있을 것이다.
상술한 바와 같이, 본 발명에 따른 액정표시소자는 반도체층으로 산화아연(ZnO) 또는 아연갈륨산화물(GZO)과 같은 산화금속 반도체물질을 사용하여 투명한 박막트랜지스터를 형성함으로써 백라이트의 광에 의해 박막트랜지스터의 특성이 저하되는 것을 방지하며, 반도체층을 소스전극 및 드레인전극 하부에 형성함으로써 반도체층에 발생하는 기생저항을 최소화할 수 있게 된다.
또한, 이러한 본 발명에 따른 액정표시소자의 박막트랜지스터는 반도체층 및 소스전극, 드레인전극 형성용 마스크, 화소전극 형성용 마스크, 게이트절연층 형성용 마스크, 게이트전극 형성용 마스크 등 총 4개의 마스크가 사용되는 4-마스크공정에 의해 제작되므로, 단순화된 공정에 의해 제작이 가능하게 된다.
한편, 상술한 설명에서는 새로운 구조의 박막트랜지스터가 액정표시소자에 적용된 구조만이 개시되어 있지만 본 발명은 이러한 액정표시소자에만 한정되는 것이 아니라 박막트랜지스터가 구비되는 다른 표시소자, 예를 들면 구동용 박막트랜지스터나 스위칭용 박막트랜지스터를 구비하는 유기전계발광소자(Organic Light Emitting Diodes; OLED)에도 적용될 수 있을 것이다.
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
도 1은 일반적인 액정표시소자의 구조를 나타내는 분해사시도.
도 2a∼도 2g는 종래 액정표시소자 제조방법을 나타내는 도면.
도 3은 본 발명에 따른 액정표시소자의 구조를 나타내는 도면.
도 4는 통상적인 탑게이트방식 박막트랜지스터의 구조를 나타내는 도면.
도 5a∼도 5h는 본 발명에 따른 액정표시소자 제조방법을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
130,140 : 기판 131 : 게이트절연층
132 : 게이트전극 134 : 반도체층
136 : 소스전극 137 : 드레인전극
138 : 보호층 142 : 블랙매트릭스
144 : 컬러필터층 150 : 액정층

Claims (17)

  1. 기판;
    상기 기판에 형성된 반도체층;
    상기 반도체층 위에 일정 거리 이격되도록 형성된 소스전극 및 드레인전극;
    상기 소스전극 및 드레인전극 위에 형성된 게이트절연층; 및
    상기 게이트절연층 위에 형성된 게이트전극으로 이루어진 박막트랜지스터.
  2. 제1항에 있어서, 상기 반도체층은 금속산화물 반도체물질로 이루어진 것을 특징으로 하는 박막트랜지스터.
  3. 제2항에 있어서, 상기 금속산화물 반도체물질은 산화아연(ZnO) 또는 아연갈륨산화물(GZO)인 것을 특징으로 하는 박막트랜지스터.
  4. 제1항에 있어서, 상기 반도체층의 채널층은 상기 기판과 수평한 경로로 형성되는 것을 특징으로 하는 박막트랜지스터.
  5. 복수의 화소영역을 포함하는 제1기판 및 제2기판;
    상기 제1기판에 형성된 반도체층;
    상기 반도체층 위에 일정 거리 이격되도록 형성된 소스전극 및 드레인전극;
    제1기판의 화소영역에 형성되며, 상기 드레인전극과 전기적으로 접속되는 화소전극;
    상기 소스전극 및 드레인전극 위에 형성된 게이트절연층;
    상기 게이트절연층 위에 형성된 게이트전극;
    제2기판에 형성된 블랙매트릭스 및 컬러필터층; 및
    상기 제1기판 및 제2기판 사이에 형성된 액정층으로 이루어진 액정표시소자.
  6. 제5항에 있어서, 상기 반도체층은 금속산화물 반도체물질로 이루어진 것을 특징으로 하는 박막트랜지스터.
  7. 제6항에 있어서, 상기 금속산화물 반도체물질은 산화아연(ZnO) 또는 아연갈륨산화물(GZO)인 것을 특징으로 하는 박막트랜지스터.
  8. 기판상에 반도체층과 금속층을 형성하는 단계;
    하프톤 마스크를 이용하여 상기 반도체층과 금속층을 식각하여 기판상의 반도체층 및 반도체층상의 소스전극 및 드레인전극을 형성하는 단계;
    상기 반도체층, 소스전극 및 드레인전극 위에 게이트절연층을 형성하는 단계; 및
    상기 게이트절연층 위에 게이트전극을 형성하는 단계로 구성된 박막트랜지스터 형성방법.
  9. 제8항에 있어서, 상기 반도체층과 금속층을 형성하는 단계는,
    기판상에 금속산화물 반도체물질을 적층하여 금속산화물 반도체층을 형성하는 단계; 및
    상기 금속산화물 반도체층 위에 금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 박막트랜지스터 형성방법.
  10. 제9항에 있어서, 금속산화물 반도체층은 산화아연(ZnO) 또는 아연갈륨산화물(GZO)으로 이루어진 것을 특징으로 하는 박막트랜지스터 형성방법.
  11. 제8항에 있어서, 상기 반도체층, 소스전극 및 드레인전극을 형성하는 단계는,
    상기 금속층 상에 제1포토레지스트층을 형성하는 단계;
    하프톤마스크를 이용하여 상기 제1포토레지스트층을 노광 및 현상하여 제2포토레지스트층을 형성한 후, 상기 제2포토레지스트층을 이용하여 상기 반도체층 및 금속층을 식각하는 단계;
    상기 제2포토레지스트층을 에이싱하여 제3포토레지스트층을 형성한 후, 상기 포토레지스트층을 이용하여 식각된 금속층을 다시 식각하여 상기 반도체층 위에 일정 거리 이격된 소스전극 및 드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 박막트랜지스터 형성방법.
  12. 제11항에 있어서, 상기 하프톤마스크는 투과영역, 반투과영역 및 차단영역으로 이루어진 것을 특징으로 하는 박막트랜지스터 형성방법.
  13. 제12항에 있어서, 상기 반투과영역은 입사되는 광의 일부를 흡수하는 물질로 이루어진 것을 특징으로 하는 박막트랜지스터 형성방법
  14. 제12항에 있어서, 상기 반투과영역은 입사되는 광을 회절시키는 복수의 슬릿으로 이루어진 것을 특징으로 박막트랜지스터 형성방법.
  15. 복수의 화소영역이 형성된 제1기판 및 제2기판을 제공하는 단계;
    기판상에 금속산화물 반도체층과 금속층을 형성하는 단계;
    하프톤 마스크를 이용하여 상기 금속산화물 반도체층과 금속층을 식각하여 기판상의 반도체층 및 반도체층상의 소스전극 및 드레인전극을 형성하는 단계;
    상기 제1기판의 화소영역에 드레인전극과 접속되는 화소전극을 형성하는 단계;
    상기 반도체층, 소스전극 및 드레인전극 위에 게이트절연층을 형성하는 단계;
    상기 제2기판에 블랙매트릭스와 컬러필터층을 형성하는 단계; 및
    액정층을 사이에 두고 제1기판 및 제2기판을 합착하는 단계로 구성된 액정표 시소자 제조방법.
  16. 제15항에 있어서, 상기 반도체층과 금속층을 형성하는 단계는,
    기판상에 금속산화물 반도체물질을 적층하여 금속산화물 반도체층을 형성하는 단계; 및
    상기 금속산화물 반도체층 위에 금속층을 형성하는 단계로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
  17. 제16항에 있어서, 금속산화물 반도체층은 산화아연(ZnO) 또는 아연갈륨산화물(GZO)으로 이루어진 것을 특징으로 하는 액정표시소자 제조방법.
KR1020070136862A 2007-12-24 2007-12-24 액정표시장치 및 그 제조방법 KR101522240B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136862A KR101522240B1 (ko) 2007-12-24 2007-12-24 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136862A KR101522240B1 (ko) 2007-12-24 2007-12-24 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090069024A true KR20090069024A (ko) 2009-06-29
KR101522240B1 KR101522240B1 (ko) 2015-05-22

Family

ID=40996339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136862A KR101522240B1 (ko) 2007-12-24 2007-12-24 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101522240B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110066808A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법
KR20180002364A (ko) * 2016-06-29 2018-01-08 엘지디스플레이 주식회사 유기발광 표시장치용 포토레지스트 조성물 및 이를 이용한 유기발광 표시장치의 제조방법
KR20190076536A (ko) * 2017-12-22 2019-07-02 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309265A (ja) * 2002-04-15 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
JP4166105B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP4275519B2 (ja) * 2003-12-12 2009-06-10 東京応化工業株式会社 微細パターンの形成方法および液晶表示素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110066808A (ko) * 2009-12-11 2011-06-17 엘지디스플레이 주식회사 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법
KR20180002364A (ko) * 2016-06-29 2018-01-08 엘지디스플레이 주식회사 유기발광 표시장치용 포토레지스트 조성물 및 이를 이용한 유기발광 표시장치의 제조방법
KR20190076536A (ko) * 2017-12-22 2019-07-02 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
KR101522240B1 (ko) 2015-05-22

Similar Documents

Publication Publication Date Title
US8148727B2 (en) Display device having oxide thin film transistor and fabrication method thereof
JP5172178B2 (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
KR101243824B1 (ko) 액정표시장치 및 그 제조방법
JP2004094206A (ja) 液晶表示装置とその製造方法
WO2015098183A1 (ja) アクティブマトリクス基板の製造方法および表示装置の製造方法ならびに表示装置
JP4722118B2 (ja) 液晶表示装置及びその製造方法
US20120248443A1 (en) Active matrix substrate and method for manufacturing the same
KR20120085057A (ko) 액정표시장치 및 그 제조방법
KR20070068918A (ko) 액정표시장치 및 그 제조방법
KR20100005454A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110027472A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
KR20110056962A (ko) 박막 트랜지스터 기판의 제조방법
KR101956814B1 (ko) 액정표시장치 및 그 제조방법
KR101522240B1 (ko) 액정표시장치 및 그 제조방법
KR101980752B1 (ko) 박막트랜지스터, 액정표시소자 및 그 제조방법
KR101341783B1 (ko) 액정표시장치 및 그의 제조방법
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR101324239B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR101311334B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20100052925A (ko) 박막 트랜지스터 및 그 제조방법
KR101407305B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101206286B1 (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 5