KR20090068817A - 상변화 메모리 소자의 동작 방법 - Google Patents

상변화 메모리 소자의 동작 방법 Download PDF

Info

Publication number
KR20090068817A
KR20090068817A KR1020070136585A KR20070136585A KR20090068817A KR 20090068817 A KR20090068817 A KR 20090068817A KR 1020070136585 A KR1020070136585 A KR 1020070136585A KR 20070136585 A KR20070136585 A KR 20070136585A KR 20090068817 A KR20090068817 A KR 20090068817A
Authority
KR
South Korea
Prior art keywords
voltage
phase change
treatment
change layer
reset
Prior art date
Application number
KR1020070136585A
Other languages
English (en)
Inventor
김철규
남성욱
김기준
강윤호
이태연
김기범
권민호
이동복
Original Assignee
삼성전자주식회사
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 재단법인서울대학교산학협력재단 filed Critical 삼성전자주식회사
Priority to KR1020070136585A priority Critical patent/KR20090068817A/ko
Publication of KR20090068817A publication Critical patent/KR20090068817A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 메모리 소자의 동작 방법에 관해 개시되어 있다. 본 발명의 동작 방법은 상변화층을 포함하는 상변화 메모리 소자의 동작 방법으로서, 상기 상변화층에 리세트 전압보다 큰 치료 전압을 인가하여, 상기 상변화층을 정상 상태로 회복하는 단계를 포함한다.

Description

상변화 메모리 소자의 동작 방법{Method of operating phase change memory device}
본 발명은 메모리 소자의 동작 방법에 관한 것으로서, 보다 자세하게는 상변화 메모리 소자의 동작 방법에 관한 것이다.
상변화 메모리 소자(PRAM)는 플래시 메모리, 강유전체 램(FeRAM) 및 자기 램(MRAM) 등과 같은 비휘발성 메모리 소자의 하나이다. PRAM과 다른 비휘발성 메모리 소자의 구조적 차이점은 스토리지 노드에 있다.
PRAM의 스토리지 노드는 데이터 저장층으로 상변화층을 포함한다. 상변화층에 소정의 리세트 전압(reset voltage)을 짧은 시간 동안 인가하면, 상기 상변화층의 일부 영역은 비정질 영역이 된다. 상기 비정질 영역은 스토리지 노드에 소정의 세트 전압(set voltage)을 긴 시간 동안 인가함으로써 다시 결정 영역으로 변화된다.
상변화층에 비정질 영역이 존재할 때의 상기 상변화층의 저항을 제1 저항이라 하고, 상변화층의 상(phase)이 전부 결정 상태일 때의 상기 상변화층의 저항을 제2 저항이라 하면, 상기 제1 저항은 상기 제2 저항보다 크다.
PRAM은 이와 같이 상(phase)에 따라 저항이 달라지는 상변화층의 저항 특성을 이용하여 비트 데이트를 기록하고 읽는 메모리 소자이다.
그러나 종래의 방법으로 PRAM의 리세트 및 세트 동작을 반복함에 따라, 상기 상변화층의 특성이 쉽게 열화될 수 있어서, PRAM의 내구성(endurance)이 떨어지는 문제가 있다.
본 발명은 상(phase)에 따라 저항이 달라지는 상변화층의 특성을 이용하는 상변화 메모리 소자의 동작 방법을 제공한다.
본 발명의 일 실시예는 상변화층을 포함하는 상변화 메모리 소자의 동작 방법에 있어서, 상기 상변화층에 리세트 전압보다 큰 치료 전압을 인가하는 단계를 포함하는 상변화 메모리 소자의 동작 방법을 제공한다.
상기 치료 전압의 인가 시간은 상기 리세트 전압의 인가 시간보다 길 수 있다.
상기 치료 전압의 세기는 상기 리세트 전압의 1.1배 이상일 수 있다.
상기 치료 전압의 인가 시간은 1㎲ 이상일 수 있다.
상기 치료 전압은 하나의 펄스 전압일 수 있다.
상기 치료 전압은 연속 인가되는 적어도 두 개의 펄스 전압을 포함할 수 있다.
상기 치료 전압을 인가하는 단계 전, 상기 상변화 메모리 소자가 리세트 상태에서 세트 상태로 전환되는지 여부를 확인하는 단계를 수행할 수 있다.
이하, 본 발명의 실시예에 따른 상변화 메모리 소자의 동작 방법을 첨부된 도면들을 참조하여 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 상변화 메모리 소자(PRAM)의 동작 방법을 설명하기 위한 도면이다.
도 1을 참조하면, PRAM은 순차로 적층된 하부전극(10), 하부전극 콘택층(20), 상변화층(30) 및 상부전극(40)을 포함할 수 있다. 하부전극 콘택층(20)은 하부전극(10)보다 작은 폭을 갖고, 하부전극(10)과 상변화층(30)을 연결할 수 있다. 하부전극(10)과 상변화층(30) 사이에는 하부전극 콘택층(20)을 감싸는 층간절연층(15)이 구비될 수 있다. 상변화층(30)은 Ge, Sb, Te, Se, Bi, Pb, As, Sn, S, Si, Ag, In, P, C, H, O, N 및 이들의 혼합물(또는, 합금)으로 구성되는 그룹에서 선택되는 물질로 형성될 수 있다. 바람직하게는, 상변화층(30)은 GexSbyTe1 -x-y (여기서, x 및 y는 0≤x≤1과 0≤y≤1를 만족하는 실수), GexSbyTeZA1 -x-y-Z (여기서, x, y 및 z는 0≤x≤1, 0≤y≤1 및 0≤z≤1를 만족하는 실수, A는 Si, B, N, O 및 Bi 중 어느 하나) 또는 AgxInySbzTe1 -x-y-z (여기서, x, y 및 z는 0≤x≤1, 0≤y≤1 및 0≤z≤1를 만족하는 실수)와 같은 칼코게나이드 물질로 형성된 층일 수 있다. 한편, 하부전극 콘택층(20)은 도전성 물질, 예컨대, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiW, TiON, TiAlON, WON, TaON 및 SixGe1 -x(여기서, x는 0≤x≤1를 만족하는 실수) 중 적어도 하나로 형성될 수 있다. 도 1에 도시하지는 않았지만, 하부전극(10)과 상부전극(40) 중 어느 하나, 예컨대, 하부전극(10)은 스위칭 소자와 연결될 수 있다. 상기 스위칭 소자는 기판(미도시)에 형성된 트랜지스터일 수 있으나, 트랜지스터 이외의 다른 소자, 예를 들면, 다이오드일 수도 있다.
하부전극(10)과 상부전극(40) 사이에 인가되는 전압(V)에 따라, 상변화층(30)의 하부전극 콘택층(20)에 접촉된 일부의 상(phase)이 변화될 수 있다. 도 1에는 모든 영역이 결정 상태인 상변화층(30)이 도시되어 있다.
본 발명의 실시예에 따라 하부전극(10)과 상부전극(40) 사이에 인가할 수 있는 리세트 전압(Vreset), 세트 전압(Vset) 및 치료 전압(Vcure)의 일례가 도 2에 도시되어 있다.
도 2를 참조하면, 리세트 전압(Vreset)의 세기는 세트 전압(Vset)의 세기보다 크고, 리세트 전압(Vreset)의 인가 시간은 세트 전압(Vset)의 인가 시간보다 짧다. 한편, 리세트 전압(Vreset)보다 큰 치료 전압(Vcure)이 인가될 수 있다. 치료 전압(Vcure)의 세기는 리세트 전압(Vreset)의 1.1배 이상인 것이 바람직하다. 치료 전압(Vcure)의 인가 시간은 리세트 전압(Vreset)의 인가 시간보다 길 수 있다. 바람직하게는, 치료 전압(Vcure)의 인가 시간은 1㎲ 이상이다. 도 2에서 치료 전압(Vcure)은 하나의 펄스 전압으로 도시되어 있지만, 치료 전압(Vcure)은 연속해서 인가되는 적어도 두 개의 펄스 전압을 포함할 수 있다. 치료 전압(Vcure)에 대해서는 추후 보다 자세히 설명한다.
리세트 전압(Vreset)에 의해 하부전극 콘택층과 접촉된 결정질 상변화층의 일부가 용융 온도(melting temperature)보다 높은 온도에서 짧은 시간 동안 가열된 후 냉각되어 비정질화될 수 있다. 즉, 도 1의 하부전극(10)과 상부전극(40) 사이에 도 2의 리세트 전압(Vreset)을 인가하면, 도 1의 구조는 도 3과 같이 변할 수 있다.
도 3을 참조하면, 리세트 전압(Vreset)에 의해 하부전극 콘택층(20)과 접촉된 상변화층(30)의 일부가 비정질 영역(R1)으로 변화된다. 이때 PRAM의 상태는 고저항 상태, 즉, 리세트 상태이다.
도 3의 비정질 영역(R1)은 도 2의 세트 전압(Vset)에 의해 용융 온도보다 낮고 결정화 온도(crystallization temperature)보다 높은 온도에서 긴 시간 동안 가열된 후 냉각되어 결정화될 수 있다. 이때 PRAM의 상태는 저저항 상태, 즉, 세트 상태이다.
PRAM의 동작 과정에서 상변화층(30)에 리세트 전압(Vreset) 및 세트 전압(Vset)이 교대로 반복해서 인가된다. 그런데 이러한 PRAM의 리세트 및 세트 동작을 반복함에 따라, 상변화층(30)의 조성이 불균일해지면서, 그 특성이 열화될 수 있다. 이에 대해서는, 도 3 및 도 4를 참조하여 보다 자세히 설명한다.
도 3을 참조하면, 비정질 영역(R1) 주변에 비조화 영역(incongruent region)(R2)이 존재할 수 있다. 비조화 영역(R2)은 도 2의 리세트 전압(Vreset)에 의해 충분히 높은 온도로 가열되지 못하여 비조화 용융(incongruent melting)되었다가 고체화된 영역이다. 비조화 용융(incongruent melting)이란, 소정의 고상이 원래의 고상과는 다른 조성의 액상과 다른 고상으로 변태하는 용융 반응을 일컫는다. 이때 상기 다른 고상과 액상의 조성은 서로 다르다. 예컨대, 상변화 물질로 주 로 사용되는 Ge2Sb2Te5(이하, GST)의 경우, 도 4의 상태도에서 알 수 있는 바와 같이, 630℃ 부근에서 비조화 용융(incongruent melting)될 수 있는데, 비조화 용융된 GST는 Sb,Te-리치(rich) 액상과 Ge-리치(rich) 고상을 포함할 수 있다.
도 3의 비조화 영역(R2)은 그를 제외한 나머지 결정질의 상변화층(30) 영역과는 다른 조성을 갖기 때문에, 상변화층(30)의 저항 특성에 좋지 않은 영향을 끼칠 수 있다. 또한, 비정질 영역(R1)도 모두 동일한 온도로 가열되었다가 비정질화된 영역이 아니라, 지역에 따라 불균일한 온도로 가열되었다가 비정질화된 영역일 수 있기 때문에, 비정질 영역(R1) 내에서도 조성 불균일이 발생할 수 있다. 이러한 비조화 영역(R2) 및 비정질 영역(R1)의 조성 불균일은 리세트 및 세트 동작이 반복됨에 따라 심화될 수 있고, 심한 경우, 이로 인해 PRAM의 동작 페일(fail)이 발생할 수 있다.
이에, 본 발명의 실시예에서는 리세트 및 세트 동작을 반복함에 따라 열화된 상변화층(30)의 특성을 회복시키기 위해, 도 2에 도시된 바와 같은 치료 전압(Vcure)을 상변화층(30)에 인가한다. 앞서 언급한 바와 같이, 치료 전압(Vcure)은 리세트 전압(Vreset)보다 큰 세기 및 긴 인가 시간을 가질 수 있다. 도 3의 하부전극(10)과 상부전극(40) 사이에 도 2의 치료 전압(Vcure)을 인가하면, 도 3의 구조는 도 5와 같이 변할 수 있다.
도 5를 참조하면, 치료 전압(Vcure)에 의해 하부전극 콘택층(20)과 접촉된 상변화층(30)이 고온에서 용융된 후 냉각되어 비정질화된다. 치료 전압(Vcure)에 의해 비정질화된 영역(이하, 치료 영역)(R3)은 도 3의 비정질 영역(R1)보다 넓을 수 있다. 치료 영역(R3)은 도 3의 비정질 영역(R1) 및 비조화 영역(R2)을 포함할 수 있고, 하부전극 콘택층(20)과 상부전극(40)을 연결할 수 있다. 이와 같이, 치료 전압(Vcure)에 의해 상변화층(30)의 비교적 넓은 영역이 매우 높은 온도에서 용융된 후 비정질화되는데, 이러한 치료 동작에 의해 열화된 상변화층(30)의 특성은 동작 가능한 정상 상태 또는 초기 상태로 회복될 수 있다.
도 5에 도시하지는 않았지만, 치료 영역(R3) 주변의 상변화층(30)은 비조화 용융된 후 고체화된 영역일 수 있다. 그러나 치료 영역(R3)이 하부전극 콘택층(20)과 상부전극(40)을 연결하는 경우, 하부전극 콘택층(20)과 상부전극(40)을 잇는 수직선 상에는 비조화 용융된 후 고체화된 영역이 존재하지 않을 수 있다.
치료 전압(Vcure)을 인가하는 상기 치료 동작은 PRAM의 저항 변화 특성에 문제가 발생했을 때 수행할 수 있다. 예컨대, 소정의 셀(cell)에 데이터를 쓰기 위한 세트 동작 과정에서 소정 횟수만큼 검증(verifying)했음에도 상기 셀이 세트 상태가 안될 때, 상기 치료 동작을 수행할 수 있다. 또는 PRAM의 주기적인 페일(fail) 검사에서 페일(fail)이 확인되었을 때 상기 치료 동작을 수행할 수 있다.
도 6은 본 발명의 실시예에 따른 치료 동작 전·후의 PRAM의 전압-저항(V-R) 특성을 보여주는 그래프이다.
도 6에서 제1 그래프(G1)는 300회 스위칭시킨 제1 PRAM의 전압-저항 특성을 보여준다. 상기 제1 PRAM을 스위칭시킬 때 사용한 리세트 전압의 세기 및 인가 시간은 7V 및 50ns 이었다. 한편, 도 6의 제2 그래프(G2)는 상기 300회 스위칭시킨 제1 PRAM을 본 발명의 실시예에 따라 치료한 후, 그 상태를 세트 상태(저저항 상태)로 전환한 다음, 그의 전압-저항 특성을 측정한 결과이다. 상기 제1 PRAM의 치료를 위해서는, 9V의 펄스 전압을 50㎲씩 5회 연속해서 인가하였다.
도 6의 제1 그래프(G1)를 참조하면, 5V 정도의 전압에서 최저 저항이 나타나고, 6V 정도의 전압에서 최고 저항이 나타나는데, 상기 최저 저항과 최고 저항의 차이는 정상적인 PRAM의 그것보다 매우 작다. 이는 반복적인 스위칭 과정을 통해 상기 제1 PRAM의 저항 특성이 열화되었음을 의미한다. 제1 그래프(G1)의 특성을 보이는 PRAM은 더 이상 메모리 소자로서 사용하기 어렵다.
한편, 도 6의 제2 그래프(G2)를 참조하면, 3V에서의 저항(약 104Ω)과 8V에서의 저항(약 106Ω)의 차이는 100배 정도로 상대적으로 매우 크다. 이는 본 발명의 실시예에 따른 치료 동작을 통해, 상변화층의 저항 변화 특성이 회복되었음을 의미한다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 1의 메모리 소자의 구조 및 구성 요소는 변경 및 다양화될 수 있음을 알 수 있을 것이다. 또한, 도 2의 리세트 전압(Vreset) 및 세트 전압(Vset)의 형태는 달라질 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
도 1은 본 발명의 실시예에 따른 상변화 메모리 소자(PRAM)의 동작 방법을 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 PRAM의 동작 방법에서 사용할 수 있는 리세트 전압, 세트 전압 및 치료 전압의 일례를 보여주는 도면이다.
도 3은 도 2의 리세트 전압으로 리세트 시킨 PRAM을 보여주는 단면도이다.
도 4는 본 발명의 실시예에 따른 PRAM의 상변화층으로 사용할 수 있는 GST의 상태도이다.
도 5는 도 2의 치료 전압으로 치료한 PRAM을 보여주는 단면도이다.
도 6은 본 발명의 실시예에 따른 치료 동작 전·후의 PRAM의 전압-저항 특성을 보여주는 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
10 : 하부전극 15 : 층간절연층
20 : 하부전극 콘택층 30 : 상변화층
40 : 상부전극 R1 : 비정질 영역
R2 : 비조화 영역 R3 : 치료 영역
Vcure : 치료 전압 Vreset : 리세트 전압
Vset : 세트 전압

Claims (7)

  1. 상변화층을 포함하는 상변화 메모리 소자의 동작 방법에 있어서,
    상기 상변화층에 리세트 전압보다 큰 치료 전압을 인가하는 단계를 포함하는 상변화 메모리 소자의 동작 방법.
  2. 제 1 항에 있어서, 상기 치료 전압의 인가 시간은 상기 리세트 전압의 인가 시간보다 긴 상변화 메모리 소자의 동작 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 치료 전압의 세기는 상기 리세트 전압의 1.1배 이상인 상변화 메모리 소자의 동작 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 치료 전압의 인가 시간은 1㎲ 이상인 상변화 메모리 소자의 동작 방법.
  5. 제 1 항 또는 제 2 항에 있어서, 상기 치료 전압은 하나의 펄스 전압인 상변화 메모리 소자의 동작 방법.
  6. 제 1 항 또는 제 2 항에 있어서, 상기 치료 전압은 연속 인가되는 적어도 두 개의 펄스 전압을 포함하는 상변화 메모리 소자의 동작 방법.
  7. 제 1 항에 있어서, 상기 치료 전압을 인가하는 단계 전,
    상기 상변화 메모리 소자가 리세트 상태에서 세트 상태로 전환되는지 여부를 확인하는 단계를 수행하는 상변화 메모리 소자의 동작 방법.
KR1020070136585A 2007-12-24 2007-12-24 상변화 메모리 소자의 동작 방법 KR20090068817A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136585A KR20090068817A (ko) 2007-12-24 2007-12-24 상변화 메모리 소자의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136585A KR20090068817A (ko) 2007-12-24 2007-12-24 상변화 메모리 소자의 동작 방법

Publications (1)

Publication Number Publication Date
KR20090068817A true KR20090068817A (ko) 2009-06-29

Family

ID=40996151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136585A KR20090068817A (ko) 2007-12-24 2007-12-24 상변화 메모리 소자의 동작 방법

Country Status (1)

Country Link
KR (1) KR20090068817A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437290B2 (en) 2014-07-22 2016-09-06 Samsung Electronics Co., Ltd. Resistive memory device and operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437290B2 (en) 2014-07-22 2016-09-06 Samsung Electronics Co., Ltd. Resistive memory device and operation

Similar Documents

Publication Publication Date Title
KR100738092B1 (ko) 상전이 메모리 소자의 멀티-비트 동작 방법
US9397290B2 (en) Memory cells
US8119478B2 (en) Multi-bit phase-change random access memory (PRAM) with diameter-controlled contacts and methods of fabricating and programming the same
US7511984B2 (en) Phase change memory
US7423300B2 (en) Single-mask phase change memory element
US7233017B2 (en) Multibit phase change memory device and method of driving the same
US8149608B2 (en) Multi-level phase change random access memory device
JP5143415B2 (ja) マルチビットセル及び直径が調節できるコンタクトを具備する相変化記憶素子、その製造方法及びそのプログラム方法
JP2011060418A (ja) 温度制御されるセットパルスを用いてプログラムされるメモリセル
JP2009135409A (ja) 相変化メモリ素子の動作方法
US10460801B2 (en) Multi-level phase change device
KR20070112033A (ko) 도핑된 상 변화 물질을 포함하는 메모리 셀
US20090268505A1 (en) Method of Operating an Integrated Circuit, and Integrated Circuit
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
KR101447813B1 (ko) 멀티-레벨 상변화 메모리 소자
US7897954B2 (en) Dielectric-sandwiched pillar memory device
KR20060089401A (ko) 상변화 메모리 소자
CN110828659B (zh) 半导体存储装置
KR20090068817A (ko) 상변화 메모리 소자의 동작 방법
JP2009266316A (ja) メモリ装置、電子機器、相変化メモリ素子への記録方法
JP2023044946A (ja) 半導体記憶装置
TWI384663B (zh) The method of styling a phase - changing memory cell and the phase - changing memory
KR20080102895A (ko) 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application