KR20080102895A - 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법 - Google Patents
상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법 Download PDFInfo
- Publication number
- KR20080102895A KR20080102895A KR1020070049940A KR20070049940A KR20080102895A KR 20080102895 A KR20080102895 A KR 20080102895A KR 1020070049940 A KR1020070049940 A KR 1020070049940A KR 20070049940 A KR20070049940 A KR 20070049940A KR 20080102895 A KR20080102895 A KR 20080102895A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- pulse
- material pattern
- memory device
- change material
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000015654 memory Effects 0.000 title claims description 9
- 239000012782 phase change material Substances 0.000 claims abstract description 85
- 238000010791 quenching Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 229910052787 antimony Inorganic materials 0.000 claims description 7
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 229910052714 tellurium Inorganic materials 0.000 claims description 7
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 7
- 230000000171 quenching effect Effects 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000000654 additive Substances 0.000 claims description 3
- 230000000996 additive effect Effects 0.000 claims description 3
- 150000001722 carbon compounds Chemical class 0.000 claims description 3
- 238000001816 cooling Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 150000001786 chalcogen compounds Chemical class 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- -1 ZrSiN Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910015345 MOn Inorganic materials 0.000 description 1
- 229910019794 NbN Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910003071 TaON Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910010060 TiBN Inorganic materials 0.000 description 1
- 229910010282 TiON Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910008807 WSiN Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리 소자에 관한 것으로서, 더욱 상세하게는 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가 방법에 관한 것이다.
본 발명의 실시예에 따른 상변화 메모리 소자는 제1 하부전극; 상기 제1 하부전극 상의 제1 상변화 물질 패턴; 상기 제1 상변화 물질 패턴 상의 제2 하부전극; 상기 제2 하부전극 상의 제2 상변화 물질 패턴;및 상기 제2 상변화 물질 패턴 상의 상부전극;을 포함하는데, 상기 제2 상변화 물질 패턴에서 상변화가 일어나는 영역인 제2 프로그램 볼륨은 상기 제1 상변화 물질 패턴에서 상변화가 일어나는 영역인 제1 프로그램 볼륨보다 크도록 형성될 수 있다.
본 발명에 따르면, 안정적으로 다수개의 저항값 레벨을 추출할 수 있는 상변화 메모리 소자의 구조 및 이에 따른 프로그래밍을 위한 펄스 인가 방법을 제공할 수 있다.
상변화 메모리, 프로그래밍 볼륨, 펄스, 저항값, GST
Description
도 1은 종래 기술에 따른 상변화 메모리 소자의 일부의 단면을 도시한 단면도이다.
도 2는 종래 기술에 따른 상변화 메모리 소자의 저항값을 도시한 그래프이다.
도 3은 본 발명의 일실시예에 따른 상변화 메모리 소자의 일부를 도해하는 단면도이다.
도 4a는 본 발명의 일실시예에서 제1저항값을 구현한 상변화 메모리 소자의 단면도이고, 도 4b는 제1저항값을 구현하기 위한 펄스 인가 방법을 도시한 도면이다.
도 5a는 본 발명의 일실시예에서 제2저항값을 구현한 상변화 메모리 소자의 단면도이고, 도 5b는 제2저항값을 구현하기 위한 펄스 인가 방법을 도시한 도면이다.
도 6a는 본 발명의 일실시예에서 제3저항값을 구현한 상변화 메모리 소자의 단면도이고, 도 6b는 제3저항값을 구현하기 위한 펄스 인가 방법을 도시한 도면이고, 도 6c는 제3저항값을 구현하기 위한 또 다른 펄스 인가 방법을 도시한 도면이 다.
도 7a는 본 발명의 일실시예에서 제4저항값을 구현한 상변화 메모리 소자의 단면도이고, 도 7b는 제4저항값을 구현하기 위한 펄스 인가 방법을 도시한 도면이다.
도 8은 본 발명의 일실시예에 따른 상변화 메모리 소자에서 프로그래밍 과정에서의 전류-저항 관계를 도시한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
110 : 제1 하부전극 135 : 제2 하부전극
120 : 제1 상변화 물질 패턴 140 : 제2 상변화 물질 패턴
120a : 제1 프로그래밍 볼륨 140a : 제2 프로그래밍 볼륨
본 발명은 반도체 메모리 소자에 관한 것으로서, 더욱 상세하게는 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가 방법에 관한 것이다.
반도체 메모리 소자들은 전원 공급이 중단되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 메모리 소자 및 비휘발성 메모리 소자로 나누어질 수 있다. 휘발성 메모리 소자들의 대표적인 것이 디램 소자들 및 에스램 소자들이며, 비휘발성 메모리 소자들의 대표적인 것이 플래쉬 메모리 소자들이다. 이와 같은 전형적인 메모리 소자들은 저장된 전하 유무에 따라 논리 "0" 또는 논리 "1"을 나타냄으로써 메모리 소자로서의 기능을 한다.
휘발성 메모리 소자인 디램은 주기적인 리프레쉬 동작이 필요하며 높은 전하 저장능력이 요구된다. 한편, 전원 공급이 없는 상태에서도 데이터가 보관되기 위해서는 비휘발성 메모리 장치 특히 플래쉬 메모리가 주로 사용되고 있다. 그러나, 플래쉬 메모리는 랜덤 억세스 메모리가 아니며, 데이터를 읽고 쓰는데 있어 많은 시간이 소요되는 단점이 있다. 이러한 문제를 해결하기 위하여 비휘발성 특성 및 임의 접근이 가능하고 소자의 집적도도 증가시키면서 구조가 간단한 새로운 메모리 소자를 개발하기 위한 많은 노력이 있었으며, 차세대 반도체 소자로서는 FRAM (Ferro- Electric RAM), MRAM(Magentic RAM), PRAM(Phase-change RAM))등이 제안되어 왔다. 그 중에서, 상변화 메모리 소자(Phase change memory divice)는 그것에 제공되는 열에 의존하여 그 결정상태가 변하는 상변화 물질을 사용한다.
도 1은 종래 기술에 따른 상변화 메모리 소자의 일부의 단면을 도시한 단면도이다.
도 1을 참조하면, 상변화 메모리 소자는 하부전극(11) 및 하부전극(11) 상의 상변화 물질 패턴(12)을 포함한다. 상변화 물질 패턴(12) 상에는 상부전극(미도시)이 형성된다. 통상적으로 상변화 물질은 게르마늄(Ge), 안티몬(Sb) 및 텔루늄(Te)으로 구성된 칼코겐 화합물(GST 또는 Ge-Sb-Te)을 사용한다. 상변화 물질에 열을 제공하기 위해서 상변화 물질막에 전류(펄스)를 흘려보내면 공급되는 전류의 크기 및 공급 시간에 의존하여 상변화 물질 패턴(12) 내의 프로그램 볼륨(program volume, 12a)의 결정상태가 변한다. 일반적으로 상변화 물질은 결정질 상태에서 저 항이 낮고 비정질 상태에서 저항이 높다. 즉, 결정 상태에 따라서 저항의 크기가 다르기 때문에 저항 차이를 감지하여 논리 정보를 결정할 수 있다.
도 2는 종래 기술에 따른 상변화 메모리 소자의 저항값을 도시한 그래프이다.
도 2를 참조하면, 상변화 물질 특히 칼코겐 화합물을 사용한 상변화 메모리 소자는 결정질 상태(set, D0)에서는 수 KΩ 영역의 저항값을 가지며 비정질 상태(reset, D1)에서는 수 MΩ 영역의 저항값을 가진다. 이 경우 결정질 상태와 비정질 상태의 저항값의 차이를 이용하여 2개의 저항값 레벨을 추출한다. 한편, DO 상태와 D1 상태의 저항값 차이가 매우 크므로 이 두 상태의 저항값 사이에서 약 2개의 저항값 레벨을 더 추출해 낼 수 있다면 총 4개의 저항값 레벨을 추출할 수 있다. 이것은 1개의 셀에서 2개 셀의 동작 특성을 확보할 수 있다는 의미이다. 그러나, DO 상태와 D1상태 사이는 저항이 급격하게 상승하는 분포를 가지므로 수십 KΩ ~ 수백 KΩ 수준의 중간 저항을 안정적으로 확보하는 것이 매우 어렵다. 따라서, 안정적으로 다수개의 저항값 레벨을 추출할 수 있는 상변화 메모리 소자의 구조 및 이에 따른 프로그래밍을 위한 펄스 인가 방법이 필요하게 되었다.
본 발명이 이루고자 하는 기술적 과제는 안정적으로 복수개의 저항값 레벨을 추출할 수 있는 상변화 메모리 소자를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 상변화 메모리 소자는 제1 하부전극; 상기 제1 하부전극 상의 제1 상변화 물질 패턴; 상기 제1 상변화 물질 패턴 상의 제2 하부전극; 상기 제2 하부전극 상의 제2 상변화 물질 패턴;및 상기 제2 상변화 물질 패턴 상의 상부전극;을 포함한다. 상기 제2 상변화 물질 패턴에서 상변화가 일어나는 영역인 제2 프로그램 볼륨은 상기 제1 상변화 물질 패턴에서 상변화가 일어나는 영역인 제1 프로그램 볼륨보다 클 수 있으며, 바람직하게는 상기 제2 프로그램 볼륨은 상기 제1 프로그램 볼륨보다 2배 내지 3배 클 수 있다. 상기 제1 상변화 물질 패턴의 폭은 상기 제1 하부전극의 폭과 동일할 수 있으며, 상기 제1 상변화 물질 패턴은 상기 제1 하부전극을 중심으로 대칭의 형상을 가질 수 있다. 상기 제2 상변화 물질 패턴의 폭은 상기 제2 하부전극의 폭보다 클 수 있으며, 상기 제2 상변화 물질 패턴은 상기 제2 하부전극을 중심으로 대칭의 형상을 가질 수 있다. 상기 제2 하부전극의 폭은 상기 제1 하부전극의 폭보다 큰 것이 바람직하다. 상기 제2 상변화 물질 패턴의 폭은 상기 제1 상변화 물질 패턴의 폭보다 큰 것이 바람직하다. 상기 제2 상변화 물질 패턴과 상기 제2 하부전극이 접촉하는 면적은 상기 제1 상변화 물질 패턴과 상기 제1 하부전극이 접촉하는 면적보다 큰 것이 바람직하다. 한편, 상기 제1 상변화 물질 패턴과 상기 제2 하부전극 사이의 금속층 패턴이 더 포함될 수 있다. 상기 제1 상변화 물질 패턴 및 상기 제2 상변화 물질 패턴은 게르마늄(Ge), 안티몬(Sb) 및 텔루늄(Te)을 포함할 수 있으며, 상기 제1 상변화 물질 패턴 및 상기 제2 상변화 물질 패턴은 붕소(B), 탄소(C), 질 소(N) 및 산소(O)로부터 구성된 군에서 선택한 하나 이상의 첨가 성분을 더 포함할 수 있다. 상기 제1 하부전극, 상기 제2 하부전극 및 상기 상부전극은 각각 금속, 금속산화질화물 또는 도전성 탄소화합물로 형성될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에서는 상기 상변화 메모리 소자에 있어서 상기 제1 프로그램 볼륨 및 상기 제2 프로그램 볼륨을 모두 비정질 상태로 만들 수 있는 제1크기(H1)를 가지는 제1펄스; 상기 제1 프로그램 볼륨만을 비정질 상태로 만들 수 있으며, 상기 제1크기(H1)보다 작은 제2크기(H2)를 가지는 제2펄스; 및 상기 제2크기(H2)의 1/2 내지 2/3 배의 크기인 제3크기(H3)를 가지는 제3펄스;를 조합하여 사용하여 순차적으로 저항값이 커지는 제1저항값, 제2저항값, 제3저항값 및 제4저항값을 각각 구현할 수 있는 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법을 개시한다. 상기 제1저항값은 상기 제1 프로그램 볼륨 및 상기 제2 프로그램 볼륨을 모두 결정질 상태로 만들기 위해, 상기 제1펄스를 인가하고 바로 서냉(slow quench)하는 단계를 포함하여 구현할 수 있다. 상기 제2저항값은 상기 제1 프로그램 볼륨을 비정질 상태로 만들고 상기 제2 프로그램 볼륨을 결정질 상태로 만들기 위해, 상기 제1펄스를 인가하고 바로 서냉(slow quench)하는 단계; 및 상기 제2펄스를 인가하는 단계;를 포함하여 구현할 수 있다. 상기 제3저항값은 상기 제1 프로그램 볼륨을 결정질 상태로 만들고 상기 제2 프로그램 볼륨을 비정질 상태로 만들기 위해, 상기 제1펄스를 인가하고 바로 서냉(slow quench)하는 단계; 및 상기 제3펄스를 상기 제1펄스를 인가하는 시간보다 긴 시간동안 인가하는 단계;를 포함하여 구현할 수 있다. 한편, 상기 제3저항값 은 상기 제1 프로그램 볼륨을 결정질 상태로 만들고 상기 제2 프로그램 볼륨을 비정질 상태로 만들기 위해, 상기 제1펄스를 인가하고 바로 서냉(slow quench)하는 단계; 및 상기 제2펄스를 인가하고 바로 서냉하는 단계;를 포함하여 구현할 수 있다. 상기 제4저항값은 상기 제1 프로그램 볼륨 및 상기 제2 프로그램 볼륨을 모두 비정질 상태로 만들기 위해, 상기 제1펄스를 인가하는 단계;를 포함하여 구현할 수 있다.상기 제1펄스 또는 상기 제2펄스를 인가하는 시간은 수백 ns 범위인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 또 다른 구성요소 "상에" 위치한다고 언급할 때는, 상기 하나의 구성요소가 다른 구성요소에 직접 접촉하거나 중간에 개재되는 구성요소들이 존재할 수 있다고 해석될 수 있다. 또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다.
도 3은 본 발명의 일실시예에 따른 상변화 메모리 소자의 일부를 도해하는 단면도이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 상변화 메모리 소자는 제1 하부전극(110) 상에 제1 상변화 물질 패턴(120)을 포함한다. 또한 제1 상변화 물질 패턴(120) 상에 제2 하부전극(135)을 포함한다. 제2 상변화 물질 패턴(140)은 제2 하부전극(135) 상에 형성된다. 상부전극(미도시)은 제2 상변화 물질 패턴(140) 상에 형성된다. 제1 상변화 물질 패턴(120)에서 소정의 크기 이상의 전류가 흐르면 상변화가 일어나는 영역인 제1 프로그램 볼륨(120a)은 제2 상변화 물질 패턴(140)에서 또 다른 소정의 크기 이상의 전류가 흐르면 상변화가 일어나는 영역인 제2 프로그램 볼륨(140a)보다 큰 것이 바람직하다. 특히 제2 프로그램 볼륨(140a)은 제1 프로그램 볼륨(120a)보다 2배 내지 3배만큼 큰 것이 바람직하다. 일반적으로 프로그램 볼륨의 크기를 결정하는 인자는 상변화 물질 패턴과 접촉하는 하부전극의 폭(폭방향의 지름) 및 상기 상변화 물질 패턴의 폭에 의해 결정된다. 따라서, 제2 하부전극(135)의 폭(폭방향의 지름)은 제1 하부전극(120)의 폭(폭방향의 지름)보다 큰 것이 바람직하다. 또한, 제2 상변화 물질 패턴(140)의 폭은 제1 상변화 물질 패 턴(120)의 폭보다 큰 것이 바람직하다. 그리고, 제2 상변화 물질 패턴(140)과 제2 하부전극(135)이 접촉하는 면적은 제1 상변화 물질 패턴(121)과 제1 하부전극(110)이 접촉하는 면적보다 큰 것이 바람직하며, 특히 2배 내지 3배정도 클 수 있다. 여기에서 상기 폭은 도 3에서 가로방향을 의미하며, 이하 상세한 설명에서 동일하게 적용된다. 제1 상변화 물질 패턴(120)은 한정된(confined) 구조를 가지는 것이 바람직하므로, 제1 상변화 물질 패턴(120)의 폭은 제1 하부전극(110)의 폭과 동일한 것이 바람직하다. 또한 제1 상변화 물질 패턴(120)은 제1 하부전극(110)을 중심으로 대칭의 형상을 가지는 것이 바람직하다. 제2 상변화 물질 패턴(140)은 T자형의 구조를 가지는 것이 바람직하므로, 제2 상변화 물질 패턴(140)의 폭은 제2 하부전극(135)의 폭보다 큰 것이 바람직하다. 또한, 제2 상변화 물질 패턴(140)은 제2 하부전극(135)을 중심으로 대칭의 형상을 가지는 것이 바람직하다. 제1 상변화 물질 패턴(120)과 제2 하부전극(135) 사이에는 금속층 패턴(130)이 더 형성될 수 있다. 금속층 패턴(130)은 제2 하부전극(135)을 형성할 때 층간절연막 식각 공정의 스토핑층(stopping layer)의 역할을 수행할 수도 있다.
제1 상변화 물질 패턴(120) 또는 제2 상변화 물질 패턴(140)은 게르마늄(Ge), 안티몬(Sb) 및 텔루늄(Te)으로 구성된 칼코겐 화합물(GST 또는 Ge-Sb-Te)을 포함하여 형성되는 것이 바람직하다. 특히, 게르마늄(Ge), 안티몬(Sb), 텔루늄(Te)의 원자% 비율이 2:2:5의 조성의 상변화 물질(GST 225)을 사용할 수 있으며, GST 225의 녹는점은 대략 630℃ 이며, 비정질에서 결정질로 천이하는 결정화온도는 녹는점보다 훨씬 낮은 대략 150℃ 이다. 그러나 본 발명의 상변화 물질은 GST 225 에 한정되지 않으며 게르마늄(Ge), 안티몬(Sb) 및 텔루늄(Te)의 삼성분계 상태도에서 게르마늄(Ge)을 16.6 원자% 이상 ~ 22.2 원자% 미만, 안티몬(Sb)을 22.2 원자% 초과 ~ 41.6 원자% 이하 및 텔루늄(Te)을 41.6 원자% 이상 ~ 55.5 원자% 미만으로 각각 함유하여 형성할 수 있다. 이 경우 상기 GST 225 물질보다 결정화온도를 상승시킬 수 있는 이점이 있다. 또한, 제1 상변화 물질 패턴(120) 또는 제2 상변화 물질 패턴(140)에 붕소(B), 탄소(C), 질소(N) 및 산소(O)로부터 구성된 군에서 선택한 하나 이상의 첨가성분을 더 포함할 수 있는데, 결정화 온도가 높아지는 효과를 얻을 수 있다. 붕소(B)는 이온주입공정에 의해 제1 상변화 물질 패턴(120) 또는 제2 상변화 물질 패턴(140)에 첨가하는 방법을 사용할 수 있다. 질소(N) 또는 산소(O)는 각각 고온의 질소 또는 산소 가스를 공급하여 제1 상변화 물질 패턴(120) 또는 제2 상변화 물질 패턴(140)에 첨가하는 방법을 사용할 수 있다. 탄소(C)는 탄소 성분을 함유하는 스퍼터링 타겟을 별도로 부착하여 스퍼터링 증착에 의하여 제1 상변화 물질 패턴(120) 또는 제2 상변화 물질 패턴(140)에 첨가하는 방법을 사용할 수 있다. 제1 하부전극(110), 제2 하부전극(135) 및 상부전극(미도시)은 각각 금속, 금속산화질화물 또는 도전성 탄소화합물로 형성되는 것이 바람직하다. 예를 들어 W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiW, TiON, TiAlON, WON 또는 TaON 으로 이루어질 수 있다.
다음은, 본 발명의 일실시예에 개시한 상변화 메모리 소자에서 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법을 도면을 참고하여 설명한다. 즉, 제 1 프로그램 볼륨(120a) 및 제2 프로그램 볼륨(140a)을 모두 비정질 상태로 만들 수 있는 제1크기(H1)를 가지는 제1펄스; 제1 프로그램 볼륨(120a)만을 비정질 상태로 만들 수 있으며, 상기 제1크기(H1)보다 작은 제2크기(H2)를 가지는 제2펄스; 및 상기 제2크기(H2)의 1/2 내지 2/3 배의 크기인 제3크기(H3)를 가지는 제3펄스;를 조합하여 사용하여 순차적으로 저항값이 커지는 제1저항값, 제2저항값, 제3저항값 및 제4저항값을 각각 구현할 수 있는 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법을 설명한다.
도 4a는 본 발명의 일실시예에서 제1저항값을 구현한 상변화 메모리 소자의 단면도이고, 도 4b는 제1저항값을 구현하기 위한 펄스 인가 방법을 도시한 도면이다.
도 4a 및 도 4b를 참조하면, 제1 프로그램 볼륨(121a) 및 제2 프로그램 볼륨(141a)을 모두 비정질 상태로 만들 수 있는 제1크기(H1)를 가지는 제1펄스를 인가하고 바로 서냉(slow quench)하면 제1 프로그램 볼륨(121a) 및 제2 프로그램 볼륨(141a)이 모두 비정질(Am) 상태에서 결정질(XL) 상태로 변하게 된다. 즉, 서냉을 하기 때문에 결정질 상태로 변하게 된다. 결정질 상태가 비정질 상태보다 저항값이 낮으므로 제1 프로그램 볼륨(121a) 및 제2 프로그램 볼륨(141a)이 모두 결정질 상태로 존재하는 제1상태(D00)에서 본 발명의 상변화 메모리 소자는 가장 낮은 저항값인 제1저항값을 가지게 된다.
도 5a는 본 발명의 일실시예에서 제2저항값을 구현한 상변화 메모리 소자의 단면도이고, 도 5b는 제2저항값을 구현하기 위한 펄스 인가 방법을 도시한 도면이 다.
도 5a 및 도 5b를 참조하면, 제1 프로그램 볼륨(122a)을 비정질(Am) 상태로 만들고 제2 프로그램 볼륨(142a)을 결정질(XL) 상태로 만들기 위해, 우선 제1크기(H1)를 가지는 제1펄스를 인가하고 바로 서냉(slow quench)하여 제1 프로그램 볼륨(122a) 및 제2 프로그램 볼륨(142a)이 모두 결정질 상태로 변하게 한다. 계속하여, 제1 프로그램 볼륨(122a)만을 비정질 상태로 만들 수 있는 제2크기(H2)를 가지는 제2펄스를 T1 시간만큼 인가하면, 제1 프로그램 볼륨(122a)만 비정질 상태로 변하게 된다. 상기 T1 시간은 수백 나노 초(nano second)의 범위이며, 바람직하게는 500ns일 수 있다. 한편, 상기 제2크기(H2)는 상기 제1크기(H1)보다 작다. 결정질 상태가 비정질 상태보다 저항값이 낮으므로 제1 프로그램 볼륨(122a)만이 비정질 상태로 존재하고 제2 프로그램 볼륨(142a)이 결정질 상태로 존재하는 제2상태(D01)에서 본 발명의 상변화 메모리 소자는 상기 제1저항값보다 큰 제2저항값을 가지게 된다.
도 6a는 본 발명의 일실시예에서 제3저항값을 구현한 상변화 메모리 소자의 단면도이고, 도 6b는 제3저항값을 구현하기 위한 펄스 인가 방법을 도시한 도면이고, 도 6c는 제3저항값을 구현하기 위한 또 다른 펄스 인가 방법을 도시한 도면이다.
도 6a 및 도 6b를 참조하면, 제2 프로그램 볼륨(143a)을 비정질(Am) 상태로 만들고 제1 프로그램 볼륨(123a)을 결정질(XL) 상태로 만들기 위해, 우선 상기 제1펄스를 T1 시간만큼 인가하여 제1 프로그램 볼륨(123a) 및 제2 프로그램 볼 륨(143a)을 모두 비정질(Am) 상태로 만든다. 상기 T1 시간은 수백 나노 초(nano second)의 범위이며, 바람직하게는 500ns일 수 있다. 계속하여 상기 제1펄스를 인가하는 T1 시간보다 긴 T2 시간동안 제3크기(H3)를 가지는 상기 제3펄스를 인가하여 제1 제1 프로그램 볼륨(123a)만이 비정질 상태에서 결정질(XL) 상태로 변하게 할 수 있다. 상기 제3크기(H3)는 제1 프로그램 볼륨(123a)만을 비정질 상태로 만들 수 있는 펄스의 크기인 제2크기(H2)의 1/2 내지 2/3 배인 것이 바람직하다. 결정질 상태가 비정질 상태보다 저항값이 낮으므로 제2 프로그램 볼륨(143a)만이 비정질 상태로 존재하고 제1 프로그램 볼륨(123a)이 결정질 상태로 존재하는 제3상태(D10)에서 본 발명의 상변화 메모리 소자는 상기 제1저항값보다 큰 제3저항값을 가지게 된다. 또한, 제2 프로그램 볼륨(143a)이 제1 프로그램 볼륨(123a)보다 큰 경우에는 상기 제3저항값은 상기 제2저항값보다 크게 된다.
도 6a 및 도 6c를 참조하면, 제2 프로그램 볼륨(143a)을 비정질(Am) 상태로 만들고 제1 프로그램 볼륨(123a)을 결정질(XL) 상태로 만들기 위해, 우선 상기 제1펄스를 T1 시간만큼 인가하여 제1 프로그램 볼륨(123a) 및 제2 프로그램 볼륨(143a)을 모두 비정질(Am) 상태로 만든다. 상기 T1 시간은 수백 나노 초(nano second)의 범위이며, 바람직하게는 500ns일 수 있다. 계속하여 상기 제2펄스를 인가하고 바로 서냉하여 제1 프로그램 볼륨(123a)만이 비정질 상태에서 결정질(XL) 상태로 변하게 된다. 이 경우 도 6c에서처럼, 상기 제2펄스를 인가하고 바로 서냉하기 이전에 제2펄스를 T1 시간만큼 인가하는 단계를 더 포함할 수 있다. 결정질 상태가 비정질 상태보다 저항값이 낮으므로 제2 프로그램 볼륨(143a)만이 비정질 상태로 존재하고 제1 프로그램 볼륨(123a)이 결정질 상태로 존재하는 제3상태(D10)에서 본 발명의 상변화 메모리 소자는 상기 제1저항값보다 큰 제3저항값을 가지게 된다. 또한, 제2 프로그램 볼륨(143a)이 제1 프로그램 볼륨(123a)보다 큰 경우에는 상기 제3저항값은 상기 제2저항값보다 크게 된다.
도 7a는 본 발명의 일실시예에서 제4저항값을 구현한 상변화 메모리 소자의 단면도이고, 도 7b는 제4저항값을 구현하기 위한 펄스 인가 방법을 도시한 도면이다.
도 7a 및 도 7b를 참조하면, 제1 프로그램 볼륨(124a) 및 제2 프로그램 볼륨(144a)을 비정질(Am) 상태로 만들기 위해, 제1크기(H1)를 가지는 제1펄스를 T1 시간만큼 인가하여 제1 프로그램 볼륨(122a) 및 제2 프로그램 볼륨(142a)이 모두 비정질(Am) 상태로 변하게 한다. 상기 T1 시간은 수백 나노 초(nano second)의 범위이며, 바람직하게는 500ns일 수 있다. 결정질 상태가 비정질 상태보다 저항값이 낮으므로 제1 프로그램 볼륨(124a) 및 제2 프로그램 볼륨(144a)이 모두 비정질 상태로 존재하는 제4상태(D11)에서 본 발명의 상변화 메모리 소자는 상기 제1저항값, 제2저항값 및 제3저항값보다 큰 제4저항값을 가지게 된다.
도 8은 본 발명의 일실시예에 따른 상변화 메모리 소자에서 프로그래밍 과정에서의 전류-저항 관계를 도시한 그래프이다.
도 8을 참조하면, 앞에서 설명한 본 발명의 실시예에 따른 상변화 메모리 소자와 펄스 인가 벙법을 사용하여, 프로그래밍 볼륨이 형성될 때 4단계(D00, D01, D10, D11)의 저항값의 평탄 영역(plateau area)이 발생함을 확인할 수 있다. 즉, 프로그래밍 볼륨이 단계적으로 한정(confined)되면서 저항값도 단계적으로 상승함을 확인할 수 있다. 따라서 산포를 정밀하게 관리하지 않더라도 상변화 메모리 소자에서 프로그래밍의 마진을 확보할 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
본 발명에 따르면, 안정적으로 다수개의 저항값 레벨을 추출할 수 있는 상변화 메모리 소자의 구조 및 이에 따른 프로그래밍을 위한 펄스 인가 방법을 제공할 수 있게 되었다.
Claims (21)
- 제1 하부전극;상기 제1 하부전극 상의 제1 상변화 물질 패턴;상기 제1 상변화 물질 패턴 상의 제2 하부전극;상기 제2 하부전극 상의 제2 상변화 물질 패턴;및상기 제2 상변화 물질 패턴 상의 상부전극;을 포함하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제2 상변화 물질 패턴에서 상변화가 일어나는 영역인 제2 프로그램 볼륨은 상기 제1 상변화 물질 패턴에서 상변화가 일어나는 영역인 제1 프로그램 볼륨보다 큰 것을 특징으로 하는 상변화 메모리 소자.
- 제2항에 있어서, 상기 제2 프로그램 볼륨은 상기 제1 프로그램 볼륨보다 2배 내지 3배 큰 것을 특징으로 하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제1 상변화 물질 패턴의 폭은 상기 제1 하부전극의 폭과 동일한 것을 특징으로 하는 상변화 메모리 소자.
- 제4항에 있어서, 상기 제1 상변화 물질 패턴은 상기 제1 하부전극을 중심으로 대칭의 형상을 가지는 것을 특징으로 하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제2 상변화 물질 패턴의 폭은 상기 제2 하부전극의 폭보다 큰 것을 특징으로 하는 상변화 메모리 소자.
- 제6항에 있어서, 상기 제2 상변화 물질 패턴은 상기 제2 하부전극을 중심으로 대칭의 형상을 가지는 것을 특징으로 하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제2 하부전극의 폭은 상기 제1 하부전극의 폭보다 큰 것을 특징으로 하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제2 상변화 물질 패턴의 폭은 상기 제1 상변화 물질 패턴의 폭보다 큰 것을 특징으로 하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제2 상변화 물질 패턴과 상기 제2 하부전극이 접촉하는 면적은 상기 제1 상변화 물질 패턴과 상기 제1 하부전극이 접촉하는 면적보다 큰 것을 특징으로 하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제1 상변화 물질 패턴과 상기 제2 하부전극 사이의 금속층 패턴이 더 포함되는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제1 상변화 물질 패턴 및 상기 제2 상변화 물질 패턴은 게르마늄(Ge), 안티몬(Sb) 및 텔루늄(Te)을 포함하는 것을 특징으로 하는 상변화 메모리 소자.
- 제12항에 있어서, 상기 제1 상변화 물질 패턴 및 상기 제2 상변화 물질 패턴은 붕소(B), 탄소(C), 질소(N) 및 산소(O)로부터 구성된 군에서 선택한 하나 이상의 첨가 성분을 더 포함하는 것을 특징으로 하는 상변화 메모리 소자.
- 제1항에 있어서, 상기 제1 하부전극, 상기 제2 하부전극 및 상기 상부전극은 각각 금속, 금속산화질화물 또는 도전성 탄소화합물로 형성되는 것을 특징으로 하는 상변화 메모리 소자.
- 제2항의 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법에 있어서,상기 제1 프로그램 볼륨 및 상기 제2 프로그램 볼륨을 모두 비정질 상태로 만들 수 있는 제1크기(H1)를 가지는 제1펄스;상기 제1 프로그램 볼륨만을 비정질 상태로 만들 수 있으며, 상기 제1크기(H1)보다 작은 제2크기(H2)를 가지는 제2펄스; 및상기 제2크기(H2)의 1/2 내지 2/3 배의 크기인 제3크기(H3)를 가지는 제3펄스;를 조합하여 사용하여 순차적으로 저항값이 커지는 제1저항값, 제2저항값, 제3저항값 및 제4저항값을 각각 구현할 수 있는 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법.
- 제15항에 있어서, 상기 제1저항값은 상기 제1 프로그램 볼륨 및 상기 제2 프로그램 볼륨을 모두 결정질 상태로 만들기 위해, 상기 제1펄스를 인가하고 바로 서냉(slow quench)하는 단계를 포함하여 구현하는 것을 특징으로 하는 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법.
- 제15항에 있어서, 상기 제2저항값은 상기 제1 프로그램 볼륨을 비정질 상태로 만들고 상기 제2 프로그램 볼륨을 결정질 상태로 만들기 위해, 상기 제1펄스를 인가하고 바로 서냉(slow quench)하는 단계; 및 상기 제2펄스를 인가하는 단계;를 포함하여 구현하는 것을 특징으로 하는 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법.
- 제15항에 있어서, 상기 제3저항값은 상기 제1 프로그램 볼륨을 결정질 상태로 만들고 상기 제2 프로그램 볼륨을 비정질 상태로 만들기 위해, 상기 제1펄스를 인가하고 바로 서냉(slow quench)하는 단계; 및 상기 제3펄스를 상기 제1펄스를 인가하는 시간보다 긴 시간동안 인가하는 단계;를 포함하여 구현하는 것을 특징으로 하는 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법.
- 제15항에 있어서, 상기 제3저항값은 상기 제1 프로그램 볼륨을 결정질 상태 로 만들고 상기 제2 프로그램 볼륨을 비정질 상태로 만들기 위해, 상기 제1펄스를 인가하고 바로 서냉(slow quench)하는 단계; 및 상기 제2펄스를 인가하고 바로 서냉하는 단계;를 포함하여 구현하는 것을 특징으로 하는 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법.
- 제15항에 있어서, 상기 제4저항값은 상기 제1 프로그램 볼륨 및 상기 제2 프로그램 볼륨을 모두 비정질 상태로 만들기 위해, 상기 제1펄스를 인가하는 단계;를 포함하여 구현하는 것을 특징으로 하는 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법.
- 제16항 내지 제20항 중 어느 하나의 항에 있어서, 상기 제1펄스 또는 상기 제2펄스를 인가하는 시간은 수백 나노초 범위인 것을 특징으로 하는 상변화 메모리 소자의 프로그래밍을 위한 펄스 인가 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070049940A KR20080102895A (ko) | 2007-05-22 | 2007-05-22 | 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070049940A KR20080102895A (ko) | 2007-05-22 | 2007-05-22 | 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080102895A true KR20080102895A (ko) | 2008-11-26 |
Family
ID=40288507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070049940A KR20080102895A (ko) | 2007-05-22 | 2007-05-22 | 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080102895A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8830739B2 (en) | 2012-06-18 | 2014-09-09 | Samsung Electronics Co., Ltd. | Non-volatile memory device having multi-level cells and method of forming the same |
-
2007
- 2007-05-22 KR KR1020070049940A patent/KR20080102895A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8830739B2 (en) | 2012-06-18 | 2014-09-09 | Samsung Electronics Co., Ltd. | Non-volatile memory device having multi-level cells and method of forming the same |
| US9130160B2 (en) | 2012-06-18 | 2015-09-08 | Samsung Electronics Co., Ltd. | Non-volatile memory device having multi-level cells and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8119478B2 (en) | Multi-bit phase-change random access memory (PRAM) with diameter-controlled contacts and methods of fabricating and programming the same | |
| US6967865B2 (en) | Low-current and high-speed phase-change memory devices and methods of driving the same | |
| US8098517B2 (en) | Method of restoring variable resistance memory device | |
| US8148707B2 (en) | Ovonic threshold switch film composition for TSLAGS material | |
| US9019777B2 (en) | Nonvolatile semiconductor memory device and operating method of the same | |
| US8767450B2 (en) | Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same | |
| US8003970B2 (en) | Phase-change random access memory and method of manufacturing the same | |
| TWI701663B (zh) | 具有記憶胞之積體電路及記憶陣列中之被選記憶胞的寫入方法 | |
| JP4577694B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US20070120128A1 (en) | Semiconductor memory device | |
| US20070267620A1 (en) | Memory cell including doped phase change material | |
| US7759770B2 (en) | Integrated circuit including memory element with high speed low current phase change material | |
| US7491573B1 (en) | Phase change materials for applications that require fast switching and high endurance | |
| Atwood et al. | Current status of chalcogenide phase change memory | |
| KR20080016120A (ko) | 상변화 메모리 소자 및 이의 제조방법 | |
| US20080186761A1 (en) | Memory Cell with Separate Read and Program Paths | |
| WO2016003865A1 (en) | Memory cells having a first selecting chalcogenide material and a second selecting chalcogenide material and methods therof | |
| Sousa et al. | Material engineering for PCM device optimization | |
| Feng et al. | Design of multi-states storage medium for phase change memory | |
| KR20080102895A (ko) | 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법 | |
| Shi et al. | Phase change random access memory | |
| US11923006B2 (en) | Selective non-volatile memory device and associated reading method | |
| US7939817B2 (en) | Integrated circuit including memory element with spatially stable material | |
| US20110032752A1 (en) | Multi-Level Memory Device Using Resistance Material | |
| KR20080102894A (ko) | 상변화 메모리 소자 및 그의 프로그래밍을 위한 펄스 인가방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application |