KR20090068504A - Organic light emitting diode display device and method of manufacturing the same - Google Patents

Organic light emitting diode display device and method of manufacturing the same Download PDF

Info

Publication number
KR20090068504A
KR20090068504A KR1020070136153A KR20070136153A KR20090068504A KR 20090068504 A KR20090068504 A KR 20090068504A KR 1020070136153 A KR1020070136153 A KR 1020070136153A KR 20070136153 A KR20070136153 A KR 20070136153A KR 20090068504 A KR20090068504 A KR 20090068504A
Authority
KR
South Korea
Prior art keywords
electrode
disposed
pad electrode
light emitting
organic light
Prior art date
Application number
KR1020070136153A
Other languages
Korean (ko)
Inventor
최희동
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070136153A priority Critical patent/KR20090068504A/en
Publication of KR20090068504A publication Critical patent/KR20090068504A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Abstract

An organic light emitting diode display and a manufacturing method thereof are provided to prevent a cathode electrode from corroding. An organic light emitting diode display device includes a substrate(100) in which a pixel is defined, a thin film transistor, a protective film(120), a planarized film(130), a reflective electrode(140), an anti-corrosion electrode(150), a bank pattern(160), a first electrode(170), an organic layer(180), and a second electrode(190). The protective film is arranged on the substrate including the thin film transistor. The planarized film is arranged on the protective film and includes a trench arranged around the pixel. A reflective electrode is arranged on the planarized film and is connected to the thin film transistor. The anti-corrosion electrode is arranged on the reflective electrode and is made of the conductive material with large corrosion resistance. The bank pattern is arranged on the planarized film while covering the edge part of the anti-corrosion electrode and the reflective electrode. The bank pattern comprises an undercut part with the planarized film by having the opening smaller than the trench. The first electrode is arranged on the substrate including the bank pattern and the reflective electrode and is separated by the undercut. The organic layer is arranged on the first electrode and includes at least organic light emitting pattern. The second electrode is arranged on the organic layer.

Description

유기발광다이오드 표시장치 및 이의 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}Organic light emitting diode display and manufacturing method thereof {ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 유기발광다이오드 표시장치에 관한 것으로, 구체적으로 탑 에미션형 유기 전계 발광 표시 장치 및 이의 제조방법에 관한 것이다.The present invention relates to an organic light emitting diode display, and more particularly, to a top emission organic light emitting display device and a method of manufacturing the same.

표시장치는 사용자에게 영상정보를 제공한다. 이러한 표시장치는 액정표시장치(Liquid crystal display device), 전계방출표시장치(Field emission display device), 유기발광다이오드 표시장치(Organic light emitting diodes display device), 플라즈마 표시장치(Plasma display device)등을 포함한다.The display device provides the image information to the user. Such display devices include liquid crystal display devices, field emission display devices, organic light emitting diodes display devices, plasma display devices, and the like. do.

특히, 유기발광다이오드 표시장치는 자체발광형으로 LCD와 같은 백라이트 광원이 필요하지 않아 경량 박형이 가능할 뿐만 아니라, 단순한 공정을 거쳐 제조될 수 있다. 또한, 유기발광다이오드 표시장치는 저전압 구동, 높은 발광효율, 넓은 시야각과 같은 많은 장점을 가지고 있어, 차세대 디스플레이로서 급상승하고 있다.In particular, the organic light emitting diode display device is a self-luminous type and does not require a backlight light source such as an LCD, so that the organic light emitting diode display can be made thin and light, and can be manufactured through a simple process. In addition, organic light emitting diode display devices have many advantages such as low voltage driving, high luminous efficiency, and wide viewing angle, and are rapidly rising as next generation displays.

유기발광다이오드 표시장치는 기판상에 배치된 박막트랜지스터, 상기 박막트 랜지스터와 전기적으로 연결되어 광을 발생하는 유기발광다이오드 소자 및 상기 유기발광다이오드 소자를 덮는 봉지기판을 포함한다. The organic light emitting diode display includes a thin film transistor disposed on a substrate, an organic light emitting diode device electrically connected to the thin film transistor to generate light, and an encapsulation substrate covering the organic light emitting diode device.

여기서, 유기발광다이오드 표시장치는 상기 광이 방출되는 방향에 따라 바텀 에미션(bottom emittion)형 및 탑 에미션형으로 구분할 수 있다. The organic light emitting diode display may be classified into a bottom emission type and a top emission type according to a direction in which the light is emitted.

이들 중 탑 에미션형의 유기발광다이오드 표시장치는 봉지기판을 통해 광이 방출되므로, 탑 에미션형은 바텀 에미션형에 비해 큰 개구율을 확보할 수 있다. 또한, 탑 에미션형은 개구율이 구동소자에 의한 영향을 받지 않으므로, 구동소자를 다양하게 설계할 수 있다.Among the top emission type organic light emitting diode display devices, since light is emitted through the sealing substrate, the top emission type has a larger aperture ratio than the bottom emission type. In addition, in the top emission type, the aperture ratio is not influenced by the driving device, and therefore, the driving device can be variously designed.

탑 에미션형의 유기발광다이오드 표시장치는 박막트랜지스터를 형성한 후, 상기 박막트랜지스터와 전기적으로 연결되며 광을 반사시킬 수 있는 캐소드 전극을 형성한 후, 캐소드 전극상에 유기발광층 및 애노드 전극을 형성하기 때문에 캐소드 전극이 부식되기 쉽다. 이때, 상기 캐소드 전극은 부식성을 갖는 도전 재질로 이루어진다. 특히, 상기 캐소드 전극을 형성하기 위한 포토 공정에 의해 상기 부식 문제는 더욱 심각하게 발생할 수 있다. 이로 인해, 상기 유기발광층으로 상기 캐소드전극은 전자를 공급할 수 있어, 구동 전압 상승, 수명 감소 및 다크픽셀 발생등의 문제를 일으킬 수 있다.In the top emission type organic light emitting diode display device, after forming a thin film transistor, forming a cathode electrode electrically connected to the thin film transistor and reflecting light, and then forming an organic light emitting layer and an anode electrode on the cathode electrode As a result, the cathode is likely to corrode. In this case, the cathode electrode is made of a conductive material having corrosiveness. In particular, the corrosion problem may occur more seriously by the photo process for forming the cathode electrode. As a result, the cathode may supply electrons to the organic light emitting layer, which may cause problems such as an increase in driving voltage, a decrease in lifespan, and dark pixels.

따라서, 유기발광다이오드 표시장치는 개구율을 높이기 위해 탑 에미션형의 유기발광다이오드 표시장치를 개발하였으나, 탑 에미션형의 유기발광다이오드 표시장치는 공정중에 캐소드 전극의 부식을 발생하여, 신뢰성이 저하되는 문제점을 가진다. Therefore, the organic light emitting diode display device has developed a top emission type organic light emitting diode display device to increase the aperture ratio, but the top emission type organic light emitting diode display device causes corrosion of the cathode electrode during the process, thereby deteriorating reliability. Has

본 발명의 하나의 과제는 캐소드 전극의 부식을 방지할 수 있는 탑 에미션형의 유기발광다이오드 표시장치 및 이의 제조 방법을 제공함에 있다.One object of the present invention is to provide a top emission type organic light emitting diode display and a method of manufacturing the same that can prevent corrosion of a cathode electrode.

또한, 본 발명의 다른 하나의 과제는 공정 수를 절감하여 공정 단가를 낮출 수 있는 탑 에미션형의 유기발광다이오드 표시장치 및 이의 제조 방법을 제공함에 있다.In addition, another object of the present invention is to provide a top emission type organic light emitting diode display device and a method of manufacturing the same that can reduce the number of processes by reducing the number of processes.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 유기발광다이오드 표시장치를 제공한다. 상기 유기발광다이오드 표시장치는 화소가 정의된 기판, 상기 화소에 배치된 박막트랜지스터, 상기 박막트랜지스터를 포함하는 상기 기판상에 배치된 보호막, 상기 보호막상에 배치되며, 상기 화소의 주변을 따라 배치된 트렌치를 구비하는 평탄화막, 상기 평탄화막상에 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 반사전극, 상기 반사전극상에 배치되며, 상기 반사전극에 비해 큰 내식성을 갖는 도전물질로 이루어진 부식방지 전극, 상기 반사전극 및 상기 부식방지 전극의 에지부를 덮으며 상기 평탄화막상에 배치되고, 상기 트렌치보다 작은 너비의 개구를 가져 상기 평탄화막과 언더컷부를 이루는 뱅크 패턴, 상기 뱅크 패턴 및 상기 반사전극을 포함하는 기판상에 배치되며, 상기 언더컷에 의해 각 화소별로 분리되는 제 1 전극, 상기 제 1 전극상에 배치되며, 적어도 유기발광 패턴을 포함하는 유기층, 및 상기 유기층상에 배치된 제 2 전극을 포함한다.In order to achieve the above technical problem, an aspect of the present invention provides an organic light emitting diode display. The organic light emitting diode display device includes a substrate on which pixels are defined, a thin film transistor disposed on the pixel, a passivation layer disposed on the substrate including the thin film transistor, a passivation layer disposed on the passivation layer, and disposed along a periphery of the pixel. A planarization film having a trench, a reflection electrode disposed on the planarization film, electrically connected to the thin film transistor, disposed on the reflection electrode, and an anticorrosion electrode made of a conductive material having greater corrosion resistance than the reflection electrode, A bank pattern covering the edges of the reflective electrode and the anti-corrosion electrode and disposed on the planarization layer and having an opening having a width smaller than that of the trench to form the planarization layer and the undercut portion, the bank pattern and the reflective electrode; A first electrode disposed on the second electrode and separated by each pixel by the undercut; An organic layer disposed on the electrode, the organic layer including at least an organic light emitting pattern, and a second electrode disposed on the organic layer.

상기 기술적 과제를 이루기 위하여 본 발명의 다른 일 측면은 유기발광다이오드 표시장치의 제조 방법을 제공한다. 상기 제조 방법은 화소가 정의된 기판을 제공하는 단계, 상기 화소에 박막트랜지스터를 형성하는 단계, 상기 박막트랜지스터를 포함하는 상기 기판상에 배치된 보호막, 상기 보호막상에 평탄화막을 형성하는 단계, 상기 평탄화막상에 상기 박막트랜지스터와 전기적으로 연결된 반사전극 및 부식방지 전극을 형성하는 단계, 상기 반사전극 및 상기 부식방지 전극의 에지부를 덮으며 상기 평탄화막상에 배치되고, 화소의 주변을 따라 개구를 갖는 뱅크 패턴을 형성하는 단계, 언더컷부를 형성하기 위해, 상기 뱅크 패턴을 식각 마스크로 하여 상기 평탄화막을 식각하여 상기 개구에 비해 큰 너비를 갖는 트렌치를 형성하는 단계, 적어도 상기 부식방지 전극상에 배치되며, 상기 언더컷부에 의해 각 화소별로 분리되는 제 1 전극을 형성하는 단계, 상기 제 1 전극상에 적어도 유기발광패턴을 포함하는 유기층을 형성하는 단계, 및 상기 유기층상에 제 2 전극을 형성하는 단계를 포함한다.In order to achieve the above technical problem, another aspect of the present invention provides a method of manufacturing an organic light emitting diode display. The manufacturing method includes the steps of: providing a substrate on which pixels are defined, forming a thin film transistor on the pixel, a protective film disposed on the substrate including the thin film transistor, and forming a flattening film on the protective film; Forming a reflective electrode and an anticorrosion electrode electrically connected to the thin film transistor on the film, the bank pattern covering the edges of the reflective electrode and the anticorrosion electrode and disposed on the planarization layer and having an opening along the periphery of the pixel; Forming a trench having a width greater than that of the opening by etching the planarization layer using the bank pattern as an etching mask to form an undercut portion, the at least one electrode being disposed on the corrosion preventing electrode, the undercut Forming a first electrode separated for each pixel by a negative portion; The highest at least a step, and forming a second electrode on the organic layer to form an organic layer including an organic light-emitting pattern.

본 발명의 유기발광다이오드 표시장치는 탑에미션을 구현함에 있어서, 별도의 마스크 공정 없이 캐소드 전극을 진공증착으로 형성하여, 상기 캐소드 전극의 부식을 방지하여 신뢰성을 향상시킬 수 있다.In the organic light emitting diode display according to the present invention, the cathode may be formed by vacuum deposition without a separate mask process, thereby preventing corrosion of the cathode and improving reliability.

또한, 본 발명의 유기발광다이오드 표시장치는 반사전극을 내식성이 강한 도전물질로 형성하고, 상기 반사전극을 형성하는 공정에서 패드전극을 동시에 형성함으로써, 공정 수를 절감할 수 있다.In addition, the organic light emitting diode display device of the present invention can reduce the number of steps by forming the reflective electrode with a conductive material having high corrosion resistance and simultaneously forming the pad electrode in the process of forming the reflective electrode.

이하, 본 발명의 실시예들은 유기발광다이오드 표시장치의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings of the organic light emitting diode display. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Accordingly, the invention is not limited to the embodiments described below and may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1 및 도 2는 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치를 설명하기 위해 도시한 도면들이다. 1 and 2 illustrate an organic light emitting diode display according to a first embodiment of the present invention.

도 1은 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치의 평면도이다. 도 1은 설명의 편의상 도면에서 상기 다수의 화소들 중 하나의 화소만을 확대하여 도시하였다.1 is a plan view of an organic light emitting diode display according to a first exemplary embodiment of the present invention. 1 is an enlarged view of only one pixel of the plurality of pixels in the drawing for convenience of description.

도 1를 참조하면, 유기발광다이오드 표시장치는 영상을 표시하기 위해 정의된 다수 개의 화소들과 상기 각 화소에 서로 전기적으로 연결된 구동소자부(S-Tr, D-Tr, Cp)와 유기발광다이오드 소자부(도 2의 170. 180. 190)를 포함한다.Referring to FIG. 1, an organic light emitting diode display includes a plurality of pixels defined for displaying an image, driving element units S-Tr, D-Tr, and Cp electrically connected to each pixel, and an organic light emitting diode. An element portion (170. 180. 190 in FIG. 2).

상기 구동소자부(S-Tr, D-Tr, Cp)와 상기 유기발광다이오드 소자부(170. 180. 190)로 전기적 신호를 제공하는 다수의 배선(101, 104, 107)들이 배치되어 있다. 예컨대, 다수의 배선(101, 104, 107)들은 서로 교차하는 상기 화소를 정의하는 게이트 배선(101)과 데이터 배선(104), 상기 데이터 배선(104)과 평행하는 전원배선(107)을 포함할 수 있다. A plurality of wirings 101, 104, and 107 are provided to provide electrical signals to the driving element units S-Tr, D-Tr, and Cp and the organic light emitting diode element units 170, 180, 190. For example, the plurality of interconnections 101, 104, and 107 may include a gate interconnection 101, a data interconnection 104, and a power supply interconnection 107 parallel to the data interconnection 104. Can be.

또한, 상기 다수의 배선(101, 104, 107)들의 끝단에 배치되어 외부 구동회로부로부터 전기적 신호를 제공받는 패드들이 배치될 수 있다. 상기 패드들은 상기 게이트 배선(101)의 일끝단에 배치된 제 1 및 제 2 게이트 패드(102, 103), 상기 데이터 배선(104)의 일끝단에 배치된 제 1 및 제 2 데이터 패드(105, 106) 및 상기 전원배선(107)의 일끝단에 배치된 제 1 및 제 2 전원패드(108, 109)를 포함할 수 있다.In addition, pads may be disposed at ends of the plurality of wirings 101, 104, and 107 to receive electrical signals from an external driving circuit unit. The pads may include first and second gate pads 102 and 103 disposed at one end of the gate line 101, and first and second data pads 105 disposed at one end of the data line 104. 106 and first and second power pads 108 and 109 disposed at one end of the power line 107.

상기 구동소자부(S-Tr, D-Tr, Cp)는 상기 게이트 배선(101)과 데이터 배선(104)의 교차영역, 즉 화소에 배치된다. 상기 구동소자부(S-Tr, D-Tr, Cp)는 스위칭 박막트랜지스터(S-Tr), 구동 박막트랜지스터(D-Tr) 및 캐패시터(Cp)를 포함할 수 있다. The driving element units S-Tr, D-Tr, and Cp are disposed in an intersection region of the gate line 101 and the data line 104, that is, a pixel. The driving element units S-Tr, D-Tr, and Cp may include a switching thin film transistor S-Tr, a driving thin film transistor D-Tr, and a capacitor Cp.

상기 스위칭 박막트랜지스터(S-Tr)는 상기 게이트 배선(101)과 데이터 배선(104)에 전기적으로 연결되어 있다. The switching thin film transistor S-Tr is electrically connected to the gate line 101 and the data line 104.

상기 구동 박막트랜지스터(D-Tr)는 상기 스위칭 박막트랜지스터(S-Tr)와 상기 전원 배선(107)과 전기적으로 연결되어 있다. The driving thin film transistor D-Tr is electrically connected to the switching thin film transistor S-Tr and the power line 107.

상기 캐패시터(Cp)는 상기 스위칭 박막트랜지스터(S-Tr)와 상기 구동 박막트 랜지스터(D-Tr)에 전기적으로 연결되어 있다. 또한, 상기 캐패시터(Cp)는 상기 전원 배선(107)과 전기적으로 연결되어 있다. The capacitor Cp is electrically connected to the switching thin film transistor S-Tr and the driving thin film transistor D-Tr. In addition, the capacitor Cp is electrically connected to the power line 107.

상기 유기발광다이오드 소자부(170, 180, 190)는 제 1 전극(170), 적어도 유기발광 패턴을 포함하는 유기층(180), 제 2 전극(190)을 포함한다. 상기 제 1 전극(170)은 상기 구동 박막트랜지스터(D-Tr)에 전기적으로 연결되어 있다.The organic light emitting diode element parts 170, 180, and 190 include a first electrode 170, an organic layer 180 including at least an organic light emitting pattern, and a second electrode 190. The first electrode 170 is electrically connected to the driving thin film transistor D-Tr.

상기 유기발광다이오드 표시장치의 구동 원리를 살펴보면 다음과 같다. 상기 스위칭 박막트랜지스터(S-Tr)는 상기 게이트 배선(101)에서 제공된 선택 신호에 따라 온/오프(On/Off)된다. 상기 스위칭 박막트랜지스터(S-Tr)의 온/오프(On/Off)에 의해 조정된 전기적 신호, 예컨대 상기 데이터 배선(104)에서 제공된 데이터 신호는 상기 유기발광다이오드 소자부(170, 180, 190)에 인가되어, 상기 유기발광다이오드 소자부(170, 180, 190)에 흐르는 전류량을 조절하여, 상기 유기발광다이오드 소자부(170, 180, 190)에 형성되는 휘도를 조절하여 영상을 표시한다. 상기 캐패시터(Cp)는 상기 스위칭 박막트랜지스터(S-Tr)에서 상기 구동 박막트랜지스터(D-Tr)로 다음 전기적 신호가 인가될 때까지 이미 인가된 상기 전기적 신호를 일정 시간 유지하여, 화질의 균일성을 유지한다.The driving principle of the organic light emitting diode display is as follows. The switching thin film transistor S-Tr is turned on / off according to a selection signal provided from the gate line 101. The electrical signal adjusted by the on / off of the switching thin film transistor S-Tr, for example, the data signal provided from the data line 104, may be transferred to the organic light emitting diode element unit 170, 180, 190. Is applied to the organic light emitting diode element unit 170, 180, 190 by controlling the amount of current flowing through the organic light emitting diode element unit 170, 180, 190 to adjust the luminance is displayed to display an image. The capacitor Cp maintains the already applied electrical signal for a predetermined time until the next electrical signal is applied from the switching thin film transistor S-Tr to the driving thin film transistor D-Tr for uniformity of image quality. Keep it.

도 2는 도 1에 도시된 I-I', Ⅱ-Ⅱ'을 따라 절단한 단면도이다. FIG. 2 is a cross-sectional view taken along lines II ′ and II ′ of FIG. 1.

도 1 및 도 2를 참조하면, 기판(100)은 영상을 표시하기 위한 다수의 화소가 정의되어 있다.1 and 2, a plurality of pixels for displaying an image is defined in the substrate 100.

상기 기판(100)의 상기 각 화소에 구동 소자부(S-Tr, D-Tr, Cp)가 배치되어 있다. 상기 구동 소자부(S-Tr, D-Tr, Cp)는 스위칭 박막트랜지스터(S-Tr), 구동 박 막트랜지스터(D-Tr) 및 캐패시터(Cp)가 배치되어 있다. Driving element units S-Tr, D-Tr, and Cp are disposed in the pixels of the substrate 100. In the driving element units S-Tr, D-Tr, and Cp, a switching thin film transistor S-Tr, a driving thin film transistor D-Tr, and a capacitor Cp are disposed.

상기 구동 박막트랜지스터(D-Tr)는 게이트 전극(111), 게이트 절연막(110), 반도체 패턴(112), 소스 및 드레인 전극(113, 114)을 포함한다. 상기 게이트 전극(111)은 상기 스위칭 박막트랜지스터(S-Tr)의 드레인 전극(114)과 전기적으로 연결되어 있다. 상기 반도체 패턴(112)은 비정질 실리콘 패턴으로 형성된 활성패턴(112a)과 상기 활성 패턴(112a)의 채널을 노출하며 불순물을 포함하는 비정질 실리콘으로 이루어진 오믹콘택 패턴(112b)을 포함할 수 있다. 또한, 상기 스위칭 박막트랜지스터(S-Tr)는 상기 게이트 배선(101)에서 돌출된 스위칭 게이트 전극(211), 상기 스위칭 게이트 전극(211)을 덮는 게이트 절연막(110), 상기 스위칭 게이트 전극(211)과 대응된 상기 게이트 절연(110)막상에 배치된 스위칭 반도체 패턴(212), 상기 스위칭 반도체 패턴(212)의 채널을 사이에 두고 상기 스위칭 반도체 패턴(212)의 양단부에 각각 배치된 스위칭 소스/드레인 전극(213, 214)을 포함한다. 상기 캐패시터(Cp)는 상기 게이트 절연막(110)을 사이에 두고 중첩된 상기 게이트 전극(111(과 연결된 제 1 스토리지 전극(131)과 상기 전원 배선(107)과 전기적으로 연결된 제 2 스토리지 전극(132)을 포함할 수 있다.The driving thin film transistor D-Tr includes a gate electrode 111, a gate insulating layer 110, a semiconductor pattern 112, and source and drain electrodes 113 and 114. The gate electrode 111 is electrically connected to the drain electrode 114 of the switching thin film transistor S-Tr. The semiconductor pattern 112 may include an active pattern 112a formed of an amorphous silicon pattern and an ohmic contact pattern 112b formed of amorphous silicon including impurities and exposing channels of the active pattern 112a. In addition, the switching thin film transistor S-Tr includes a switching gate electrode 211 protruding from the gate wiring 101, a gate insulating layer 110 covering the switching gate electrode 211, and the switching gate electrode 211. A switching source pattern / drain disposed on both ends of the switching semiconductor pattern 212 with the switching semiconductor pattern 212 disposed on the gate insulating 110 layer corresponding to the channel of the switching semiconductor pattern 212 interposed therebetween. Electrodes 213 and 214. The capacitor Cp is connected to the first storage electrode 131 connected to the gate electrode 111 and the second storage electrode 132 electrically connected to the power line 107 with the gate insulating layer 110 interposed therebetween. ) May be included.

상기 각 화소의 주변에 상기 구동소자부(S-Tr, D-Tr, Cp)에 전기적으로 연결된 다수의 배선, 예컨대 게이트 배선(101), 데이터 배선(104), 전원배선(107)이 배치되어 있다. 또한, 상기 다수의 배선의 일끝단에 배치된 제 1 패드전극들, 예컨대 상기 게이트 배선(101), 데이터 배선(104), 전원배선(107)의 각각 끝단에 배치된 제 1 게이트 패드 전극(102), 제 1 데이터 패드 전극(105) 및 제 1 전원 패드 전 극(108)을 포함한다.A plurality of wires electrically connected to the driving element units S-Tr, D-Tr, and Cp, for example, the gate wires 101, the data wires 104, and the power wires 107 are disposed around the pixels. have. In addition, first pad electrodes disposed at one end of the plurality of wires, for example, the first gate pad electrode 102 disposed at each end of the gate wire 101, the data wire 104, and the power wire 107. ), A first data pad electrode 105 and a first power pad electrode 108.

상기 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들, 다수의 제 1 패드전극을 포함하는 기판상에 보호막(120)이 배치되어 있다.The passivation layer 120 is disposed on a substrate including the driving element units S-Tr, D-Tr, and Cp, a plurality of wires, and a plurality of first pad electrodes.

상기 보호막(120)상에 평탄한 상면을 갖는 평탄화막(130)이 더 배치될 수 있다. 상기 평탄화막(130)은 유기계 절연막으로 이루어질 수 있다. 예컨대 상기 평탄화막(130)은 아크릴계 수지(Acryl-based resin), 우레탄 수지(Urethane resin), 폴리이미드계 수지(Polyimide-based resin), 벤조사이클로부텐 수지(BCB), 실리콘계 수지(Silicone-based resin) 및 폴리 페놀 수지등 일 수 있다.A planarization layer 130 having a flat upper surface may be further disposed on the passivation layer 120. The planarization layer 130 may be formed of an organic insulating layer. For example, the planarization layer 130 may be an acrylic resin, a urethane resin, a polyimide-based resin, a benzocyclobutene resin (BCB), or a silicone-based resin. ) And polyphenol resins.

상기 평탄화막(130)은 상기 구동소자부(S-Tr, D-Tr, Cp) 및 다수의 배선(101, 104, 107)에 의한 단차를 평탄화하는 역할을 한다. 또한, 상기 평탄화막(130)은 상기 구동소자부(S-Tr, D-Tr, Cp) 및 다수의 배선(101, 104, 107)들과 그 상부에 배치될 제 1 전극(170)간의 기생 캡의 발생을 방지하는 역할을 수행한다.The planarization layer 130 serves to planarize the step difference caused by the driving element units S-Tr, D-Tr, and Cp and the plurality of wirings 101, 104, and 107. In addition, the planarization layer 130 may include parasitics between the driving element units S-Tr, D-Tr, and Cp and the plurality of wirings 101, 104, and 107 and the first electrode 170 to be disposed thereon. It serves to prevent the occurrence of caps.

상기 평탄화막(130)은 에지부, 특히 실패턴 형성영역을 노출하며 상기 기판상에 배치될 수 있다. 이는 상기 평탄화막(130)은 실패턴과의 접착력이 약하기 때문이다. 이때, 상기 보호막(120)상에 상기 제 1 패드 전극과 전기적으로 연결된 제 2 패드 전극들이 배치되어 있다. 상기 제 2 패드전극은 상기 제 1 패드전극에 비해 큰 내식성을 갖는 도전물질, 예컨대 ITO 또는 IZO로 이루어질 수 있다. 이로써, 상기 제 1 패드 전극이 부식되어, 유기발광다이오드 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다. 그러나, 이에 한정되는 것은 아니며, 상기 평탄화막(130)은 상기 기판의 에지부를 덮을 수도 있다.The planarization layer 130 may be disposed on the substrate to expose an edge portion, in particular, a failure turn formation region. This is because the flattening film 130 has a weak adhesive force with the failed turn. In this case, second pad electrodes electrically connected to the first pad electrode are disposed on the passivation layer 120. The second pad electrode may be made of a conductive material having greater corrosion resistance than the first pad electrode, for example, ITO or IZO. As a result, the first pad electrode may be corroded, thereby preventing the reliability of the organic light emitting diode display from deteriorating. However, the present invention is not limited thereto, and the planarization layer 130 may cover an edge portion of the substrate.

상기 평탄화막(130)의 화소의 주변을 따라 트렌치가 형성되어 있다. 상기 트렌치는 후술될 뱅크패턴(160)과 언더컷부(130a)를 가진다. 이로써, 후술될 제 1 전극(170)을 각 화소별로 분리하는 역할을 한다.Trenchs are formed along the periphery of the pixels of the planarization layer 130. The trench has a bank pattern 160 and an undercut portion 130a to be described later. Thus, the first electrode 170 to be described later serves to separate each pixel.

상기 보호막(120) 및 상기 평탄화막(130)은 상기 드레인 전극의 일부와 상기 제 1 패드전극의 일부를 각각 노출하는 콘택홀들이 배치되어 있다.Contact holes exposing a portion of the drain electrode and a portion of the first pad electrode may be disposed in the passivation layer 120 and the planarization layer 130, respectively.

이에 더하여, 상기 평탄화막(130)상에 버퍼패턴(135)이 더 배치될 수 있다. 상기 버퍼패턴(135)은 상기 평탄화막(130)으로부터 아웃개스가 방출하는 것을 방지하는 역할을 할 수 있다. 또한, 상기 버퍼패턴(135)은 상기 평탄화막(130)과 후술될 반사전극(140)간의 접착력을 향상시키는 역할을 할 수 있다.In addition, a buffer pattern 135 may be further disposed on the planarization layer 130. The buffer pattern 135 may serve to prevent the outgas from being discharged from the planarization layer 130. In addition, the buffer pattern 135 may serve to improve adhesion between the planarization layer 130 and the reflective electrode 140 to be described later.

상기 버퍼패턴(135)은 무기 절연물질, 예컨대 산화실리콘 또는 질화실리콘을 포함할 수 있다.The buffer pattern 135 may include an inorganic insulating material such as silicon oxide or silicon nitride.

상기 버퍼패턴(135)상에 반사전극(140) 및 부식방지전극(150)이 배치될 수 있다. 상기 반사전극(140) 및 부식방지전극(150)은 각 화소별로 분리되어 있을 수 있다. 상기 반사전극(140) 및 부식방지전극(150)은 동일한 식각면을 가질 수 있다. 상기 반사전극(140)은 상기 평탄화막(130) 및 상기 보호막(120)의 콘택홀을 통해 상기 구동박막트랜지스터의 드레인전극(114)과 전기적으로 연결되어 있을 수 있다.The reflective electrode 140 and the corrosion preventing electrode 150 may be disposed on the buffer pattern 135. The reflective electrode 140 and the corrosion preventing electrode 150 may be separated for each pixel. The reflective electrode 140 and the corrosion preventing electrode 150 may have the same etching surface. The reflective electrode 140 may be electrically connected to the drain electrode 114 of the driving thin film transistor through the contact holes of the planarization layer 130 and the passivation layer 120.

상기 반사전극(140)은 광 반사율이 뛰어난 도전물질로 이루어질 수 있다. 예컨대, 상기 반사전극(140)은 AlNd, Al, Mo 및 Ag 중 어느 하나를 포함할 수 있다.The reflective electrode 140 may be made of a conductive material having excellent light reflectance. For example, the reflective electrode 140 may include any one of AlNd, Al, Mo, and Ag.

상기 부식방지전극(150)은 상기 반사전극(140)보다 큰 내식성을 갖는 도전물 질로 이루어질 수 있다. 상기 부식방지전극(150)은 상기 반사전극(140) 또는 상기 콘택홀에 의해 노출된 드레인 전극(114)이 부식되는 것을 방지하여, 상기 반사전극(140)과 상기 드레인 전극(114)간의 전기적 접촉 안정성이 저하되는 것을 방지할 수 있다. 예컨대, 상기 부식방지전극(150)은 ITO 또는 IZO 중 어느 하나를 포함할 수 있다.The anti-corrosion electrode 150 may be formed of a conductive material having greater corrosion resistance than the reflective electrode 140. The anti-corrosion electrode 150 prevents corrosion of the drain electrode 114 exposed by the reflective electrode 140 or the contact hole, thereby making electrical contact between the reflective electrode 140 and the drain electrode 114. It is possible to prevent deterioration in stability. For example, the corrosion preventing electrode 150 may include any one of ITO and IZO.

상기 반사전극(140) 및 상기 부식방지전극(150)의 에지부를 덮으며 상기 기판상에 뱅크 패턴(160)이 배치되어 있다. 즉, 상기 뱅크 패턴(160)은 화소와 대응된 개구부를 가진다. 이로써, 상기 반사전극(140) 및 상기 부식방지전극(150)의 에지부에서 발생하는 전하집중현상에 의해, 상기 반사전극(140) 및 상기 부식방지전극(150)의 에지부와 후술될 제 2 전극(190)사이의 유기층(180)이 열화되는 것을 방지하는 역할을 수행한다.A bank pattern 160 is disposed on the substrate to cover the edges of the reflective electrode 140 and the corrosion preventing electrode 150. That is, the bank pattern 160 has an opening corresponding to the pixel. As a result, due to the charge concentration occurring at the edges of the reflective electrode 140 and the corrosion preventing electrode 150, the edges of the reflective electrode 140 and the corrosion preventing electrode 150 and the second portion to be described later will be described. The organic layer 180 between the electrodes 190 serves to prevent deterioration.

상기 뱅크 패턴(160)은 무기 절연막, 예컨대 산화실리콘 또는 질화실리콘으로 이루어질 수 있다.The bank pattern 160 may be formed of an inorganic insulating layer, for example, silicon oxide or silicon nitride.

상기 뱅크패턴(160)은 상기 평탄화막(130)의 트렌치와 대응된 개구를 가진다. 즉, 상기 뱅크패턴(160)은 상기 화소의 주변을 따라 개구를 가진다. 이때, 상기 개구는 상기 트렌치에 비해 작은 너비의 개구를 가진다. 이로써, 상기 트렌치의 식각면은 상기 개구의 식각면에 대해 내부에 배치된다. 즉, 상기 뱅크패턴(160)의 개구와 상기 평탄화막(130)의 트렌치는 언더컷 구조를 가질 수 있다.The bank pattern 160 has an opening corresponding to the trench of the planarization layer 130. That is, the bank pattern 160 has an opening along the periphery of the pixel. In this case, the opening has an opening having a smaller width than the trench. As such, the etching surface of the trench is disposed within the etching surface of the opening. That is, the opening of the bank pattern 160 and the trench of the planarization layer 130 may have an undercut structure.

상기 뱅크패턴(150)으로부터 노출된 상기 부식방지전극(150)상에 제 1 전극(170)이 배치되어 있다. 상기 제 1 전극(170)은 광을 반사시킬 수 있는 도전 물 질로 이루어질 수 있다. 또한, 상기 박막트랜지스터는 N-형일 경우, 상기 제 1 전극(170)은 후술될 제 2 전극(190)에 비해 일함수가 낮은 도전물질로 이루어질 수 있다. 예컨대, 상기 제 1 전극(170)은 Al, AlNd 및 Ag중 어느 하나를 포함할 수 있다. The first electrode 170 is disposed on the corrosion preventing electrode 150 exposed from the bank pattern 150. The first electrode 170 may be formed of a conductive material that can reflect light. In addition, when the thin film transistor is N-type, the first electrode 170 may be formed of a conductive material having a lower work function than the second electrode 190 to be described later. For example, the first electrode 170 may include any one of Al, AlNd, and Ag.

여기서, 상기 제 1 전극(170)이 광을 반사시킬 수 있을 정도의 두께로 형성할 경우, 본 발명의 실시예에서 상기 반사전극(140)을 별도로 구비하지 않을 수도 있다.In this case, when the first electrode 170 is formed to a thickness sufficient to reflect light, the reflective electrode 140 may not be separately provided in the embodiment of the present invention.

도 3은 도 1에 도시된 A영역을 확대한 확대도이다.3 is an enlarged view illustrating an area A illustrated in FIG. 1.

도 3을 참조하면, 상기 뱅크패턴(160)의 개구와 상기 평탄화막(130)의 트렌치는 언더컷부(130a)를 가질 수 있다. 상기 제 1 전극(170)은 상기 언더컷 구조에 의해 각 화소별로 분리되어 있다.Referring to FIG. 3, the opening of the bank pattern 160 and the trench of the planarization layer 130 may have an undercut portion 130a. The first electrode 170 is separated for each pixel by the undercut structure.

이에 따라, 상기 제 1 전극(170)을 형성하기 위해, 별도의 포토공정을 수행하지 않고 증착공정을 통해 형성할 수 있다. 이로써, 상기 제 1 전극(170)이 포토공정을 통해 부식되는 것을 방지할 수 있다. 또한, 상기 제 1 전극(170)이 외부의 환경에 의해 노출되는 시간을 줄일 수 있어, 상기 제 1 전극(170)이 부식되는 것을 방지할 수 있다.Accordingly, in order to form the first electrode 170, it may be formed through a deposition process without performing a separate photo process. As a result, the first electrode 170 may be prevented from being corroded through the photo process. In addition, since the first electrode 170 may be exposed by an external environment, the first electrode 170 may be prevented from being corroded.

다시 도 1 및 도 2를 참조하면, 상기 제 1 전극(170)상에 적어도 유기발광 패턴을 포함하는 유기층(180)이 배치되어 있다.Referring to FIGS. 1 and 2 again, an organic layer 180 including at least an organic light emitting pattern is disposed on the first electrode 170.

상기 유기층(180)은 제 1 전극(170) 및 유기발광 패턴사이에 개재된 제 1 전하주입층 및 제 1 전하수송층을 더 포함할 수 있다. 또한, 유기발광 패턴 및 제 2 전극(190)사이에 개재된 제 2 전하수송층 및 제 2 전하주입층을 더 포함할 수 있다.The organic layer 180 may further include a first charge injection layer and a first charge transport layer interposed between the first electrode 170 and the organic light emitting pattern. The display device may further include a second charge transport layer and a second charge injection layer interposed between the organic light emitting pattern and the second electrode 190.

상기 유기층(180)상에 공통전극인 제 2 전극(190)이 배치되어 있다. 상기 제 2 전극(190)은 광을 투과할 수 있는 투명한 도전물질로 이루어질 수 있다. 또한, 상기 제 2 전극(190)은 상기 제 1 전극(170)에 비해 높은 일함수를 가질 수 있다. 예컨대, 상기 제 2 전극(190)은 ITO 또는 IZO로 이루어질 수 있다.The second electrode 190, which is a common electrode, is disposed on the organic layer 180. The second electrode 190 may be made of a transparent conductive material that can transmit light. In addition, the second electrode 190 may have a higher work function than the first electrode 170. For example, the second electrode 190 may be made of ITO or IZO.

도면에는 도시되지 않았으나, 상기 기판과 실란트 패턴에 의해 합착되어 유기발광다이오드 소자부를 외부로부터 밀봉하기 위한 봉지부재를 더 포함할 수 있다.Although not shown in the drawings, the substrate may further include an encapsulation member bonded to the substrate and the sealant pattern to seal the organic light emitting diode element from the outside.

따라서, 본 발명의 실시예에서 평탄화막과 뱅크패턴을 통해 화소의 주변을 따라 언더컷 구조를 가지도록 설계함에 따라, 부식성이 큰 도전물질로 이루어지는 제 2 전극을 포토 공정이 아닌 증착공정을 통해 형성할 수 있어, 상기 제 2 전극의 부식에 의해 유기발광다이오드 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.Therefore, according to the embodiment of the present invention, the planarization film and the bank pattern are designed to have an undercut structure along the periphery of the pixel, so that a second electrode made of a highly corrosive conductive material may be formed through a deposition process rather than a photo process. The reliability of the organic light emitting diode display device can be prevented from being deteriorated by corrosion of the second electrode.

도 4는 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시장치를 설명하기 위해 도시한 단면도이다. 본 발명의 제 2 실시예에서 버퍼패턴, 제 2 패드 전극을 제외하고 앞서 설명한 제 1 실시예와 동일한 구성을 가진다. 따라서, 본 발명의 제 2 실시예는 제 1 실시예와 반복되는 설명은 생략하며, 동일한 구성은 동일한 참조번호를 부여하기로 한다.4 is a cross-sectional view illustrating an organic light emitting diode display according to a second exemplary embodiment of the present invention. Except for the buffer pattern and the second pad electrode, the second embodiment of the present invention has the same configuration as the first embodiment described above. Therefore, the second embodiment of the present invention will not be repeated description of the first embodiment, the same configuration will be given the same reference numerals.

도 4를 참조하면, 유기발광다이오드 표시장치는 기판, 박막트랜지스터, 보호막, 화소의 주변을 따라 배치된 트렌치를 구비하는 평탄화막, 상기 평탄화막상에 배치되며 상기 박막트랜지스터와 전기적으로 연결된 반사전극 및 부식방지 전극, 상기 트렌치보다 작은 너비의 개구를 가져 상기 평탄화막과 언더컷을 이루는 뱅크 패턴, 상기 언더컷에 의해 각 화소별로 분리되는 제 1 전극, 상기 제 1 전극상에 배치되며 적어도 유기발광층을 포함하는 유기층, 및 상기 유기층상에 배치된 제 2 전극을 포함한다.Referring to FIG. 4, an organic light emitting diode display includes a substrate, a thin film transistor, a passivation layer, a planarization layer having trenches disposed along the periphery of the pixel, a reflective electrode disposed on the planarization layer and electrically connected to the thin film transistor, and corrosion. An prevention layer, a bank pattern having an opening having a width smaller than that of the trench to form an undercut, a first electrode separated for each pixel by the undercut, an organic layer disposed on the first electrode and including at least an organic light emitting layer And a second electrode disposed on the organic layer.

상기 각 화소의 주변에 상기 구동소자부(S-Tr, D-Tr, Cp)에 전기적으로 연결된 다수의 배선, 예컨대 게이트 배선(101), 데이터 배선(104), 전원배선(107)이 배치되어 있다. 또한, 상기 다수의 배선의 일끝단에 배치된 제 1 패드전극들, 예컨대 상기 게이트 배선(101), 데이터 배선(104), 전원배선(107)의 각각 끝단에 배치된 제 1 게이트 패드 전극(102), 제 1 데이터 패드 전극(105) 및 제 1 전원 패드 전극(108)을 포함한다.A plurality of wires electrically connected to the driving element units S-Tr, D-Tr, and Cp, for example, the gate wires 101, the data wires 104, and the power wires 107 are disposed around the pixels. have. In addition, first pad electrodes disposed at one end of the plurality of wires, for example, the first gate pad electrode 102 disposed at each end of the gate wire 101, the data wire 104, and the power wire 107. ), A first data pad electrode 105 and a first power pad electrode 108.

상기 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들, 다수의 제 1 패드전극을 포함하는 기판상에 보호막(120), 평탄화막(130) 및 버퍼패턴(135)이 배치되어 있다. 여기서, 평탄화막(130)은 상기 다수의 제 1 패드전극상에 배치되지 않을 수도 있다.The passivation layer 120, the planarization layer 130, and the buffer pattern 135 are formed on a substrate including the driving element units S-Tr, D-Tr, and Cp, a plurality of wires, and a plurality of first pad electrodes. It is arranged. Here, the planarization layer 130 may not be disposed on the plurality of first pad electrodes.

상기 보호막(120), 평탄화막(130) 및 버퍼패턴(235)은 드레인 전극(114), 상기 제 1 패드전극, 예컨대 제 1 게이트 패드 전극(도 1의 102), 제 1 데이터 패드 전극(도 1의 105) 및 제 1 전원 패드 전극(도 1의 108)등을 노출하는 콘택홀들을 구비할 수 있다. 즉, 상기 관통홀은 상기 보호막(120), 평탄화막(130) 및 버퍼패턴(235)을 관통하여 형성될 수 있다. The passivation layer 120, the planarization layer 130, and the buffer pattern 235 may include a drain electrode 114, the first pad electrode, for example, a first gate pad electrode (102 of FIG. 1), and a first data pad electrode (FIG. Contact holes exposing 105 of the first electrode and the first power pad electrode 108 of FIG. 1 and the like. That is, the through hole may be formed through the passivation layer 120, the planarization layer 130, and the buffer pattern 235.

상기 버퍼패턴(235)상에 상기 제 1 패드전극과 전기적으로 연결된 제 2 패드전극, 예컨대 제 2 게이트 패드 전극(203), 제 2 데이터 패드 전극(미도시함.) 및 제 2 전원 패드 전극(미도시함)을 포함할 수 있다. 상기 제 2 패드전극은 상기 반사전극(140)의 형성물질 및 상기 부식방지전극(150)의 형성물질의 적층구조로 이루어질 수 있다. 이로써, 상기 제 2 패드전극은 제 1 패드전극이 부식되는 것을 방지할 수 있어, 유기발광다이오드 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.On the buffer pattern 235, a second pad electrode electrically connected to the first pad electrode, for example, a second gate pad electrode 203, a second data pad electrode (not shown), and a second power pad electrode ( Not shown). The second pad electrode may have a stacked structure of a material forming the reflective electrode 140 and a material forming the corrosion preventing electrode 150. As a result, the second pad electrode can prevent the first pad electrode from being corroded, thereby preventing the reliability of the organic light emitting diode display from deteriorating.

또한, 상기 제 2 패드전극은 상기 반사전극(140) 및 상기 부식방지전극(150)을 형성하는 공정에서 형성할 수 있어, 마스크 공정수를 절감할 수 있다.In addition, the second pad electrode may be formed in a process of forming the reflective electrode 140 and the corrosion preventing electrode 150, thereby reducing the number of mask processes.

도 5 내지 도 11들은 본 발명의 제 3 실시예에 따른 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다. 설명의 편의상, 본 발명의 제 3 실시예에서, 구동소자부 중 구동 박막트랜지스터(D-Tr)와 다수의 패드전극중 하나의 게이트 패드를 한정하여 도시 및 설명하기로 한다. 5 through 11 are cross-sectional views illustrating a method of manufacturing an organic light emitting diode display according to a third exemplary embodiment of the present invention. For convenience of description, in the third embodiment of the present invention, a gate pad of one of the driving thin film transistor D-Tr and the plurality of pad electrodes of the driving device portion is defined and described.

도 5를 참조하면, 다수의 화소들이 정의된 기판(100)을 제공한다. 상기 기판(100)의 각 화소에 배치된 구동 박막트랜지스터(D-Tr)를 형성한다. 상기 구동 박막트랜지스터(D-Tr)를 형성하기 위해, 먼저 상기 기판(100)상에 게이트 전극(111)을 형성한다. 상기 게이트 전극(111)은 증착공정을 수행하여 도전막을 형성한 후, 상기 도전막을 식각하여 형성할 수 있다. 상기 게이트 전극(111)을 포함하는 기판상에 게이트 절연막(110)을 형성한다. 상기 게이트 절연막(110)은 화학기상증착법을 이용하여 형성할 수 있다. 상기 게이트 절연막(110)은 산화 실리콘 또는 질화 실리콘으로 형성할 수 있다. 상기 게이트 전극(111)과 대응하는 상기 게이트 절연막(110)상에 활성패턴(112a) 및 오믹콘택 패턴(112b)을 포함하는 반도체 패턴(112)을 형성한다. 이후, 상기 오믹콘택 패턴(112b)상에 서로 이격된 소스 및 드레인 전극(113, 114)을 형성한 후, 상기 소스 및 드레인 전극(113, 114)을 식각 마스크로 하여 상기 소스 및 드레인 전극(113, 114)사이의 상기 오믹콘택 패턴(112b)을 식각하여 상기 활성패턴(112a)의 채널을 노출한다. 이로써, 상기 기판상에 구동 박막트랜지스터(D-Tr)를 형성할 수 있다.Referring to FIG. 5, a substrate 100 in which a plurality of pixels are defined is provided. A driving thin film transistor D-Tr disposed in each pixel of the substrate 100 is formed. In order to form the driving thin film transistor D-Tr, a gate electrode 111 is first formed on the substrate 100. The gate electrode 111 may be formed by performing a deposition process to form a conductive film and then etching the conductive film. A gate insulating layer 110 is formed on the substrate including the gate electrode 111. The gate insulating layer 110 may be formed using chemical vapor deposition. The gate insulating layer 110 may be formed of silicon oxide or silicon nitride. A semiconductor pattern 112 including an active pattern 112a and an ohmic contact pattern 112b is formed on the gate insulating layer 110 corresponding to the gate electrode 111. Thereafter, source and drain electrodes 113 and 114 spaced apart from each other are formed on the ohmic contact pattern 112b, and the source and drain electrodes 113 are formed using the source and drain electrodes 113 and 114 as etch masks. And etching the ohmic contact pattern 112b between the portions 114 to expose the channel of the active pattern 112a. As a result, the driving thin film transistor D-Tr may be formed on the substrate.

상기 게이트 전극(111)을 형성하는 공정에서, 제 1 게이트 패드 전극(102)이 더 형성될 수 있다.In the process of forming the gate electrode 111, a first gate pad electrode 102 may be further formed.

도면에는 도시되지 않았으나, 상기 구동 박막트랜지스터(D-Tr)를 형성하는 공정에서, 스위칭 박막트랜지스터(S-Tr), 캐패시터(Cp)가 동시에 형성될 수 있다. Although not shown in the drawing, in the process of forming the driving thin film transistor D-Tr, the switching thin film transistor S-Tr and the capacitor Cp may be simultaneously formed.

또한, 상기 구동 박막트랜지스터(D-Tr)를 형성하는 공정에서, 다수의 배선들 예컨대, 서로 교차하는 게이트 배선과 데이터 배선, 상기 데이터 배선과 교차하는 전원배선, 상기 다수의 배선들의 각 끝단에 배치된 제 1 패드 전극, 예컨대 제 1 게이트 패드 전극(102), 제 1 데이터 패드 전극(105) 및 제 1 전원 패드 전극(108)가 형성될 수 있다.Further, in the process of forming the driving thin film transistor (D-Tr), a plurality of wires, for example, gate wires and data wires intersecting with each other, power wires intersecting the data wires, and disposed at each end of the plurality of wires The first pad electrode, for example, the first gate pad electrode 102, the first data pad electrode 105, and the first power pad electrode 108, may be formed.

따라서, 상기 기판상에 구동소자부(S-Tr, D-Tr, Cp), 예컨대 구동 박막트랜 지스터(D-Tr), 스위칭 박막트랜지터(S-Tr) 및 캐패시터(Cp)와 다수의 배선들 및 제 1 패드전극들이 형성될 수 있다.Therefore, a plurality of wirings with driving element portions S-Tr, D-Tr, and Cp, for example, driving thin film transistors D-Tr, switching thin film transistors S-Tr, capacitors Cp, and the like on the substrate. And first pad electrodes may be formed.

이후, 상기 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들 및 제 1 패드전극들을 포함하는 기판상에 보호막(120)을 형성한다. 상기 보호막(120)은 무기 절연막으로 형성할 수 있다. 예를 들면, 상기 무기절연막은 실리콘 산화막, 실리콘 질화막 및 이들의 적층막 중 어느 하나일 수 있다. 상기 보호막(120)은 화학기상증착법을 통해 형성할 수 있다.Thereafter, a passivation layer 120 is formed on a substrate including the driving element units S-Tr, D-Tr, and Cp, a plurality of wires, and first pad electrodes. The passivation layer 120 may be formed of an inorganic insulating layer. For example, the inorganic insulating film may be any one of a silicon oxide film, a silicon nitride film, and a laminated film thereof. The passivation layer 120 may be formed through chemical vapor deposition.

도 6을 참조하면, 상기 보호막(120)에 드레인 전극(114) 및 제 1 게이트 패드전극(102)을 각각 노출하는 제 1 및 제 2 콘택홀(C1, C2)를 형성한다. 상기 제 2 콘택홀(C)은 제 1 데이터 패드 전극(105) 및 제 1 전원 패드 전극(108)을 각각 노출할 수도 있다.Referring to FIG. 6, first and second contact holes C1 and C2 exposing the drain electrode 114 and the first gate pad electrode 102 are formed in the passivation layer 120, respectively. The second contact hole C may expose the first data pad electrode 105 and the first power pad electrode 108, respectively.

상기 제 1 및 제 2 콘택홀(C1, C2)은 상기 보호막(120)상에 일정한 패턴을 갖는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각 마스크로 하여 상기 보호막(120)을 식각하여 형성할 수 있다.The first and second contact holes C1 and C2 form a photoresist pattern having a predetermined pattern on the passivation layer 120, and then etch the passivation layer 120 using the photoresist pattern as an etching mask. Can be formed.

이후, 상기 제 2 콘택홀(C2)에 의해 노출된 상기 제 1 게이트 패드 전극(102)을 덮는 제 2 게이트 패드 전극(103)을 형성한다. 상기 제 2 게이트 패드 전극(103)은 상기 제 1 게이트 패드 전극(102)에 비해 큰 내식성을 갖는 도전물질, 예컨대 ITO 또는 IZO를 증착한 뒤, 포토레지스트 패턴을 이용한 식각 공정을 통해 형성할 수 있다. 이로써, 상기 제 1 게이트 패드 전극(102)이 외부 환경에 의해 노출되어 부식되는 것을 방지할 수 있다.Thereafter, a second gate pad electrode 103 covering the first gate pad electrode 102 exposed by the second contact hole C2 is formed. The second gate pad electrode 103 may be formed through an etching process using a photoresist pattern after depositing a conductive material such as ITO or IZO having greater corrosion resistance than the first gate pad electrode 102. . As a result, the first gate pad electrode 102 may be prevented from being corroded by being exposed to the external environment.

이에 더하여, 상기 제 2 게이트 패드 전극(102)을 형성하는 공정에서, 다른 제 2 패드 전극, 예컨대 제 2 데이터 패드 전극 및 제 2 전원 패드 전극이 더 형성될 수 있다.In addition, in the process of forming the second gate pad electrode 102, another second pad electrode, for example, a second data pad electrode and a second power pad electrode, may be further formed.

도 7을 참조하면, 상기 보호막(120)상에 평탄한 상면을 갖는 평탄화막(130)을 형성한다. 상기 평탄화막(130)은 유기 절연막으로 형성할 수 있다. 상기 평탄화막(130)은 습식 공정, 예컨대 스핀 코팅법, 슬릿 코팅법, 프린팅법, 스프레이 코팅법등을 통해 형성할 수 있다.Referring to FIG. 7, a planarization layer 130 having a flat upper surface is formed on the passivation layer 120. The planarization layer 130 may be formed of an organic insulating layer. The planarization layer 130 may be formed through a wet process, for example, a spin coating method, a slit coating method, a printing method, a spray coating method, or the like.

상기 평탄화막(130) 및 상기 보호막(120)을 관통하여 상기 드레인 전극(114)의 일부를 노출하는 제 3 콘택홀(C3)을 형성한다. 여기서, 상기 평탄화막(130)은 기판(100)의 에지부를 노출할 수도 있다.A third contact hole C3 is formed through the planarization layer 130 and the passivation layer 120 to expose a portion of the drain electrode 114. Here, the planarization layer 130 may expose an edge portion of the substrate 100.

상기 평탄화막(130)상에 버퍼패턴(135)을 형성한다. 상기 버퍼패턴(135)을 형성하기 위해, 상기 평탄화막(130)상에 버퍼층을 형성한다. 상기 버퍼층은 무기절연물질, 예컨대 질화 실리콘 또는 산화 실리콘을 증착하여 형성할 수 있다. 이후, 상기 버퍼층상에 일정한 패턴을 갖는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각하여 상기 제 3 콘택홀(C)을 노출하는 상기 버퍼패턴(135)을 형성한다.A buffer pattern 135 is formed on the planarization layer 130. In order to form the buffer pattern 135, a buffer layer is formed on the planarization layer 130. The buffer layer may be formed by depositing an inorganic insulating material such as silicon nitride or silicon oxide. Thereafter, after forming a photoresist pattern having a predetermined pattern on the buffer layer, the photoresist pattern is etched to form the buffer pattern 135 exposing the third contact hole C.

상기 버퍼패턴(135)의 상기 제 3 콘택홀(C)의 측면을 덮도록 형성한다. 이로써, 상기 버퍼패턴(135)은 상기 평탄화막(130)으로부터 아웃개스가 발생하는 것을 방지할 수 있다.It is formed to cover the side surface of the third contact hole (C) of the buffer pattern 135. As a result, the buffer pattern 135 may prevent outgassing from the planarization layer 130.

도면과 달리, 상기 버퍼패턴(135)은 상기 기판(100)의 에지부상에 더 배치될 수도 있다.Unlike the drawing, the buffer pattern 135 may be further disposed on an edge portion of the substrate 100.

도 8을 참조하면, 상기 버퍼패턴(135)상에 드레인 전극과 전기적으로 연결된 반사전극(140) 및 부식방지 전극(150)을 형성한다.Referring to FIG. 8, the reflective electrode 140 and the corrosion preventing electrode 150 are electrically formed on the buffer pattern 135.

상기 반사전극(140) 및 부식방지 전극(150)을 형성하기 위해, 반사층 및 부식방지층을 형성한다. 상기 반사층은 도전성 반사물질을 증착하여 형성할 수 있다. 예컨대, 상기 반사층은 Al, AlNd, Mo 및 Ag 중 어느 하나로 형성할 수 있다. 상기 부식방지층은 상기 도전성 반사물질에 비해 큰 내식성을 갖는 도전물질을 증착하여 형성할 수 있다. 상기 도전물질은 ITO 또는 IZO로 형성할 수 있다.In order to form the reflective electrode 140 and the anti-corrosion electrode 150, a reflective layer and an anti-corrosion layer are formed. The reflective layer may be formed by depositing a conductive reflective material. For example, the reflective layer may be formed of any one of Al, AlNd, Mo, and Ag. The anti-corrosion layer may be formed by depositing a conductive material having greater corrosion resistance than the conductive reflective material. The conductive material may be formed of ITO or IZO.

상기 반사층 및 부식방지층상에 일정한 패턴을 갖는 포토레지스트 패턴을 형성한 후, 상기 포토레지스트 패턴을 식각마스크로 하여 상기 반사층 및 부식방지층을 식각하여, 상기 반사전극(140) 및 부식방지 전극(150)을 형성할 수 있다.After forming a photoresist pattern having a predetermined pattern on the reflective layer and the anti-corrosion layer, the reflective layer and the anti-corrosion layer is etched using the photoresist pattern as an etching mask, the reflective electrode 140 and the anti-corrosion electrode 150 Can be formed.

상기 반사전극(140) 및 부식방지 전극(150)의 에지부를 덮으며 상기 기판상에 뱅크패턴(160)을 형성한다. 다시 말해, 상기 뱅크패턴(160)은 화소를 노출하는 개구부가 형성되어 있다. The bank pattern 160 is formed on the substrate to cover the edges of the reflective electrode 140 and the corrosion preventing electrode 150. In other words, the bank pattern 160 has an opening to expose the pixel.

또한, 상기 뱅크패턴(160)은 화소의 주변을 따라 개구가 형성되어 있다.In addition, an opening is formed in the bank pattern 160 along the periphery of the pixel.

상기 뱅크패턴(160)을 형성하기 위해, 상기 반사전극(140) 및 부식방지 전극(150)을 포함하는 기판상에 뱅크층을 형성한다. 상기 뱅크층은 무기 절연물질, 예컨대 산화실리콘 또는 질화 실리콘으로 형성할 수 있다. 상기 뱅크층상에 일정한 패턴을 갖는 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴을 식각 마스크로 사용하여, 상기 뱅크층을 식각하여 상기 뱅크패턴(160)을 형성한다.In order to form the bank pattern 160, a bank layer is formed on a substrate including the reflective electrode 140 and the corrosion preventing electrode 150. The bank layer may be formed of an inorganic insulating material such as silicon oxide or silicon nitride. A photoresist pattern having a predetermined pattern is formed on the bank layer. Using the photoresist pattern as an etching mask, the bank layer is etched to form the bank pattern 160.

도 9를 참조하면, 상기 뱅크패턴(160)을 식각마스크로 사용하여 상기 평탄화막(130)에 트렌치를 형성한다. 상기 뱅크패턴(160)에 비해 상기 평탄화막(130)을 과식각하여, 상기 개구에 비해 큰 너비를 갖는 트렌치를 형성한다. 이로써, 상기 평탄화막(130)의 트렌치 식각면은 상기 뱅크패턴(160)의 개구 식각면에 비해 내부에 배치됨에 따라, 상기 평탄화막(130)과 상기 뱅크패턴(160)은 언더컷부(130a)를 가진다. 즉, 화소의 주변을 따라 언더컷부(130a)가 형성된다. 여기서, 상기 평탄화막(130)의 식각은 에싱 공정을 이용할 수 있다. Referring to FIG. 9, a trench is formed in the planarization layer 130 using the bank pattern 160 as an etching mask. The planarization layer 130 is overetched compared to the bank pattern 160 to form a trench having a larger width than the opening. As a result, the trench etching surface of the planarization layer 130 is disposed inside the opening etching surface of the bank pattern 160, so that the planarization layer 130 and the bank pattern 160 are undercut portions 130a. Has That is, the undercut portion 130a is formed along the periphery of the pixel. Here, the etching of the planarization layer 130 may use an ashing process.

도 10을 참조하면, 상기 뱅크패턴(160)을 포함하는 기판 전면에 걸쳐, 반사 도전물질을 진공증착하여, 상기 언더컷부(130a)에 의해 각 화소별로 분리된 제 1 전극(170)을 형성할 수 있다. 상기 반사 도전물질은 Al, AlNd 및 Ag중 어느 하나일 수 있다. 이로써, 상기 제 1 전극(170)은 상기 언더컷부(130a)에 의해 포토 공정 없이, 진공증착만으로 형성할 수 있어, 상기 제 1 전극(170)이 부식되는 것을 방지할 수 있다.Referring to FIG. 10, a reflective conductive material is vacuum deposited on the entire surface of the substrate including the bank pattern 160 to form a first electrode 170 separated for each pixel by the undercut portion 130a. Can be. The reflective conductive material may be any one of Al, AlNd, and Ag. As a result, the first electrode 170 may be formed by only the vacuum deposition without the photo process by the undercut portion 130a, thereby preventing the first electrode 170 from being corroded.

상기 제 1 전극(170)의 쇼트를 방지하기 위해, 상기 언더컷부(130a)의 깊이는 상기 제 1 전극(170)의 두께보다 커야 합니다. 상기 제 1 전극(170)은 별도의 반사전극(140)을 구비함에 따라 두껍게 형성할 필요가 없습니다. 예컨대, 상기 제 1 전극(170)은 50Å 내지 500Å의 두께 범위로 형성할 수 있다. 이때, 상기 언더컷부(130a)의 깊이 범위는 상기 제 1 전극(170)의 쇼트 및 상기 제 2 전극(180)의 단락을 방지하기 위해, 500Å 내지 1500Å를 가질 수 있다.In order to prevent the short circuit of the first electrode 170, the depth of the undercut portion 130a must be greater than the thickness of the first electrode 170. The first electrode 170 does not need to be formed thick as the separate reflective electrode 140 is provided. For example, the first electrode 170 may be formed in a thickness range of 50 kPa to 500 kPa. In this case, the depth range of the undercut portion 130a may have a width of 500 μs to 1500 μs to prevent a short of the first electrode 170 and a short circuit of the second electrode 180.

또한, 본 발명의 실시예와 달리 별도의 반사전극을 형성하지 않고, 광을 반 사시키기 위해 상기 제 1 전극(170)을 두껍게 형성할 수 있다. 예컨대, 상기 제 1 전극(170)은 약 750Å이상으로 형성할 수 있다. 이때, 상기 언더컷부(130a)의 깊이범위는 1500Å 내지 2000Å를 가질 수 있다.In addition, unlike the embodiment of the present invention, the first electrode 170 may be thickly formed to reflect light without forming a separate reflective electrode. For example, the first electrode 170 may be formed to about 750 kV or more. At this time, the depth range of the undercut portion 130a may have a 1500Å to 2000Å.

도 11을 참조하면, 상기 제 1 전극(170)상에 적어도 유기발광패턴을 포함하는 유기층(180)을 형성한다.Referring to FIG. 11, an organic layer 180 including at least an organic light emitting pattern is formed on the first electrode 170.

상기 유기발광 패턴을 서로 다른 색상을 구현하는 화소별로 분리되어 있을 수 있다. 상기 유기발광 패턴은 습식 공정 또는 진공 증착법을 통해 형성할 수 있다. 특히, 상기 유기발광 패턴은 쉐도우 마스크를 이용한 진공증착법 등을 통해 형성할 수 있다. 또한, 상기 유기층(180)은 제 1 전하 주입층, 제 1 전하 수송층, 제 2 전하 수송층 및 제 2 전하 주입층 중 적어도 어느 하나를 더 형성할 수 있다. 상기 제 1 전하 주입층, 제 1 전하 수송층, 제 2 전하 수송층 및 제 2 전하 주입층은 모든 화소에 공통층으로 형성하거나, 각 화소별로 분리되도록 형성할 수도 있다. The organic light emitting pattern may be separated for each pixel to implement different colors. The organic light emitting pattern may be formed through a wet process or a vacuum deposition method. In particular, the organic light emitting pattern may be formed through a vacuum deposition method using a shadow mask. In addition, the organic layer 180 may further form at least one of a first charge injection layer, a first charge transport layer, a second charge transport layer, and a second charge injection layer. The first charge injection layer, the first charge transport layer, the second charge transport layer, and the second charge injection layer may be formed as a common layer in all pixels, or may be formed to be separated for each pixel.

상기 유기층(180)상에 제 2 전극(190)을 형성한다. 상기 제 2 전극(190)은 광을 투과할 수 있는 재질로 형성할 수 있다. 예컨대, 상기 제 2 전극(190)은 ITO 또는 IZO 중 어느 하나를 진공증착하여 형성할 수 있다.The second electrode 190 is formed on the organic layer 180. The second electrode 190 may be formed of a material that can transmit light. For example, the second electrode 190 may be formed by vacuum depositing any one of ITO and IZO.

따라서, 평탄화막과 뱅크패턴을 이용하여 화소의 주변을 따라 언더컷부를 형성함에 따라, 진공증착법을 통해 제 1 전극을 형성할 수 있다. 이로서, 상기 제 1 전극의 부식을 방지할 수 있어, 유기발광다이오드 표시장치의 신뢰성이 저하되는 것을 방지할 수 있다.Therefore, as the undercut portion is formed along the periphery of the pixel by using the planarization film and the bank pattern, the first electrode may be formed by vacuum deposition. As a result, corrosion of the first electrode can be prevented, and deterioration in reliability of the organic light emitting diode display can be prevented.

도 12 내지 도 15들은 본 발명의 제 4 실시예에 따른 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다. 본 발명의 제 4 실시예는 버퍼패턴, 제 2 패드전극을 형성하는 것을 제외하고, 앞서 설명한 제 3 실시예와 동일한 제조 방법을 포함한다. 따라서, 본 발명의 제 4 실시예는 제 3 실시예와 반복되는 설명은 생략하여 기술하며, 동일한 구성요소는 동일한 참조 번호를 부여한다.12 to 15 are cross-sectional views illustrating a method of manufacturing an organic light emitting diode display according to a fourth exemplary embodiment of the present invention. The fourth embodiment of the present invention includes the same manufacturing method as the third embodiment described above, except that the buffer pattern and the second pad electrode are formed. Therefore, the fourth embodiment of the present invention will be omitted without repeating the description of the third embodiment, the same components are given the same reference numerals.

도 12를 참조하면, 유기발광다이오드 표시장치를 제조하기 위해, 먼저 기판상에 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들 및 제 1 패드전극들을 형성한다.Referring to FIG. 12, in order to manufacture an organic light emitting diode display, first, driving element units S-Tr, D-Tr, and Cp, a plurality of wirings, and first pad electrodes are formed on a substrate.

이때, 상기 구동소자부에 배치된 게이트 절연막은 상기 제 1 게이트 패드 전극(102)을 노출하는 콘택홀을 구비한다.In this case, the gate insulating layer disposed on the driving device may include a contact hole exposing the first gate pad electrode 102.

상기 구동소자부(S-Tr, D-Tr, Cp), 다수의 배선들 및 제 1 패드전극들을 포함하는 기판상에 상기 드레인 전극(114)과 제 1 패드전극, 예컨대 제 1 게이트 패드전극(102)을 각각 노출하는 제 1 및 제 2 콘택홀(C1. C2)를 구비하는 보호막(120), 평탄화막(130) 및 버퍼패턴(235)을 형성한다.The drain electrode 114 and the first pad electrode, for example, the first gate pad electrode, on the substrate including the driving element units S-Tr, D-Tr, and Cp, a plurality of wires, and first pad electrodes. A passivation layer 120, a planarization layer 130, and a buffer pattern 235 having first and second contact holes C1 and C2 exposing 102 are formed.

상기 평탄화막(130)은 도면과 달리, 기판의 에지부에 더 형성할 수도 있다.Unlike the drawing, the planarization layer 130 may be further formed at an edge portion of the substrate.

도 13을 참조하면, 상기 버퍼패턴(235)상에 드레인 전극(114)과 전기적으로 연결된 반사전극(140) 및 부식방지 전극(150)을 형성한다.Referring to FIG. 13, a reflective electrode 140 and an anti-corrosion electrode 150 that are electrically connected to the drain electrode 114 are formed on the buffer pattern 235.

상기 반사전극(140) 및 부식방지 전극(150)을 형성하는 공정에서, 상기 제 2 콘택홀을 통해 노출된 상기 제 1 게이트 패드 전극(102)을 덮는 제 2 게이트 패드 전극(203)을 형성할 수 있다. 즉, 상기 제 2 게이트 패드 전극(203)은 상기 반사전 극(140)의 형성물질 및 부식방지 전극(150)의 형성물질이 적층된 구조를 가질 수 있다. 이로써, 상기 제 2 게이트 패드 전극(203)은 상기 제 1 게이트 패드 전극(102)이 부식되는 것을 방지할 수 있다.In the process of forming the reflective electrode 140 and the corrosion preventing electrode 150, a second gate pad electrode 203 covering the first gate pad electrode 102 exposed through the second contact hole may be formed. Can be. That is, the second gate pad electrode 203 may have a structure in which a material for forming the reflective electrode 140 and a material for forming the corrosion preventing electrode 150 are stacked. As a result, the second gate pad electrode 203 may prevent the first gate pad electrode 102 from corroding.

도 14를 참조하면, 상기 반사전극(140) 및 부식방지 전극(150)의 에지부를 덮으며 상기 기판상에 뱅크패턴(160)을 형성한다. 다시 말해, 상기 뱅크패턴(160)은 화소를 노출하는 개구부가 형성되어 있다. 또한, 상기 뱅크패턴(160)은 화소의 주변을 따라 개구가 형성되어 있다.Referring to FIG. 14, a bank pattern 160 is formed on the substrate to cover the edges of the reflective electrode 140 and the corrosion preventing electrode 150. In other words, the bank pattern 160 has an opening to expose the pixel. In addition, an opening is formed in the bank pattern 160 along the periphery of the pixel.

상기 뱅크패턴(160)의 개구에 대응하여 상기 평탄화막(130)에 상기 개구에 비해 큰 너비를 갖는 트렌치를 형성한다. 이로써, 화소의 주변을 따라, 상기 뱅크패턴(160)과 상기 평탄화막(130)에 의해 형성된 언더컷부가 배치된다.A trench having a larger width than that of the opening is formed in the planarization layer 130 corresponding to the opening of the bank pattern 160. As a result, an undercut portion formed by the bank pattern 160 and the planarization layer 130 is disposed along the periphery of the pixel.

도 15를 참조하면, 상기 뱅크패턴(160)을 포함하는 기판 전면에 걸쳐, 반사 도전물질을 진공증착하여, 상기 언더컷부에 의해 화소별로 분리된 제 1 전극(170)을 형성한다.Referring to FIG. 15, a reflective conductive material is vacuum deposited on the entire surface of the substrate including the bank pattern 160 to form a first electrode 170 separated for each pixel by the undercut portion.

이후, 상기 제 1 전극(170)상에 적어도 유기발광 패턴을 포함하는 유기층(180) 및 제 2 전극을 형성하여, 유기발광다이오드 표시장치를 제조할 수 있다.Thereafter, the organic light emitting diode display device may be manufactured by forming the organic layer 180 and the second electrode including at least an organic light emitting pattern on the first electrode 170.

따라서, 본 발명에서 제 2 패드전극은 내식성을 갖는 반사전극 및 부식방지 전극을 형성하는 공정에서 형성함에 따라, 공정 수를 더 줄일 수 있다.Therefore, in the present invention, as the second pad electrode is formed in the process of forming the anti-corrosion reflective electrode and the anti-corrosion electrode, the number of processes can be further reduced.

도 1은 본 발명의 제 1 실시예에 따른 유기발광다이오드 표시장치의 평면도이다.1 is a plan view of an organic light emitting diode display according to a first exemplary embodiment of the present invention.

도 2는 도 1에 도시된 I-I', Ⅱ-Ⅱ'을 따라 절단한 단면도이다. FIG. 2 is a cross-sectional view taken along lines II ′ and II ′ of FIG. 1.

도 3은 도 1에 도시된 A영역을 확대한 확대도이다.3 is an enlarged view illustrating an area A illustrated in FIG. 1.

도 4는 본 발명의 제 2 실시예에 따른 유기발광다이오드 표시장치를 설명하기 위해 도시한 단면도이다.4 is a cross-sectional view illustrating an organic light emitting diode display according to a second exemplary embodiment of the present invention.

도 5 내지 도 11들은 본 발명의 제 3 실시예에 따른 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.5 through 11 are cross-sectional views illustrating a method of manufacturing an organic light emitting diode display according to a third exemplary embodiment of the present invention.

도 12 내지 도 15들은 본 발명의 제 4 실시예에 따른 유기발광다이오드 표시장치의 제조 방법을 설명하기 위해 도시한 단면도들이다.12 to 15 are cross-sectional views illustrating a method of manufacturing an organic light emitting diode display according to a fourth exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 참조 부호의 설명) (Explanation of reference numerals for the main parts of the drawings)

100 : 기판 101 : 게이트 배선100: substrate 101: gate wiring

102 : 제 1 게이트 패드전극 103, 203 : 제 2 게이트 패드전극102: first gate pad electrode 103, 203: second gate pad electrode

104 : 데이터 배선 105 : 제 1 데이터 패드전극104: data wiring 105: first data pad electrode

106 : 제 2 데이터 패드전극 107 : 전원배선106: second data pad electrode 107: power supply wiring

108 : 제 1 전원 패드전극 109 : 제 2 전원 패드전극108: first power pad electrode 109: second power pad electrode

130 : 평탄화막 135, 235 : 버퍼패턴130: planarization film 135, 235: buffer pattern

140 : 반사전극 150 : 부식방지 전극140: reflective electrode 150: corrosion preventing electrode

160 : 뱅크패턴 170 : 제 1 전극160: bank pattern 170: first electrode

180 : 유기층 190 : 제 2 전극180: organic layer 190: second electrode

Claims (10)

화소가 정의된 기판;A substrate on which pixels are defined; 상기 화소에 배치된 박막트랜지스터;A thin film transistor disposed on the pixel; 상기 박막트랜지스터를 포함하는 상기 기판상에 배치된 보호막;A protective film disposed on the substrate including the thin film transistor; 상기 보호막상에 배치되며, 상기 화소의 주변을 따라 배치된 트렌치를 구비하는 평탄화막;A planarization layer disposed on the passivation layer and having a trench disposed along a periphery of the pixel; 상기 평탄화막상에 배치되며, 상기 박막트랜지스터와 전기적으로 연결된 반사전극;A reflection electrode disposed on the planarization layer and electrically connected to the thin film transistor; 상기 반사전극상에 배치되며, 상기 반사전극에 비해 큰 내식성을 갖는 도전물질로 이루어진 부식방지 전극;An anti-corrosion electrode disposed on the reflective electrode and made of a conductive material having greater corrosion resistance than the reflective electrode; 상기 반사전극 및 상기 부식방지 전극의 에지부를 덮으며 상기 평탄화막상에 배치되고, 상기 트렌치보다 작은 너비의 개구를 가져 상기 평탄화막과 언더컷부를 이루는 뱅크 패턴;A bank pattern covering the edges of the reflective electrode and the corrosion preventing electrode and disposed on the planarization film, the bank pattern having an opening having a width smaller than that of the trench to form the planarization film and the undercut part; 상기 뱅크 패턴 및 상기 반사전극을 포함하는 기판상에 배치되며, 상기 언더컷에 의해 각 화소별로 분리되는 제 1 전극;A first electrode disposed on a substrate including the bank pattern and the reflective electrode and separated for each pixel by the undercut; 상기 제 1 전극상에 배치되며, 적어도 유기발광패턴을 포함하는 유기층; 및An organic layer disposed on the first electrode and including at least an organic light emitting pattern; And 상기 유기층상에 배치된 제 2 전극을 포함하는 유기발광다이오드 표시장치.An organic light emitting diode display device including a second electrode on the organic layer. 제 1 항에 있어서,The method of claim 1, 상기 평탄화막과 상기 뱅크패턴사이에 개재된 버퍼패턴을 더 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.And a buffer pattern interposed between the planarization layer and the bank pattern. 제 1 항에 있어서,The method of claim 1, 상기 박막트랜지스터와 전기적으로 연결된 배선들;Wires electrically connected to the thin film transistor; 상기 각 배선들의 끝단에 배치된 제 1 패드 전극; 및A first pad electrode disposed at an end of each of the wires; And 상기 보호막을 사이에 두고 상기 제 1 패드전극과 전기적으로 연결되며, 상기 제 1 패드전극에 비해 내식성을 갖는 도전물질로 이루어진 제 2 패드전극을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.And a second pad electrode electrically connected to the first pad electrode with the passivation layer interposed therebetween and made of a conductive material having a corrosion resistance compared to the first pad electrode. 제 1 항에 있어서,The method of claim 1, 상기 박막트랜지스터와 전기적으로 연결된 배선들;Wires electrically connected to the thin film transistor; 상기 각 배선들의 끝단에 배치된 제 1 패드 전극; 및A first pad electrode disposed at an end of each of the wires; And 상기 보호막 및 상기 평탄화막을 사이에 두고 상기 제 1 패드전극과 전기적으로 연결되며, 상기 제 1 패드전극에 비해 내식성을 갖는 도전물질로 이루어진 제 2 패드전극을 포함하는 것을 특징으로 하는 유기발광다이오드 표시장치.And a second pad electrode electrically connected to the first pad electrode with the passivation layer and the planarization layer interposed therebetween and made of a conductive material having corrosion resistance compared to the first pad electrode. . 제 1 항에 있어서,The method of claim 1, 상기 제 2 패드전극은 상기 반사전극의 형성물질 및 상기 부식방지전극의 형성물질의 적층구조로 이루어진 것을 특징으로 하는 유기발광다이오드 표시장치.And the second pad electrode is formed of a stacked structure of a material forming the reflective electrode and a material forming the corrosion preventing electrode. 화소가 정의된 기판을 제공하는 단계;Providing a substrate on which pixels are defined; 상기 화소에 박막트랜지스터를 형성하는 단계;Forming a thin film transistor on the pixel; 상기 박막트랜지스터를 포함하는 상기 기판상에 배치된 보호막;A protective film disposed on the substrate including the thin film transistor; 상기 보호막상에 평탄화막을 형성하는 단계;Forming a planarization layer on the passivation layer; 상기 평탄화막상에 상기 박막트랜지스터와 전기적으로 연결된 반사전극 및 부식방지 전극을 형성하는 단계;Forming a reflection electrode and a corrosion prevention electrode electrically connected to the thin film transistor on the planarization layer; 상기 반사전극 및 상기 부식방지 전극의 에지부를 덮으며 상기 평탄화막상에 배치되고, 화소의 주변을 따라 개구를 갖는 뱅크 패턴을 형성하는 단계;Forming a bank pattern covering the edges of the reflective electrode and the corrosion preventing electrode and disposed on the planarization layer, the bank pattern having an opening along the periphery of the pixel; 언더컷부를 형성하기 위해, 상기 뱅크 패턴을 식각 마스크로 하여 상기 평탄화막을 식각하여 상기 개구에 비해 큰 너비를 갖는 트렌치를 형성하는 단계;Etching the planarization layer using the bank pattern as an etch mask to form an undercut portion to form a trench having a larger width than the opening; 적어도 상기 부식방지 전극상에 배치되며, 상기 언더컷부에 의해 각 화소별로 분리되는 제 1 전극을 형성하는 단계;Forming a first electrode disposed on at least the corrosion preventing electrode and separated by each pixel by the undercut portion; 상기 제 1 전극상에 적어도 유기발광패턴을 포함하는 유기층을 형성하는 단계; 및Forming an organic layer including at least an organic light emitting pattern on the first electrode; And 상기 유기층상에 제 2 전극을 형성하는 단계를 포함하는 유기발광다이오드 표시장치의 제조 방법.A method of manufacturing an organic light emitting diode display device, the method comprising forming a second electrode on the organic layer. 제 6 항에 있어서,The method of claim 6, 상기 평탄화막과 상기 뱅크패턴사이에 개재된 버퍼패턴을 더 형성하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.And a buffer pattern interposed between the planarization layer and the bank pattern. 제 6 항에 있어서,The method of claim 6, 상기 박막트랜지스터와 전기적으로 연결된 배선들;Wires electrically connected to the thin film transistor; 상기 각 배선들의 끝단에 배치된 제 1 패드 전극; 및A first pad electrode disposed at an end of each of the wires; And 상기 보호막을 사이에 두고 상기 제 1 패드전극과 전기적으로 연결되며, 상기 제 1 패드전극에 비해 내식성을 갖는 도전물질로 이루어진 제 2 패드전극을 더 형성하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.Fabrication of an organic light emitting diode display device further comprising a second pad electrode electrically connected to the first pad electrode with the passivation layer interposed therebetween, the second pad electrode being made of a conductive material having a corrosion resistance compared to the first pad electrode. Way. 제 6 항에 있어서,The method of claim 6, 상기 박막트랜지스터와 전기적으로 연결된 배선들;Wires electrically connected to the thin film transistor; 상기 각 배선들의 끝단에 배치된 제 1 패드 전극; 및A first pad electrode disposed at an end of each of the wires; And 상기 보호막 및 상기 평탄화막을 사이에 두고 상기 제 1 패드전극과 전기적으로 연결되며, 상기 제 1 패드전극에 비해 내식성을 갖는 도전물질로 이루어진 제 2 패드전극을 더 형성하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.An organic light emitting diode display further comprising a second pad electrode electrically connected to the first pad electrode with the passivation layer and the planarization layer interposed therebetween, the second pad electrode being made of a conductive material having a corrosion resistance compared to the first pad electrode. Method of manufacturing the device. 제 9 항에 있어서,The method of claim 9, 상기 제 2 패드전극은 상기 반사전극 및 상기 부식방지 전극을 형성하는 공정에서 형성하는 것을 특징으로 하는 유기발광다이오드 표시장치의 제조 방법.And the second pad electrode is formed in the process of forming the reflective electrode and the anti-corrosion electrode.
KR1020070136153A 2007-12-24 2007-12-24 Organic light emitting diode display device and method of manufacturing the same KR20090068504A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070136153A KR20090068504A (en) 2007-12-24 2007-12-24 Organic light emitting diode display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136153A KR20090068504A (en) 2007-12-24 2007-12-24 Organic light emitting diode display device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20090068504A true KR20090068504A (en) 2009-06-29

Family

ID=40995896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136153A KR20090068504A (en) 2007-12-24 2007-12-24 Organic light emitting diode display device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20090068504A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128742A (en) * 2016-05-13 2017-11-23 엘지디스플레이 주식회사 Flexible organic light emitting diode display device
KR20190093830A (en) * 2018-02-01 2019-08-12 삼성디스플레이 주식회사 Organic light emitting display apparatus and method of manufacturing thereof
CN112701148A (en) * 2020-12-28 2021-04-23 广东聚华印刷显示技术有限公司 Top emission display panel, display device and manufacturing method thereof
CN112701148B (en) * 2020-12-28 2024-04-30 广东聚华印刷显示技术有限公司 Top emission display panel, display device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170128742A (en) * 2016-05-13 2017-11-23 엘지디스플레이 주식회사 Flexible organic light emitting diode display device
KR20190093830A (en) * 2018-02-01 2019-08-12 삼성디스플레이 주식회사 Organic light emitting display apparatus and method of manufacturing thereof
CN112701148A (en) * 2020-12-28 2021-04-23 广东聚华印刷显示技术有限公司 Top emission display panel, display device and manufacturing method thereof
CN112701148B (en) * 2020-12-28 2024-04-30 广东聚华印刷显示技术有限公司 Top emission display panel, display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR101980780B1 (en) Organic light emitting display device and method of manufacturing the same
KR101291845B1 (en) Organic light emitting diodes display device and method of manufacturing the same
CN108231834B (en) Light emitting display device and method of manufacturing the same
US7309955B2 (en) Organic electroluminescent display device and fabricating method thereof
KR101373435B1 (en) Display substrate, organic emitting diode display device having the same and method of manufacturing thereof
KR20180047589A (en) Organic light emitting display device and method of manufacturing the same
KR101878186B1 (en) Organic light emitting display and fabricating method thereof
KR101232549B1 (en) Organic electro-luminescence display device and method for fabricating of the same
KR20080085583A (en) Organic light emitting display device and method for fabricating the same
KR101100891B1 (en) Thin film transistor substrate and display apparatus havign the same
KR20090068505A (en) Organic light emitting diode display device and method of manufacturing the same
US20200219423A1 (en) Flexible display device and method of manufacturing flexible display device
JP2023531333A (en) DISPLAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, DISPLAY DEVICE
CN113013193A (en) Display device and method for manufacturing the same
KR101177580B1 (en) Organic electro-luminescence display device and method for fabricating of the same
US20220181399A1 (en) Electroluminescence Display Apparatus
KR20090068504A (en) Organic light emitting diode display device and method of manufacturing the same
KR20090041871A (en) Organic light emitting diode display device and method of manufacturing the same
KR20070062647A (en) Organic electro-luminescence display device and method for fabricating of the same
CN114503274A (en) Display substrate and display device
KR102593332B1 (en) Organic light emitting display device and method of manufacturing the same
KR101992914B1 (en) Organic light emitting display and fabricating method thereof
KR101472125B1 (en) Organic light emitting diode display device and method of manufacturing the same
US11856830B2 (en) Display device and method of manufacturing same
KR20080102496A (en) Organic light emitting diode display device and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid