KR20090065269A - Transparent thin transistor with polymer passivation layer and method for manufacturing the same - Google Patents

Transparent thin transistor with polymer passivation layer and method for manufacturing the same Download PDF

Info

Publication number
KR20090065269A
KR20090065269A KR1020070132753A KR20070132753A KR20090065269A KR 20090065269 A KR20090065269 A KR 20090065269A KR 1020070132753 A KR1020070132753 A KR 1020070132753A KR 20070132753 A KR20070132753 A KR 20070132753A KR 20090065269 A KR20090065269 A KR 20090065269A
Authority
KR
South Korea
Prior art keywords
protective film
active layer
thin film
semiconductor active
film transistor
Prior art date
Application number
KR1020070132753A
Other languages
Korean (ko)
Other versions
KR100974887B1 (en
Inventor
조두희
양신혁
박상희
신재헌
유민기
황치선
조경익
추혜용
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070132753A priority Critical patent/KR100974887B1/en
Publication of KR20090065269A publication Critical patent/KR20090065269A/en
Application granted granted Critical
Publication of KR100974887B1 publication Critical patent/KR100974887B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

A transparent thin film transistor having a polymer protection layer and a manufacturing method thereof are provided to prevent a change of characteristics caused by external environment and to prevent a change of characteristics of an active layer caused by a low-temperature process. A gate electrode(122) is formed on an upper surface of a substrate. A gate insulating layer(120) is formed on an upper surface of the gate electrode. A semiconductor active layer(130) is formed on an upper surface of the gate insulating layer. A source electrode and a drain electrode are formed at both ends of the semiconductor active layer, respectively. A protective layer of the polymer material is formed to cover the semiconductor active layer, the source electrode, and the drain electrode.

Description

폴리머 보호막이 형성된 투명 박막 트랜지스터 및 이의 제조 방법{TRANSPARENT THIN TRANSISTOR WITH POLYMER PASSIVATION LAYER AND METHOD FOR MANUFACTURING THE SAME}Transparent thin film transistor having a polymer protective film and a method of manufacturing the same {TRANSPARENT THIN TRANSISTOR WITH POLYMER PASSIVATION LAYER AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 투명 박막 트랜지스터 및 이의 제조 방법에 관한 것으로, 특히 보호막이 형성된 하부 게이트 구조의 투명 박막 트랜지스터 및 이의 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transparent thin film transistor and a method of manufacturing the same, and more particularly, to a transparent thin film transistor having a lower gate structure having a protective film and a method of manufacturing the same.

본 발명은 정보통신부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2006-S-079-02, 과제명: 투명전자 소자를 이용한 스마트 창]. The present invention is derived from the research conducted as part of the IT source technology development project of the Ministry of Information and Communication and the Ministry of Information and Telecommunications Research and Development. .

투명 박막 트랜지스터는 활성층을 투명 반도체를 이용하여 형성한 박막 트랜지스터로서, 최근 유기 발광 디스플레이 장치 등과 같은 평판 디스플레이 장치의 화소 영역 등에 구비되어 광이 박막 트랜지스터를 통과하여 외부로 취출되도록 하는 구조에 사용하기 위한 연구가 활발히 진행되고 있다. The transparent thin film transistor is a thin film transistor in which an active layer is formed using a transparent semiconductor. The transparent thin film transistor is recently provided in a pixel area of a flat panel display device such as an organic light emitting display device and the like to allow light to be extracted to the outside through the thin film transistor. Research is actively underway.

박막 트랜지스터는 그 구조에 따라 상부 게이트(Top Gate) 구조와 하부 게이트(Bottom Gate) 구조로 나눌 수 있다. The thin film transistor may be divided into a top gate structure and a bottom gate structure according to its structure.

상부 게이트 구조는 소오스/드레인 전극과 반도체 활성층이 하부에 있고 게이트 절연층과 게이트 전극이 그 위에 올려져 있는 구조를 취하여 게이트 절연층에 의하여 반도체 활성층이 자연스럽게 밀봉 보호되는 구조를 가진다. The upper gate structure has a structure in which a source / drain electrode and a semiconductor active layer are below and a gate insulating layer and a gate electrode are mounted thereon, so that the semiconductor active layer is naturally sealed and protected by the gate insulating layer.

그러나, 상부 게이트 구조 박막 트랜지스터의 경우 게이트 절연층 및 게이트 전극 등의 상부 구조물을 증착하는 공정에서 반도체 활성층이 원치 않는 여러 가지 변화를 겪게 되는 단점이 있다. However, the upper gate structure thin film transistor has a disadvantage in that the semiconductor active layer undergoes various changes in the process of depositing the upper structure such as the gate insulating layer and the gate electrode.

반면, 하부 게이트 구조는 게이트 전극 상에 형성된 게이트 절연층, 게이트 절연층 상에 형성된 소오스/드레인 전극 및 반도체 활성층을 포함하는 구조를 취한다. 하부 게이트 구조는 반도체 활성층을 마지막에 형성할 수 있어 활성층 특성에 영향을 주는 여타 공정을 거치지 않아도 되는 장점은 있으나 반도체 활성층이 외부 환경에 노출되어 보호받지 못하는 단점이 있다. 그래서 일반적으로 하부 게이트 구조의 박막 트랜지스터는 반도체 활성층을 보호하는 보호막을 필요로 한다. On the other hand, the lower gate structure has a structure including a gate insulating layer formed on the gate electrode, a source / drain electrode formed on the gate insulating layer, and a semiconductor active layer. The lower gate structure has the advantage of not having to go through other processes affecting the characteristics of the active layer since the semiconductor active layer can be formed last, but the disadvantage is that the semiconductor active layer is exposed to the external environment and is not protected. Therefore, in general, a thin film transistor having a lower gate structure requires a protective film for protecting a semiconductor active layer.

한편, 박막 트랜지스터의 제조 시에 이용되는 투명 산화물 반도체는 온도나 표면의 화학적 변화에 따라 민감하게 특성이 변화하기 때문에 가능하면 반도체 활성층 공정을 마지막에 수행하는 하부 게이트 구조가 바람직하다. On the other hand, since the transparent oxide semiconductor used in the manufacture of the thin film transistor is sensitively changed according to temperature or chemical change of the surface, a lower gate structure in which the semiconductor active layer process is last performed is preferable if possible.

그러나 보호막을 형성하는 과정에서 반도체 활성층을 오히려 열화시키거나 트랜지스터 특성에 악영향을 미치는 변화가 일어나는 것은 바람직하지 않다. 종래의 실리콘을 기반으로 한 박막 트랜지스터에서는 산화 규소나 질화 규소 및 산화 알루미늄 등의 무기 박막을 이용하여 보호막을 형성하며, 무기 박막을 증착하는 공정에서 겪게 되는 고온 및 플라즈마 또는 활성 화학 물질에 의하여 특성이 변화할 가능성이 큰 문제점이 있다. However, in the process of forming the protective film, it is not preferable that the semiconductor active layer is deteriorated or a change that adversely affects the transistor characteristics occurs. In the conventional silicon-based thin film transistor, a protective film is formed by using an inorganic thin film such as silicon oxide, silicon nitride, and aluminum oxide, and has characteristics due to high temperature and plasma or active chemicals experienced in the process of depositing an inorganic thin film. There is a problem that is likely to change.

따라서, 본 발명의 목적은, 하부 게이트 구조의 투명 박막 트랜지스터의 장기적 안정성을 확보하고 공정 중의 특성 변화를 최소화하며, 박막 트랜지스터의 투명성을 유지하기 위하여 폴리머 물질의 보호막을 비교적 낮은 온도의 공정으로 형성하는 방법을 제공하는 데에 있다. Accordingly, an object of the present invention is to form a protective film of a polymer material in a relatively low temperature process in order to ensure long-term stability of the transparent thin film transistor of the bottom gate structure, to minimize changes in characteristics during the process, and to maintain transparency of the thin film transistor. To provide a way.

이를 위하여, 본 발명의 일실시 예에 따른 폴리머 보호막이 형성된 투명 박막 트랜지스터는, 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성된 반도체 활성층; 상기 반도체 활성층의 양단에 각각 형성된 소오스 전극 및 드레인 전극; 및 상기 반도체 활성층, 소오스 전극 및 드레인 전극을 덮는 폴리머 물질의 보호막을 포함한다. To this end, the transparent thin film transistor formed with a polymer protective film according to an embodiment of the present invention, a substrate; A gate electrode formed on the substrate; A gate insulating layer formed on the gate electrode; A semiconductor active layer formed on the gate insulating layer; Source and drain electrodes formed on both ends of the semiconductor active layer; And a protective film of a polymer material covering the semiconductor active layer, the source electrode, and the drain electrode.

또한, 이를 위하여, 본 발명의 일실시 예에 따른 폴리머 보호막이 형성된 투명 박막 트랜지스터의 제조 방법은, (a) 기판 상에 게이트 전극, 게이트 절연층 및 반도체 활성층을 순차적으로 적층하는 단계; (b) 상기 반도체 활성층의 양단에 각각 소오스 전극 및 드레인 전극을 형성하는 단계; 및 (c) 상기 반도체 활성층, 소오스 전극 및 드레인 전극을 덮는 폴리머 물질의 보호막을 형성하는 단계를 포함한다. In addition, for this purpose, a method of manufacturing a transparent thin film transistor having a polymer protective film according to an embodiment of the present invention, (a) sequentially stacking a gate electrode, a gate insulating layer and a semiconductor active layer on a substrate; (b) forming source and drain electrodes on both ends of the semiconductor active layer, respectively; And (c) forming a protective film of a polymer material covering the semiconductor active layer, the source electrode, and the drain electrode.

상술한 바와 같이, 본 발명에 따르면, 하부 게이트 구조의 투명 박막 트랜지스터에 폴리머 보호막을 형성함으로써 외부 환경에 의하여 트랜지스터의 특성이 변화하는 것을 방지할 수 있을 뿐만 아니라 저온 공정을 사용하므로 공정 중에 반도체 활성층의 특성이 변화하는 것을 방지할 수 있다. As described above, according to the present invention, by forming a polymer protective film on a transparent thin film transistor having a lower gate structure, it is possible to prevent the transistor characteristics from being changed by an external environment and to use a low temperature process. The characteristic can be prevented from changing.

또한, 폴리머 재료를 이용하여 보호막을 형성함으로써 소자의 장기적 안정성을 확보하고, 투명 박막 트랜지스터의 중요한 특성인 투명성을 유지할 수 있는 이점이 있다. In addition, by forming a protective film using a polymer material, there is an advantage of ensuring long-term stability of the device and maintaining transparency, which is an important characteristic of the transparent thin film transistor.

또한, 하부 게이트 구조의 투명 반도체 박막 트랜지스터 어레이를 유기 발광 다이오드 디스플레이 패널의 백플레인으로 사용할 경우 폴리머 보호막을 뱅크층으로 사용할 수 있어 별도의 뱅크 공정을 생략할 수 있을 뿐만 아니라, 대부분의 폴리머는 자외선을 흡수하므로 별도의 자외선 차단막을 형성할 필요 없이 박막 트랜지스터에 의한 자외선 차단 효과를 가져올 수 있다. In addition, when a transparent semiconductor thin film transistor array having a bottom gate structure is used as a backplane of an organic light emitting diode display panel, a polymer passivation layer may be used as a bank layer, and a separate bank process may be omitted, and most polymers absorb ultraviolet rays. Therefore, it is possible to bring about a UV blocking effect by the thin film transistor without forming a separate UV blocking film.

하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. Terms to be described later are terms defined in consideration of functions in the present invention, and may be changed according to intentions or customs of users or operators. Therefore, the definition should be made based on the contents throughout the specification.

전술한 바와 같이 투명 박막 트랜지스터는 활성층 형성 시에 활성층 특성에 영향을 주는 여타 공정을 거치지 않아도 되는 하부 게이트 구조를 취하는 것이 바람직하다. 다만, 하부 게이트 구조에서는 활성층이 공기 중에 노출되어 소자의 장기적인 안정성 및 외부 환경의 영향으로 인한 문제점이 있다. 상기와 같은 문제점을 해결하기 위하여 본 발명은, 반도체 활성층 및 소오스/드레인 전극 상에 보호막을 형성하는 방법을 제공한다. 이 때, 고온, 플라즈마 또는 활성 화학 물질에 의하여 특성이 변화하기 쉬운 투명 산화물 반도체의 특성상 보호막을 저온 공정에 의하여 폴리머 물질로 형성한다. As described above, it is preferable that the transparent thin film transistor has a lower gate structure that does not need to go through other processes affecting the active layer properties when the active layer is formed. However, in the lower gate structure, the active layer is exposed to air, and thus there is a problem due to the long-term stability of the device and the influence of the external environment. In order to solve the above problems, the present invention provides a method for forming a protective film on the semiconductor active layer and the source / drain electrode. At this time, a protective film is formed of a polymer material by a low temperature process due to the characteristics of the transparent oxide semiconductor whose properties are easily changed by high temperature, plasma or active chemicals.

이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 발명의 이해를 돕기 위하여 하부 게이트 구조의 박막 트랜지스터의 구조를 도 1을 참조하여 살펴보기로 한다. First, the structure of a thin film transistor having a lower gate structure will be described with reference to FIG. 1 to assist in understanding the invention.

도 1의 (a)는 역-코플라나 하부 게이트 구조의 박막 트랜지스터를 보여주는 개략도이다. 도 1의 (a)를 참조하면, 기판(110), 게이트 전극(122) 및 게이트 절연층(120)이 아래로부터 순차적으로 적층되고, 상기 게이트 절연층(120) 상에 소오스/드레인 전극(132, 134)이 형성되고, 양단이 소오스/드레인 전극(132, 134)을 덮는 반도체 활성층(130)이 형성되어 있음을 알 수 있다. 이와 같이, 반도체 활성 층(130)의 양단이 소오스/드레인 전극(132, 134)을 덮는 구조를 역-코플라나 구조라고 한다. FIG. 1A is a schematic diagram illustrating a thin film transistor having an inverse coplanar lower gate structure. Referring to FIG. 1A, a substrate 110, a gate electrode 122, and a gate insulating layer 120 are sequentially stacked from below, and a source / drain electrode 132 is disposed on the gate insulating layer 120. , 134 is formed, and the semiconductor active layer 130 covering both the source / drain electrodes 132 and 134 is formed. As such, the structure in which both ends of the semiconductor active layer 130 cover the source / drain electrodes 132 and 134 is called an inverse coplanar structure.

한편, 도 1의 (b)는 역-스태거 하부 게이트 구조의 박막 트랜지스터를 보여주는 개략도이다. 도 1의 (b)를 참조하면, 역-코플라나 하부 게이트 구조와 같이 기판(110), 게이트 전극(122) 및 게이트 절연층(120)이 아래로부터 순차적으로 적층되어 있음을 알 수 있다. 하지만, 역-코플라나 하부 게이트 구조와는 반대로 소오스/드레인 전극(132, 134)이 반도체 활성층(130)의 양단을 덮고 있음을 알 수 있다. 이와 같이, 소오스/드레인 전극(132, 134)이 반도체 활성층(130)의 양단을 덮는 구조를 역-스태거 구조라고 한다. On the other hand, Figure 1 (b) is a schematic diagram showing a thin film transistor of the reverse-stagger bottom gate structure. Referring to FIG. 1B, it can be seen that the substrate 110, the gate electrode 122, and the gate insulating layer 120 are sequentially stacked from below, like the inverse coplanar lower gate structure. However, it can be seen that the source / drain electrodes 132 and 134 cover both ends of the semiconductor active layer 130 as opposed to the reverse coplanar lower gate structure. As such, the structure in which the source / drain electrodes 132 and 134 cover both ends of the semiconductor active layer 130 is referred to as an inverse stagger structure.

본 발명에서 제공하고자 하는 투명 박막 트랜지스터는 상기의 역-코플라나 하부 게이트 구조 및 역-스태거 하부 게이트 구조 모두에 적용될 수 있다. 다만, 설명의 편의를 위하여, 이하에서는 역-코플라나 하부 게이트 구조에 적용되는 본 발명의 특징을 설명하기로 한다. The transparent thin film transistor to be provided in the present invention may be applied to both the reverse coplanar bottom gate structure and the reverse stagger bottom gate structure. However, for convenience of description, hereinafter, the features of the present invention applied to the inverse coplanar lower gate structure will be described.

도 2는 본 발명의 일실시 예에 따른 폴리머 보호막이 형성된 투명 박막 트랜지스터를 보여주는 예시도이다. 도 2를 참조하면, 본 발명의 일실시 예에 따른 폴리머 보호막이 형성된 투명 박막 트랜지스터는, 기판(110), 상기 기판 상에 형성된 게이트 전극(122), 상기 게이트 전극(122)을 덮는 게이트 절연층(120), 상기 게이트 절연층(120)상에 간격을 두고 형성된 소오스/드레인 전극(132, 134), 상기 소오 스/드레인 전극(132, 134) 사이에 형성된 반도체 활성층(130) 및 상기 소오스/드레인 전극(132, 134)과 상기 반도체 활성층(130)을 덮는 폴리머 보호막(140)을 포함한다. 2 is an exemplary view showing a transparent thin film transistor having a polymer protective film according to an embodiment of the present invention. Referring to FIG. 2, a transparent thin film transistor having a polymer protective film according to an embodiment of the present invention may include a substrate 110, a gate electrode 122 formed on the substrate, and a gate insulating layer covering the gate electrode 122. (120), the source / drain electrodes 132 and 134 formed at intervals on the gate insulating layer 120, the semiconductor active layer 130 and the source / drain formed between the source / drain electrodes 132 and 134. And a polymer protective layer 140 covering the drain electrodes 132 and 134 and the semiconductor active layer 130.

기판(110)으로는 유리 기판 또는 플라스틱 기판 등을 사용할 수 있으며, 투명성이 있는 소재로 만들어진 것이라면 어떤 기판이라도 사용할 수 있다. 플라스틱 기판으로는 플렉시블(flexible) 가능한 기판을 사용할 수도 있다. The substrate 110 may be a glass substrate, a plastic substrate, or the like, and any substrate may be used as long as the substrate 110 is made of a transparent material. As the plastic substrate, a flexible substrate may be used.

게이트 전극(122)은, 투명성이 있는 도전성 재료로 형성된다. 투명성이 있는 도전성 재료로는 산화인듐주석(Indium Tin Oxide ; 이하, ITO라 함), 산화인듐아연(Indium Zinc Oxide ; 이하, IZO라 함) 및 산화인듐주석아연(Indium Tin Zinc Oxide ; 이하, ITZO라 함) 등을 사용할 수 있다. The gate electrode 122 is formed of a transparent conductive material. Transparent conductive materials include indium tin oxide (hereinafter referred to as ITO), indium zinc oxide (hereinafter referred to as IZO), and indium tin zinc oxide (hereinafter referred to as ITZO). Etc.) may be used.

게이트 전극(122)은 기판(110)의 전면에 증착한 후 패터닝 과정을 거쳐 형성될 수도 있으며, 마스크를 이용하여 기판(110)의 원하는 영역에 증착할 수도 있고, 잉크젯 프린팅 방법 등을 이용하여 원하는 영역에 증착할 수도 있다. The gate electrode 122 may be formed on the entire surface of the substrate 110 and then patterned. Alternatively, the gate electrode 122 may be deposited on a desired region of the substrate 110 using a mask. The gate electrode 122 may be formed using an inkjet printing method. It may be deposited in the region.

게이트 절연층(120)은, 게이트 전극(122)을 덮도록 기판(110) 상에 형성되어 게이트 절연층(120) 상부에 형성될 소오스/드레인 전극(132, 134) 및 반도체 활성층(130)을 게이트 전극(122)으로부터 절연시키는 역할을 하며, 투명성이 있는 절연성 재료로 형성된다. 투명성이 있는 절연성 재료로는 이산화규소(SiO2) 및 질화규소(Si3N4) 등을 사용할 수 있다. The gate insulating layer 120 is formed on the substrate 110 to cover the gate electrode 122 to form the source / drain electrodes 132 and 134 and the semiconductor active layer 130 to be formed on the gate insulating layer 120. It serves to insulate from the gate electrode 122 and is formed of a transparent insulating material. As the insulating material having transparency, silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ), or the like may be used.

소오스/드레인 전극(132, 134)은 게이트 절연층(120)상에 형성되며, 게이트 전극(122)과 마찬가지로 투명성이 있는 도전성 재료, 즉 ITO, IZO 및 ITZO 등을 사용할 수 있다. The source / drain electrodes 132 and 134 are formed on the gate insulating layer 120, and like the gate electrode 122, a transparent conductive material, that is, ITO, IZO, ITZO, or the like may be used.

반도체 활성층(130)은, 소오스/드레인 전극(132, 134) 사이에 형성되며 투명 산화물로 이루어진다. 반도체 활성층(130)에 사용될 수 있는 투명 산화물로는 산화아연(ZnO), 산화인듐아연(InZnO), 산화인듐갈륨아연(InGaZnO), 산화주석(SnO2), 산화카드뮴주석(CdSnO) 및 상기 물질들을 포함하는 물질을 사용할 수 있다. The semiconductor active layer 130 is formed between the source / drain electrodes 132 and 134 and is made of a transparent oxide. Transparent oxides that may be used in the semiconductor active layer 130 include zinc oxide (ZnO), indium zinc oxide (InZnO), indium gallium zinc oxide (InGaZnO), tin oxide (SnO 2 ), cadmium tin oxide (CdSnO), and the material. Substances containing these may be used.

폴리머 보호막(140)은, 소오스/드레인 전극(132, 134)과 반도체 활성층(130)을 덮도록 상기 게이트 절연층(120) 상에 형성된다. 폴리머 보호막(140)으로 사용되는 재료는 공기 중에 포함된 수분 및 이산화탄소를 비롯한 반도체 활성층(130) 특성에 영향을 주는 각 종 물질을 차단할 수 있어야 하며, 투명 박막 트랜지스터의 특성인 투명성을 유지하도록 가시광선 투과율이 높아야 한다. 이러한 특성을 지닌 폴리머 물질로는 에폭시계 수지, 폴리비닐아세테이트(PVA), 폴리비닐페놀(PVP), 페릴렌 수지, 폴리에틸렌계 수지, 폴리에테르계 수지 및 폴리카보네이트계 수지 등이 있다. The polymer passivation layer 140 is formed on the gate insulating layer 120 to cover the source / drain electrodes 132 and 134 and the semiconductor active layer 130. The material used as the polymer passivation layer 140 should be able to block various materials affecting the characteristics of the semiconductor active layer 130 including moisture and carbon dioxide contained in the air, and visible light to maintain transparency, which is a characteristic of the transparent thin film transistor. The transmittance must be high. Polymer materials having such properties include epoxy resins, polyvinylacetate (PVA), polyvinylphenol (PVP), perylene resins, polyethylene resins, polyether resins, and polycarbonate resins.

상기와 같이 폴리머 물질을 이용하여 보호층을 형성하는 경우 하부 게이트 구조의 장점을 유지하면서도 반도체 활성층을 보호할 수 있는 이점이 있다. 즉, 보호막 형성시 스퍼터링법이나 화학 증착법을 비롯한 플라즈마 공정의 높은 온도의 공정을 사용함으로써 반도체 활성층의 특성에 영향을 주는 종래 기술과는 달리 저온 공정으로 폴리머 물질의 보호막을 형성함으로써 소자를 보호할 수 있는 이점이 있다. As described above, when the protective layer is formed using the polymer material, the semiconductor active layer may be protected while maintaining the advantages of the lower gate structure. In other words, unlike the conventional technology which affects the characteristics of the semiconductor active layer by using a high temperature process of the plasma process including sputtering or chemical vapor deposition during the formation of the protective film, it is possible to protect the device by forming a protective film of the polymer material in a low temperature process. There is an advantage to that.

상기 저온 공정으로는 스핑 코팅(spin coating)법, 딥 코팅(dip coating)법 및 스프레이 코팅(spray coating)법 등을 이용할 수도 있고, 열 산화(thermal evaporation)법, 전자선 증발(e-beam evaporation)법 등의 진공 증착법을 이용할 수도 있다. As the low temperature process, a spin coating method, a dip coating method, a spray coating method, or the like may be used. The thermal evaporation method or the electron beam evaporation method may be used. Vacuum vapor deposition methods, such as a method, can also be used.

한편, 상기와 같은 투명 박막 트랜지스터를 유기 발광 다이오드 소자와 결합하여 전체가 투명한 디스플레이 패널을 제작할 수 있다. 이를 도 3을 참조하여 이하에서 설명하기로 한다. On the other hand, by combining the transparent thin film transistor as described above with the organic light emitting diode device can be produced a transparent display panel. This will be described below with reference to FIG. 3.

도 3은 본 발명의 일실시 예에 따른 투명 박막 트랜지스터를 이용한 유기 발광 디스플레이 픽셀의 구조를 나타내는 도면이다. 3 is a diagram illustrating a structure of an organic light emitting display pixel using a transparent thin film transistor according to an exemplary embodiment of the present invention.

이러한 디스플레이 픽셀을 형성하기 위하여 먼저, 도 2와 같이 형성된 투명 박막 트랜지스터의 드레인 전극 상에 관통 홀을 형성하고, 형성된 관통 홀을 도전성 물질로 채워 아노드 전극(152)을 형성한다. 이후, 아노드 전극(152) 상에 유기 발광 다이오드 층(154) 및 캐소드 전극(156)을 형성한다. In order to form such a display pixel, first, a through hole is formed on the drain electrode of the transparent thin film transistor formed as shown in FIG. 2, and the formed through hole is filled with a conductive material to form the anode electrode 152. Thereafter, the organic light emitting diode layer 154 and the cathode electrode 156 are formed on the anode electrode 152.

상기 관통홀, 아노드 전극(152), 유기 발광 다이오드 층(154) 및 캐소드 전극(156)은 일반적인 디스플레이의 제조 공정에서 사용되는 방법으로 형성될 수 있다. The through hole, the anode electrode 152, the organic light emitting diode layer 154, and the cathode electrode 156 may be formed by a method used in a manufacturing process of a general display.

상기와 같이 본 발명의 일실시 예에 따른 투명 박막 트랜지스터를 유기 발광 다이오드 디스플레이 패널에 응용할 경우 아노드 전극(152)을 트랜지스터 상에 형 성하기 위한 평탄화 절연막인 뱅크의 형성 공정이 필요 없어 간편하게 유기 발광 다이오드 디스플레이 패널의 제조에 이용할 수 있는 이점이 있다. As described above, when the transparent thin film transistor according to the exemplary embodiment of the present invention is applied to an organic light emitting diode display panel, the organic light emitting diode is not easily formed because a process of forming a bank, which is a planarization insulating layer, for forming the anode electrode 152 on the transistor is not required. There is an advantage that can be used in the manufacture of diode display panels.

한편, 일반적으로 투명 산화물 반도체 박막은 자외선에 의하여 그 전기적, 광학적 특성이 변화하는 데, 대부분의 폴리머 재료는 자외선을 차단하는 특성을 지닌다. 따라서, 상기와 같은 디스플레이 패널을 제작한 후 별도의 자외선 차단막을 형성할 필요가 없게 되는 이점이 있다. On the other hand, in general, the transparent oxide semiconductor thin film has its electrical and optical properties changed by ultraviolet light, and most polymer materials have the property of blocking ultraviolet light. Therefore, there is an advantage that it is not necessary to form a separate UV blocking film after manufacturing the display panel as described above.

한편, 반도체 활성층(130)을 이루는 물질 중에는 패터닝 공정 중에 접촉되는 포토 레지스트, 포토 레지스트 스트립퍼 및 각종 식각액 등의 영향을 받아 특성이 열화되는 물질이 있다. Meanwhile, among the materials constituting the semiconductor active layer 130, there are materials whose properties are deteriorated under the influence of a photoresist, a photoresist stripper, various etching solutions, and the like, which are contacted during the patterning process.

따라서, 이러한 물질을 이용하여 하부 게이트 구조 투명 박막 트랜지스터를 제작하는 경우에는 산화 알루미늄, 산화 규소 등의 무기 보호막을 반도체 활성층(130) 상에 형성하기도 한다. Therefore, when fabricating a lower gate structure transparent thin film transistor using such a material, an inorganic protective film such as aluminum oxide or silicon oxide may be formed on the semiconductor active layer 130.

일반적으로 무기 보호막(136)은 반도체 활성층(130) 패터닝 공정에서 하부 소오스/드레인 전극(132, 134)과 게이트 절연층(120)의 식각 선택성을 확보하기 위하여 두께가 얇게 형성되며, 반도체 활성층(130)과 함께 식각되어 반도체 활성층(130)과 같은 폭을 가지게 된다. 도 4는 상기와 같이 무기 보호막 상에 폴리머 보호막이 형성된 박막 트랜지스터의 구조를 보여주는 도면으로서, 이러한 무기 보호막(136)이 형성된 경우에도 본 발명에 따른 폴리머 보호막(140)을 형성하여 투명 박막 트랜지스터를 제작할 수 있다. In general, the inorganic passivation layer 136 is formed to be thin in order to secure the etching selectivity of the lower source / drain electrodes 132 and 134 and the gate insulating layer 120 in the semiconductor active layer 130 patterning process, and the semiconductor active layer 130 And are etched together to have the same width as the semiconductor active layer 130. 4 is a view illustrating a structure of a thin film transistor in which a polymer passivation layer is formed on an inorganic passivation layer as described above. Even when the inorganic passivation layer 136 is formed, the transparent passivation layer may be formed by forming the polymer passivation layer 140 according to the present invention. Can be.

한편, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형 실시가 가능한 것은 물론이고, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어 져서는 안 될 것이다.On the other hand, while the above has been shown and described with respect to the preferred embodiments of the present invention, the present invention is not limited to the specific embodiments described above, the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims Of course, various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

도 1의 (a)는 역-코플라나 하부 게이트 구조의 박막 트랜지스터를 보여주는 개략도, 1 (a) is a schematic diagram showing a thin film transistor having an inverse coplanar lower gate structure,

도 1의 (b)는 역-스태거 하부 게이트 구조의 박막 트랜지스터를 보여주는 개략도, Figure 1 (b) is a schematic diagram showing a thin film transistor of the reverse-stagger bottom gate structure,

도 2는 본 발명의 일실시 예에 따른 폴리머 보호막이 형성된 투명 박막 트랜지스터를 보여주는 예시도, 2 is an exemplary view showing a transparent thin film transistor having a polymer protective film according to an embodiment of the present invention;

도 3은 본 발명의 일실시 예에 따른 투명 박막 트랜지스터를 이용한 유기 발광 디스플레이 픽셀의 구조를 나타내는 도면, 3 is a view showing the structure of an organic light emitting display pixel using a transparent thin film transistor according to an embodiment of the present invention,

도 4는 무기 보호막 상에 폴리머 보호막이 형성된 박막 트랜지스터의 구조를 보여주는 도면. 4 is a view showing a structure of a thin film transistor in which a polymer protective film is formed on an inorganic protective film.

Claims (10)

기판; Board; 상기 기판 상에 형성된 게이트 전극; A gate electrode formed on the substrate; 상기 게이트 전극 상에 형성된 게이트 절연층; A gate insulating layer formed on the gate electrode; 상기 게이트 절연층 상에 형성된 반도체 활성층; A semiconductor active layer formed on the gate insulating layer; 상기 반도체 활성층의 양단에 각각 형성된 소오스 전극 및 드레인 전극; 및 Source and drain electrodes formed on both ends of the semiconductor active layer; And 상기 반도체 활성층, 소오스 전극 및 드레인 전극을 덮는 폴리머 물질의 보호막 A protective film of a polymer material covering the semiconductor active layer, the source electrode, and the drain electrode 을 포함하는 폴리머 보호막이 형성된 투명 박막 트랜지스터. Transparent thin film transistor formed with a polymer protective film comprising a. 제 1항에 있어서, The method of claim 1, 상기 보호막은 에폭시계 수지, 폴리비닐아세테이트, 폴리비닐페놀, 페릴렌 수지, 폴리에틸렌계 수지, 폴리에테르계 수지 및 폴리카보네이트계 수지 중 어느 하나로 이루어지는The protective film is made of any one of an epoxy resin, polyvinylacetate, polyvinylphenol, perylene resin, polyethylene resin, polyether resin, and polycarbonate resin. 폴리머 보호막이 형성된 투명 박막 트랜지스터. Transparent thin film transistor with a polymer protective film. 제 1항에 있어서, The method of claim 1, 상기 게이트 전극, 소오스 전극 및 드레인 전극은 ITO, IZO, ITZO 중 어느 하나의 물질로 이루어진The gate electrode, the source electrode, and the drain electrode are made of any one material of ITO, IZO, and ITZO. 폴리머 보호막이 형성된 투명 박막 트랜지스터. Transparent thin film transistor with a polymer protective film. 제 1항에 있어서, The method of claim 1, 상기 게이트 절연층은 산화 규소 또는 산화 알루미늄으로 이루어지는The gate insulating layer is made of silicon oxide or aluminum oxide 폴리머 보호막이 형성된 투명 박막 트랜지스터. Transparent thin film transistor with a polymer protective film. 제 1항에 있어서, The method of claim 1, 상기 반도체 활성층은 ZnO, InZnO, InGaZnO, SnO2, CdSnO 및 상기 물질 중 어느 하나를 포함하는 물질로 이루어진The semiconductor active layer is made of ZnO, InZnO, InGaZnO, SnO 2 , CdSnO and a material containing any one of the above materials. 폴리머 보호막이 형성된 투명 박막 트랜지스터. Transparent thin film transistor with a polymer protective film. 제 1항에 있어서, The method of claim 1, 상기 반도체 활성층 상에 형성된 무기 보호막Inorganic protective film formed on the semiconductor active layer 을 더 포함하는 폴리머 보호막이 형성된 투명 박막 트랜지스터. Transparent thin film transistor formed with a polymer protective film further comprising. (a) 기판 상에 게이트 전극, 게이트 절연층 및 반도체 활성층을 순차적으로 적층하는 단계; (a) sequentially depositing a gate electrode, a gate insulating layer, and a semiconductor active layer on the substrate; (b) 상기 반도체 활성층의 양단에 각각 소오스 전극 및 드레인 전극을 형성하는 단계; 및 (b) forming source and drain electrodes on both ends of the semiconductor active layer, respectively; And (c) 상기 반도체 활성층, 소오스 전극 및 드레인 전극을 덮는 폴리머 물질의 보호막을 형성하는 단계(c) forming a protective film of a polymer material covering the semiconductor active layer, the source electrode, and the drain electrode; 를 포함하는 폴리머 보호막이 형성된 투명 박막 트랜지스터의 제조 방법. Method of manufacturing a transparent thin film transistor formed with a polymer protective film comprising a. 제 7항에 있어서, The method of claim 7, wherein 상기 보호막은 스핀 코팅법, 딥 코팅법, 스프레이 코팅법, 열 증발법 및 전자선 증발법 중 어느 하나의 방법으로 형성되는The protective film is formed by any one of spin coating, dip coating, spray coating, thermal evaporation and electron beam evaporation. 폴리머 보호막이 형성된 투명 박막 트랜지스터의 제조 방법. The manufacturing method of the transparent thin film transistor in which the polymer protective film was formed. 제 7항에 있어서, The method of claim 7, wherein 상기 보호막은 에폭시계 수지, 폴리비닐아세테이트, 폴리비닐페놀, 페릴렌 수지, 폴리에틸렌계 수지, 폴리에테르계수지 및 폴리카보네이트계 수지 중 어느 하 나의 물질로 형성되는 The protective film is formed of any one of an epoxy resin, polyvinylacetate, polyvinylphenol, perylene resin, polyethylene resin, polyether resin, and polycarbonate resin. 폴리머 보호막이 형성된 투명 박막 트랜지스터의 제조 방법. The manufacturing method of the transparent thin film transistor in which the polymer protective film was formed. 제 7항에 있어서, 상기 (b) 단계는, The method of claim 7, wherein step (b), 상기 반도체 활성층 상에 무기 보호막을 형성하는 단계Forming an inorganic protective film on the semiconductor active layer 를 더 포함하는 폴리머 보호막이 형성된 투명 박막 트랜지스터의 제조 방법. Method of manufacturing a transparent thin film transistor formed with a polymer protective film further comprising.
KR1020070132753A 2007-12-17 2007-12-17 Transparent thin transistor with polymer passivation layer and method for manufacturing the same KR100974887B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070132753A KR100974887B1 (en) 2007-12-17 2007-12-17 Transparent thin transistor with polymer passivation layer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070132753A KR100974887B1 (en) 2007-12-17 2007-12-17 Transparent thin transistor with polymer passivation layer and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20090065269A true KR20090065269A (en) 2009-06-22
KR100974887B1 KR100974887B1 (en) 2010-08-11

Family

ID=40993655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070132753A KR100974887B1 (en) 2007-12-17 2007-12-17 Transparent thin transistor with polymer passivation layer and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100974887B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115653A1 (en) * 2021-12-20 2023-06-29 北京超弦存储器研究院 Fully transparent thin-film transistor based on indium tin oxide, and preparation method therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006215A (en) * 1997-06-30 1999-01-25 김영환 Liquid crystal display device and manufacturing method
KR100616714B1 (en) * 2003-12-29 2006-08-28 엘지.필립스 엘시디 주식회사 A method for a forming contact hole and a TFT fabrication method thereof
KR20050080276A (en) * 2004-02-09 2005-08-12 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023115653A1 (en) * 2021-12-20 2023-06-29 北京超弦存储器研究院 Fully transparent thin-film transistor based on indium tin oxide, and preparation method therefor

Also Published As

Publication number Publication date
KR100974887B1 (en) 2010-08-11

Similar Documents

Publication Publication Date Title
US9570621B2 (en) Display substrate, method of manufacturing the same
US9595691B2 (en) Organic light emitting diode device
US9209423B2 (en) Organic light emitting display apparatus
US7663302B2 (en) Organic light emitting display (OLED) and its method of fabrication
JP5496745B2 (en) Thin film field effect transistor and method of manufacturing the same
US8420457B2 (en) Thin film transistor and method of manufacturing the same
US8759186B2 (en) Semiconductor device and method for manufacturing the same
US9224978B2 (en) Organic light emitting diode display device
US9082726B2 (en) Organic light-emitting display apparatus and method of manufacturing thereof
KR100964234B1 (en) Organic light emitting display apparatus
US20120097952A1 (en) Organic Light-Emitting Display Apparatus
KR20150140501A (en) Flexible display device
US9436343B2 (en) Touch sensor and organic light emitting display apparatus
US20200350506A1 (en) Flexible electronic device
CN102386204A (en) Organic light-emitting display apparatus and method of manufacturing the same
KR20100057243A (en) The thin film transistor and the manufacuring method thereof
KR20150061123A (en) Method of manufacturing Organic Light Emitting Display Device
US10340296B2 (en) Array substrate and display device
US10724139B2 (en) Encapsulation method for OLED Panel
KR100974887B1 (en) Transparent thin transistor with polymer passivation layer and method for manufacturing the same
KR101525590B1 (en) Display substrate and manufacturing method thereof
JP5548500B2 (en) Method for manufacturing thin film field effect transistor
US20140110715A1 (en) Thin Film Transistor Array Panel and Manufacturing Method Thereof
KR100670367B1 (en) Organic light emitting display apparatus
KR101074798B1 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee