KR20090063558A

KR20090063558A - 인버터의 주파수 가변회로

Info

Publication number: KR20090063558A
Application number: KR1020070130976A
Authority: KR
Inventors: 장민석
Original assignee: 엘지이노텍 주식회사
Priority date: 2007-12-14
Filing date: 2007-12-14
Publication date: 2009-06-18

Abstract

본 발명은 인버터의 주파수 가변회로에 관한 것이다.

본 발명은 램프의 구동주파수를 결정하는 제1 단자와, 상기 램프의 점등주파수를 결정하는 제2 단자를 포함하는 제어부; 상기 제1 단자에 연결되는 제1 저항; 제3 저항; 인버터의 구동신호를 소정시간 지연시키는 제1 시정수회로 및 제2 시정수회로; 상기 제1 시정수회로에 의해 지연된 상기 구동신호에 의해 온/오프되어 상기 제3 저항이 상기 제1 저항에 병렬 연결되는 것을 스위칭하는 제1 스위칭부; 상기 제2 단자에 연결되는 제2 저항; 및 상기 제2 시정수회로에 의해 지연된 상기 구동신호에 의해 온/오프되어 상기 제2 저항이 상기 제1 저항 및 상기 제3 저항에 병렬 연결되는 것을 스위칭하는 제2 스위칭부를 포함한다.

인버터, EEFL, 소프트스타트, 주파수 가변

Description

인버터의 주파수 가변회로{Frequency variable circuit in inverter}

도 1은 종래의 인버터의 주파수 가변회로도.

도 2는 도 1의 주파수 특성도.

도 3은 본 발명의 일 실시예에 따른 인버터의 주파수 가변회로도.

도 4는 도 3의 주파수 특성도.

＜도면의 주요부분에 사용된 부호의 설명＞

100: 제어 IC

R1~R3: 주파수 결정용 저항

110(R4, C1), 120(R5, R6, C2): 시정수회로

본 발명은 인버터의 주파수 가변회로에 관한 것이다.

일반적으로, LCD 디스플레이장치에서 EEFL(External Electrode Fluorescent Lamp)를 이용하여 백라이트를 구성한 BLU(Back Light Unit)에서는 EEFL을 구동하기 위한 인버터회로가 사용된다.

또한, BLU를 구동하기 위해서는 인버터에서 소프트스타트(soft start) 모드, 스트라이킹(striking) 모드 및 노멀(normal) 모드를 순차적으로 수행한다.

도 1은 종래의 인버터의 주파수 가변회로도이고, 도 2는 도 1의 주파수 특성도이다.

도 1 및 도 2를 참조하면, 인버터의 구동을 제어하는 제어 IC(100)의 RT 단자와 SRT 단자에는 CT 단자(도시되지 않았음)에 연결된 커패시터(도시되지 않았음)와 함께 시정수를 결정하기 위한 다수의 저항(R1, R2, R3)이 연결된다. 즉, 제어 IC(100)의 RT 단자에는 저항(R1) 및 저항(R2)이 직렬 연결되어 있고, SRT 단자에 연결된 저항(R3)이 상기 저항(R1)에 병렬 연결된다.

또한, 제어 IC(100)의 SRT 단자는 인버터가 노멀 모드일 때에는 플로팅(Floating)되고, 소프트스타트 모드 및 스트라이킹 모드일 때에는 접지된다.

즉, 상기한 종래의 인버터의 주파수 가변회로는 소프트스타트 모드 및 스트라이킹 모드일 때 EEFL의 점등을 원활하게 하기 위하여 노멀 모드에 비하여 대략 1.5배 이상의 주파수를 생성하여야 한다(도 2 참조).

그런데, EEFL의 초기 점등시 소프트스타트 구간(출력 듀티의 상승 구간) 동안에 스트라이킹 주파수(Fst)로 구동하게 되며, EEFL 자체의 성능이 불량일 경우 부분 어둠이 발생할 가능성이 높다. 즉, EEFL의 원활한 점등을 위해서는 소프트스타트 구간에서는 스트라이킹 주파수(Fst)와 같은 높은 주파수가 제공되어야 하지만, 높은 주파수를 제공하는 경우 EEFL의 부분적인 어둠현상을 개선할 수 없다.

본 발명은 인버터의 소프트스타트 구간에서도 램프의 부분 어둠현상을 방지할 수 있다.

본 발명의 일 실시예에 있어서, 상기 제1 및 제2 시정수회로의 방전시간은, 상기 인버터의 소프트스타트 구간에 대응하는 시간이다.

또한, 상기 제1 단자는 RT 단자이고, 상기 제2 단자는 SRT 단자이다.

또한, 상기 제1 스위칭부는 FET이고, 상기 제2 스위칭부는 트랜지스터이며, 상기 FET는게이트가 상기 제1 시정수회로에 연결되고, 상기 제1 시정수회로에 의해 지연된 상기 구동신호에 의해 도통되어 상기 제1 저항과 상기 제3 저항이 소스가 접지되며, 드레인이 상기 제3 저항에 연결되고, 상기 트랜지스터는 베이스가 상기 제2 시정수회로에 연결되고, 컬렉터는 상기 제2 저항에 연결되며, 이미터는 상기 제1 저항 및 상기 제3 저항에 공통 연결된다.

이하, 본 발명의 바람직한 실시 예(들)에 대하여 첨부도면을 참조하여 상세히 설명한다.

도 3은 본 발명의 일 실시예에 따른 인버터의 주파수 가변회로도이고, 도 4는 도 3에 따른 주파수 특성도이다.

도 3 및 도 4를 참조하면, 인버터를 제어하는 제어 IC(100)의 RT 단자에는 제1 및 제3 저항(R1, R3)이 병렬 연결되고, 상기 제2 저항(R3)에 직렬로 스위칭 FET(Q1)의 드레인이 연결된다. 상기 제어 IC(100)의 RT 단자는 후단의 EEFL의 구동하기 위한 구동주파수를 결정하기 위한 단자이고, RT 단자에 연결된 저항값에 의해 EEFL의 구동주파수가 결정된다.

또한, 스위칭 FET(Q1)의 소스는 접지되고, 게이트는 제1 시정수회로(110)(R4, C1)를 통해 구동신호(REG)를 입력받는다.

한편, SRT 단자는 제2 저항(R2) 및 스위칭 트랜지스터(Q2)가 상기 제1 및 제3 저항(R1, R3)에 병렬 연결된다. 상기 SRT 단자는 스트라이킹 구간에 상기 EEFL의 점등주파수를 결정하는 단자이며, SRT에 연결된 저항값과 RT에 연결된 저항값에 의해 EEFL의 점등주파수가 결정된다.

또한, 스위칭 트랜지스터(Q2)의 베이스는 제2 시정수회로(120)(C2, R5, R6)가 연결되고, 제2 시정수회로(120)는 구동신호(REG)를 입력받는다.

이때, 상기 제1 시정수회로(110)의 지연시간은 상기 제2 시정수회로(120)의 지연시간과 동일하도록 설정한다.

즉, 초기의 소프트스타트 구간에서는 제어 IC(100)의 SRT 단자는 접지되고, 구동신호(REG)는 제2 시정수회로(120)에 의해 소정시간(예를 들면, 110ms)동안 지연된 후 스위칭 트랜지스터(Q2)의 베이스에 공급된다.

또한, 구동신호(REG)는 제1 시정수회로(110)에서 상기 소정시간(110ms)만큼 지연된 후 스위칭 FET(Q1)의 게이트에 공급된다.

따라서 소프트스타트 구간(0~110ms)에는 스위칭 FET(Q1)와 스위칭 트랜지스터(Q2)가 모두 턴-오프되어 있으므로, 인버터의 주파수는 제어 IC(100)의 RT 단자에 연결된 제1 저항(R1)에 의해 Fss(예를 들면, 62Khz)가 된다(도 4의 "Soft Start" 참조).

한편, 제1 및 제2 시정수회로(110, 120)의 방전시간이 경과한 후인 스트라이 킹 구간에서는 구동신호(REG)가 스위칭 FET(Q1) 및 스위칭 트랜지스터(Q2)에 공급되어 스위칭 FET(Q1) 및 스위칭 트랜지스터(Q2)를 각각 턴-온시킨다.

스위칭 FET(Q1)가 턴-온되면 제3 저항(R3) 및 접지 사이의 경로가 형성되어 상기 제1 저항(R1)과 병렬 연결된다.

또한, 스위칭 트랜지스터(Q2)가 턴-온되면, 제2 저항(R2)은 상기 제1 및 제3 저항(R1, R3)에 병렬 연결되며, 이로 인하여 인버터의 주파수는 제1 내지 제3 저항(R1~R3)의 합성저항값 즉, 병렬 연결된 각각의 저항의 합에 따라 저항값이 감소되어 주파수는 Fst(예를 들면, 78Khz)로 상승된다(도 4의 "Striking" 참조).

이후, 스트라이킹 구간을 경과하여 EEFL이 점등되고 노멀 모드로 전환되면, 제어 IC(100)의 SRT 단자는 플로팅되고, 스위칭 FET(Q1)는 턴-온 상태를 유지하여 인버터의 주파수는 제어 IC(100)의 RT 단자에 연결된 제1 및 제3 저항(R1, R3)의 병렬 값에 의해 Fop(예르 들면, 62Khz)로 감소한다(도 4의 "Normal" 참조).

따라서, 소프트스타트 구간에서 주파수를 일정비율로 낮춰줌으로써, EEFL의 불량에 의한 부분 어둠현상을 방지할 수 있다.

이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시 예(들)에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예(들)에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것 들에 의해 정해져야 한다.

본 발명은 인버터의 소프트스타트 구간에서 주파수를 일정 비율로 낮춰줌으로써, EEFL의 불량에 의한 부분 어둠현상을 방지한다.

Claims

램프의 구동주파수를 결정하는 제1 단자와, 상기 램프의 점등주파수를 결정하는 제2 단자를 포함하는 제어부;

상기 제1 단자에 연결되는 제1 저항;

제3 저항;

인버터의 구동신호를 소정시간 지연시키는 제1 시정수회로 및 제2 시정수회로;

상기 제1 시정수회로에 의해 지연된 상기 구동신호에 의해 온/오프되어 상기 제3 저항이 상기 제1 저항에 병렬 연결되는 것을 스위칭하는 제1 스위칭부;

상기 제2 단자에 연결되는 제2 저항; 및

상기 제2 시정수회로에 의해 지연된 상기 구동신호에 의해 온/오프되어 상기 제2 저항이 상기 제1 저항 및 상기 제3 저항에 병렬 연결되는 것을 스위칭하는 제2 스위칭부를 포함하는 인버터의 주파수 가변회로.
제 1 항에 있어서,

상기 제1 및 제2 시정수회로의 방전시간은,

상기 인버터의 소프트스타트 구간에 대응하는 시간으로 설정되는 인버터의 주파수 가변회로.
제 1 항에 있어서,

상기 제1 단자는 RT 단자이고,

상기 제2 단자는 SRT 단자인 것을 특징으로 하는 인버터의 주파수 가변회로.
제 1 항에 있어서,

상기 제1 스위칭부는 FET이고,

상기 제2 스위칭부는 트랜지스터이며,

상기 FET는게이트가 상기 제1 시정수회로에 연결되고, 상기 제1 시정수회로에 의해 지연된 상기 구동신호에 의해 도통되어 상기 제1 저항과 상기 제3 저항이 소스가 접지되며, 드레인이 상기 제3 저항에 연결되고,

상기 트랜지스터는 베이스가 상기 제2 시정수회로에 연결되고, 컬렉터는 상기 제2 저항에 연결되며, 이미터는 상기 제1 저항 및 상기 제3 저항에 공통 연결되는 것을 특징으로 하는 인버터의 주파수 가변회로.