KR20090060053A - Liquide crystal display device - Google Patents

Liquide crystal display device Download PDF

Info

Publication number
KR20090060053A
KR20090060053A KR1020070127198A KR20070127198A KR20090060053A KR 20090060053 A KR20090060053 A KR 20090060053A KR 1020070127198 A KR1020070127198 A KR 1020070127198A KR 20070127198 A KR20070127198 A KR 20070127198A KR 20090060053 A KR20090060053 A KR 20090060053A
Authority
KR
South Korea
Prior art keywords
pixel
line
electrode
liquid crystal
crystal display
Prior art date
Application number
KR1020070127198A
Other languages
Korean (ko)
Other versions
KR101432572B1 (en
Inventor
박재석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070127198A priority Critical patent/KR101432572B1/en
Publication of KR20090060053A publication Critical patent/KR20090060053A/en
Application granted granted Critical
Publication of KR101432572B1 publication Critical patent/KR101432572B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)

Abstract

A liquid crystal display device is provided to secure the enough storage capacitor by making a pixel electrode overlapped with a common voltage line and shield line. A liquid crystal display device comprises the first substrate, a gate line, a data line, a common voltage line, a shield line, a common electrode and a pixel electrode. The gate line and data line are formed on the substrate so as to cross each other and define a plurality of pixels. The common voltage line is formed so as to be parallel to the gate line and cross the data line. The shield line is branched from the common voltage line and is formed parallel to the data line at one side of the data line. The common electrode is connected with the shield line through contact hole.

Description

액정표시장치{LIQUIDE CRYSTAL DISPLAY DEVICE}Liquid crystal display {LIQUIDE CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에 관한 것으로서, 특히 횡전계 모드에 있어서 개구율이 향상된 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having an improved aperture ratio in the transverse electric field mode.

일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 널리 이용되고 있다.BACKGROUND ART In general, liquid crystal display devices have tended to be gradually widened due to their light weight, thinness, and low power consumption. Accordingly, the liquid crystal display device is widely used as a portable computer such as a notebook PC, office automation equipment, audio / video equipment, and the like.

통상적으로 액정표시장치는 매트릭스 형태로 배열되어진 다수의 제어용 스위칭 소자에 인가되는 영상신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.In general, a liquid crystal display device displays a desired image on a screen by adjusting the amount of light transmitted according to image signals applied to a plurality of control switching elements arranged in a matrix form.

상기 액정표시장치는 상부기판인 컬러필터(color filter)기판과 하부기판인 박막 트랜지스터 어레이(Thin film Transistor Array)기판이 서로 대향하고 그 사이에는 액정층이 충진된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 액정패널 구동부를 포함하여 구성된다.The liquid crystal display includes a liquid crystal panel in which a color filter substrate as an upper substrate and a thin film transistor array substrate as a lower substrate are opposed to each other, and a liquid crystal layer is filled therebetween, and the scanning is performed on the liquid crystal panel. And a liquid crystal panel driver for supplying signals and image information to operate the liquid crystal panel.

이와 같은 구성을 가지는 액정표시장치는, 액정의 배열과 액정에 전계를 인 가하는 전극의 배열 형태에 따라 여러 가지 모드로 분류되며, 주로 사용되는 모드로는 TN(twisted namatic)모드 및 IPS(in plain switching)모드가 있다.The liquid crystal display having such a configuration is classified into various modes according to the arrangement of the liquid crystal and the arrangement of the electrodes applying the electric field to the liquid crystal. The mainly used modes are twisted namatic (TN) mode and IPS (in plain). switching mode).

TN 모드의 액정표시장치는 액정의 초기 배향이 하부에서 상부로 진행하면서 나선형으로 트위스트 되도록 배열된 형태이며 전극이 상, 하부 기판에 각각 형성되어 액정에 수직 전계를 인가한다. 그리고, IPS 모드의 액정표시장치는 액정의 초기배향이 기판에 수평하게 배열된 형상이며, 전극이 하부 기판에 모두 형성되어 액정에 수평 전계를 인가한다.The liquid crystal display of the TN mode is arranged so that the initial orientation of the liquid crystal is twisted in a spiral while going from the bottom to the top, and electrodes are formed on the upper and lower substrates to apply a vertical electric field to the liquid crystal. In the liquid crystal display of the IPS mode, the initial alignment of the liquid crystal is arranged horizontally on the substrate, and electrodes are formed on the lower substrate to apply a horizontal electric field to the liquid crystal.

상기와 같은 다양한 모드의 액정표시장치 중에서 가장 보편적으로 사용되고 있는 TN 모드의 액정표시장치는 시야각이 좁다는 큰 단점이 존재하여, 최근에는 시야각이 넓은 장점이 있는 IPS 모드의 액정표시장치의 사용이 늘고 있는 추세에 있다.Among the liquid crystal display devices of the various modes described above, the TN mode liquid crystal display device has a big disadvantage that the viewing angle is narrow. Recently, the use of the IPS mode liquid crystal display device having the wide viewing angle has been increased. There is a trend.

이하, 도 1을 참조하여 종래의 일반적인 IPS 모드의 액정표시장치에 대하여 설명하면 다음과 같다.Hereinafter, a liquid crystal display of a conventional general IPS mode will be described with reference to FIG. 1.

도 1에 도시한 바와 같이 일반적인 액정표시장치는, 박막 트랜지스터 어레이 기판인 제 1 기판(1)과 컬러필터 기판인 제 2 기판(미도시)으로 구성된 액정패널이 구비되며, 상기 제 1 기판(1) 상에는 서로 종횡으로 교차되어 복수의 화소를 정의하는 게이트 라인(2) 및 데이터 라인(3)이 형성되고, 상기 각 화소의 게이트 라인(2)과 데이터 라인(3)이 교차하는 영역에는 박막트랜지스터(10)가 구비된다.As shown in FIG. 1, a general liquid crystal display device includes a liquid crystal panel including a first substrate 1, which is a thin film transistor array substrate, and a second substrate (not shown), which is a color filter substrate, and includes the first substrate 1. The gate line 2 and the data line 3 which cross each other in the longitudinal direction and define a plurality of pixels are formed, and the thin film transistor is formed in the region where the gate line 2 and the data line 3 of each pixel cross each other. 10 is provided.

그리고, 상기 제 1 기판(1)의 각 화소에는 데이터 라인(3)과 평행한 방향으로 배치된 다수의 화소부분전극(7a)으로 구성된 화소전극(7)이 형성된다.In each pixel of the first substrate 1, a pixel electrode 7 including a plurality of pixel partial electrodes 7a arranged in a direction parallel to the data line 3 is formed.

또한, 상기 제 1 기판(1) 상에는 상기 게이트 라인(2)과 평행하게 배치된 공통전압 라인(14)이 형성되며, 상기 공통전압 라인(14)으로부터 분기되어 데이터 라인(3)과 인접하도록 각 화소 내의 양 가장 자리에 쉴드 라인(4)이 형성되고, 상기 쉴드 라인(4)과 콘택홀(5)을 통해 연결되어 상기 화소전극(7)과 엇갈리도록 형성된 다수의 공통부분전극(6a)으로 구성된 공통전극(6)도 형성된다.In addition, a common voltage line 14 disposed in parallel with the gate line 2 is formed on the first substrate 1, and is branched from the common voltage line 14 to be adjacent to the data line 3. A shield line 4 is formed at both edges of the pixel, and is connected to the shield line 4 through the contact hole 5 to form a plurality of common partial electrodes 6a intersecting with the pixel electrode 7. The configured common electrode 6 is also formed.

도 1을 참조하면, 상기 각 화소는 화소 내의 좌우측에서 화소전극(7)과 데이터 라인(3) 간에 형성되는 기생 커패시터의 크기를 동일하게 맞춤으로써 화소의 구동에 영향을 미치지 않도록 하기 위하여 좌우 대칭 구조가 되도록 형성된다.Referring to FIG. 1, each pixel has a left-right symmetrical structure so as not to affect the driving of the pixel by matching the size of parasitic capacitors formed between the pixel electrode 7 and the data line 3 on the left and right sides of the pixel. It is formed to be.

즉, 상기 각 화소는 도 1에 참조한 바와 같이 박막 트랜지스터(10)가 형성된 영역을 제외하고는 좌우 대칭 구조를 이룬다. 특히, 상기 도트 인버젼(dot inversion) 구동 시에는 상기 화소 내의 좌우측에 형성되는 화소전극(7)과 데이터 라인(3) 간의 기생 커패시터가 서로 상쇄되어 구동에 전혀 영향을 미치지 않게 된다. That is, each pixel has a symmetrical structure except for the region where the thin film transistor 10 is formed, as shown in FIG. 1. In particular, when driving the dot inversion, the parasitic capacitors between the pixel electrode 7 and the data line 3 formed on the left and right sides of the pixel cancel each other to have no influence on the driving.

이와 같이 화소의 좌우 대칭 구조를 위해서, 각 화소 내의 공통부분전극(6a)과 화소부분전극(7a)은 그 개수가 서로 상이하도록 설계되며, 상세히 언급하면 상기 공통부분전극(6a)은 화소부분전극(7a)보다 하나 더 많은 수를 가진다.As described above, for the symmetrical structure of the pixels, the number of the common partial electrodes 6a and the pixel partial electrodes 7a in each pixel are designed to be different from each other. Specifically, the common partial electrodes 6a are the pixel partial electrodes. Have one more than (7a).

도 2를 참조하면, 상기와 같은 종래의 액정표시장치를 설계하는 과정에서, 액정표시장치의 사이즈 및 화소의 크기가 점점 커짐에 따라 화소부분전극(7a)과 공통부분전극(6a) 간의 공간의 크기를 점점 늘려서 설계하게 되며, 액정의 응답속도가 느려지는 한계점(도 2의 A, B, C)에 도달하면 화소부분전극(7a)과 공통부분전 극(6a)의 수를 하나씩 즉, 두 개를 더 늘리게 되는데, 이때 화소의 개구율이 급감하게 된다. 즉, 상기와 같은 설계 과정에서 화소부분전극(7a)과 공통부분전극(6a) 간의 공간의 크기가 액정의 응답속도가 느려지는 한계점에 위치하는 크기의 화소는 한계점에 위치하지 않는 크기의 화소에 비교하여 개구율이 현저하게 낮은 문제점이 발생한다.Referring to FIG. 2, in the process of designing the conventional liquid crystal display device as described above, as the size of the liquid crystal display device and the size of the pixel become larger, the space between the pixel partial electrode 7a and the common partial electrode 6a is increased. When the size is gradually increased, the size of the pixel partial electrode 7a and the common partial electrode 6a are increased one by one, that is, when the response speed of the liquid crystal is reached (A, B, C in FIG. 2). In addition, the aperture ratio of the pixel is drastically reduced. That is, in the design process as described above, a pixel having a size at which the space between the pixel partial electrode 7a and the common partial electrode 6a is located at the threshold at which the response speed of the liquid crystal becomes slow is at a pixel having a size not positioned at the threshold. In comparison, a problem occurs that the aperture ratio is significantly lower.

이와 같이 개구율이 급감하면 액정표시장치의 표시 품질이 저하되게 된다.As such, when the aperture ratio decreases rapidly, the display quality of the liquid crystal display device is degraded.

이에 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 각 화소 내에 구비된 공통부분전극과 화소부분전극의 수를 동일하게 형성하고 각 화소를 좌우 비대칭으로 형성하되 데이터 라인과 가장 인접한 화소부분전극과 소정 면적이 오버랩되는 쉴드 라인이 노출되는 면적을 충분히 마련함으로써, 액정의 구동에 악영향을 미치지 않고 충분한 개구율을 확보하는 것이 가능한 액정표시장치를 제공하는 것이다.Accordingly, the present invention is to solve the problems of the prior art as described above, an object of the present invention is to form the same number of the common partial electrode and the pixel partial electrode provided in each pixel and to form each pixel asymmetrically, but the data The present invention provides a liquid crystal display device capable of ensuring a sufficient aperture ratio without adversely affecting the driving of liquid crystals by providing a sufficient area where a shield line overlapping a predetermined area with a pixel partial electrode closest to a line is exposed.

상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 1 기판; 상기 제 1 기판 상에 서로 교차하도록 형성되어 다수의 화소를 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인과 평행하고 데이터 라인과 교차하도록 형성된 공통전압 라인; 상기 공통전압 라인으로부터 분기되어 데이터 라인의 일측에 데이터 라인과 나란하게 형성된 쉴드 라인; 상기 쉴드 라인과 콘택홀을 통해 연결되며, 각 화소 내에 데이터 라인과 평행하도록 형성된 다수 개의 공통부분전극으로 구성된 공통전극; 각 화소 내에 상기 공통부분전극과 엇갈리게 형성되며, 상기 공통부분전극의 개수와 동일한 개수의 화소부분전극으로 구성된 화소전극; 을 포함하여 구성된다.According to an exemplary embodiment of the present invention, a liquid crystal display device includes: a first substrate; Gate lines and data lines formed on the first substrate to cross each other to define a plurality of pixels; A common voltage line parallel to the gate line and intersecting the data line; A shield line branched from the common voltage line and formed in parallel with the data line on one side of the data line; A common electrode connected to the shield line through a contact hole, the common electrode including a plurality of common partial electrodes formed to be parallel to a data line in each pixel; A pixel electrode formed in the pixel to cross the common partial electrode, the pixel electrode including the same number of pixel partial electrodes as the number of the common partial electrodes; It is configured to include.

상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치 는, 각 화소 내에 구비된 공통부분전극과 화소부분전극의 수를 동일하게 형성하고 각 화소 내에서 데이터 라인과 가장 인접한 화소부분전극과 오버랩되는 쉴드 라인이 노출되는 영역을 최대화함으로써, 액정표시장치의 제조 시에 화소 설계 과정에서 화소 크기가 점점 늘어남에 따라 화소부분전극과 공통부분전극 간의 공간의 크기를 점점 늘리다가 액정의 응답속도가 느려지는 한계점에 도달하면 종래의 화소 구조에서 화소부분전극을 하나만 더 형성하고 데이터라인과 가장 인접한 화소부분전극과 오버랩되는 쉴드 라인이 노출되는 영역을 충분히 마련하면 되므로, 액정의 응답속도가 느려지는 한계점에 해당하는 크기의 특정 화소를 가지는 특정 모델에 있어서 액정표시장치의 개구율이 급감하게 되는 문제점이 발생하지 않게 되는 장점이 있다.In the liquid crystal display according to the preferred embodiment of the present invention having the above-described configuration, the pixel partial electrode is formed to have the same number of common partial electrodes and pixel partial electrodes provided in each pixel and is closest to the data line in each pixel. By maximizing the exposed area of the overlapping shield line, the size of the space between the pixel partial electrode and the common partial electrode gradually increases as the size of the pixel increases in the pixel design process during manufacturing of the liquid crystal display. When the lower limit reaches a slower point, in the conventional pixel structure, only one additional pixel partial electrode is formed and an area where a shield line overlapping the pixel partial electrode closest to the data line is provided is provided. Thus, the response speed of the liquid crystal becomes slow. Liquid crystal display in certain models with specific pixels of size corresponding to the threshold There is an advantage that the problem that the opening ratio of the device is suddenly reduced does not occur.

그리고, 상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 화소전극이 공통전압 라인 및 쉴드 라인과 오버랩됨으로써 충분한 스토리지 커패시터의 확보가 가능한 효과가 있다.In the liquid crystal display according to the preferred embodiment of the present invention having the configuration described above, a sufficient storage capacitor can be secured by overlapping the pixel electrode with the common voltage line and the shield line.

그리고, 상기와 같이 충분한 스토리지 커패시터가 마련되므로, 스토리지 커패시터의 형성을 위한 화소전극과 공통전압 라인의 오버랩 영역의 면적을 최소화할 수 있으므로 개구율이 향상되는 장점이 있다.In addition, since a sufficient storage capacitor is provided as described above, since the area of the overlap region of the pixel electrode and the common voltage line for forming the storage capacitor can be minimized, the aperture ratio is improved.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3에 도시한 바와 같이 본 발명의 바람직한 실시예에 따른 액정표시장치 는, 제 1 기판(101); 상기 제 1 기판(101) 상에 서로 교차하도록 형성되어 다수의 화소를 정의하는 게이트 라인(102) 및 데이터 라인(103); 상기 게이트 라인(102)과 평행하고 데이터 라인(103)과 교차하도록 형성된 공통전압 라인(114); 상기 공통전압 라인(114)으로부터 분기되어 데이터 라인(103)의 일측에 데이터 라인(103)과 나란하게 형성된 쉴드 라인(104); 상기 쉴드 라인(104)과 콘택홀(105)을 통해 연결되며, 각 화소 내에 데이터 라인(103)과 평행하도록 형성된 다수 개의 공통부분전극(106a)으로 구성된 공통전극(106); 각 화소 내에 상기 공통부분전극(106a)과 엇갈리게 형성되며, 상기 공통부분전극(106a)의 개수와 동일한 개수의 화소부분전극(107a)으로 구성된 화소전극(107); 을 포함하여 구성된다.As shown in FIG. 3, a liquid crystal display according to a preferred embodiment of the present invention includes a first substrate 101; A gate line 102 and a data line 103 formed on the first substrate 101 to cross each other to define a plurality of pixels; A common voltage line 114 formed to be parallel to the gate line 102 and cross the data line 103; A shield line (104) branched from the common voltage line (114) and formed on one side of the data line (103) in parallel with the data line (103); A common electrode 106 connected to the shield line 104 and a contact hole 105 and having a plurality of common partial electrodes 106a formed in parallel to the data line 103 in each pixel; A pixel electrode 107 formed in each pixel to cross the common partial electrode 106a and having the same number of pixel partial electrodes 107a as the number of the common partial electrodes 106a; It is configured to include.

이와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치의 각 구성요소에 대하여 상세히 설명하면 다음과 같다.Each component of the liquid crystal display according to the preferred embodiment of the present invention having such a configuration will be described in detail as follows.

본 발명에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(101)과 컬러필터 기판인 제 2 기판(미도시)으로 구성된 액정패널이 구비되며, 상기 제 1 기판(101)과 제 2 기판 사이에는 액정층(미도시)이 형성된다.The liquid crystal display according to the present invention includes a liquid crystal panel including a first substrate 101 as a thin film transistor array substrate and a second substrate (not shown) as a color filter substrate, wherein the first substrate 101 and the second substrate are provided. A liquid crystal layer (not shown) is formed therebetween.

도 3을 참조하면, 상기 제 1 기판(101) 상에는 서로 종횡으로 교차되어 복수의 화소를 정의하는 게이트 라인(102) 및 데이터 라인(103)이 형성되며, 상기 각 화소에는 게이트 라인(102)과 데이터 라인(103)이 교차하는 영역에 박막 트랜지스터(110)가 형성된다.Referring to FIG. 3, a gate line 102 and a data line 103 are formed on the first substrate 101 to cross each other in a longitudinal direction, and define a plurality of pixels. Each pixel includes a gate line 102 and a gate line 102. The thin film transistor 110 is formed in an area where the data lines 103 cross each other.

상기 박막 트랜지스터(110)는 제 1 기판(101) 상에 형성된 게이트 전극(110a) 및 상기 게이트 전극(110a) 상에 형성된 게이트 절연막(미도시) 및 상기 게이트 절연막 상에 상기 게이트 전극(110a)과 오버랩되도록 형성된 반도체 층(미도시) 및 상기 반도체 층 상에 형성된 소스 전극(110b) 및 드레인 전극(110c)으로 구성되며, 상기 소스 전극(110a) 및 드레인 전극(110c) 상에는 보호층(미도시)이 추가로 형성된다.The thin film transistor 110 may include a gate electrode 110a formed on the first substrate 101, a gate insulating film (not shown) formed on the gate electrode 110a, and the gate electrode 110a formed on the gate insulating film. A semiconductor layer (not shown) formed to overlap and a source electrode (110b) and a drain electrode (110c) formed on the semiconductor layer, and a protective layer (not shown) on the source electrode (110a) and drain electrode (110c) This is further formed.

상기 박막 트랜지스터(110)의 게이트 전극(110a)은 게이트 라인(102)과 연결되고, 소스 전극(110b)은 데이터 라인(103)과 연결되며, 드레인 전극(110c)은 콘택홀(108)을 통해 화소전극(107)과 연결된다.The gate electrode 110a of the thin film transistor 110 is connected to the gate line 102, the source electrode 110b is connected to the data line 103, and the drain electrode 110c is connected through the contact hole 108. It is connected to the pixel electrode 107.

도 3을 참조하면, 상기 제 1 기판(101) 상에는 게이트 라인(102)과 평행하고 데이터 라인(103)과 교차하도록 형성된 공통전압 라인(114)이 마련된다.Referring to FIG. 3, a common voltage line 114 is formed on the first substrate 101 to be parallel to the gate line 102 and intersect the data line 103.

이러한 공통전압 라인(114)은 미도시된 액정패널 구동부(미도시)로부터 공통전압을 공급받아 공통전극(106)에 인가하는 역할을 한다.The common voltage line 114 receives a common voltage from a liquid crystal panel driver (not shown) and applies the common voltage to the common electrode 106.

그리고, 상기 제 1 기판(101) 상에는 상기 공통전압 라인(114)으로부터 분기되어 데이터 라인(103)의 일측에 데이터 라인(103)과 나란하게 형성된 쉴드 라인(104)이 마련된다.In addition, a shield line 104 is formed on the first substrate 101 to be branched from the common voltage line 114 to be parallel to the data line 103 on one side of the data line 103.

즉, 상기 쉴드 라인(104)은 각 화소 내의 양 가장자리에 배치되며, 이로써 데이터 라인(103)을 통해 전달되는 데이터 신호에 의해 해당 화소 내의 액정의 구동이 왜곡되는 현상이 방지되게 된다. That is, the shield line 104 is disposed at both edges of each pixel, thereby preventing the phenomenon in which the driving of the liquid crystal in the pixel is distorted by the data signal transmitted through the data line 103.

도 3을 참조하면, 상기 제 1 기판(101) 상에는 각 화소 내에 데이터 라인(103)과 평행하도록 형성된 다수 개의 공통부분전극(106a)으로 구성된 공통전극(106)이 형성된다.Referring to FIG. 3, a common electrode 106 including a plurality of common partial electrodes 106a formed in each pixel in parallel with the data line 103 is formed on each of the first substrates 101.

상기 공통전극(106)은 콘택홀(105)을 통해 쉴드 라인(104)과 연결됨으로써 공통전압 라인(114)과 연결되어, 공통전압 라인(114)으로부터 공통전압을 공급받는다.The common electrode 106 is connected to the common voltage line 114 by being connected to the shield line 104 through the contact hole 105 to receive a common voltage from the common voltage line 114.

도 3에서 상기 콘택홀(105)은 상기 쉴드 라인(104)과 공통전극(114)이 오버랩되는 두 영역 중에 한 곳에 마련되고 공통전극(106) 중에 공통부분라인(106a) 외의 영역이 쉴드 라인(104)과 오버랩되는 곳에 마련된 것을 그 예로 하였지만 본 발명이 이에 한정되는 것은 아니며, 상기 콘택홀(105)은 쉴드 라인(104)과 공통전극(106)이 오버랩되는 두 영역에 모두 마련되거나 공통전극(106) 중에 공통부분라인(106a)이 쉴드 라인(104)과 오버랩되는 곳에만 마련되는 등 그 수 및 위치에 있어서는 본 발명의 범위를 벗어나지 않는 범위 내에서 다양한 예가 가능하다.In FIG. 3, the contact hole 105 is provided at one of two regions where the shield line 104 and the common electrode 114 overlap each other, and an area other than the common partial line 106a is formed in the common electrode 106. Although the present invention is not limited thereto, the contact hole 105 is provided in both regions where the shield line 104 and the common electrode 106 overlap or the common electrode ( Various examples are possible in the number and position of the common part line 106a provided only in a portion overlapping with the shield line 104 in the range 106.

그리고, 상기 제 1 기판(101) 상의 각 화소에는 공통부분전극(106a)과 엇갈리게 형성된 화소부분전극(107a)으로 구성된 화소전극(107)이 마련되는데, 이러한 화소전극(107)을 구성하는 화소부분전극(107a)은 공통부분전극(106a)의 개수와 동일한 개수를 갖도록 형성된다.Each pixel on the first substrate 101 is provided with a pixel electrode 107 composed of a pixel partial electrode 107a alternately formed with the common partial electrode 106a. The pixel portion constituting the pixel electrode 107 is provided. The electrodes 107a are formed to have the same number as the number of the common partial electrodes 106a.

즉, 도 3을 참조하면, 상기 화소전극(107)을 이루는 화소부분전극(107a)과 공통전극(106)을 이루는 공통부분전극(106a)의 개수는 서로 동일하여 각 화소 내의 중심을 기준으로 하여 좌우가 비대칭인 구조를 이루게 된다.That is, referring to FIG. 3, the number of the pixel partial electrode 107a constituting the pixel electrode 107 and the common partial electrode 106a constituting the common electrode 106 are the same with respect to the center of each pixel. The structure is asymmetrical left and right.

상기와 같은 비대칭 구조를 구현하는 경우에, 각 화소 내의 좌우에서 데이터 라인(103)과 화소전극(107) 간에 발생하는 기생 커패시터의 크기가 상이해지는데, 본 발명의 바람직한 실시예에 따른 액정표시장치의 화소 구조에 있어서는 각 화소 내에 형성된 화소전극(107)을 이루는 화소부분전극(107a) 중에 최 우측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 충분한 거리를 두고 서로 이격되어 있으므로 기생 커패시터의 형성이 최소화되며, 최 좌측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 충분한 거리를 두고 배치되지는 않았지만 최 좌측 화소부분전극(107a)과 소정 면적이 오버랩된 쉴드 라인(104)이 적어도 2㎛의 좌우폭만큼 화소부분전극(107a)과 오버랩되지 않도록 배치되어 노출됨으로써 데이터 라인(103)과 화소전극(107) 간에 발생하는 기생 커패시터의 형성이 최소화되므로 액정의 구동에 영향을 미치지 않는다.In the case of implementing the asymmetrical structure as described above, the size of parasitic capacitor generated between the data line 103 and the pixel electrode 107 in each of the left and right pixels is different, the liquid crystal display device according to the preferred embodiment of the present invention. In the pixel structure of, the pixel partial electrodes 107a disposed on the rightmost side of the pixel partial electrodes 107a constituting the pixel electrodes 107 formed in each pixel are spaced apart from each other at a sufficient distance from the data line 103. The formation of the capacitor is minimized, and the leftmost pixel partial electrode 107a is not disposed at a sufficient distance from the data line 103, but the shield line in which the leftmost pixel partial electrode 107a overlaps a predetermined area ( The parasitic generated between the data line 103 and the pixel electrode 107 by being disposed so that the 104 is not overlapped with the pixel portion electrode 107a by at least 2 μm. Formation of the capacitor is minimized and thus does not affect the driving of the liquid crystal.

따라서, 본 발명의 바람직한 실시예에 따른 액정표시장치는 상술한 바와 같은 화소의 비대칭 구조를 실현할 수 있음과 동시에, 각 화소 내의 데이터 라인(103)과 화소전극(107) 간에 형성되는 기생 커패시터의 좌우 비대칭에 의한 문제가 발생하지 않는 효과가 있다.Accordingly, the liquid crystal display according to the preferred embodiment of the present invention can realize the asymmetric structure of the pixels as described above, and at the same time, the left and right of the parasitic capacitor formed between the data line 103 and the pixel electrode 107 in each pixel. There is an effect that does not cause problems due to asymmetry.

그리고, 도 3을 참조하면, 상기 화소전극(107)은 공통전압 라인(114) 및 쉴드 라인(104)과 오버랩됨으로써 충분한 스토리지 커패시터(Cst)가 마련되므로, 화소전극(107)과 공통전압 라인(114)이 오버랩되는 면적을 최소화할 수 있으므로 각 화소의 개구율이 향상되게 된다.3, since the pixel electrode 107 overlaps with the common voltage line 114 and the shield line 104, sufficient storage capacitor Cst is provided, so that the pixel electrode 107 and the common voltage line ( Since the overlapped area 114 can be minimized, the aperture ratio of each pixel is improved.

도 3 및 본 발명의 설명에 있어서 상기 각 화소 내에 형성된 화소 전극(107)을 이루는 화소부분전극(107a) 중에 최 우측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 충분한 거리를 두고 이격되어 있고 최 좌측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 인접하게 배치된 경우를 그 예로 하였지만 본 발명 이 이에 한정되는 것은 아니며, 상기 각 화소 내에 형성된 화소전극(107)을 이루는 화소부분전극(107a) 중에 최 좌측에 배치된 화소부분전극(107a)이 데이터 라인(103)과 충분한 거리를 두고 이격되고 최 우측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 인접하게 배치되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능하다. 물론, 각 화소 내의 화소전극(107)을 이루는 화소부분전극(107a) 중에 최 우측에 배치된 화소부분전극(107a)이 데이터 라인(103)과 인접하게 배치된 경우에는 최 우측에 배치된 화소부분전극(107a)과 소정 면적이 오버랩된 쉴드 전극(104)이 적어도 2㎛의 좌우폭만큼 화소부분전극(107a)과 오버랩되지 않고 노출되도록 형성되어야 할 것이다.3 and the description of the present invention, the pixel partial electrode 107a disposed at the rightmost side of the pixel partial electrode 107a constituting the pixel electrode 107 formed in each pixel is spaced apart from the data line 103 at a sufficient distance. Although the pixel partial electrode 107a spaced apart and disposed at the leftmost side is disposed adjacent to the data line 103 as an example, the present invention is not limited thereto, and the pixel electrode 107 formed in each pixel is not limited thereto. The pixel partial electrode 107a disposed on the leftmost side of the pixel partial electrode 107a is spaced apart from the data line 103 by a sufficient distance, and the pixel partial electrode 107a disposed on the rightmost side is connected to the data line 103. Various examples are possible without departing from the gist of the present invention, such as being disposed adjacently. Of course, when the pixel partial electrode 107a disposed on the rightmost side of the pixel partial electrode 107a constituting the pixel electrode 107 in each pixel is disposed adjacent to the data line 103, the pixel portion disposed on the rightmost side. The shield electrode 104 having a predetermined area overlapping the electrode 107a should be formed so as not to overlap the pixel portion electrode 107a by at least 2 μm.

상술한 바와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 액정표시장치의 제조 시에 화소 설계 과정에서 액정표시장치의 크기 및 화소의 크기가 점점 늘어남에 따라 화소부분전극과 공통부분전극 간의 공간의 크기를 점점 늘리다가 액정의 응답 속도가 느려져 더 이상 늘릴 수 없는 한계점에 도달하면 화소부분전극을 기존의 액정표시장치의 화소 구조에서 화소부분전극을 하나 더 형성하고 동시에 각 화소 내에서 데이터 라인과 가장 인접한 화소부분전극과 오버랩되는 쉴드 라인이 노출되는 영역을 최대화하는 등의 변경을 통하여 본 발명에 따른 액정표시장치와 같은 화소 구조로 설계하고, 그 다음 다시 화소 크기가 점점 늘어남에 따라 화소부분전극과 공통부분전극 간의 공간을 점점 늘리다가 액정의 응답 속도가 느려져 더 이상 늘릴 수 없는 한계점에 도달하면 본 발명에 따른 액정표시장치의 화소 구조에서 공통부분전극을 하나만 더 형성하여 쉴드 라인과 오버랩되 도록 하는 등의 변경을 통하여 종래의 액정표시장치와 같은 화소 구조로 설계하는 과정에서 이용됨으로써, 액정의 응답속도가 느려지는 한계점에 해당하는 크기의 화소를 가지는 특정 모델의 개구율이 급감하는 문제점이 발생하지 않게 된다.The liquid crystal display according to the preferred embodiment of the present invention having the configuration as described above is common with the pixel partial electrode as the size of the liquid crystal display and the size of the pixel gradually increase during the pixel design process in manufacturing the liquid crystal display. When the size of the space between the partial electrodes is gradually increased and the response speed of the liquid crystal is slowed to reach the limit which cannot be increased any more, the pixel partial electrode is formed in the pixel structure of the conventional liquid crystal display, and one more pixel partial electrode is formed at the same time. By designing a pixel structure such as a liquid crystal display according to the present invention by maximizing the area where the shield line overlapped with the pixel portion electrode closest to the data line is exposed, the pixel size is gradually increased. As the space between the pixel partial electrode and the common partial electrode increases, the response speed of the liquid crystal becomes slow. When reaching the limit which can not be increased any more, the pixel structure of the liquid crystal display according to the present invention is changed to form only one common electrode in the pixel structure of the liquid crystal display according to the present invention so as to overlap the shield line. By being used in the design process, the problem that the aperture ratio of a specific model having pixels of a size corresponding to a threshold at which the response speed of the liquid crystal becomes slow does not occur.

즉, 도 4를 참조하여 한번 더 정리하면, 액정표시장치의 제조 시에 화소 설계 과정에서 액정표시장치의 크기 및 화소의 크기가 점점 커짐에 따라 화소부분전극과 공통부분전극 간의 공간의 크기를 점점 늘리다가 액정의 응답 속도가 느려져 더 이상 늘릴 수 없는 한계점(도 4의 A, B, C, D, E, F)에 도달하는 경우에 본 발명에 따른 액정표시장치의 화소 구조와 종래의 액정표시장치의 화소 구조를 번갈아 적용함으로써, 매번 각 화소 내에 공통부분전극 또는 화소부분전극 중에 하나만 더 형성하면 되므로 액정의 응답 속도가 느려지는 한계점에 해당하는 화소 크기를 가지는 특정 모델에 있어서 개구율이 급감하는 문제점이 발생하지 않아 개구율이 확보되므로, 액정표시장치의 화면 품질이 향상되게 된다.That is, referring to FIG. 4, the size of the space between the pixel partial electrode and the common partial electrode is gradually increased as the size of the liquid crystal display and the size of the pixel are gradually increased during the pixel design process in manufacturing the liquid crystal display. In the case where the response speed of the liquid crystal is increased to reach the limit point (A, B, C, D, E, F of FIG. 4) which can not be increased any more, the pixel structure of the liquid crystal display according to the present invention and the conventional liquid crystal display By alternately applying the pixel structure of the device, since only one of the common partial electrode or the pixel partial electrode needs to be formed in each pixel each time, the aperture ratio decreases rapidly in a specific model having a pixel size corresponding to the threshold at which the response speed of the liquid crystal becomes slow. Since this does not occur and the aperture ratio is secured, the screen quality of the liquid crystal display device is improved.

도 1은 종래의 일반적인 액정표시장치를 도시한 평면도.1 is a plan view showing a conventional general liquid crystal display device.

도 2는 종래의 일반적인 액정표시장치의 화소 설계 시에 화소크기와 개구율의 관계를 도시한 그래프.2 is a graph showing the relationship between pixel size and aperture ratio in the pixel design of a conventional liquid crystal display.

도 3은 본 발명의 바람직한 실시예에 따른 액정표시장치를 도시한 평면도.3 is a plan view showing a liquid crystal display device according to a preferred embodiment of the present invention.

도 4는 본 발명의 액정표시장치의 화소 설계 시에 화소크기와 개구율의 관계를 도시한 그래프.4 is a graph showing the relationship between pixel size and aperture ratio in the pixel design of the liquid crystal display of the present invention;

**도면의 주요 부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **

101 : 제 1 기판101: first substrate

102 : 게이트 라인 103 : 데이터 라인102 gate line 103 data line

104 : 쉴드 라인 104: shield line

106 : 공통전극 106a : 공통부분전극106: common electrode 106a: common partial electrode

107 : 화소전극 107a : 화소부분전극107: pixel electrode 107a: pixel partial electrode

110 : 박막 트랜지스터110: thin film transistor

Claims (4)

제 1 기판;A first substrate; 상기 제 1 기판 상에 서로 교차하도록 형성되어 다수의 화소를 정의하는 게이트 라인 및 데이터 라인;Gate lines and data lines formed on the first substrate to cross each other to define a plurality of pixels; 상기 게이트 라인과 평행하고 데이터 라인과 교차하도록 형성된 공통전압 라인;A common voltage line parallel to the gate line and intersecting the data line; 상기 공통전압 라인으로부터 분기되어 데이터 라인의 일측에 데이터 라인과 나란하게 형성된 쉴드 라인;A shield line branched from the common voltage line and formed in parallel with the data line on one side of the data line; 상기 쉴드 라인과 콘택홀을 통해 연결되며, 각 화소 내에 데이터 라인과 평행하도록 형성된 다수 개의 공통부분전극으로 구성된 공통전극;A common electrode connected to the shield line through a contact hole, the common electrode including a plurality of common partial electrodes formed to be parallel to a data line in each pixel; 각 화소 내에 상기 공통부분전극과 엇갈리게 형성되며, 상기 공통부분전극의 개수와 동일한 개수의 화소부분전극으로 구성된 화소전극;A pixel electrode formed in the pixel to cross the common partial electrode, the pixel electrode including the same number of pixel partial electrodes as the number of the common partial electrodes; 을 포함하여 구성된 것을 특징으로 하는 액정표시장치.Liquid crystal display device comprising a. 제 1 항에 있어서, 상기 화소전극은 상기 공통전압 라인과 오버랩되어 스토리지 커패시터를 형성하는 것을 특징으로 액정표시장치.The liquid crystal display of claim 1, wherein the pixel electrode overlaps the common voltage line to form a storage capacitor. 제 1 항에 있어서, 각 화소 내에서 데이터 라인과 가장 인접한 화소부분전극은 쉴드 라인과 오버랩되어 스토리지 커패시터를 형성하는 것을 특징으로 하는 액 정표시장치.2. The liquid crystal display device according to claim 1, wherein the pixel partial electrode closest to the data line in each pixel overlaps the shield line to form a storage capacitor. 제 1 항에 있어서, 각 화소 내에서 데이터 라인과 가장 인접한 화소부분전극과 오버랩되는 쉴드전극은 적어도 좌우 2㎛의 좌우폭에 해당하는 면적이 노출된 것을 특징으로 하는 액정표시장치.The liquid crystal display device according to claim 1, wherein an area corresponding to a left and right width of at least 2 μm is exposed in the shield electrode overlapping the pixel partial electrode closest to the data line in each pixel.
KR1020070127198A 2007-12-07 2007-12-07 Liquide crystal display device KR101432572B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127198A KR101432572B1 (en) 2007-12-07 2007-12-07 Liquide crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127198A KR101432572B1 (en) 2007-12-07 2007-12-07 Liquide crystal display device

Publications (2)

Publication Number Publication Date
KR20090060053A true KR20090060053A (en) 2009-06-11
KR101432572B1 KR101432572B1 (en) 2014-08-21

Family

ID=40990053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127198A KR101432572B1 (en) 2007-12-07 2007-12-07 Liquide crystal display device

Country Status (1)

Country Link
KR (1) KR101432572B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304916B1 (en) * 1998-08-06 2002-07-18 구본준, 론 위라하디락사 Transverse electric field liquid crystal display device
KR100322969B1 (en) * 1999-12-22 2002-02-01 주식회사 현대 디스플레이 테크놀로지 In-plane switching mode lcd and method for fabricating the same
KR101236511B1 (en) * 2005-12-26 2013-02-21 엘지디스플레이 주식회사 Thin Film Transistor Substrate Of Horizontal Electronic Fileld and Method of Fabricating the same
KR101229413B1 (en) * 2006-04-18 2013-02-04 엘지디스플레이 주식회사 An array substrate for In-Plane switching mode LCD and method of fabricating of the same

Also Published As

Publication number Publication date
KR101432572B1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
US10288955B2 (en) Liquid crystal display device
US8994905B2 (en) Liquid crystal display device
US9523900B2 (en) Liquid crystal display device
JP4703128B2 (en) Liquid crystal display
JP4658622B2 (en) Substrate for liquid crystal display device and liquid crystal display device
JP5596197B2 (en) Array substrate, liquid crystal display device, electronic device
JP4354895B2 (en) Horizontal electric field type liquid crystal display device
JP2018124322A (en) Liquid crystal display panel and liquid crystal display device
US11971631B2 (en) Liquid crystal display panel and display device
EP2878994B1 (en) Array substrate, liquid crystal display panel and liquid crystal display
JP2008262006A (en) Active matrix substrate and liquid crystal panel
KR20040047400A (en) In-Plane Switching Mode Liquid Crystal Display Device and A method for manufacturing the same
US10139684B2 (en) Liquid crystal display and electronic apparatus having electrodes with openings therein
KR20040061786A (en) Method for fabricating for an array substrate for In-Plane switching mode LCD
KR101320498B1 (en) Liquide crystal display device
KR102294632B1 (en) Fringe field switching mode liquid crystal display device
KR101432572B1 (en) Liquide crystal display device
WO2014034786A1 (en) Active matrix substrate and liquid crystal display device
JP2008065212A (en) Liquid crystal display panel
KR101963386B1 (en) Large Area In-Plane Switching Liquid Crystal Display
KR20080024699A (en) Liquid crystal display panel
WO2013150876A1 (en) Liquid-crystal display apparatus
WO2011078173A1 (en) Liquid crystal display device
CN112041738A (en) Liquid crystal display panel
JP2011128335A (en) Liquid crystal device and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 6