KR101432572B1 - Liquide crystal display device - Google Patents

Liquide crystal display device Download PDF

Info

Publication number
KR101432572B1
KR101432572B1 KR1020070127198A KR20070127198A KR101432572B1 KR 101432572 B1 KR101432572 B1 KR 101432572B1 KR 1020070127198 A KR1020070127198 A KR 1020070127198A KR 20070127198 A KR20070127198 A KR 20070127198A KR 101432572 B1 KR101432572 B1 KR 101432572B1
Authority
KR
South Korea
Prior art keywords
pixel
line
electrode
liquid crystal
common
Prior art date
Application number
KR1020070127198A
Other languages
Korean (ko)
Other versions
KR20090060053A (en
Inventor
박재석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070127198A priority Critical patent/KR101432572B1/en
Publication of KR20090060053A publication Critical patent/KR20090060053A/en
Application granted granted Critical
Publication of KR101432572B1 publication Critical patent/KR101432572B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히 화소 내의 구조를 변경하여 개구율이 상승된 액정표시장치에 관한 것이다. 이러한 본 발명은, 제 1 기판; 상기 제 1 기판 상에 서로 교차하도록 형성되어 다수의 화소를 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인과 평행하고 데이터 라인과 교차하도록 형성된 공통전압 라인; 상기 공통전압 라인으로부터 분기되어 데이터 라인의 일측에 데이터 라인과 나란하게 형성된 쉴드 라인; 상기 쉴드 라인과 콘택홀을 통해 연결되며, 각 화소 내에 데이터 라인과 평행하도록 형성된 다수 개의 공통부분전극으로 구성된 공통전극; 각 화소 내에 상기 공통부분전극과 엇갈리게 형성되며, 상기 공통부분전극의 개수와 동일한 개수의 화소부분전극으로 구성된 화소전극; 에 의해 달성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device in which the aperture ratio is increased by changing a structure in a pixel. The present invention provides a liquid crystal display comprising: a first substrate; A gate line and a data line formed on the first substrate so as to intersect with each other and defining a plurality of pixels; A common voltage line parallel to the gate line and intersecting the data line; A shield line branched from the common voltage line and formed in parallel with the data line on one side of the data line; A common electrode connected to the shield line through a contact hole and having a plurality of common partial electrodes formed in each pixel so as to be in parallel with a data line; A pixel electrode formed in each pixel so as to be staggered with the common partial electrode and composed of the same number of pixel partial electrodes as the number of the common partial electrodes; Lt; / RTI >

액정표시장치, 개구율 Liquid crystal display, aperture ratio

Description

액정표시장치{LIQUIDE CRYSTAL DISPLAY DEVICE}[0001] LIQUIDE CRYSTAL DISPLAY DEVICE [0002]

본 발명은 액정표시장치에 관한 것으로서, 특히 횡전계 모드에 있어서 개구율이 향상된 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device having an improved aperture ratio in a transverse electric field mode.

일반적으로 액정표시장치는 경량, 박형, 저소비 전력구동 등의 특징으로 인해 그 응용범위가 점차 넓어지고 있는 추세에 있다. 이에 따라 액정표시장치는 노트북 PC와 같은 휴대용 컴퓨터, 사무 자동화 기기, 오디오/비디오 기기 등으로 널리 이용되고 있다.Generally, the liquid crystal display device has a tendency of widening its application range due to features such as light weight, thinness, and low power consumption driving. Accordingly, liquid crystal display devices are widely used as portable computers such as notebook PCs, office automation devices, and audio / video devices.

통상적으로 액정표시장치는 매트릭스 형태로 배열되어진 다수의 제어용 스위칭 소자에 인가되는 영상신호에 따라 광의 투과량이 조절되어 화면에 원하는 화상을 표시하게 된다.In general, a liquid crystal display device displays a desired image on a screen by controlling a light transmission amount according to a video signal applied to a plurality of switching elements for control arranged in a matrix form.

상기 액정표시장치는 상부기판인 컬러필터(color filter)기판과 하부기판인 박막 트랜지스터 어레이(Thin film Transistor Array)기판이 서로 대향하고 그 사이에는 액정층이 충진된 액정패널과, 상기 액정패널에 주사신호 및 화상정보를 공급하여 액정패널을 동작시키는 액정패널 구동부를 포함하여 구성된다.The liquid crystal display device includes a liquid crystal panel in which a color filter substrate as an upper substrate and a thin film transistor array substrate as a lower substrate face each other and a liquid crystal layer is filled therebetween; And a liquid crystal panel driver for supplying signals and image information to operate the liquid crystal panel.

이와 같은 구성을 가지는 액정표시장치는, 액정의 배열과 액정에 전계를 인 가하는 전극의 배열 형태에 따라 여러 가지 모드로 분류되며, 주로 사용되는 모드로는 TN(twisted namatic)모드 및 IPS(in plain switching)모드가 있다.The liquid crystal display device having such a structure is classified into various modes according to the arrangement of liquid crystal and the arrangement of the electrodes for applying an electric field to the liquid crystal, and the modes mainly used are TN (twisted namatic) mode and IPS switching mode.

TN 모드의 액정표시장치는 액정의 초기 배향이 하부에서 상부로 진행하면서 나선형으로 트위스트 되도록 배열된 형태이며 전극이 상, 하부 기판에 각각 형성되어 액정에 수직 전계를 인가한다. 그리고, IPS 모드의 액정표시장치는 액정의 초기배향이 기판에 수평하게 배열된 형상이며, 전극이 하부 기판에 모두 형성되어 액정에 수평 전계를 인가한다.The TN mode liquid crystal display device is arranged so that the initial orientation of the liquid crystal is twisted in a spiral manner from the bottom to the top, and electrodes are formed on the upper and lower substrates to apply a vertical electric field to the liquid crystal. In the IPS mode liquid crystal display device, the initial alignment of the liquid crystal is arranged horizontally on the substrate, and electrodes are all formed on the lower substrate to apply a horizontal electric field to the liquid crystal.

상기와 같은 다양한 모드의 액정표시장치 중에서 가장 보편적으로 사용되고 있는 TN 모드의 액정표시장치는 시야각이 좁다는 큰 단점이 존재하여, 최근에는 시야각이 넓은 장점이 있는 IPS 모드의 액정표시장치의 사용이 늘고 있는 추세에 있다.The liquid crystal display of the TN mode most widely used among the liquid crystal display devices of the various modes has a serious disadvantage that the viewing angle is narrow and recently the use of the IPS mode liquid crystal display device having the wide viewing angle has been increasing There is a trend.

이하, 도 1을 참조하여 종래의 일반적인 IPS 모드의 액정표시장치에 대하여 설명하면 다음과 같다.Hereinafter, a conventional IPS mode liquid crystal display device will be described with reference to FIG.

도 1에 도시한 바와 같이 일반적인 액정표시장치는, 박막 트랜지스터 어레이 기판인 제 1 기판(1)과 컬러필터 기판인 제 2 기판(미도시)으로 구성된 액정패널이 구비되며, 상기 제 1 기판(1) 상에는 서로 종횡으로 교차되어 복수의 화소를 정의하는 게이트 라인(2) 및 데이터 라인(3)이 형성되고, 상기 각 화소의 게이트 라인(2)과 데이터 라인(3)이 교차하는 영역에는 박막트랜지스터(10)가 구비된다.1, a general liquid crystal display device includes a liquid crystal panel including a first substrate 1 as a thin film transistor array substrate and a second substrate (not shown) as a color filter substrate, and the first substrate 1 A gate line 2 and a data line 3 which define a plurality of pixels intersecting each other in a vertical direction and a horizontal direction are formed in a region where the gate line 2 and the data line 3 intersect each other, (10).

그리고, 상기 제 1 기판(1)의 각 화소에는 데이터 라인(3)과 평행한 방향으로 배치된 다수의 화소부분전극(7a)으로 구성된 화소전극(7)이 형성된다.In each pixel of the first substrate 1, a pixel electrode 7 composed of a plurality of pixel partial electrodes 7a arranged in a direction parallel to the data line 3 is formed.

또한, 상기 제 1 기판(1) 상에는 상기 게이트 라인(2)과 평행하게 배치된 공통전압 라인(14)이 형성되며, 상기 공통전압 라인(14)으로부터 분기되어 데이터 라인(3)과 인접하도록 각 화소 내의 양 가장 자리에 쉴드 라인(4)이 형성되고, 상기 쉴드 라인(4)과 콘택홀(5)을 통해 연결되어 상기 화소전극(7)과 엇갈리도록 형성된 다수의 공통부분전극(6a)으로 구성된 공통전극(6)도 형성된다.A common voltage line 14 is formed on the first substrate 1 in parallel with the gate line 2. The common voltage line 14 is branched from the common voltage line 14 to be adjacent to the data line 3, A shield line 4 is formed at both edges of the pixel and connected to the shield line 4 through the contact hole 5 to form a plurality of common partial electrodes 6a formed to be offset from the pixel electrodes 7 The common electrode 6 is also formed.

도 1을 참조하면, 상기 각 화소는 화소 내의 좌우측에서 화소전극(7)과 데이터 라인(3) 간에 형성되는 기생 커패시터의 크기를 동일하게 맞춤으로써 화소의 구동에 영향을 미치지 않도록 하기 위하여 좌우 대칭 구조가 되도록 형성된다.Referring to FIG. 1, in order to prevent the pixels from affecting the driving of pixels by matching the sizes of the parasitic capacitors formed between the pixel electrodes 7 and the data lines 3 at the right and left sides of the pixels, .

즉, 상기 각 화소는 도 1에 참조한 바와 같이 박막 트랜지스터(10)가 형성된 영역을 제외하고는 좌우 대칭 구조를 이룬다. 특히, 상기 도트 인버젼(dot inversion) 구동 시에는 상기 화소 내의 좌우측에 형성되는 화소전극(7)과 데이터 라인(3) 간의 기생 커패시터가 서로 상쇄되어 구동에 전혀 영향을 미치지 않게 된다. That is, each pixel has a bilaterally symmetrical structure except for a region where the thin film transistor 10 is formed as shown in FIG. Particularly, in the dot inversion driving, the parasitic capacitors between the pixel electrode 7 and the data line 3 formed on the right and left sides of the pixel cancel each other and do not affect the driving at all.

이와 같이 화소의 좌우 대칭 구조를 위해서, 각 화소 내의 공통부분전극(6a)과 화소부분전극(7a)은 그 개수가 서로 상이하도록 설계되며, 상세히 언급하면 상기 공통부분전극(6a)은 화소부분전극(7a)보다 하나 더 많은 수를 가진다.The common partial electrode 6a and the pixel portion electrode 7a are designed so that the number of the common partial electrode 6a and the pixel portion electrode 7a are different from each other for the left and right symmetrical structure of the pixel, (7a).

도 2를 참조하면, 상기와 같은 종래의 액정표시장치를 설계하는 과정에서, 액정표시장치의 사이즈 및 화소의 크기가 점점 커짐에 따라 화소부분전극(7a)과 공통부분전극(6a) 간의 공간의 크기를 점점 늘려서 설계하게 되며, 액정의 응답속도가 느려지는 한계점(도 2의 A, B, C)에 도달하면 화소부분전극(7a)과 공통부분전 극(6a)의 수를 하나씩 즉, 두 개를 더 늘리게 되는데, 이때 화소의 개구율이 급감하게 된다. 즉, 상기와 같은 설계 과정에서 화소부분전극(7a)과 공통부분전극(6a) 간의 공간의 크기가 액정의 응답속도가 느려지는 한계점에 위치하는 크기의 화소는 한계점에 위치하지 않는 크기의 화소에 비교하여 개구율이 현저하게 낮은 문제점이 발생한다.Referring to FIG. 2, in the process of designing the conventional liquid crystal display device as described above, as the size and size of the liquid crystal display device increase, the space between the pixel portion electrode 7a and the common portion electrode 6a (A, B and C in FIG. 2) where the response speed of the liquid crystal is slowed down, the number of the pixel electrodes 7a and the common electrodes 6a are increased by one The aperture ratio of the pixel is rapidly reduced. That is, in the above-described design process, a pixel having a size such that the size of the space between the pixel portion electrode 7a and the common portion electrode 6a is located at the limit point at which the response speed of the liquid crystal is slowed, There arises a problem that the aperture ratio is remarkably low.

이와 같이 개구율이 급감하면 액정표시장치의 표시 품질이 저하되게 된다.As described above, when the aperture ratio is reduced rapidly, the display quality of the liquid crystal display device is degraded.

이에 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 각 화소 내에 구비된 공통부분전극과 화소부분전극의 수를 동일하게 형성하고 각 화소를 좌우 비대칭으로 형성하되 데이터 라인과 가장 인접한 화소부분전극과 소정 면적이 오버랩되는 쉴드 라인이 노출되는 면적을 충분히 마련함으로써, 액정의 구동에 악영향을 미치지 않고 충분한 개구율을 확보하는 것이 가능한 액정표시장치를 제공하는 것이다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made keeping in mind the above problems occurring in the prior art, and it is an object of the present invention to provide a liquid crystal display A liquid crystal display device capable of ensuring a sufficient aperture ratio without adversely affecting driving of liquid crystal by sufficiently providing an area in which a shield line overlapping a predetermined area with a pixel portion electrode closest to a line is exposed.

상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 액정표시장치는, 제 1 기판; 상기 제 1 기판 상에 서로 교차하도록 형성되어 다수의 화소를 정의하는 게이트 라인 및 데이터 라인; 상기 게이트 라인과 평행하고 상기 데이터 라인과 교차하도록 형성된 공통전압 라인; 각 화소 내에서 상기 공통전압 라인으로부터 분기되어 상기 각 화소의 해당 데이터라인과 이웃 데이터라인 각각의 일측에 인접하여 나란하게 형성된 제1쉴드 라인 및 제2쉴드 라인; 상기 각 화소 내에서 상기 제1쉴드 라인과 콘택홀을 통해 연결되며, 상기 데이터 라인과 평행하도록 형성된 다수의 공통부분전극으로 구성된 공통전극; 및 상기 각 화소 내에서 상기 공통부분전극과 엇갈리게 형성되며, 상기 공통부분전극의 개수와 동일한 개수의 다수의 화소부분전극으로 구성된 화소전극을 포함하고, 상기 다수의 화소부분전극 중에서 상기 데이터 라인에 인접되는 최외곽 화소부분전극은 상기 제1쉴드 라인과 오버랩되어 스토리지 커패시터를 형성하고, 상기 다수의 공통부분전극 중에서 상기 데이터라인에 인접되는 최외곽 공통부분전극은 상기 제2쉴드 라인과 오버랩되는 것을 특징으로 한다. According to an aspect of the present invention, there is provided a liquid crystal display comprising: a first substrate; A gate line and a data line formed on the first substrate so as to intersect with each other and defining a plurality of pixels; A common voltage line parallel to the gate line and intersecting the data line; A first shield line and a second shield line which are branched from the common voltage line in each pixel and are formed adjacent to one side of each of the corresponding data line and the neighboring data line of each pixel; A common electrode connected to the first shield line through the contact hole in each pixel, the common electrode comprising a plurality of common partial electrodes formed in parallel with the data lines; And a pixel electrode which is formed to be offset from the common partial electrode in each pixel and composed of a number of pixel partial electrodes equal in number to the number of the common partial electrodes and adjacent to the data line among the plurality of pixel partial electrodes And the outermost common electrode part adjacent to the data line among the plurality of common part electrodes overlaps with the second shield line. In this case, the outermost pixel part electrode overlaps with the first shield line to form a storage capacitor. .

상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치 는, 각 화소 내에 구비된 공통부분전극과 화소부분전극의 수를 동일하게 형성하고 각 화소 내에서 데이터 라인과 가장 인접한 화소부분전극과 오버랩되는 쉴드 라인이 노출되는 영역을 최대화함으로써, 액정표시장치의 제조 시에 화소 설계 과정에서 화소 크기가 점점 늘어남에 따라 화소부분전극과 공통부분전극 간의 공간의 크기를 점점 늘리다가 액정의 응답속도가 느려지는 한계점에 도달하면 종래의 화소 구조에서 화소부분전극을 하나만 더 형성하고 데이터라인과 가장 인접한 화소부분전극과 오버랩되는 쉴드 라인이 노출되는 영역을 충분히 마련하면 되므로, 액정의 응답속도가 느려지는 한계점에 해당하는 크기의 특정 화소를 가지는 특정 모델에 있어서 액정표시장치의 개구율이 급감하게 되는 문제점이 발생하지 않게 되는 장점이 있다.The liquid crystal display according to an embodiment of the present invention having the above-described structure has the same number of common partial electrodes and pixel partial electrodes provided in each pixel, and in each pixel, The size of the space between the pixel portion electrode and the common portion electrode is gradually increased and the response speed of the liquid crystal is increased as the pixel size is gradually increased in the pixel design process at the time of manufacturing the liquid crystal display device, It is only necessary to form one pixel portion electrode in the conventional pixel structure and to sufficiently provide a region in which a shield line overlapping the pixel portion electrode closest to the data line is exposed. Therefore, the response speed of the liquid crystal is slow In a specific model having a specific pixel of a size corresponding to the limit point, There is an advantage that there is no problem that the aperture ratio of the apparatus is reduced rapidly.

그리고, 상기와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 화소전극이 공통전압 라인 및 쉴드 라인과 오버랩됨으로써 충분한 스토리지 커패시터의 확보가 가능한 효과가 있다.In the liquid crystal display according to the present invention having the above-described structure, the pixel electrodes overlap with the common voltage line and the shield line, thereby ensuring sufficient storage capacitors.

그리고, 상기와 같이 충분한 스토리지 커패시터가 마련되므로, 스토리지 커패시터의 형성을 위한 화소전극과 공통전압 라인의 오버랩 영역의 면적을 최소화할 수 있으므로 개구율이 향상되는 장점이 있다.Since the sufficient storage capacitor is provided as described above, the area of the overlap region between the pixel electrode and the common voltage line for forming the storage capacitor can be minimized, thereby improving the aperture ratio.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 대하여 상세히 설명한다.Hereinafter, a liquid crystal display according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3에 도시한 바와 같이 본 발명의 바람직한 실시예에 따른 액정표시장치 는, 제 1 기판(101); 상기 제 1 기판(101) 상에 서로 교차하도록 형성되어 다수의 화소를 정의하는 게이트 라인(102) 및 데이터 라인(103); 상기 게이트 라인(102)과 평행하고 데이터 라인(103)과 교차하도록 형성된 공통전압 라인(114); 상기 공통전압 라인(114)으로부터 분기되어 데이터 라인(103)의 일측에 데이터 라인(103)과 나란하게 형성된 쉴드 라인(104); 상기 쉴드 라인(104)과 콘택홀(105)을 통해 연결되며, 각 화소 내에 데이터 라인(103)과 평행하도록 형성된 다수 개의 공통부분전극(106a)으로 구성된 공통전극(106); 각 화소 내에 상기 공통부분전극(106a)과 엇갈리게 형성되며, 상기 공통부분전극(106a)의 개수와 동일한 개수의 화소부분전극(107a)으로 구성된 화소전극(107); 을 포함하여 구성된다.As shown in FIG. 3, a liquid crystal display device according to a preferred embodiment of the present invention includes a first substrate 101; A gate line 102 and a data line 103 formed on the first substrate 101 so as to cross each other and defining a plurality of pixels; A common voltage line 114 parallel to the gate line 102 and intersecting the data line 103; A shield line 104 branched from the common voltage line 114 and formed on one side of the data line 103 in parallel with the data line 103; A common electrode 106 connected to the shield line 104 through a contact hole 105 and composed of a plurality of common partial electrodes 106a formed in each pixel so as to be in parallel with the data lines 103; A pixel electrode 107 formed in each pixel so as to be offset from the common partial electrode 106a and composed of the same number of pixel partial electrodes 107a as the number of the common partial electrodes 106a; .

이와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치의 각 구성요소에 대하여 상세히 설명하면 다음과 같다.Each component of the liquid crystal display according to the preferred embodiment of the present invention having such a structure will be described in detail as follows.

본 발명에 따른 액정표시장치는 박막 트랜지스터 어레이 기판인 제 1 기판(101)과 컬러필터 기판인 제 2 기판(미도시)으로 구성된 액정패널이 구비되며, 상기 제 1 기판(101)과 제 2 기판 사이에는 액정층(미도시)이 형성된다.The liquid crystal display device according to the present invention includes a liquid crystal panel including a first substrate 101 as a thin film transistor array substrate and a second substrate (not shown) as a color filter substrate, and the first substrate 101 and the second substrate A liquid crystal layer (not shown) is formed.

도 3을 참조하면, 상기 제 1 기판(101) 상에는 서로 종횡으로 교차되어 복수의 화소를 정의하는 게이트 라인(102) 및 데이터 라인(103)이 형성되며, 상기 각 화소에는 게이트 라인(102)과 데이터 라인(103)이 교차하는 영역에 박막 트랜지스터(110)가 형성된다.Referring to FIG. 3, a gate line 102 and a data line 103 are formed on the first substrate 101 to define a plurality of pixels crossing each other in a vertical and a horizontal direction, and each pixel includes a gate line 102, The thin film transistor 110 is formed in a region where the data line 103 intersects.

상기 박막 트랜지스터(110)는 제 1 기판(101) 상에 형성된 게이트 전극(110a) 및 상기 게이트 전극(110a) 상에 형성된 게이트 절연막(미도시) 및 상기 게이트 절연막 상에 상기 게이트 전극(110a)과 오버랩되도록 형성된 반도체 층(미도시) 및 상기 반도체 층 상에 형성된 소스 전극(110b) 및 드레인 전극(110c)으로 구성되며, 상기 소스 전극(110a) 및 드레인 전극(110c) 상에는 보호층(미도시)이 추가로 형성된다.The thin film transistor 110 includes a gate electrode 110a formed on a first substrate 101 and a gate insulating film (not shown) formed on the gate electrode 110a and a gate electrode 110a formed on the gate insulating film, And a source electrode 110b and a drain electrode 110c formed on the semiconductor layer, and a protective layer (not shown) is formed on the source electrode 110a and the drain electrode 110c, Is formed.

상기 박막 트랜지스터(110)의 게이트 전극(110a)은 게이트 라인(102)과 연결되고, 소스 전극(110b)은 데이터 라인(103)과 연결되며, 드레인 전극(110c)은 콘택홀(108)을 통해 화소전극(107)과 연결된다.The gate electrode 110a of the thin film transistor 110 is connected to the gate line 102. The source electrode 110b is connected to the data line 103. The drain electrode 110c is connected to the gate electrode 110a through the contact hole 108. [ And is connected to the pixel electrode 107.

도 3을 참조하면, 상기 제 1 기판(101) 상에는 게이트 라인(102)과 평행하고 데이터 라인(103)과 교차하도록 형성된 공통전압 라인(114)이 마련된다.Referring to FIG. 3, a common voltage line 114 is formed on the first substrate 101 so as to intersect the data line 103 and parallel to the gate line 102.

이러한 공통전압 라인(114)은 미도시된 액정패널 구동부(미도시)로부터 공통전압을 공급받아 공통전극(106)에 인가하는 역할을 한다.The common voltage line 114 serves to apply a common voltage to the common electrode 106 from a liquid crystal panel driver (not shown).

그리고, 상기 제 1 기판(101) 상에는 상기 공통전압 라인(114)으로부터 분기되어 데이터 라인(103)의 일측에 데이터 라인(103)과 나란하게 형성된 쉴드 라인(104)이 마련된다.A shield line 104 is provided on the first substrate 101 and is branched from the common voltage line 114 and formed on one side of the data line 103 in parallel with the data line 103.

즉, 상기 쉴드 라인(104)은 각 화소 내의 양 가장자리에 배치되며, 이로써 데이터 라인(103)을 통해 전달되는 데이터 신호에 의해 해당 화소 내의 액정의 구동이 왜곡되는 현상이 방지되게 된다. That is, the shield line 104 is disposed at both edges of each pixel, thereby preventing the driving of the liquid crystal in the corresponding pixel from being distorted by the data signal transmitted through the data line 103.

도 3을 참조하면, 상기 제 1 기판(101) 상에는 각 화소 내에 데이터 라인(103)과 평행하도록 형성된 다수 개의 공통부분전극(106a)으로 구성된 공통전극(106)이 형성된다.Referring to FIG. 3, a common electrode 106 is formed on the first substrate 101. The common electrode 106 includes a plurality of common partial electrodes 106a formed in parallel with the data lines 103 in each pixel.

상기 공통전극(106)은 콘택홀(105)을 통해 쉴드 라인(104)과 연결됨으로써 공통전압 라인(114)과 연결되어, 공통전압 라인(114)으로부터 공통전압을 공급받는다.The common electrode 106 is connected to the common voltage line 114 by being connected to the shield line 104 through the contact hole 105 and is supplied with a common voltage from the common voltage line 114.

도 3에서 상기 콘택홀(105)은 상기 쉴드 라인(104)과 공통전극(114)이 오버랩되는 두 영역 중에 한 곳에 마련되고 공통전극(106) 중에 공통부분라인(106a) 외의 영역이 쉴드 라인(104)과 오버랩되는 곳에 마련된 것을 그 예로 하였지만 본 발명이 이에 한정되는 것은 아니며, 상기 콘택홀(105)은 쉴드 라인(104)과 공통전극(106)이 오버랩되는 두 영역에 모두 마련되거나 공통전극(106) 중에 공통부분라인(106a)이 쉴드 라인(104)과 오버랩되는 곳에만 마련되는 등 그 수 및 위치에 있어서는 본 발명의 범위를 벗어나지 않는 범위 내에서 다양한 예가 가능하다.3, the contact hole 105 is provided in one of two regions where the shield line 104 and the common electrode 114 are overlapped with each other, and an area other than the common part line 106a in the common electrode 106 is connected to the shield line The contact hole 105 may be formed in two areas where the shield line 104 and the common electrode 106 are overlapped with each other or the common electrode 106 may be formed in a region where the common electrode 106 overlaps with the common electrode 106. However, 106 are provided only in the area where the common partial line 106a overlaps with the shield line 104, the number and position of the common partial line 106a are not limited to the range of the present invention.

그리고, 상기 제 1 기판(101) 상의 각 화소에는 공통부분전극(106a)과 엇갈리게 형성된 화소부분전극(107a)으로 구성된 화소전극(107)이 마련되는데, 이러한 화소전극(107)을 구성하는 화소부분전극(107a)은 공통부분전극(106a)의 개수와 동일한 개수를 갖도록 형성된다.A pixel electrode 107 is formed on each pixel on the first substrate 101. The pixel electrode 107 includes a pixel electrode 107a and a common portion electrode 106a. The electrodes 107a are formed to have the same number as the number of the common partial electrodes 106a.

즉, 도 3을 참조하면, 상기 화소전극(107)을 이루는 화소부분전극(107a)과 공통전극(106)을 이루는 공통부분전극(106a)의 개수는 서로 동일하여 각 화소 내의 중심을 기준으로 하여 좌우가 비대칭인 구조를 이루게 된다.3, the number of the common part electrodes 106a constituting the pixel electrode 107 and the common electrode 106 are equal to each other, The left and right sides are asymmetric.

상기와 같은 비대칭 구조를 구현하는 경우에, 각 화소 내의 좌우에서 데이터 라인(103)과 화소전극(107) 간에 발생하는 기생 커패시터의 크기가 상이해지는데, 본 발명의 바람직한 실시예에 따른 액정표시장치의 화소 구조에 있어서는 각 화소 내에 형성된 화소전극(107)을 이루는 화소부분전극(107a) 중에 최 우측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 충분한 거리를 두고 서로 이격되어 있으므로 기생 커패시터의 형성이 최소화되며, 최 좌측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 충분한 거리를 두고 배치되지는 않았지만 최 좌측 화소부분전극(107a)과 소정 면적이 오버랩된 쉴드 라인(104)이 적어도 2㎛의 좌우폭만큼 화소부분전극(107a)과 오버랩되지 않도록 배치되어 노출됨으로써 데이터 라인(103)과 화소전극(107) 간에 발생하는 기생 커패시터의 형성이 최소화되므로 액정의 구동에 영향을 미치지 않는다.When the above-described asymmetric structure is implemented, the sizes of the parasitic capacitors generated between the data lines 103 and the pixel electrodes 107 on the right and left sides of the respective pixels are different from each other. In the liquid crystal display device according to the preferred embodiment of the present invention, The pixel portion electrodes 107a arranged at the rightmost portion among the pixel portion electrodes 107a constituting the pixel electrodes 107 formed in each pixel are spaced apart from each other at a sufficient distance from the data lines 103, The formation of the capacitor is minimized and the pixel portion electrode 107a disposed at the leftmost side is not disposed at a sufficient distance from the data line 103 but the shield line overlapped with the leftmost pixel portion electrode 107a by a predetermined area 104 are disposed so as not to overlap with the pixel portion electrode 107a by a width of at least 2 mu m, The formation of the capacitor is minimized so that the driving of the liquid crystal is not affected.

따라서, 본 발명의 바람직한 실시예에 따른 액정표시장치는 상술한 바와 같은 화소의 비대칭 구조를 실현할 수 있음과 동시에, 각 화소 내의 데이터 라인(103)과 화소전극(107) 간에 형성되는 기생 커패시터의 좌우 비대칭에 의한 문제가 발생하지 않는 효과가 있다.Therefore, the liquid crystal display device according to the preferred embodiment of the present invention can realize the asymmetric structure of the pixel as described above, and at the same time, the left and right sides of the parasitic capacitor formed between the data line 103 and the pixel electrode 107 in each pixel There is an effect that the problem caused by asymmetry does not occur.

그리고, 도 3을 참조하면, 상기 화소전극(107)은 공통전압 라인(114) 및 쉴드 라인(104)과 오버랩됨으로써 충분한 스토리지 커패시터(Cst)가 마련되므로, 화소전극(107)과 공통전압 라인(114)이 오버랩되는 면적을 최소화할 수 있으므로 각 화소의 개구율이 향상되게 된다.3, since the pixel electrode 107 overlaps with the common voltage line 114 and the shield line 104 to provide a sufficient storage capacitor Cst, the pixel electrode 107 and the common voltage line 114 can be minimized so that the aperture ratio of each pixel is improved.

도 3 및 본 발명의 설명에 있어서 상기 각 화소 내에 형성된 화소 전극(107)을 이루는 화소부분전극(107a) 중에 최 우측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 충분한 거리를 두고 이격되어 있고 최 좌측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 인접하게 배치된 경우를 그 예로 하였지만 본 발명 이 이에 한정되는 것은 아니며, 상기 각 화소 내에 형성된 화소전극(107)을 이루는 화소부분전극(107a) 중에 최 좌측에 배치된 화소부분전극(107a)이 데이터 라인(103)과 충분한 거리를 두고 이격되고 최 우측에 배치된 화소부분전극(107a)은 데이터 라인(103)과 인접하게 배치되는 등 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 예가 가능하다. 물론, 각 화소 내의 화소전극(107)을 이루는 화소부분전극(107a) 중에 최 우측에 배치된 화소부분전극(107a)이 데이터 라인(103)과 인접하게 배치된 경우에는 최 우측에 배치된 화소부분전극(107a)과 소정 면적이 오버랩된 쉴드 전극(104)이 적어도 2㎛의 좌우폭만큼 화소부분전극(107a)과 오버랩되지 않고 노출되도록 형성되어야 할 것이다.3 and the description of the present invention, the pixel portion electrode 107a disposed on the far right side of the pixel portion electrode 107a constituting the pixel electrode 107 formed in each pixel has a sufficient distance from the data line 103 And the pixel portion electrode 107a disposed at the leftmost side is disposed adjacent to the data line 103. However, the present invention is not limited to this, and the pixel electrode 107 formed in each pixel The pixel portion electrode 107a disposed at the leftmost end of the pixel portion electrode 107a is spaced apart from the data line 103 by a sufficient distance and the pixel portion electrode 107a disposed at the right end is spaced apart from the data line 103 Various embodiments are possible without departing from the gist of the present invention. Of course, in the case where the pixel portion electrode 107a disposed on the rightmost side of the pixel portion electrode 107a constituting the pixel electrode 107 in each pixel is disposed adjacent to the data line 103, A shield electrode 104 overlapping a predetermined area with the electrode 107a should be formed so as to be exposed without overlapping with the pixel portion electrode 107a by a width of at least 2 mu m.

상술한 바와 같은 구성을 가지는 본 발명의 바람직한 실시예에 따른 액정표시장치는, 액정표시장치의 제조 시에 화소 설계 과정에서 액정표시장치의 크기 및 화소의 크기가 점점 늘어남에 따라 화소부분전극과 공통부분전극 간의 공간의 크기를 점점 늘리다가 액정의 응답 속도가 느려져 더 이상 늘릴 수 없는 한계점에 도달하면 화소부분전극을 기존의 액정표시장치의 화소 구조에서 화소부분전극을 하나 더 형성하고 동시에 각 화소 내에서 데이터 라인과 가장 인접한 화소부분전극과 오버랩되는 쉴드 라인이 노출되는 영역을 최대화하는 등의 변경을 통하여 본 발명에 따른 액정표시장치와 같은 화소 구조로 설계하고, 그 다음 다시 화소 크기가 점점 늘어남에 따라 화소부분전극과 공통부분전극 간의 공간을 점점 늘리다가 액정의 응답 속도가 느려져 더 이상 늘릴 수 없는 한계점에 도달하면 본 발명에 따른 액정표시장치의 화소 구조에서 공통부분전극을 하나만 더 형성하여 쉴드 라인과 오버랩되 도록 하는 등의 변경을 통하여 종래의 액정표시장치와 같은 화소 구조로 설계하는 과정에서 이용됨으로써, 액정의 응답속도가 느려지는 한계점에 해당하는 크기의 화소를 가지는 특정 모델의 개구율이 급감하는 문제점이 발생하지 않게 된다.The liquid crystal display device according to the preferred embodiment of the present invention having the above-described structure is designed such that the size of the liquid crystal display device and the size of the pixel gradually increase during the pixel design process at the time of manufacturing the liquid crystal display device, When the size of the space between the partial electrodes is gradually increased and the response speed of the liquid crystal is slowed to reach a limit that can not be further increased, the pixel portion electrode is formed in the pixel structure of the conventional liquid crystal display device, The pixel region is designed to have the same pixel structure as that of the liquid crystal display device according to the present invention by changing the exposed region of the shield line overlapping the pixel portion electrode closest to the data line, Accordingly, the space between the pixel portion electrode and the common portion electrode is gradually increased, and the response speed of the liquid crystal is slow The pixel structure of the liquid crystal display device according to the present invention can be formed in the same pixel structure as the conventional liquid crystal display device by changing only one common partial electrode to overlap with the shield line, There is no problem that the aperture ratio of the specific model having the pixels having the size corresponding to the limit point at which the response speed of the liquid crystal is slowed down sharply decreases.

즉, 도 4를 참조하여 한번 더 정리하면, 액정표시장치의 제조 시에 화소 설계 과정에서 액정표시장치의 크기 및 화소의 크기가 점점 커짐에 따라 화소부분전극과 공통부분전극 간의 공간의 크기를 점점 늘리다가 액정의 응답 속도가 느려져 더 이상 늘릴 수 없는 한계점(도 4의 A, B, C, D, E, F)에 도달하는 경우에 본 발명에 따른 액정표시장치의 화소 구조와 종래의 액정표시장치의 화소 구조를 번갈아 적용함으로써, 매번 각 화소 내에 공통부분전극 또는 화소부분전극 중에 하나만 더 형성하면 되므로 액정의 응답 속도가 느려지는 한계점에 해당하는 화소 크기를 가지는 특정 모델에 있어서 개구율이 급감하는 문제점이 발생하지 않아 개구율이 확보되므로, 액정표시장치의 화면 품질이 향상되게 된다.4, when the size of a liquid crystal display device and the size of a pixel gradually increase in the pixel design process at the time of manufacturing the liquid crystal display device, the size of the space between the pixel portion electrode and the common portion electrode gradually increases The pixel structure of the liquid crystal display according to the present invention and the conventional liquid crystal display (liquid crystal display) according to the present invention, when reaching the limit point (A, B, C, D, The pixel structure of the device is alternately applied, so that only one of the common partial electrodes or the pixel partial electrodes is formed in each pixel every time, so that the aperture ratio is reduced in a specific model having a pixel size corresponding to the limit point of slowing the response speed of the liquid crystal So that the aperture ratio is secured, so that the screen quality of the liquid crystal display device is improved.

도 1은 종래의 일반적인 액정표시장치를 도시한 평면도.1 is a plan view showing a conventional general liquid crystal display device.

도 2는 종래의 일반적인 액정표시장치의 화소 설계 시에 화소크기와 개구율의 관계를 도시한 그래프.2 is a graph showing a relationship between a pixel size and an aperture ratio in designing a pixel of a conventional general liquid crystal display device.

도 3은 본 발명의 바람직한 실시예에 따른 액정표시장치를 도시한 평면도.3 is a plan view of a liquid crystal display according to a preferred embodiment of the present invention.

도 4는 본 발명의 액정표시장치의 화소 설계 시에 화소크기와 개구율의 관계를 도시한 그래프.4 is a graph showing the relationship between the pixel size and the aperture ratio in the pixel design of the liquid crystal display device of the present invention.

**도면의 주요 부분에 대한 부호의 설명**DESCRIPTION OF REFERENCE NUMERALS

101 : 제 1 기판101: first substrate

102 : 게이트 라인 103 : 데이터 라인102: gate line 103: data line

104 : 쉴드 라인 104: Shield line

106 : 공통전극 106a : 공통부분전극106: common electrode 106a: common partial electrode

107 : 화소전극 107a : 화소부분전극107: pixel electrode 107a: pixel portion electrode

110 : 박막 트랜지스터110: thin film transistor

Claims (4)

제 1 기판;A first substrate; 상기 제 1 기판 상에 서로 교차하도록 형성되어 다수의 화소를 정의하는 게이트 라인 및 데이터 라인;A gate line and a data line formed on the first substrate so as to intersect with each other and defining a plurality of pixels; 상기 게이트 라인과 평행하고 상기 데이터 라인과 교차하도록 형성된 공통전압 라인;A common voltage line parallel to the gate line and intersecting the data line; 각 화소 내에서 상기 공통전압 라인으로부터 분기되어 상기 각 화소의 해당 데이터라인과 이웃 데이터라인 각각의 일측에 인접하여 나란하게 형성된 제1쉴드 라인 및 제2쉴드 라인;A first shield line and a second shield line which are branched from the common voltage line in each pixel and are formed adjacent to one side of each of the corresponding data line and the neighboring data line of each pixel; 상기 각 화소 내에서 상기 제1쉴드 라인과 콘택홀을 통해 연결되며, 상기 데이터 라인과 평행하도록 형성된 다수의 공통부분전극으로 구성된 공통전극; 및A common electrode connected to the first shield line through the contact hole in each pixel, the common electrode comprising a plurality of common partial electrodes formed in parallel with the data lines; And 상기 각 화소 내에서 상기 공통부분전극과 엇갈리게 형성되며, 상기 공통부분전극의 개수와 동일한 개수의 다수의 화소부분전극으로 구성된 화소전극을 포함하고,And a pixel electrode formed in each pixel so as to be offset from the common partial electrode and composed of a number of pixel partial electrodes equal in number to the number of the common partial electrodes, 상기 다수의 화소부분전극 중에서 상기 데이터 라인에 인접되는 최외곽 화소부분전극은 상기 제1쉴드 라인과 오버랩되어 스토리지 커패시터를 형성하고, 상기 다수의 공통부분전극 중에서 상기 데이터라인에 인접되는 최외곽 공통부분전극은 상기 제2쉴드 라인과 오버랩되는 것을 특징으로 하는 액정표시장치.Wherein the outermost pixel partial electrode adjacent to the data line among the plurality of pixel partial electrodes overlaps with the first shield line to form a storage capacitor, and among the plurality of common partial electrodes, And the electrode overlaps with the second shield line. 제 1 항에 있어서, 상기 화소전극은 상기 공통전압 라인과 오버랩되어 스토리지 커패시터를 형성하는 것을 특징으로 액정표시장치.The liquid crystal display of claim 1, wherein the pixel electrode overlaps with the common voltage line to form a storage capacitor. 삭제delete 제 1 항에 있어서, 상기 최외곽 화소부분전극과 오버랩되는 상기 제1쉴드라인은 적어도 2㎛의 좌우폭에 해당되는 면적이 노출된 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the first shield line overlapping the outermost pixel partial electrode is exposed at an area corresponding to a width of at least 2 mu m.
KR1020070127198A 2007-12-07 2007-12-07 Liquide crystal display device KR101432572B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070127198A KR101432572B1 (en) 2007-12-07 2007-12-07 Liquide crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070127198A KR101432572B1 (en) 2007-12-07 2007-12-07 Liquide crystal display device

Publications (2)

Publication Number Publication Date
KR20090060053A KR20090060053A (en) 2009-06-11
KR101432572B1 true KR101432572B1 (en) 2014-08-21

Family

ID=40990053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070127198A KR101432572B1 (en) 2007-12-07 2007-12-07 Liquide crystal display device

Country Status (1)

Country Link
KR (1) KR101432572B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013241A (en) * 1998-08-06 2000-03-06 구본준, 론 위라하디락사 In-plane switching mode lcd
KR20010063296A (en) * 1999-12-22 2001-07-09 박종섭 In-plane switching mode lcd and method for fabricating the same
KR20070068037A (en) * 2005-12-26 2007-06-29 엘지.필립스 엘시디 주식회사 Thin film transistor substrate of horizontal electronic fileld and method of fabricating the same
KR20070103129A (en) * 2006-04-18 2007-10-23 엘지.필립스 엘시디 주식회사 An array substrate for in-plane switching mode lcd and method of fabricating of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000013241A (en) * 1998-08-06 2000-03-06 구본준, 론 위라하디락사 In-plane switching mode lcd
KR20010063296A (en) * 1999-12-22 2001-07-09 박종섭 In-plane switching mode lcd and method for fabricating the same
KR20070068037A (en) * 2005-12-26 2007-06-29 엘지.필립스 엘시디 주식회사 Thin film transistor substrate of horizontal electronic fileld and method of fabricating the same
KR20070103129A (en) * 2006-04-18 2007-10-23 엘지.필립스 엘시디 주식회사 An array substrate for in-plane switching mode lcd and method of fabricating of the same

Also Published As

Publication number Publication date
KR20090060053A (en) 2009-06-11

Similar Documents

Publication Publication Date Title
US8994905B2 (en) Liquid crystal display device
KR100831229B1 (en) A liquid crystal display having high aperture ratio
US9927659B2 (en) Liquid crystal display
TWI420443B (en) Display apparatus and driving method
US9523900B2 (en) Liquid crystal display device
JP4703128B2 (en) Liquid crystal display
JP2008033265A (en) Array substrate and display panel having the same
US20160085121A1 (en) Liquid crystal display device
EP2618209B1 (en) Active matrix substrate and electronic device comprising the same
EP2267521A1 (en) Liquid crystal display device
JP2009237233A (en) Liquid crystal device
JP4354895B2 (en) Horizontal electric field type liquid crystal display device
EP2397890B1 (en) Multi-domain vertical alignment liquid crystal display device and electronic device
JP2008262006A (en) Active matrix substrate and liquid crystal panel
JP2004177788A (en) Liquid crystal display
US11971631B2 (en) Liquid crystal display panel and display device
JP2004258652A (en) Liquid crystal display
JP2004361946A (en) Liquid crystal display device
KR20040047400A (en) In-Plane Switching Mode Liquid Crystal Display Device and A method for manufacturing the same
US10139684B2 (en) Liquid crystal display and electronic apparatus having electrodes with openings therein
JP4987987B2 (en) Liquid crystal display
KR101320498B1 (en) Liquide crystal display device
KR102612732B1 (en) Liquid Crystal Display
KR101432572B1 (en) Liquide crystal display device
JP2008065212A (en) Liquid crystal display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 6