KR20090050390A - 저항 내장형 인쇄회로기판의 제조방법 - Google Patents
저항 내장형 인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR20090050390A KR20090050390A KR1020070116791A KR20070116791A KR20090050390A KR 20090050390 A KR20090050390 A KR 20090050390A KR 1020070116791 A KR1020070116791 A KR 1020070116791A KR 20070116791 A KR20070116791 A KR 20070116791A KR 20090050390 A KR20090050390 A KR 20090050390A
- Authority
- KR
- South Korea
- Prior art keywords
- etching resist
- photo etching
- copper foil
- resist
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/067—Etchants
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
본 발명은 저항 내장형 인쇄회로기판의 제조방법에 관한 것으로서, 저항층 위에 동박층이 적층된 베이스필름 위에 포토 에칭 레지스트를 부착하고, 순차적으로 노광, 현상 및 부식을 하여 회로패턴을 형성하는 단계; 포토 에칭 레지스트를 박리하고, 베이스필름의 일부에 남아있는 잔여 저항물질을 저항부식액을 이용하여 부식하는 단계; 회로패턴이 형성된 부분까지 커버되도록 포토 에칭 레지스트를 재부착하고, 내장된 저항층의 일부가 노출될 수 있도록 저항층의 일부와 대응되는 포토 에칭 레지스트의 일부를 노광 및 현상하는 단계; 및 포토 에칭 레지스트의 일부를 노광 및 현상하여 노출된 동박층을 동박부식액을 이용하여 부식하고, 포토 에칭 레지스트를 박리하는 단계를 포함한다.
본 발명에 의하면 회로 일부의 잔여 저항물질도 완전하게 부식하여 미세회로 구현이 가능하다는 장점이 있다.
PCB, 수동소자, 임베디드, 저항 내장형, 부식
Description
본 발명은 저항 내장형 인쇄회로기판의 제조방법에 관한 것으로, 보다 구체적으로는 쇼트 발생률을 저하시키고, 미세회로 구현이 가능하도록 구성된 저항 내장형 인쇄회로기판의 제조방법에 관한 것이다.
종래 인쇄회로기판(Printed Circuit Board; PCB)을 제조하는 경우에는 우선 PCB를 완제품으로 제조하고, 이에 표면실장기술(Surface Mount Technology; SMT)을 이용하여 수동소자를 실장하는 방법을 주로 사용하여 왔다.
이에 최근에는 저항 또는 커패시터 등의 수동소자를 내장한 인쇄회로기판에 대한 개발의 노력이 이루어지고 있다.
즉, 수동소자 내장형 인쇄회로기판 기술은 새로운 재료와 공정을 이용하여 인쇄회로기판의 외부 또는 내부에 수동소자를 삽입하여 기존의 칩 저항 또는 칩 커패시터의 역할을 대체하는 기술의 개발이 이루어지고 있다. 인쇄회로기판의 크기에 관계없이 저항이 인쇄회로기판의 일부분으로 통합되어 있는 것을 “내장형 저항(embedded resistor)”이라고 하며, 이러한 기판을 “저항 내장형 인쇄회로기 판(embedded resistor printed circuit board)”이라고 한다.
이러한 저항 내장형 인쇄회로기판의 가장 중요한 특징은 저항이 인쇄회로기판의 일부분으로 이미 구비되어 있기 때문에 별개의 칩 저항을 인쇄회로기판의 표면에 실장할 필요가 없다는 것이다.
그러나 저항 내장형 인쇄회로기판(Printed Circuit Board; PCB)을 제조하는데 있어서 종래에는 부식을 통하여 회로패턴을 형성한 경우에 회로패턴이 형성된 부분의 가장자리는 저항물질이 완전하게 부식되지 않고 남아있다는 문제가 있었다.
따라서 베이스필름의 일부에 남아있는 잔여 저항물질을 제거하는 별도의 공정 없이 다음 공정을 진행하여 미세회로 구현이 어려우며, 쇼트불량 발생률을 높았다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로서, 저항이 내장되면서 회로의 형태가 균일하여 신호의 손실이 적고, 방사특성이 우수한 저항 내장형 인쇄회로기판의 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 미세회로 구현이 가능하며, 잔여 저항물질로 인한 회로 쇼트(short)를 현저하게 줄일 수 있는 저항 내장형 인쇄회로기판의 제조방법을 제공하는 데 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 저항 내장형 인쇄회로기판의 제조방법은 a)저항층 위에 동박층이 적층된 베이스필름 위에 포토 에칭 레지스트를 부착하고, 순차적으로 노광, 현상 및 부식을 하여 회로패턴을 형성하는 단계; b)상기 포토 에칭 레지스트를 박리하고, 상기 베이스필름의 일부에 남아있는 잔여 저항물질을 저항부식액을 이용하여 부식하는 단계; c)회로패턴이 형성된 부분까지 커버되도록 포토 에칭 레지스트를 재부착하고, 내장된 저항층의 일부가 노출될 수 있도록 상기 저항층의 일부와 대응되는 상기 포토 에칭 레지스트의 일부를 노광 및 현상하는 단계; 및 d)상기 포토 에칭 레지스트의 일부를 노광 및 현상하여 노출된 동박층을 동박부식액을 이용하여 부식하고, 상기 포토 에칭 레지스트를 박리하는 단계를 포함한다.
뿐만 아니라, 본 발명은 a)저항층 위에 동박층이 적층된 베이스필름 위에 포 토 에칭 레지스트를 부착하고, 순차적으로 노광, 현상 및 부식을 하여 회로패턴을 형성하는 단계; b)상기 베이스필름의 일부에 남아있는 잔여 저항물질을 저항부식액을 이용하여 부식하는 단계; c)상기 포토 에칭 레지스트를 박리하고, 회로패턴이 형성된 부분까지 커버되도록 포토 에칭 레지스트를 재부착하는 단계; d)내장된 저항층의 일부가 노출될 수 있도록 상기 저항층의 일부와 대응되는 상기 포토 에칭 레지스트의 일부를 노광 및 현상하는 단계; 및 e)상기 포토 에칭 레지스트의 일부를 노광 및 현상하여 노출된 동박층을 동박부식액을 이용하여 부식하고, 상기 포토 에칭 레지스트를 박리하는 단계를 포함한다.
여기서, 상기 a)단계에서 베이스필름을 부식하는 데 사용되는 부식액은 염화동 또는 염화철인 것이 바람직하다.
또한, 상기 저항부식액은 황산 또는 염산인 것이 바람직하다.
또한, 상기 동박부식액은 수산화암모늄인 것이 바람직하다.
상술한 바와 같은 본 발명의 저항 내장형 인쇄회로기판은,
첫째, 회로의 형태가 균일하게 형성되어 신호 손실이 적고, 방사 특성이 우수하며, 임피던스 관리가 용이하다는 장점이 있다.
둘째, 미세회로 구현 시 회로 일부에 남아있는 잔여 저항물질로 인한 회로 쇼트를 방지할 수 있다는 장점이 있다.
셋째, 저항층을 형성 시 정확한 면적을 만들 수 있으므로 목표하는 값과 일치하는 저항을 만들 수 있다는 장점이 있다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 도 1 내지 도 2k를 참고하여 본 발명의 제1실시예에 따른 저항 내장형 인쇄회로기판의 제조방법을 설명하도록 한다. 도 1은 본 발명의 제1실시예에 따른 저항 내장형 인쇄회로기판의 제조방법을 나타낸 블록흐름도이고, 도 2a 내지 도 2k는 도 1에 나타낸 저항 내장형 인쇄회로기판의 제조방법의 세부공정을 나타낸 개략도이다.
도 1을 참고하면, 본 발명의 제1실시예에 따른 저항 내장형 인쇄회로기판(100)의 제조방법은 a)회로패턴 형성단계(S110), b)잔여 저항물질 부식단계(S120), c)노광 및 현상단계(S130) 및 d)동박층 부식단계(S140)를 포함한다.
도 2a를 참고하면, 우선 저항층(111)의 상면에 동박층(113)을 적층하여 형성된 베이스필름(110)을 준비한다.
여기서, 상기 저항층(111)은 니켈-크롬(Ni-Cr), 니켈-인(Ni-P) 또는 니켈-크롬-알루미늄-규소(Ni-Cr-Al-Si) 중에서 선택된 어느 하나로 이루어진 것이 바람직하고, 상기 동박층(113)은 구리로 이루어진 것이 바람직하다.
도 2b 및 도 2c를 참고하면, 상기 베이스필름(110)의 하면에는 상기 커버레이 필름(130)이 접착되도록 적층하고, 상기 베이스필름(110)의 상면에는 상기 포토 에칭 레지스트(150)를 부착한다.
상기 커버레이 필름(130)은 형태 변형 장착이 요구되는 유리에폭시(FR-4), 폴리이미드(Polyimide) 및 에폭시(Epoxy) 등 다양한 종류의 회로기판용 재료에 적합하며, 내열성, 내화학성, 전기적 및 기계적 특성을 가질 수 있다.
다만, 상기 커버레이 필름(130)은 본 발명의 저항 내장형 인쇄회로기판의 제조방법에 있어서 일 실시예로 사용된 자재에 불과하며, 회로기판용 재료로 사용되는 다양한 종류의 원자재 위에 상기 베이스필름(110)을 적층함으로써 저항 내장형 인쇄회로기판을 제조할 수 있다.
도 2d를 참고하면, 상기와 같이, 커버레이 필름(130), 저항층(111), 동박층(113) 및 포토 에칭 레지스트(150)의 순서대로 적층되어 있는 기판에서 회로패턴을 형성할 수 있도록 상기 포토 에칭 레지스트(150)의 일부를 노광 및 현상한다.
여기서, 상기 노광공정은 다양한 방식으로 이루어질 수 있으며, 일례로 포토 에칭 레지스트를 입힌 기판에 마스터필름을 놓고 UV 레이저를 조사하여 감광 필름의 단량체가 중합체로 정화되면서 이미지가 형성되는 공정일 수 있다.
또한, 상기 현상공정도 다양한 방식으로 이루어질 수 있으나 일례를 들면, 회로형성을 위해 감광제인 포토 에칭 레지스트의 경화되지 않은 부위를 NA2CO3 또는 K2CO3로 제거시키고, 에칭의 레지스트 역할을 하는 경화된 포토 에칭 레지스트 부위만 남게 하는 공정일 수 있다.
도 2e를 참고하면, 상기 노광 및 현상을 통하여 상기 포토 에칭 레지스트(150)의 일부가 부식되어 상기 동박층(113)의 일부가 노출되면, 상기 동박층(113) 및 저항층(111)을 모두 부식할 수 있는 부식액을 이용하여 상기 동박층(113) 및 저항층(111)을 모두 부식함으로써 회로패턴을 형성한다(S110).
여기서, 상기 노출된 동박층(113)과 저항층(111)을 모두 부식하는 부식액으로는 염화동 또는 염화철이 바람직하다. 다만, 상기 노출된 동박층(113)과 저항층(111)을 모두 부식하는 부식액이 상기 기재된 염화동 또는 염화철에 한정되는 것은 아니고, 본 발명의 목적에 따라 동박층(113) 및 저항층(111)을 모두 부식시킬 수 있는 부식액은 모두 포함될 수 있다.
상기와 같이 베이스필름(110)의 일부를 부식하여 회로패턴을 형성하더라도 상기 베이스필름(110)의 일부에는 잔여 저항물질이 남기 때문에 이러한 기판으로는 미세회로 구현이 어려우며, 쇼트(short) 불량 발생이 높아질 수 있다는 문제점이 있다.
따라서 도 2f 및 도 2g를 참고하면, 상기와 같이 회로패턴을 형성한 후 상기 베이스필름(110)에 부착된 포토 에칭 레지스트(150)를 박리시켜 제거한 후, 저항물질만을 부식시키는 저항부식액을 이용하여 상기 베이스필름(110)의 일부에 남아있 는 잔여 저항물질을 다시 한 번 부식한다(S120).
상기 저항부식액은 황산 또는 염산인 것이 바람직하다. 다만, 상기 저항부식액이 황산 또는 염산에 한정되는 것은 아니고, 본 발명의 목적에 따라 동박층은 부식하지 않으며, 니켈-크롬(Ni-Cr), 니켈-인(Ni-P) 또는 니켈-크롬-알루미늄-규소(Ni-Cr-Al-Si) 중에서 선택된 어느 하나로 이루어진 잔여 저항물질만 선택적으로 부식할 수 있는 부식액은 모두 포함할 수 있다.
상기와 같이 포토 에칭 레지스트(150)를 박리하고, 상기 저항부식액을 이용하여 잔여 저항물질을 부식하는 경우 공정 수순 상 보다 원활하고 신속한 공정흐름을 이끌 수 있다.
즉, 상기 부식에 의하여 상기 베이스필름(110)의 일부에 남아있던 잔여 저항물질까지 완벽하게 부식시킴으로써 회로의 형태가 균일하게 형성되는 경우, 신호의 손실을 줄일 수 있고, 방사특성은 보다 우수해지며, 임피던스 관리에 있어서도 용이해질 수 있다는 장점이 있다.
도 2h 및 도 2i를 참고하면, 상기 부식을 통하여 상기 베이스필름(110)의 일부까지 회로패턴이 형성된 부분까지 커버되도록 포토 에칭 레지스트(170)를 재부착하고, 내장된 저항층(111)의 일부가 노출될 수 있도록 표면으로 노출시키려는 상기 저항층(111)의 일부와 대응되는 상기 포토 에칭 레지스트(170)의 일부를 노광 및 현상한다(S130).
즉, 내장되어 있는 저항의 일부가 표면으로 노출될 수 있도록 하기 위해서는 상기 저항층(111)의 위에 적층된 동박층(113)의 일부를 부식하여 개방하여야 하므 로 노출시키고자 하는 상기 저항층(111)의 일부와 대응되는 부분만큼 상기 포토 에칭 레지스트(170)의 일부가 개방되도록 노광 및 현상을 한다.
도 2j 및 도 2k를 참고하면, 상기 포토 에칭 레지스트(170)의 일부를 노광 및 현상하여 노출된 동박층(113)을 동박부식액을 이용하여 부식하고, 상기 포토 에칭 레지스트(170)를 박리하여 저항 내장형 인쇄회로기판(100)을 제조한다(S140).
여기서, 상기 동박층(113)만을 부식시키는 동박부식액으로는 수산화암모늄을 사용하는 것이 바람직하다.
다만, 상기 동박부식액의 경우에도 상기 수산화암모늄에 한정되는 것은 아니고, 본 발명의 목적에 따라 동박층(113)만을 선택적으로 부식할 수 있는 부식액은 모두 포함할 수 있다.
상기와 같은 동박부식액을 사용하는 경우 Ni 등으로 이루어진 저항층(111)을 부식시키지 않고 동박층(113)만을 부식시켜 상기 내장된 저항층(111)의 일부가 표면에 노출될 수 있다.
이하, 도 3 내지 도 4b를 참고하여 본 발명의 제2실시예에 따른 저항 내장형 인쇄회로기판의 제조방법을 설명하도록 한다. 도 3은 본 발명의 제2실시예에 따른 저항 내장형 인쇄회로기판의 제조방법을 나타낸 블록흐름도이고, 도 4a 내지 도 4c는 도 3에 나타낸 저항 내장형 인쇄회로기판의 제조방법에 있어서 포토 에칭 레지스트(250)를 박리하지 않은 상태로 베이스필름(210)의 일부에 남아있는 잔여 저항물질을 제거하는 공정을 나타낸 개략도이다.
도 3을 참고하면, 본 발명의 제2실시예에 따른 저항 내장형 인쇄회로기 판(200)의 제조방법은 a)회로패턴 형성단계(S210), b)잔여 저항물질 부식단계(S220), c)포토 에칭 레지스트 박리 및 재부착단계(S230), d)노광 및 현상단계(S240) 및 e)동박층 부식단계(S250)를 포함한다.
여기서, 본 발명의 제2실시예에 따른 저항 내장형 인쇄회로기판(200)의 제조방법의 a)회로패턴 형성단계(S210), d)노광 및 현상단계(S240) 및 e)동박층 부식단계(S250)는 본 발명의 제1실시예에 따른 저항 내장형 인쇄회로기판(100)의 제조방법의 a)회로패턴 형성단계(S110), c)노광 및 현상단계(S130) 및 d)동박층 부식단계(S140)와 동일한 공정을 수행하는 단계에 해당되므로 이에 대한 반복적인 설명은 생략하도록 한다.
따라서 이하, 도 4a 내지 도 4c를 참고하여 본 발명의 제2실시예에 따른 저항 내장형 인쇄회로기판(200)의 제조방법에 있어서, b)잔여 저항물질 부식단계(S220) 및 c)포토 에칭 레지스트 박리 및 재부착단계(S230)를 설명하도록 한다.
도 4a 내지 도 4c를 참고하면, 상기 a)회로패턴 형성단계(S210)에 의하여 회로패턴이 형성된 후에도 베이스필름(210)의 일부에는 잔여 저항물질이 남아있게 된다.
이때, 상기 베이스필름(210)의 위에 부착된 포토 에칭 레지스트(250)을 박리하지 않은 상태로 저항층(211)의 일부에 남아있는 잔여 저항물질을 완벽하게 부식할 수 있도록 저항부식액을 이용하여 저항층(211)만을 다시 한 번 부식시킨다(S220).
상기 저항부식액은 황산 또는 염산인 것이 바람직하며, 상기 저항부식액이 황산 또는 염산에 한정되는 것은 아니라는 점은 이미 설명한 바와 같다.
비록 상기 저항부식액이 동박을 부식시키지 않고 저항만을 부식시키는 용액이기는 하지만, 상기 포토 에칭 레지스트(250)를 박리시킨 상태에서 가하게 되면 직접적으로 맞닿게 되는 동박에도 미세하게나마 영향을 미칠 수 있으므로 상기와 같이 포토 에칭 레지스트(250)를 박리하지 않고, 저항부식액을 이용하여 잔여 저항물질만을 부식시키는 경우 상기 동박층(213)에는 미세한 손상도 없이 잔여 저항물질만을 제거할 수 있다.
따라서 상기 베이스필름(210)의 일부를 완전하게 부식한 후 상기 포토 에칭 레지스트(250)를 박리시킨다(S230).
상기 포토 에칭 레지스트(250)를 박리한 후 포토 에칭 레지스트를 재부착하는 공정부터는 상술한 본 발명의 제1실시예에 따른 저항 내장형 인쇄회로기판의 제조방법과 동일한 단계를 수행하므로 이에 대한 반복적인 설명은 생략하도록 한다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
도 1은 본 발명의 제1실시예에 따른 저항 내장형 인쇄회로기판의 제조방법을 나타낸 블록흐름도,
도 2a 내지 도 2k는 도 1에 나타낸 저항 내장형 인쇄회로기판의 제조방법의 세부공정을 나타낸 개략도이다.
도 3은 본 발명의 제2실시예에 따른 저항 내장형 인쇄회로기판의 제조방법을 나타낸 블록흐름도,
도 4a 내지 도 4j는 도 3에 나타낸 저항 내장형 인쇄회로기판의 제조방법의 세부공정을 나타낸 개략도이다.
<도면의 주요부분에 대한 부호의 설명>
100, 200 : 저항 내장형 인쇄회로기판
110, 210 : 베이스필름 111, 211 : 저항층
113, 213 : 동박층 130, 230 : 연성필름
150, 170, 250 : 포토 에칭 레지스트
Claims (5)
- a)저항층 위에 동박층이 적층된 베이스필름 위에 포토 에칭 레지스트를 부착하고, 순차적으로 노광, 현상 및 부식을 하여 회로패턴을 형성하는 단계;b)상기 포토 에칭 레지스트를 박리하고, 상기 베이스필름의 일부에 남아있는 잔여 저항물질을 저항부식액을 이용하여 부식하는 단계;c)회로패턴이 형성된 부분까지 커버되도록 포토 에칭 레지스트를 재부착하고, 내장된 저항층의 일부가 노출될 수 있도록 상기 저항층의 일부와 대응되는 상기 포토 에칭 레지스트의 일부를 노광 및 현상하는 단계; 및d)상기 포토 에칭 레지스트의 일부를 노광 및 현상하여 노출된 동박층을 동박부식액을 이용하여 부식하고, 상기 포토 에칭 레지스트를 박리하는 단계를 포함하는 저항 내장형 인쇄회로기판의 제조방법.
- a)저항층 위에 동박층이 적층된 베이스필름 위에 포토 에칭 레지스트를 부착하고, 순차적으로 노광, 현상 및 부식을 하여 회로패턴을 형성하는 단계;b)상기 베이스필름의 일부에 남아있는 잔여 저항물질을 저항부식액을 이용하여 부식하는 단계;c)상기 포토 에칭 레지스트를 박리하고, 회로패턴이 형성된 부분까지 커버되도록 포토 에칭 레지스트를 재부착하는 단계;d)내장된 저항층의 일부가 노출될 수 있도록 상기 저항층의 일부와 대응되는 상기 포토 에칭 레지스트의 일부를 노광 및 현상하는 단계; 및e)상기 포토 에칭 레지스트의 일부를 노광 및 현상하여 노출된 동박층을 동박부식액을 이용하여 부식하고, 상기 포토 에칭 레지스트를 박리하는 단계를 포함하는 저항 내장형 인쇄회로기판의 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 a)단계에서 베이스필름을 부식하는 데 사용되는 부식액은 염화동 또는 염화철인 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 저항부식액은 황산 또는 염산인 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
- 제 1항 또는 제 2항에 있어서,상기 동박부식액은 수산화암모늄인 것을 특징으로 하는 저항 내장형 인쇄회로기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070116791A KR20090050390A (ko) | 2007-11-15 | 2007-11-15 | 저항 내장형 인쇄회로기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070116791A KR20090050390A (ko) | 2007-11-15 | 2007-11-15 | 저항 내장형 인쇄회로기판의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090050390A true KR20090050390A (ko) | 2009-05-20 |
Family
ID=40858851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070116791A KR20090050390A (ko) | 2007-11-15 | 2007-11-15 | 저항 내장형 인쇄회로기판의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090050390A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114025501A (zh) * | 2021-11-19 | 2022-02-08 | 深圳玛斯兰电路科技实业发展有限公司 | 一种pcb板蚀刻加工去铜的方法 |
-
2007
- 2007-11-15 KR KR1020070116791A patent/KR20090050390A/ko active Search and Examination
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114025501A (zh) * | 2021-11-19 | 2022-02-08 | 深圳玛斯兰电路科技实业发展有限公司 | 一种pcb板蚀刻加工去铜的方法 |
| CN114025501B (zh) * | 2021-11-19 | 2024-03-29 | 吉安市三强线路有限公司 | 一种pcb板蚀刻加工去铜的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4664962A (en) | Printed circuit laminate, printed circuit board produced therefrom, and printed circuit process therefor | |
| US7516545B2 (en) | Method of manufacturing printed circuit board having landless via hole | |
| US8143533B2 (en) | Method for forming resist pattern, method for producing circuit board, and circuit board | |
| US20090139086A1 (en) | Method for manufacturing printed circuit board | |
| US20090039053A1 (en) | Method for manufacturing electrical traces of printed circuit boards | |
| US8377317B2 (en) | Method for manufacturing printed circuit board with thick traces | |
| US20090178276A1 (en) | Method for forming circuit in making printed circuit board | |
| TW444526B (en) | Process for the production of etched circuits | |
| US20100044237A1 (en) | Method for manufacturing printed circuit boards | |
| KR100905574B1 (ko) | 인쇄회로기판의 제조방법 | |
| JP2006100631A (ja) | 配線基板及びその製造方法 | |
| TWI384915B (zh) | 雙接達型撓性電路板的製造方法 | |
| US7799370B2 (en) | Method of forming through hole and method of manufacturing electronic circuit | |
| KR20110009790A (ko) | 플렉서블 인쇄 회로 기판 및 그 제조 방법 | |
| US20070132476A1 (en) | Method of forming circuit pattern on printed circuit board | |
| KR20090050390A (ko) | 저항 내장형 인쇄회로기판의 제조방법 | |
| KR100762447B1 (ko) | 임베디드 레지스터 인쇄회로기판의 제조방법 | |
| KR100688708B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR101015372B1 (ko) | 나노전자잉크를 이용한 연성인쇄회로기판 및 그 제조방법 | |
| KR100980602B1 (ko) | 저항 내장형 연성인쇄회로기판의 제조방법 | |
| KR100992490B1 (ko) | 임베디드 레지스터 형성방법 | |
| KR20100135603A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP4311157B2 (ja) | 半導体装置用基板の製造方法 | |
| KR100890760B1 (ko) | 인쇄회로기판 제조방법 | |
| JP2501558B2 (ja) | フレキシブル配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090831 Effective date: 20100831 |