KR20090044822A - 반도체 기판 세정 방법 - Google Patents

반도체 기판 세정 방법 Download PDF

Info

Publication number
KR20090044822A
KR20090044822A KR1020070111081A KR20070111081A KR20090044822A KR 20090044822 A KR20090044822 A KR 20090044822A KR 1020070111081 A KR1020070111081 A KR 1020070111081A KR 20070111081 A KR20070111081 A KR 20070111081A KR 20090044822 A KR20090044822 A KR 20090044822A
Authority
KR
South Korea
Prior art keywords
copper
substrate
ions
cleaning
semiconductor substrate
Prior art date
Application number
KR1020070111081A
Other languages
English (en)
Inventor
박선미
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070111081A priority Critical patent/KR20090044822A/ko
Publication of KR20090044822A publication Critical patent/KR20090044822A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02082Cleaning product to be cleaned
    • H01L21/0209Cleaning of wafer backside

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 구리 세정 공정시 부식을 방지할 수 있는 반도체 기판 세정 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 구리 형성 공정을 마친 기판이 제공되는 단계와, 기판 후면에 형성된 구리를 구리 이온으로 산화시키는 단계와, 구리 이온을 착이온으로 변형시키는 단계와, 착 이온을 제거하는 단계를 포함하는 반도체 기판 세정 방법을 제공한다.
구리 세정 공정, 부식, 착이온

Description

반도체 기판 세정 방법{METHOD FOR CLEANING SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기술에 관한 것으로, 특히, 반도체 기판 세정 방법에 관한 것이다.
반도체 소자의 고속화, 고집적화에 따라 금속 배선의 미세화가 진행되고 있으며, 이에 따른 신호 지연 문제가 심각해지고 있어 소자의 고속화를 방해하는 원인으로 대두되고 있다.
이러한 상황에서 낮은 저항값(resistivity) 및 높은 EM(Electro-Migration) 특성을 갖는 구리(Cu)는 기존의 알루미늄(Al) 배선을 대체할 수 있는 물질로 주목받고 있다.
그러나, 구리는 매우 빠른 확산속도를 가지고 있어 구리를 형성한 다음 후속 공정을 진행하기 위해서는 기판의 후면(back side)에 형성된 구리 잔류물을 제거하기 위한 구리 세정 공정이 필수적이다.
기존의 구리 세정 공정은 DHF(Diluted HF), DHCl(Diluted HCl) 또는 HNO3 등의 산성 용액에서 구리의 산화 환원 전위차를 이용하여 구리 이온(Cu2+)으로 산화시킨 뒤, 물을 이용한 워싱(washing) 처리에 의해 Cu2+을 제거하는 방법이 사용되고 있다.
그러나, Cu2+은 물보다 환원전위가 낮아 환원되기 쉬우며, 따라서 Cu2+가 다시 구리로 되돌아가 부식되는 현상이 쉽게 발생되는데, 이는 금속배선으로써의 구리 상용화에 상당한 어려움으로 작용하고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 구리 세정 공정시 구리의 부식을 방지할 수 있는 반도체 기판 세정 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 구리 형성 공정을 마친 기판이 제공되는 단계와, 상기 기판 후면에 형성된 상기 구리를 구리 이온으로 산화시키는 단계와, 상기 구리 이온을 착이온으로 변형시키는 단계와, 상기 착 이온을 제거하는 단계를 포함하는 반도체 기판 세정 방법을 제공한다.
본 발명에 의하면, 기판 후면의 구리를 구리 이온으로 산화시키고 구리 이온을 물에 잘 녹는 착 이온으로 변형시킨 후에 물을 이용하여 착 이온을 제거함으로써, 구리 세정 공정시 구리 이온이 다시 구리로 되돌아가 부식되는 현상을 방지할 수 있는 효과가 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 1은 본 발명에 따른 반도체 기판 세정 방법을 나타낸 순서도이다.
먼저, 구리 형성 공정을 마친 기판이 제공된다(S101).
구리 형성 공정시 기판의 전면(front side)뿐만 아니라 후면(back side)에도 구리가 형성되는데, 후속 공정을 진행시키기 위해서는 기판 후면에 형성된 구리 잔류물을 제거해야 한다.
기판 후면의 구리 잔류물 제거를 위해서는, 우선 기판 후면에 형성된 구리를 구리 이온(Cu2 +)으로 산화시킨다(S102).
이를 위하여, 산소(O2)가 과용해된 산성 용액을 기판 후면에 분사한다.
산소(O2)가 과용해된 산성 용액을 기판 후면에 분사하면, 기판 후면의 구리 잔류물은 다음 수학식 1에 나타낸 바와 같이, 산성 용액에서 구리의 산화 환원 전 위차에 의해 Cu2+로 산화된다.
O2 + 4H+ + 4e- → 2H2O2 , E°= 1.23V
Cu → Cu2+ + 2e- , E°= 0.34V
상기 산성 용액으로는 DHF(Diluted HF), DHCl(Diluted HCl) 또는 HNO3 중 어느 하나 이상을 사용할 수 있다. DHF를 사용하는 경우, HF의 농도는 1% 미만이 되도록 한다.
이어, 구리 이온(Cu2 +)을 물에 잘 녹는 착이온(complex ion)으로 변형시킨다(S103).
이를 위해, 암모니아(NH3)를 녹인 순수를 기판 후면에 분사한다.
암모니아(NH3)를 녹인 순수를 기판 후면에 분사하면, 다음 수학식 2에 나타낸 바와 같이, 배위결합에 의해 Cu2 +는 짙은 푸른색을 띠면서 물에 잘 녹는 물질인 착 이온([Cu(NH3)2]2+)으로 변형된다.
Cu2+ + 2NH3 + 2H2O → Cu(OH)2(↓) + 2NH4+
Cu(OH)2 + 4NH3 → [Cu(NH3)2]2+ + 2OH2-
이처럼 Cu2+를 [Cu(NH3)2]2+로 변형시키는 이유는, Cu2+는 물보다 환원전위가 낮아 다시 Cu로 돌아가 부식될 수 있으므로, 이러한 현상을 미연에 방지하기 위함이다. 그리고, [Cu(NH3)2]2+는 물에 잘 녹는 특성을 가지므로, 손쉽게 제거가 가능하여 그 적용에 있어서도 유용하기 때문이다.
이때, Cu2 +가 다시 Cu로 돌아가 부식되는 현상을 방지하기 위해서는 S102 단계와 S103 단계를 시간차 없이 연속적으로 진행하는 것이 바람직하다.
이어,착이온([Cu(NH3)2]2+)을 제거한다(S104).
[Cu(NH3)2]2+는 순수(De-Ionized water)를 이용한 세정 공정으로 제거할 수 있다.
이후, 기판을 회전 건조(spin dry)시킨다(S015).
전술한 S102 단계 내지 S105 단계는, 싱글 타입(single type)의 세정 장비를 이용하여 실시함이 바람직하다.
배치 타입(batch type)의 세정 장비가 아닌 싱글 타입의 세정 장비를 사용하는 이유는, Cu2 +가 다시 Cu로 돌아가 부식되는 현상을 방지하기 위해서 S102 단계와 S103 단계를 시간차 없이 연속적으로 진행해야 하기 때문이다.
싱글 타입의 세정 장비는 캐미컬간의 오염 방지를 위하여 캐미컬의 종류에 따라 기판이 안착되는 척(chuck)의 위치가 아래로 내려가게 되어 있으며, 여러 종류의 캐미컬을 분사해 줄 수 있는 여러 개의 암(arm)을 갖고 있다.
따라서, 싱글 타입의 세정 장비를 이용하는 경우, 첫 번째 척의 위치에서 산소를 녹인 산성 용액을 기판 후면에 분사하여 기판 후면의 구리를 Cu2+로 산화시키고, 척의 위치를 하향시킨 두 번째 척의 위치에서 기판 후면에 암모니아를 녹인 순수를 분사하여 Cu2+를 [Cu(NH3)2]2+으로 변형시키고, 마지막 세 번째 척의 위치로 하향시킨 다음 순수를 이용한 세정 공정으로 [Cu(NH3)2]2+를 제거하고 기판을 건조시키기까지의 일련의 공정을 단일 장비에서 연속적으로 진행할 수 있다.
한편, 장비상에서의 구리 오염 가능성을 제거하기 위해서는, 척의 표면에서 기판을 향해 질소 가스를 분사하여 기판이 척으로부터 부상되도록 함으로써, 장비와 기판간 직접적인 접촉이 이루어지 않도록 함이 바람직하다.
본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명에 따른 반도체 기판 세정 방법을 나타낸 순서도.

Claims (6)

  1. 구리 형성 공정을 마친 기판이 제공되는 단계;
    상기 기판 후면에 형성된 상기 구리를 구리 이온으로 산화시키는 단계;
    상기 구리 이온을 착이온으로 변형시키는 단계;
    상기 착 이온을 제거하는 단계
    를 포함하는 반도체 기판 세정 방법.
  2. 제 1항에 있어서,
    상기 기판 후면에 형성된 상기 구리를 구리 이온으로 산화시키는 단계는,
    산소가 과용해된 산성 용액을 상기 기판 후면에 분사하는 단계인 반도체 기판 세정 방법.
  3. 제 2항에 있어서,
    상기 산성 용액으로 DHF(Diluted HF), DHCl(Diluted HCl) 또는 HNO3 중 어느 하나 이상을 사용하는 반도체 기판 세정 방법.
  4. 제 1항에 있어서,
    상기 구리 이온을 착이온으로 변형시키는 단계는,
    암모니아를 녹인 순수를 상기 기판 후면에 분사하는 단계인 반도체 기판 세정 방법.
  5. 제 1항에 있어서,
    상기 착이온을 제거하는 단계는,
    순수를 이용하여 세정 공정을 실시하는 단계인 반도체 기판 세정 방법.
  6. 제 1항에 있어서,
    상기 착이온을 제거한 다음에 상기 기판를 건조시키는 단계를 더 포함하는 반도체 기판 세정 방법.
KR1020070111081A 2007-11-01 2007-11-01 반도체 기판 세정 방법 KR20090044822A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070111081A KR20090044822A (ko) 2007-11-01 2007-11-01 반도체 기판 세정 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070111081A KR20090044822A (ko) 2007-11-01 2007-11-01 반도체 기판 세정 방법

Publications (1)

Publication Number Publication Date
KR20090044822A true KR20090044822A (ko) 2009-05-07

Family

ID=40855323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111081A KR20090044822A (ko) 2007-11-01 2007-11-01 반도체 기판 세정 방법

Country Status (1)

Country Link
KR (1) KR20090044822A (ko)

Similar Documents

Publication Publication Date Title
KR100907767B1 (ko) 반도체 집적 회로 장치의 양산 방법 및 전자 디바이스의제조 방법
JP3667273B2 (ja) 洗浄方法および洗浄液
US6475909B2 (en) Method of fabricating metal wiring on a semiconductor substrate using ammonia-containing plating and etching solutions
CN101075552A (zh) 去除离子注入光敏抗蚀剂的方法
KR0157251B1 (ko) 반도체 기판의 세정 방법
US6992009B2 (en) Method of manufacturing a semiconductor device
US20060091110A1 (en) Cleaning solution and method for cleaning semiconductor device by using the same
KR20000070378A (ko) 금속층의 패시베이션 방법
US8329584B2 (en) Method of manufacturing semiconductor device
CN108511316A (zh) 半导体晶片的清洗方法
US20070181532A1 (en) Cmp clean process for high performance copper/low-k devices
KR20090044822A (ko) 반도체 기판 세정 방법
JP4864949B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP4734090B2 (ja) 半導体装置の製造方法
CN102569023B (zh) 一种减少金属腐蚀的清洗方法
KR100626346B1 (ko) 반도체 장치의 세정 방법
JP2006165023A (ja) 電子デバイスの製造方法
KR100732775B1 (ko) 더미 웨이퍼 재생을 위한 세정조 및 이를 이용한 세정방법
KR101403251B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴 형성방법
KR100555493B1 (ko) 반도체기판 세정방법
KR100199373B1 (ko) 웨이퍼 세정방법
JP2005210075A (ja) 半導体ウエハの洗浄方法
KR100235944B1 (ko) 반도체소자의 세정 방법
JP3843112B2 (ja) 半導体装置の製造方法
KR20060075068A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination