KR20090038574A - 액정패널, 그 방전 방법 및 이를 구비한 액정표시장치 - Google Patents

액정패널, 그 방전 방법 및 이를 구비한 액정표시장치 Download PDF

Info

Publication number
KR20090038574A
KR20090038574A KR1020070103930A KR20070103930A KR20090038574A KR 20090038574 A KR20090038574 A KR 20090038574A KR 1020070103930 A KR1020070103930 A KR 1020070103930A KR 20070103930 A KR20070103930 A KR 20070103930A KR 20090038574 A KR20090038574 A KR 20090038574A
Authority
KR
South Korea
Prior art keywords
voltage
data voltage
liquid crystal
data
lines
Prior art date
Application number
KR1020070103930A
Other languages
English (en)
Other versions
KR101443373B1 (ko
Inventor
황광희
이찬원
문성준
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070103930A priority Critical patent/KR101443373B1/ko
Publication of KR20090038574A publication Critical patent/KR20090038574A/ko
Application granted granted Critical
Publication of KR101443373B1 publication Critical patent/KR101443373B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Abstract

액정패널, 그 방전 방법 및 이를 구비한 액정표시장치가 개시된다.
본 발명의 액정패널은 화소전극과 스토리지라인 사이에 스토리지 캐패시터가 형성된다. 파워 온시, 화소전극에 제1 데이터전압을 인가하고, 스토리지라인에 제2 데이터전압이 인가된다. 파워 오프시, 스토리지라인에 그라운드 전압이 인가된다. 이에 따라, 스토리지 캐패시터에 의해 스토리지라인의 전압변화량만큼 화소전극의 제1 데이터전압이 전압 강하된다. 스토리지라인의 전압변화량은 제2 데이터전압과 그라운드 전압의 차이값이다.
따라서, 본 발명은 파워 오프되는 즉시, 화소전극의 데이터전압이 그라운드 전압으로 곧바로 방전되므로, 파워 온/오프에 따른 플리커를 방지하여 화질을 향상시킬 수 있다.
액정표시장치, BDF, 방전, 암점, 플리커

Description

액정패널, 그 방전 방법 및 이를 구비한 액정표시장치{Liquid crystal panel, discharging method thereof and liquid crystal display device having the same}
본 발명은 화질을 향상시킬 수 있는 액정패널, 그 방전 방법 및 이를 구비한 액정표시장치에 관한 것이다.
정보화 사회의 발달로 인해, 정보를 표시할 수 있는 표시 장치가 활발히 개발되고 있다. 표시 장치는 액정표시장치(liquid crystal display device), 유기전계발광 표시장치(organic electro-luminescence display device), 플라즈마 표시장치(plasma display panel) 및 전계 방출 표시장치(field emission display device)를 포함한다.
이 중에서, 액정표시장치는 경박 단소, 저 소비 전력 및 풀 컬러 동영상 구현과 같은 장점을 가지고 있어, 모바일 폰, 네비게이션, 모니터, 텔레비전에 널리 적용되고 있다.
액정표시장치는 액정의 열화를 방지하기 위해 주기적으로 정극성 데이터전압과 부극성 데이터전압을 인가한다. 정극성 데이터전압은 공통전압보다 적어도 높은 전압이고, 부극성 데이터전압은 공통전압보다 적어도 낮은 전압이다. 액정표시장치에 사용되는 데이터전압의 범위가 0V 내지 12V인 경우, 공통전압은 6V가 된다. 따라서, 정극성 데이터전압의 범위는 6V 내지 12V이고, 부극성 데이터전압의 범위는 0V 내지 6V가 된다. 정극성 데이터전압의 범위와 부극성 데이터전압의 범위 각각에서 원하는 계조의 데이터전압이 액정표시장치로 인가될 수 있다.
이러한 데이터전압은 액정표시장치의 각 화소 영역에 배치된 화소전극에 충전되게 된다.
파워 오프시, 화소전극에 충전된 전압은 그라운드 전압으로 방전되게 된다. 하지만, 정극성 데이터전압의 경우, 최대 12V가 화소 전극에 충전되므로, 파워 오프시 신속히 방전되지 않게 된다.
파워 오프 동안 방전되지 않은 전압은 잔류 DC로 화소 전극에 잔류하게 된다.
이러한 경우, 파워 온시 화소 전극에 잔류된 잔류 DC로 인해 원하는 영상이 표시되지 않아 화질이 저하되는 문제가 있다.
본 발명은 방전을 신속히 하여 화질을 향상시킬 수 있는 액정패널, 그 방전 방법 및 이를 구비한 액정표시장치를 제공함에 그 목적이 있다.
본 발명의 일 실시예에 따르면, 액정패널은, 다수의 게이트라인들; 상기 각 게이트라인과 교차하여 배치되고, 상기 각 게이트라인과의 교차에 의해 다수의 화소영역들이 정의된 다수의 데이터라인들; 상기 화소영역들 각각에 배치된 다수의 박막트랜지스터들; 상기 박막트랜지스터들 각각에 연결된 다수의 화소전극들; 상기 게이트라인들 각각에 평행하게 배치된 다수의 스토리지라인들; 및 상기 화소전극들 각각과 상기 스토리지라인들 각각에 의해 형성된 다수의 스토리지 캐패시터들을 포함하고, 상기 스토리지라인들 각각에는 파워 온시에 상기 데이터라인들에 공급되는 데이터전압이 인가되고, 파워 오프시에 그라운드 전압이 인가된다.
본 발명의 다른 실시예에 따르면, 액정표시장치는, 다수의 게이트라인들과, 상기 각 게이트라인과 교차하여 배치되고, 상기 각 게이트라인과의 교차에 의해 다수의 화소영역들이 정의된 다수의 데이터라인들과, 상기 화소영역들 각각에 배치된 다수의 박막트랜지스터들과, 상기 박막트랜지스터들 각각에 연결된 다수의 화소전극들과, 상기 게이트라인들 각각에 평행하게 배치된 다수의 스토리지라인들과, 상기 화소전극들 각각과 상기 스토리지라인들 각각에 의해 형성된 다수의 스토리지 캐패시터들을 포함하는 액정패널; 상기 액정패널의 상기 게이트라인들에 스캔신호를 공급하는 게이트 드라이버; 상기 액정패널의 상기 데이터라인들에 제1 데이터전압을 공급하는 데이터 드라이버; 및 상기 액정패널의 상기 스토리지라인들에 파워 온시에 제2 데이터전압을 인가하고, 파워 오프시에는 그라운드 전압을 인가하는 전압 발생부를 포함한다.
본 발명의 또 다른 실시예에 따르면, 다수의 게이트라인들과, 상기 각 게이트라인과 교차하여 배치되고, 상기 각 게이트라인과의 교차에 의해 다수의 화소영 역들이 정의된 다수의 데이터라인들과, 상기 화소영역들 각각에 배치된 다수의 박막트랜지스터들과, 상기 박막트랜지스터들 각각에 연결된 다수의 화소전극들과, 상기 게이트라인들 각각에 평행하게 배치된 다수의 스토리지라인들과, 상기 화소전극들 각각과 상기 스토리지라인들 각각에 의해 형성된 다수의 스토리지 캐패시터들을 포함하는 액정패널의 방전 방법은, 제1 구간 동안, 스캔신호에 의해 상기 각 박막트랜지스터가 턴온되고, 상기 각 박막트랜지스터에 연결된 화소전극들에 제1 데이터전압을 인가하고, 상기 각 스토리지라인에 제2 데이터전압을 인가하는 단계; 및 제2 구간 동안, 상기 각 박막트랜지스터가 턴오프되고, 상기 각 스토리지라인에 그라운드 전압을 인가하는 단계를 포함하고, 상기 제1 구간 동안, 상기 스토리지 캐패시터들에 상기 제1 데이터전압과 상기 제2 데이터전압의 차이값이 충전되고, 상기 제2 구간 동안, 상기 스토리지라인의 전압 변화량만큼 상기 화소전극들에 인가된 제1 데이터전압이 전압강하된다.
이상과 같이, 본 발명은 화소전극과 스토리지라인 사이에 형성된 스토리지 캐패시터를 이용하여, 파워 온시에는 스토리지라인에 데이터전압, 예컨대 정극성 데이터전압의 최대값을 인가하고, 파워 오프시에는 스토리지라인에 그라운드 전압을 인가하여 준다. 이에 따라, 스토리지 캐패시터에 의해 스토리지라인의 전압 변화량만큼 화소전극의 데이터전압이 전압강하되므로, 화소전극의 데이터전압이 파워 오프되는 즉시 곧바로 그라운드 전압으로 방전됨으로써, 파워 온/오프에 따른 플리커를 방지하여 화질을 향상시킬 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명의 액정표시장치를 도시한 블록도이다.
도 1을 참조하면, 액정표시장치는 타이밍 콘트롤러(12), 게이트 드라이버(14), 데이터 드라이버(16), 감마 발생부(24), 전압 발생부(22) 및 액정패널(30)을 포함한다.
상기 타이밍 콘트롤러(12)는 상기 게이트 드라이버(14)를 구동하기 위한 제1 제어신호와, 상기 데이터 드라이버(16)를 구동하기 위한 제2 제어신호를 생성하여 상기 게이트 드라이버(14)와 상기 데이터 드라이버(16)로 각각 공급한다. 상기 타이밍 콘트롤러(12)는 상기 액정패널(30)에 표시하기 위한 적색, 녹색 및 청색 디지털 데이터 신호를 상기 데이터 드라이버(16)로 공급한다. 상기 타이밍 콘트롤러(12)는 상기 전압 발생부(22)에서 전압이 발생되도록 상기 전압 발생부(22)를 제어한다. 상기 전압 발생부(22)는 상기 타이밍 콘트롤러(12)의 제어를 받지 않고 개별적으로 동작될 수도 있다. 즉, 상기 전압 발생부(22)는 파워 온시 동작되어 전압이 발생되고, 파워 오프시 동작되지 않아 그라운드 전압으로 유지될 수 있다. 상기 전압 발생부(22)에서 발생된 전압은 상기 액정패널(30)로 공급된다. 본 실시예에서 상기 전압 발생부(22)에서 발생된 전압은 상기 데이터 드라이버(16)에서 출력된 데이터전압과 동일한 전압일 수 있다. 더욱 상세히, 상기 전압 발생부(22)에서 발생된 전압은 상기 데이터 드라이버(16)에서 출력된 정극성 데이터전압의 최대값과 동일한 전압일 수 있다.
상기 게이트 드라이버(14)는 상기 타이밍 콘트롤러에서 공급된 제1 제어신호에 응답하여 스캔신호를 생성하여 상기 액정패널(30)로 공급한다. 상기 스캔신호는 1 수평 구간(1H) 단위로 생성될 수 있다. 상기 게이트 드라이버(14)에서 공급된 각 스캔신호 간에는 소정 영역 중첩될 수 있다.
상기 데이터 드라이버(16)는 상기 타이밍 콘트롤러에서 공급된 제2 제어신호에 따라 상기 타이밍 콘트롤러(12)에서 공급된 적색, 녹색 및 청색 디지털 데이터 신호를 각각 적색, 녹색 및 청색 아날로그 데이터전압으로 변환하여 상기 액정패널(30)로 공급한다.
상기 디지털 데이터 신호가 상기 아날로그 데이터전압으로 변환되기 위해 상기 감마 발생부(24)에서 발생된 감마 전압이 이용될 수 있다. 상기 감마 발생부(24)는 그라운드 전압부터 기준 전압까지의 범위에서 다수의 부극성 감마 전압들을 발생시키고, 기준 전압으로부터 공급 전압까지의 범위에서 다수의 정극성 감마 전압들을 발생시킨다. 기준 전압은 상기 액정패널(30)에 공급되는 공통전압과 동일한 전압일 수 있고, 상기 공급 전압은 상기 데이터 드라이버(16)에서 출력된 정극성 데이터전압의 최대값과 동일한 전압일 수 있다. 상기 정극성 감마 전압과 상기 부극성 감마 전압은 상기 데이터 드라이버(16)로 공급된다.
상기 데이터 드라이버(16)는 상기 감마 발생부(24)에서 공급된 정극성 감마 전압들과 부극성 감마 전압들을 이용하여 상기 타이밍 콘트롤러(12)에서 공급된 적색, 녹색 및 청색 디지털 데이터 신호를 적색, 녹색 및 청색 아날로그 데이터전압으로 변환한다. 예를 들어, 상기 데이터 드라이버(16)는 상기 타이밍 콘트롤러(12) 에서 공급된 적색 디지털 데이터 신호를 바탕으로 정극성 데이터전압이나 부극성 데이터전압 중 어느 극성의 데이터전압으로 출력할지를 결정하고, 상기 적색 디지털 데이터 신호와 상기 결정된 극성을 바탕으로 상기 감마 발생부(24)에서 공급된 해당 극성의 감마 전압을 선택하고, 선택된 감마 전압을 이용하여 해당 아날로그 데이터전압을 생성한다.
상기 액정패널(30)은 제1 기판, 제2 기판 및 제1 및 제2 기판 사이에 개재된 액정층을 포함한다.
상기 제1 기판은 다수의 게이트라인들(31)과 다수의 데이터라인들(32)이 교차하여 배치된다. 각 게이트라인(31)과 각 데이터라인(32)의 교차에 의해 화소 영역이 정의된다. 따라서, 상기 제1 기판에서는 다수의 화소 영역들이 매트릭스 형태로 배열될 수 있다. 각 게이트라인(31)과 각 데이터라인(32)의 교차점에는 박막트랜지스터(34)가 배치되고, 각 박막트랜지스터(34)에 화소전극(35)이 연결된다. 각 게이트라인(31)과 평행하게 스토리지라인(33)이 배치된다. 따라서, 박막트랜지스터(34)는 게이트가 게이트라인(31)에 연결되고, 소오스가 데이터라인(32)에 연결되며, 드레인이 화소전극(35)에 연결될 수 있다. 상기 스토리지라인(33)과 상기 화소전극(35) 간에는 절연층, 예컨대 게이트 절연층 및 보호층에 의한 스토리지 캐패시터(36)가 형성될 수 있다. 스토리지 캐패시터(36)는 상기 화소전극(35)에 충전된 전압을 소정 구간, 예컨대 한 프레임 동안 유지시켜준다.
상기 제2 기판은 적색, 녹색 및 청색 컬러필터를 포함하는 컬러필터층이 배치된다. 각 컬러필터는 화소 영역에 대응되도록 배치될 수 있다. 각 컬러필터 사이 에는 광을 차단하여 빛샘을 방지하기 위한 블랙 매트릭스가 배치될 수 있다. 상기 컬러필터층 상에는 도시되지 않은 공통전압 발생부(22)에서 생성된 공통전압이 인가되는 공통전극이 배치된다.
상기 제1 및 제2 기판 사이에는 다수의 액정 분자들을 포함하는 액정층이 개재될 수 있다.
상기 액정패널(30)은 제1 기판에 박막트랜지스터가 배치되고 제2 기판에 컬러필터층이 배치된 TN(twisted nematic) 모드일 수 있다.
도 1 및 도 2를 참조하여 파워 온시 액정표시장치의 동작을 설명한다.
상기 게이트 드라이버(14)에서 공급된 스캔신호는 상기 제1 기판의 각 게이트라인(31)으로 인가된다. 상기 스캔신호에 의해 각 게이트라인(31)에 연결된 박막트랜지스터(34)가 턴-온된다. 상기 스캔신호는 게이트 하이 전압을 의미한다. 상기 스캔신호는 1 수평 구간(1 H) 동안 각 게이트라인(31)에 공급될 수 있다. 따라서, 각 게이트라인(31)에는 1 수평 구간(1 H)을 제외한 한 프레임의 나머지 구간 동안 게이트 로우 전압이 공급될 수 있다.
상기 데이터 드라이버(16)에서 공급된 아날로그 데이터전압, 즉 정극성 데이터전압 또는 부극성 데이터전압(이하, '데이터전압'이라 한다)이 상기 제1 기판의 각 데이터라인(32)으로 인가된다. 상기 정극성 데이터전압은 상기 공통전압과 정극성 데이터전압의 최대값 사이의 전압이고, 상기 부극성 데이터전압은 그라운드 전압과 상기 공통전압 사이의 전압일 수 있다. 상기 데이터전압은 각 데이터라인(32)에 연결된 상기 턴온된 박막트랜지스터(34)를 경유하여 화소전극(35)에 인가된다.
상기 전압 발생부(22)에서 공급된 전압, 즉 정극성 데이터전압의 최대값이 상기 제1 기판의 상기 스토리지라인(33)으로 인가된다.
따라서, 상기 스토리지 캐패시터(36)에는 데이터전압과 정극성 데이터전압의 최대값의 차이값 만큼이 유지될 수 있다.
상기 공통전압 발생부(22)에서 공급된 공통전압은 상기 제2 기판의 상기 공통전극으로 인가된다.
따라서, 화소전극(35)에 정극성 데이터전압이 인가되는 경우, 상기 정극성 데이터전압은 상기 공통전압보다 적어도 높은 전압이므로, 상기 정극성 데이터전압과 상기 공통전압 사이의 전위차에 의해 상기 제1 및 제2 기판 사이에 전계가 발생되고, 이러한 전계에 의해 액정 분자가 변위를 하게 되어 광의 투과량이 조절되어 영상이 표시된다. 화소전극(35)에 부극성 데이터전압이 인가되는 경우, 상기 부극성 데이터전압은 상기 공통전압보다 적어도 낮은 전압이므로, 상기 부극성 데이터전압과 상기 공통전압 사이의 전위차에 의해 상기 제1 및 제2 기판 사이에 전계가 발생되고, 이러한 전계에 의해 액정 분자가 변위를 하게 되어 광의 투과량이 조절되어 영상이 표시된다. 상기 스토리지라인(33)에는 지속적으로 정극성 데이터전압의 최대값과 동일한 전압이 인가되므로, 상기 화소전극(35)과 상기 스토리지라인(33)에 의해 형성된 스토리지 캐패시터(36)에는 화소전극(35)에 인가된 데이터전압과 상기 스토리지라인(33)에 인가된 정극성 데이터전압의 최대값의 차이값만큼이 한 프레임 동안 유지될 수 있다.
상기 정극성 데이터전압과 상기 부극성 데이터전압에 따라 상기 액정 분자는 서로 반대 방향으로 변위될 수 있다. 이에 따라, 동일 극성의 데이터전압이 액정 분자에 인가되어, 액정 분자가 일 방향으로만 변위되게 되어, 액정이 열화되는 것을 방지할 수 있다.
한편, 도 1 및 2에 도시한 바와 같이, 파워 오프시 액정표시장치는 동작이 되지 않게 되므로, 화소전극(35)에 데이터전압이 더 이상 인가될 수 없으므로, 상기 액정패널(30)에 더 이상 영상이 표시되지 않게 된다.
파워 오프시, 타이밍 콘트롤러(12)가 동작되지 않아 상기 게이트 드라이버(14)와 상기 데이터 드라이버(16)를 구동하기 위한 제1 및 제2 제어 신호가 생성되지 않게 된다. 이에 따라 상기 게이트 드라이버(14)와 상기 데이터 드라이버(16)는 동작되지 않게 되어, 상기 게이트 드라이버(14)에 스캔신호가 생성되지 않고, 상기 데이터 드라이버(16)에서 데이터전압이 생성되지 않게 된다. 또한, 상기 전압 발생부(22)가 동작되지 않게 되어 상기 정극성 데이터전압의 최대값과 동일한 전압이 생성되지 않는 대신에 그라운드 전압이 유지되므로, 스토리지라인(33) 또한 그라운드 전압으로 유지되게 된다.
상기 스토리지라인(33)이 파워 오프시 그라운드 전압으로 유지됨에 따라, 상기 화소전극(35)과 상기 스토리지라인(33) 사이에 형성된 스토리지 캐패시터(36)에 의해 상기 화소전극(35)에 충전된 데이터전압은 상기 스토리지라인(33)의 전압의 변화량만큼 강화되게 된다. 스토리지라인(33)의 전압의 변화량이 정극성 데이터전압의 최대값과 그라운드 전압 간의 차이값만큼 변화되었으므로, 상기 화소전극(35) 또한 정극성 데이터전압의 최대값과 그라운드 전압 간의 차이값만큼 강화될 수 있 다. 상기 화소전극(35)에 충전된 데이터전압은 그라운드 전압으로 강화되어 신속한 방전이 이루어질 수 있다. 상기 데이터전압이 정극성 데이터전압의 최대값이 아닌 경우, 상기 데이터전압은 적어도 상기 정극성 데이터전압의 최대값보다는 낮은 값이므로, 화소전극(35)에 충전된 이러한 데이터전압은 스토리지라인(33)이 그라운드로 유지됨에 따라, 정극성 데이터전압의 최대값보다 빠르게 그라운드 전압으로 신속히 강화될 수 있다.
도 3a는 파워 온시 단위 화소 영역의 동작을 설명하는 도면이고, 도 3b는 파워 오프시 단위 화소 영역의 동작을 설명하는 도면이다.
도 3a에 도시한 바와 같이, 파워 온시, 게이트라인(31)으로 공급된 스캔신호에 의해 박막트랜지스터(34)가 턴온되는 경우, 데이터라인(32)으로 공급된 데이터전압이 상기 턴온된 박막트랜지스터(34)를 경유하여 화소전극(35)으로 충전된다. 상기 스토리지라인(33)에는 전압 발생부(22)에서 공급된 정극성 데이터전압의 최대값이 인가될 수 있다.
이러한 경우, 스토리지 캐패시터(36)의 전하량(Q)은 다음과 같다.
Figure 112007073919369-PAT00001
Figure 112007073919369-PAT00002
여기서, Cst는 화소전극(35)과 스토리지라인(33) 사이에 형성된 스토리지 캐 패시턴스이고, Δ
Figure 112007073919369-PAT00003
은 파워 온시의 스토리지 캐패시터(36)의 전압 변화량이고, Vd는 파워 온시의 화소전극(35)에 충전된 데이터전압이고, Vdmax는 파워 온시의 스토리지라인(33)에 인가된 정극성 데이터전압의 최대값이다.
도 3b에 도시한 바와 같이, 파워 오프시, 게이트라인(31)으로 스캔신호가 공급되지 않게 되므로, 박막트랜지스터(34)는 턴-오프가 된다. 이에 따라, 박막트랜지스터(34)에 의해 화소전극(35)으로의 데이터전압의 인가가 차단된다. 화소전극(35)에는 스토리지라인(33)에 정극성 데이터전압의 최대값이 인가되는 경우, 상기 스토리지 캐패시터(36)에 의해 이전의 데이터전압이 그대로 유지될 수 있다.
하지만, 파워 오프시 스토리지라인(33)은 그라운드 전압으로 유지되게 된다. 따라서, 파워 오프시, 스토리지라인(33)의 전압 변화량은 정극성 데이터전압의 최대값(Vdmax)과 그라운드 전압(Vg)의 차이값이 된다.
이러한 경우, 스토리지 캐패시터(36)의 전하량(Q')는 다음과 같다.
Figure 112007073919369-PAT00004
Figure 112007073919369-PAT00005
여기서, Δ
Figure 112007073919369-PAT00006
은 파워 오프시의 스토리지 캐패시터(36)의 전압 변화량이고, V'd는 파워 오프시의 화소전극(35)에 충전된 데이터전압이고, Vg는 파워 오프시의 스토리지라인(33)에 인가된 그라운드 전압의 최대값이다.
전하량 보존 법칙에 의해 파워 온과 파워 오프시의 전하량은 동일하게 유지되어야 하므로, 파워 온시의 전하량(Q)과 파워 오프시의 전하량(Q')는 동일하게 된다. 스토리지 캐패시턴스는 물질 특성에 의해 고유하게 결정되므로, 파워 온과 파워 오프시에 동일하다.
따라서, 파워 온시의 스토리지 캐패시터(36)의 전압 변화량(Δ
Figure 112007073919369-PAT00007
)과 파워 오프시의 스토리지 캐패시터(36)의 전압 변하량(Δ
Figure 112007073919369-PAT00008
) 또한 동일하고, 다음과 같이 나타낼 수 있다.
Figure 112007073919369-PAT00009
Figure 112007073919369-PAT00010
이를 다시 정리하면,
Figure 112007073919369-PAT00011
여기서,
Figure 112007073919369-PAT00012
은 스토리지라인(33)의 전압 변화량이고,
Figure 112007073919369-PAT00013
은 화소전극(35)의 전압 변화량이다.
따라서, 스토리지라인(33)의 변화량만큼 화소전극(35)도 동일한 변화량으로 변하게 된다.
수학식 6을 정리하면, 다음과 같다.
Vd'=Vd-(Vdmax-Vg)
그러므로, 파워 오프시의 화소전극(35)에 충전된 전압(Vd')는 파워 온시의 화소전극(35)에 충전된 전압(Vd)에서 스토리지라인(33)의 전압 변화량만큼 강하되게 된다.
예를 들어, 스토리지라인(33)에 공급된 정극성 데이터전압의 최대값이 12V이고, 스토리지라인(33)에 공급된 그라운드 전압이 0V이라고 한다.
파워 오프시, 스토리지라인(33)에 정극성 데이터전압의 최대값과 그라운드 전압의 차이값, 즉 12V가 강하되므로, 화소전극(35)에 충전된 데이터전압 또한 12V로 강하될 수 있다. 화소전극(35)에 충전된 데이터전압은 정극성 데이터전압의 최대값이 12V이므로, 화소전극(35)에 정극성 데이터전압의 최대값이 충전되는 경우, 파워 오프시 곧바로 12V 강하되어 곧바로 그라운드 전압이 되므로, 신속한 방전이 이루어지게 된다. 또한, 화소전극(35)에 충전된 정극성 데이터전압의 최대값 이외의 데이터전압은 적어도 정극성 데이터전압의 최대값보다 적어도 낮으므로, 화소전극(35)에 충전된 정극성 데이터전압의 최대값 이외의 데이터전압은 곧바로 그라운드 전압으로 강하되므로, 신속한 방전이 이루어질 수 있다. 따라서, 파워 오프시 화소전극(35)에 충전된 어떠한 데이터전압도 곧바로 그라운드 전압으로 방전되므로, 화소전극(35)에 어떠한 잔류 DC도 잔류하지 않게 되어, 다시 파워 온시 화질이 향상된 영상이 표시될 수 있다.
본 실시예는 암점을 개선한 BDF(brightness dot free) 구조의 TN 모드에 적용될 수 있다. BDF 구조의 TN 모드는 도1의 액정패널(30)과 동일한 구조를 가진다. 다만, BDF 구조의 TN 모드는 특정 화소 영역에 도전성 이물이나 TFT 불량으로 화소전극(35)에 데이터전압이 인가되지 않아 발생된 암점을 개선하여 휘점으로 구동되도록 제조된 구조이다. 만일 특정 화소영역에 암점이 발생되는 경우, 특정 화소영역의 화소전극(35)과 스토리지라인(33)을 레이저 등을 이용하여 인위적으로 쇼트시킨다. 이러한 경우, 스토리지라인(33)으로 공급된 전압, 예컨대 정극성 데이터전압의 최대값이 화소전극(35)으로 인가될 수 있다. 정극성 데이터전압의 최대값은 공통전압과의 전위차를 최대로 발생시킬 수 있는 전압이므로, 화소전극(35)에 인가된 정극성 데이터전압의 최대값과 공통전압 사이의 최대 전위차에 의해 최대 전계가 발생되어 블랙으로 표시되어 암점이 유지되게 된다. TN 모드에서는 공통전극과 화소전극(35) 사이에 최대 전위차가 발생될 때, 블랙의 영상이 표시될 수 있다.
도 1은 본 발명의 액정표시장치를 도시한 블록도.
도 2는 도 1의 액정표시장치에서 파워 온/오프시의 파형도.
도 3a는 파워 온시 단위 화소 영역의 동작을 설명하는 도면.
도 3b는 파워 오프시 단위 화소 영역의 동작을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
12: 타이밍 콘트롤러 14: 게이트 드라이버
16: 데이터 드라이버 22: 전압 발생부
24: 감마 발생부 30: 액정패널
31: 게이트라인 32: 데이터라인
33: 스토리지라인 34: 박막트랜지스터
35: 화소전극 36: 스토리지 캐패시터

Claims (13)

  1. 다수의 게이트라인들;
    상기 각 게이트라인과 교차하여 배치되고, 상기 각 게이트라인과의 교차에 의해 다수의 화소영역들이 정의된 다수의 데이터라인들;
    상기 화소영역들 각각에 배치된 다수의 박막트랜지스터들;
    상기 박막트랜지스터들 각각에 연결된 다수의 화소전극들;
    상기 게이트라인들 각각에 평행하게 배치된 다수의 스토리지라인들; 및
    상기 화소전극들 각각과 상기 스토리지라인들 각각에 의해 형성된 다수의 스토리지 캐패시터들을 포함하고,
    상기 스토리지라인들 각각에는 파워 온시에 상기 데이터라인들에 공급되는 데이터전압이 인가되고, 파워 오프시에 그라운드 전압이 인가되는 것을 특징으로 하는 액정패널.
  2. 제1항에 있어서, 상기 데이터전압은 정극성 데이터전압의 최대값인 것을 특징으로 하는 액정패널.
  3. 제2항에 있어서, 파워 오프시, 상기 스토리지 캐패시터에 의해 상기 정극성 데이터전압의 최대값과 상기 그라운드 전압의 차이값만큼 상기 화소전극들 각각에 인가된 전압이 강하되는 것을 특징으로 하는 액정패널.
  4. 제1항에 있어서, 상기 화소전극들 각각에는 상기 데이터라인들 각각으로 공급된 정극성 데이터전압 또는 부극성 데이터전압이 인가되는 것을 특징으로 하는 액정패널.
  5. 제1항에 있어서, 상기 화소 영역들 중 불량이 발생된 화소 영역은 그 화소 영역의 화소전극과 상기 스토리지라인 사이에 쇼트된 BDF 구조를 갖는 것을 특징으로 하는 액정패널.
  6. 다수의 게이트라인들과, 상기 각 게이트라인과 교차하여 배치되고, 상기 각 게이트라인과의 교차에 의해 다수의 화소영역들이 정의된 다수의 데이터라인들과, 상기 화소영역들 각각에 배치된 다수의 박막트랜지스터들과, 상기 박막트랜지스터들 각각에 연결된 다수의 화소전극들과, 상기 게이트라인들 각각에 평행하게 배치된 다수의 스토리지라인들과, 상기 화소전극들 각각과 상기 스토리지라인들 각각에 의해 형성된 다수의 스토리지 캐패시터들을 포함하는 액정패널;
    상기 액정패널의 상기 게이트라인들에 스캔신호를 공급하는 게이트 드라이버;
    상기 액정패널의 상기 데이터라인들에 제1 데이터전압을 공급하는 데이터 드라이버; 및
    상기 액정패널의 상기 스토리지라인들에 파워 온시에 제2 데이터전압을 인가 하고, 파워 오프시에는 그라운드 전압을 인가하는 전압 발생부를 포함하는 액정표시장치.
  7. 제6항에 있어서, 상기 제1 데이터전압은 정극성 데이터전압 또는 부극성 데이터전압 중 어느 하나인 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서, 상기 제2 데이터전압은 상기 정극성 데이터전압의 최대값인 것을 특징으로 하는 액정표시장치.
  9. 다수의 게이트라인들과, 상기 각 게이트라인과 교차하여 배치되고, 상기 각 게이트라인과의 교차에 의해 다수의 화소영역들이 정의된 다수의 데이터라인들과, 상기 화소영역들 각각에 배치된 다수의 박막트랜지스터들과, 상기 박막트랜지스터들 각각에 연결된 다수의 화소전극들과, 상기 게이트라인들 각각에 평행하게 배치된 다수의 스토리지라인들과, 상기 화소전극들 각각과 상기 스토리지라인들 각각에 의해 형성된 다수의 스토리지 캐패시터들을 포함하는 액정패널의 방전 방법에 있어서,
    제1 구간 동안, 스캔신호에 의해 상기 각 박막트랜지스터가 턴온되고, 상기 각 박막트랜지스터에 연결된 화소전극들에 제1 데이터전압을 인가하고, 상기 각 스토리지라인에 제2 데이터전압을 인가하는 단계; 및
    제2 구간 동안, 상기 각 박막트랜지스터가 턴오프되고, 상기 각 스토리지라 인에 그라운드 전압을 인가하는 단계를 포함하고,
    상기 제1 구간 동안, 상기 스토리지 캐패시터들에 상기 제1 데이터전압과 상기 제2 데이터전압의 차이값이 충전되고, 상기 제2 구간 동안, 상기 스토리지라인의 전압 변화량만큼 상기 화소전극들에 인가된 제1 데이터전압이 전압강하되는 것을 특징으로 하는 액정패널의 방전 방법.
  10. 제9항에 있어서, 상기 제1 구간은 파워 온 구간이고, 상기 제2 구간은 파워 오프 구간인 것을 특징으로 하는 액정패널의 방전 방법.
  11. 제9항에 있어서, 상기 제1 데이터전압은 상기 스토리지 캐패시터들에 의해 상기 그라운드 전압으로 곧바로 전압강하되는 것을 특징으로 하는 액정패널의 방전 방법.
  12. 제9항에 있어서, 상기 제1 데이터전압은 정극성 데이터전압 또는 부극성 데이터전압 중 어느 하나인 것을 특징으로 하는 액정패널의 방전 방법.
  13. 제12항에 있어서, 상기 제2 데이터전압은 상기 정극성 데이터전압의 최대값인 것을 특징으로 하는 액정패널의 방전 방법.
KR1020070103930A 2007-10-16 2007-10-16 액정패널, 그 방전 방법 및 이를 구비한 액정표시장치 KR101443373B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070103930A KR101443373B1 (ko) 2007-10-16 2007-10-16 액정패널, 그 방전 방법 및 이를 구비한 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070103930A KR101443373B1 (ko) 2007-10-16 2007-10-16 액정패널, 그 방전 방법 및 이를 구비한 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090038574A true KR20090038574A (ko) 2009-04-21
KR101443373B1 KR101443373B1 (ko) 2014-09-30

Family

ID=40762705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070103930A KR101443373B1 (ko) 2007-10-16 2007-10-16 액정패널, 그 방전 방법 및 이를 구비한 액정표시장치

Country Status (1)

Country Link
KR (1) KR101443373B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104297969A (zh) * 2014-10-28 2015-01-21 京东方科技集团股份有限公司 液晶显示面板及其放电方法和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206567B1 (ko) * 1995-09-07 1999-07-01 윤종용 박막 트랜지스터 액정표시장치의 화면 지움 회로와 그 구동방법
JP2005017934A (ja) * 2003-06-27 2005-01-20 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2006011004A (ja) * 2004-06-25 2006-01-12 Sharp Corp 液晶表示装置ならびにその駆動回路および駆動方法
JP2007058012A (ja) 2005-08-26 2007-03-08 Sharp Corp 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104297969A (zh) * 2014-10-28 2015-01-21 京东方科技集团股份有限公司 液晶显示面板及其放电方法和显示装置

Also Published As

Publication number Publication date
KR101443373B1 (ko) 2014-09-30

Similar Documents

Publication Publication Date Title
KR100704786B1 (ko) 표시 패널 구동 회로, 표시 장치 및 전자 기기
KR101285054B1 (ko) 액정표시장치
US9035937B2 (en) Liquid crystal display and method of operating the same
KR101256665B1 (ko) 액정패널
US8223137B2 (en) Liquid crystal display device and method for driving the same
US8441424B2 (en) Liquid crystal display device and method of driving the same
KR20140126150A (ko) 액정 표시 장치 및 그 구동 방법
KR101070125B1 (ko) 디스플레이 장치 및 그 제어 방법
JP2007140451A (ja) 液晶表示装置及びその駆動方法
JPWO2005081053A1 (ja) 液晶表示装置
JP4127249B2 (ja) 電気光学装置の調整方法、電気光学装置の調整装置および電子機器
KR102278192B1 (ko) 액정표시장치
US20110096050A1 (en) Liquid crystal display and method of driving the same
KR20040061205A (ko) 액정표시장치 및 그 구동방법
KR20110063330A (ko) 액티브 매트릭스 백플레인들을 사용하는 비디오 속도 콜레스테릭 ｌｃｄ 구동
KR100949499B1 (ko) 액정표시장치의 구동방법 및 그의 구동회로
KR20090070253A (ko) 액정표시장치 및 그 구동 방법
KR20140141424A (ko) 액정 표시 장치 및 액정 표시 장치의 구동 방법
KR101443373B1 (ko) 액정패널, 그 방전 방법 및 이를 구비한 액정표시장치
KR20180014337A (ko) 액정표시장치
KR20090076307A (ko) 표시 장치 및 그 구동 방법
KR101457694B1 (ko) 액정표시장치와 그 구동방법
KR101117983B1 (ko) 액정표시장치 및 이의 구동방법
KR101264704B1 (ko) 액정표시장치 및 그의 구동 방법
KR20110076647A (ko) 액정 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5