KR20090036950A - Method for fabricating of flip chip package - Google Patents

Method for fabricating of flip chip package Download PDF

Info

Publication number
KR20090036950A
KR20090036950A KR1020070102262A KR20070102262A KR20090036950A KR 20090036950 A KR20090036950 A KR 20090036950A KR 1020070102262 A KR1020070102262 A KR 1020070102262A KR 20070102262 A KR20070102262 A KR 20070102262A KR 20090036950 A KR20090036950 A KR 20090036950A
Authority
KR
South Korea
Prior art keywords
solder
flip chip
substrate
pattern film
chip package
Prior art date
Application number
KR1020070102262A
Other languages
Korean (ko)
Inventor
김지묵
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070102262A priority Critical patent/KR20090036950A/en
Publication of KR20090036950A publication Critical patent/KR20090036950A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

A manufacturing method of the flip chip package is provided to decrease the production cost by using the pattern film for the solder formation and to form uniformly solder on the substrate. Firstly the circuit wiring is formed for the package assembly. A plurality of connection pads(202) is formed in the upper side. The pattern film(270) is adhered on the substrate(200) having the ball land(204) in the lower part. The pattern film has opening for exposing a portion of each connection pad of substrate outside. The solder is arranged on the pattern film. The solder is filled in each opening of the pattern film.

Description

플립 칩 패키지 제조 방법{Method for fabricating of flip chip package}Method for fabricating of flip chip package

본 발명은 플립 칩 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는, 미세 피치의 구현되도록 양산성이 있고 생산 원가가 낮은 솔더 형성 공정을 이용하는 플립 칩 패키지의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a flip chip package, and more particularly, to a method for manufacturing a flip chip package using a solder forming process, which is mass-produced and low in production cost, to realize a fine pitch.

전형적인 반도체 패키지는 물론 일부 패키지는 인쇄회로기판(Printed Circuit Board : PCB)에 실장하는 방법으로 리드프레임에 의한 솔더링(Soldering) 방식을 이용하고 있다. 그러나, 상기 리드프레임에 의한 솔더링 방식은 공정 진행이 용이하고 신뢰성 측면에서 우수하다는 잇점이 있지만, 반도체 칩과 인쇄회로 기판 사이의 전기적 신호 전달 길이가 긴 것과 관련하여 전기적 특성 측면에서는 불리함이 있다. Some packages, as well as typical semiconductor packages, use soldering by lead frames as a method of mounting on a printed circuit board (PCB). However, the soldering method using the lead frame has advantages in that the process proceeds easily and is superior in terms of reliability. However, the soldering method using the lead frame has disadvantages in terms of electrical characteristics in connection with a long electrical signal transmission length between the semiconductor chip and the printed circuit board.

이러한 문제를 해결하기 위하여 제안된 플립 칩 패키지(Flip Chip Package)는 반도체 칩의 본딩 패드 상에 전기적 연결을 위한 범프(bump)를 형성시켜 반도체 칩과 기판을 연결하는 구조를 갖는다. In order to solve this problem, the proposed flip chip package has a structure for connecting a semiconductor chip and a substrate by forming a bump for electrical connection on a bonding pad of the semiconductor chip.

일반적으로 상기 반도체 칩의 본딩 패드 상에 형성되는 범프는 솔더 범프(Solder Bump), 스터드 범프(Stud Bump), 도금 또는 스크린 프린팅(Screen Printing) 방법으로 형성된 범프, 금속을 증착 및 식각하여 형성시킨 범프 등이 사용된다. In general, bumps formed on the bonding pads of the semiconductor chip may include bumps formed by solder bumps, stud bumps, bumps formed by plating or screen printing, and metals deposited and etched. Etc. are used.

도 1은 종래 스터드 범프 타입 플립 칩 패키지를 도시한 단면도이다. 1 is a cross-sectional view illustrating a conventional stud bump type flip chip package.

도시된 바와 같이, 상면 및 하면에 각각 다수의 접속 패드(102) 및 볼랜드(104)가 구비되고, 상기 각 접속 패드(102) 상에 솔더(110)가 형성된 기판(100) 상에 상면에 다수의 본딩 패드(122)가 구비되고, 상기 본딩 패드(122) 상에 스터드 범프(130)가 구비된 반도체 칩(120)이 플립 칩 본딩된다. 상기 반도체 칩(120)과 기판(100) 사이에는 솔더(110) 접합부의 피로 수명을 향상시키고 범프(130)가 받는 응력의 일부를 흡수하는 충진재(140)가 형성된다. 상기 기판(100)의 상면에는 상기 반도체 칩(120)을 덮도록 봉지부(150)가 형성되며, 상기 기판(100) 하면의 각 볼랜드(104)에는 솔더볼과 같은 외부접속단자(160)가 부착된다. As shown, a plurality of connection pads 102 and ball lands 104 are provided on the upper and lower surfaces, respectively, and a plurality of upper and lower surfaces on the substrate 100 on which solder 110 is formed on each of the connection pads 102. The bonding pad 122 of the semiconductor chip 120 having the stud bump 130 is provided on the bonding pad 122 is flip chip bonded. A filler 140 is formed between the semiconductor chip 120 and the substrate 100 to improve the fatigue life of the solder 110 joint and absorb a part of the stress applied to the bump 130. An encapsulation part 150 is formed on the upper surface of the substrate 100 to cover the semiconductor chip 120, and external connection terminals 160 such as solder balls are attached to each ball land 104 on the lower surface of the substrate 100. do.

상기 플립 칩 패키지는 범프(130)를 통하여 전기적 연결이 이루어지기 때문에 낮은 높이를 갖는 패키지를 구현할 수 있을 뿐만 아니라, 패키지의 동작 속도를 향상시킬 수 있고 소요 전력을 줄일 수 있으며 회로 설계를 단순화시킬 수 있어 패키지의 전기적 특성을 향상시킬 수 있다.Since the flip chip package is electrically connected through the bump 130, not only a package having a low height can be realized, but also an operation speed of the package can be improved, power consumption can be reduced, and circuit design can be simplified. The electrical characteristics of the package can be improved.

한편, 플립 칩 패키지를 구성하는 기판의 접속 패드 간의 피치(Pitch)는 솔더 형성 공정의 많은 제약에 의해 일반적으로 약 200㎛ 이상으로 제한되며, 이에 따라, 기판 상에 부착되는 반도체 칩의 패드 간격도 줄일 수 없어 반도체 칩의 크기를 줄일 수 없고, 웨이퍼를 구성하는 반도체 칩의 수는 줄어들게 된다. On the other hand, the pitch between the connection pads of the substrate constituting the flip chip package is generally limited to about 200 μm or more due to many constraints of the solder forming process, and thus, the pad spacing of the semiconductor chips attached on the substrate is also limited. Since the size of the semiconductor chip cannot be reduced, the number of semiconductor chips constituting the wafer is reduced.

종래, 기판의 접속 패드 상에 도포되는 솔더는 스텐실 마스크(Stencil mask) 를 이용하는 방법, 솔더 프린팅(Solder printing) 방법 또는 도금 방법으로 형성된다. Conventionally, the solder applied on the connection pad of the substrate is formed by a method using a stencil mask, a solder printing method or a plating method.

상기 스텐실 마스크를 이용한 방법은 스텐실 마스크의 제작에 한계가 있어 피치간의 간격을 줄일 수 없고, 피치간의 간격을 줄이더라도 몇 차례의 사용으로 스텐실 마스크가 파손되어 피치간의 간격을 줄일 경우 양산성을 갖지 못하며, 각 접속 패드 상에 형성되는 솔더가 일정한 크기 및 높이를 갖지 못한다. 또한, 상기 솔더 플린팅 방법으로는 미세 피치를 갖는 패드 상에 솔더를 형성하기가 불가능하다. 이에, 현재는 도금방식을 통해서 솔더를 형성하고 있으나, 상기 도금 공정을 이용한 솔더 형성 공정은 생산 원가가 높다.The method using the stencil mask has a limitation in the production of a stencil mask, and thus cannot reduce the spacing between pitches. However, the solder formed on each connection pad does not have a constant size and height. In addition, it is impossible to form solder on a pad having a fine pitch by the solder printing method. Thus, although solder is currently formed through the plating method, the solder forming process using the plating process has a high production cost.

따라서, 미세 피치를 갖는 플립 칩 패키지를 형성하기 위하여 양산성을 갖추고 생산 원가가 낮은 새로운 솔더 형성 공정이 필요하다. Therefore, in order to form a flip chip package having a fine pitch, a new solder forming process is required, which is mass-producible and low in production cost.

본 발명은 미세 피치의 구현되도록 양산성이 있고 생산 원가가 낮은 솔더 형성 공정을 이용하는 플립 칩 패키지의 제조 방법을 제공한다. The present invention provides a method of manufacturing a flip chip package using a solder forming process, which is mass-produced and low in production cost, to achieve fine pitch.

본 발명에 따른 플립 칩 패키지의 제조 방법은, 미세 피치를 갖는 플립 칩 패키지의 제조 방법에 있어서, 상면에 다수의 접속 패드를 구비하고, 하면에 볼랜드들이 구비된 기판의 상면에 상기 각 접속 패드를 노출시키는 개구부를 구비한 패턴 필름을 부착하는 단계; 상기 각 개구부 내의 솔더를 매립하는 단계; 상기 각 개 구부 내에 매립된 솔더를 경화시키는 단계; 및 상기 패턴 필름을 제거하는 단계를 포함한다.In the method for manufacturing a flip chip package according to the present invention, the method for manufacturing a flip chip package having a fine pitch includes a plurality of connection pads on an upper surface, and each connection pad on an upper surface of a substrate having ball lands on a lower surface thereof. Attaching a pattern film having an opening to be exposed; Embedding solder in each of the openings; Curing the solder embedded in each opening; And removing the pattern film.

상기 패턴 필름을 제거하는 단계 후, 상기 경화된 솔더를 리플로우 시키는 단계를 더 포함한다.After removing the pattern film, the method may further include reflowing the cured solder.

상기 패턴 필름은 하나의 개구부 일측면으로부터 인접하는 개구부의 일측면까지 50 ∼ 150㎛의 간격을 갖도록 패터닝한다.The pattern film is patterned to have a spacing of 50 to 150 μm from one side of one opening to one side of the adjacent opening.

상기 패턴 필름은 10 ∼ 50㎛의 높이를 갖도록 형성한다.The pattern film is formed to have a height of 10 to 50 µm.

상기 경화는 100 ∼ 200℃의 온도에서 열처리하는 방법으로 수행한다.The curing is carried out by heat treatment at a temperature of 100 ~ 200 ℃.

상기 경화는 30 ∼ 300초 동안 수행한다.The curing is carried out for 30 to 300 seconds.

상기 패턴 필름을 제거하는 단계 후, 상기 솔더가 형성된 기판 상에 범프를 구비한 반도체 칩을 플립 칩 본딩 시키는 단계를 더 포함한다.After removing the pattern film, the method may further include flip chip bonding a semiconductor chip having bumps on the soldered substrate.

상기 반도체 칩을 플립 칩 본딩 시키는 단계 후, 상기 반도체 칩과 기판 사이에 충진재를 형성하는 단계; 상기 기판의 상면에 상기 반도체 칩을 덮도록 봉지부를 형성하는 단계; 및 상기 기판 하면의 볼랜드에 외부접속단자를 형성하는 단계를 더 포함한다.After the flip chip bonding of the semiconductor chip, forming a filler between the semiconductor chip and the substrate; Forming an encapsulation part on an upper surface of the substrate to cover the semiconductor chip; And forming an external connection terminal in the ball land on the lower surface of the substrate.

본 발명은 개구부를 갖도록 패터닝된 패턴 필름을 사용하여 솔더를 형성하기 위한 마스크를 형성하여, 플립 칩 패키지를 형성하기 위한 솔더를 형성함으로써 미세 피치를 갖는 플립 칩 패키지를 형성할 수 있다.The present invention can form a flip chip package having a fine pitch by forming a mask for forming solder using a pattern film patterned to have an opening, and forming a solder for forming a flip chip package.

또한, 솔더 형성을 위하여 패턴 필름을 사용함으로써 생산 단가를 낮출 수 있고, 기판 상에 균일하게 솔더를 형성할 수 있어 솔더 형성 공정의 신뢰성을 향상시킬 수 있다. In addition, by using the pattern film for solder formation, the production cost can be lowered, and the solder can be uniformly formed on the substrate, thereby improving the reliability of the solder formation process.

본 발명은 종래 스텐실 마스크나 도금 방식이 아닌 미세한 패턴을 형성하기 위한 식각 공정이 자유로운 패턴 필름을 사용하여 솔더를 형성하기 위한 개구부를 구비한 마스크를 형성하고, 솔더를 상기 개구부 내에 프린팅하는 방법으로 매립하여 형성한다. 따라서, 식각 공정이 자유로은 패턴 필름을 사용하여 솔더를 형성함으로써 미세 피치를 갖는 플립 칩 패키지를 형성할 수 있다.The present invention forms a mask having an opening for forming solder using a pattern film free of etching process for forming a fine pattern, which is not a conventional stencil mask or plating method, and is embedded by a method of printing solder in the opening. To form. Accordingly, a flip chip package having a fine pitch may be formed by forming a solder using a pattern film free of etching.

또한, 솔더 형성을 위하여 패턴 필름을 사용함으로써 생산 단가를 낮출 수 있고, 기판 상에 균일하게 솔더를 형성할 수 있어 솔더 형성 공정의 신뢰성을 향상시킬 수 있다. In addition, by using the pattern film for solder formation, the production cost can be lowered, and the solder can be uniformly formed on the substrate, thereby improving the reliability of the solder formation process.

이하에서는, 본 발명의 실시예에 따른 플립 칩 패키지의 제조 방법을 도 2a 내지 도 2e를 참조하여 상세히 설명하도록 한다.Hereinafter, a method of manufacturing a flip chip package according to an embodiment of the present invention will be described in detail with reference to FIGS. 2A to 2E.

도 2a를 참조하면, 회로 배선(미도시)이 형성되고, 상면에 다수의 접속 패드(202)가 형성되며 하면에 볼랜드(204)들이 구비된 기판(200) 상에 패턴 필름(270)을 부착한다.Referring to FIG. 2A, a circuit wiring (not shown) is formed, a plurality of connection pads 202 are formed on an upper surface, and a pattern film 270 is attached to a substrate 200 having ball lands 204 on the lower surface. do.

상기 패턴 필름(270)은 필름(272)과 상기 기판(200)과 대향하는 상기 필름(272) 면에 형성된 접착제(274)로 이루어지며, 상기 패턴 필름(270)은 상기 기판(200)의 각 접속 패드(202)의 부분이 외부로 노출시키는 개구부(T)를 갖도록 패터닝되어 있다.The pattern film 270 is formed of a film 272 and an adhesive 274 formed on a surface of the film 272 facing the substrate 200, and the pattern film 270 is formed at each angle of the substrate 200. A portion of the connection pad 202 is patterned to have an opening T for exposing to the outside.

상기 기판(200)의 각 접속 패드(202)가 외부로 노출되도록 형성된 패턴 필름(270)은 종래 스텐실 마스크와 달리 패턴 형성을 위한 식각 공정의 제약이 없어 자유롭게 패터닝 공정을 수행하여 개구부(T)를 형성할 수 있으며, 이에 따라, 기판(200)의 각 접속 패드(202)는 50 ∼ 150㎛의 피치 간격을 갖도록 형성할 수 있다. The pattern film 270 formed so that each connection pad 202 of the substrate 200 is exposed to the outside does not have an etching process for forming a pattern unlike a conventional stencil mask, and thus freely patterning the opening T As a result, each connection pad 202 of the substrate 200 may be formed to have a pitch interval of 50 to 150 μm.

따라서, 상기 패턴 필름(270)의 개구부(T)는 하나의 개구부(T) 일측면으로부터 인접하는 개구부(T)의 일측면까지 50 ∼ 150㎛의 간격을 갖도록 형성되며, 상기 패턴 필름(270)은 10 ∼ 50㎛의 높이를 갖도록 형성한다. Therefore, the opening T of the pattern film 270 is formed to have a distance of 50 to 150 μm from one side of one opening T to one side of the adjacent opening T, and the pattern film 270 Is formed to have a height of 10 to 50 µm.

도 2b를 참조하면, 상기 패턴 필름(270) 상에 솔더(210)를 배치시키고 스퀴지(Squeegee)와 같은 도구를 사용하여 상기 패턴 필름(270)의 각 개구부(T) 내부로 상기 솔더(210)를 매립하여 상기 기판(200의 각 접속 패드(202) 상에 솔더(210)를 형성한다. Referring to FIG. 2B, the solder 210 is disposed on the pattern film 270 and inside each opening T of the pattern film 270 using a tool such as a squeegee. Is embedded to form solder 210 on each connection pad 202 of the substrate 200.

이때, 상기 패턴 필름(270)은 상기 기판(200)의 휨과 같은 변형에 관계없이 기판(200)의 모든 부분에서 동일한 높이를 갖도록 부착되기 때문에, 상기 개구부(T) 내에 매립되는 솔더(210)는 상기 각 접속 패드(202) 상에 동일한 높이로 형성되며, 이에 따라, 솔더 조인트 부분에서의 신뢰성이 향상된다. In this case, since the pattern film 270 is attached to have the same height in all parts of the substrate 200 regardless of deformation such as warpage of the substrate 200, the solder 210 embedded in the opening T is formed. Is formed at the same height on each of the connection pads 202, thereby improving reliability in the solder joint portion.

도 2c를 참조하면, 상기 각 접속 패드(202) 상에 솔더(210)가 형성된 기판을 열처리하여 상기 솔더(210)를 경화시킨다. 상기 경화는 100 ∼ 200℃의 온도에서 30 ∼ 300초 동안 수행된다. Referring to FIG. 2C, the substrate on which the solder 210 is formed on each connection pad 202 is heat-treated to cure the solder 210. The curing is carried out for 30 to 300 seconds at a temperature of 100 to 200 ℃.

도 2d를 참조하면, 상기 기판(200) 상에 부착된 패턴 필름을 제거한다. 이 때, 상기 솔더(200)는 열처리에 의해 경화되어 있기 때문에 상기 패턴 필름의 제거시 형태가 변경되거나 상기 패턴 필름과 함께 제거되지 않는다.Referring to FIG. 2D, the pattern film attached to the substrate 200 is removed. At this time, since the solder 200 is cured by heat treatment, the shape of the solder 200 is not changed or removed together with the pattern film.

도 2e를 참조하면, 상기 기판(200)의 각 접속 패드(202) 상에 경화된 솔더(210)를 리플로우 시켜 플립 칩 본딩을 위한 형태로 변형시킨다. 그런 다음, 공지된 방법에 따라, 상기 접속 패드(202)와 동일한 피치로 본딩 패드(222)가 구비되고, 상기 본딩 패드(222) 상에 범프(230)가 형성된 반도체 칩(220)을 상기 기판(200) 상에 플립 칩 본딩 시킨다. 이때, 상기 리플로우는 상기 반도체 칩(220)의 플립 칩 본딩 전에 수행되지 않고, 상기 반도체 칩(220)의 플립 칩 본딩시 진행할 수 있다. Referring to FIG. 2E, the cured solder 210 is reflowed on each connection pad 202 of the substrate 200 to be deformed to form flip chip bonding. Then, according to a known method, the semiconductor chip 220 is provided with a bonding pad 222 at the same pitch as the connection pad 202 and a bump 230 is formed on the bonding pad 222 on the substrate. Flip chip bonding on 200. In this case, the reflow may not be performed before flip chip bonding of the semiconductor chip 220, but may be performed during flip chip bonding of the semiconductor chip 220.

그런 다음, 상기 반도체 칩(220)과 기판(200) 사이에 충진재(240)를 형성하고, 상기 기판(200)의 상부에 상기 반도체 칩(220)을 덮도록 봉지부(250)를 형성한 후, 상기 기판(200) 하면의 볼랜드(204)에 솔더볼을 부착하여 플립 칩 패키지의 제조를 완료한다. After that, a filler 240 is formed between the semiconductor chip 220 and the substrate 200, and the encapsulation part 250 is formed to cover the semiconductor chip 220 on the substrate 200. Solder balls are attached to the ball lands 204 on the bottom surface of the substrate 200 to complete manufacture of the flip chip package.

이상에서와 같이, 본 발명은 종래 스텐실 마스크나 도금 방식이 아닌 패턴 필름을 사용하여 솔더를 형성하기 위한 개구부를 갖는 마스크를 형성하고, 솔더를 프린팅하는 방법으로 상기 개구부 내에 매립하여 형성함으로써 미세 피치를 갖는 플립 칩 패키지를 형성할 수 있다.As described above, the present invention forms a mask having an opening for forming solder by using a pattern film other than a conventional stencil mask or plating method, and forms a fine pitch by embedding it in the opening by printing a solder. The flip chip package can be formed.

또한, 솔더 형성을 위하여 패턴 필름을 사용함으로써 생산 단가를 낮출 수 있고, 기판 상에 균일하게 솔더를 형성할 수 있어 솔더 형성 공정의 신뢰성을 향상시킬 수 있다. In addition, by using the pattern film for solder formation, the production cost can be lowered, and the solder can be uniformly formed on the substrate, thereby improving the reliability of the solder formation process.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1은 종래 스터드 범프 타입 플립 칩 패키지를 도시한 단면도.1 is a cross-sectional view showing a conventional stud bump type flip chip package.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 플립 칩 패키지의 제조 방법을 설명하기 위한 공정별 단면도.2A to 2E are cross-sectional views illustrating processes for manufacturing a flip chip package according to an exemplary embodiment of the present invention.

Claims (8)

미세 피치를 갖는 플립 칩 패키지의 제조 방법에 있어서,In the method of manufacturing a flip chip package having a fine pitch, 상면에 다수의 접속 패드를 구비하고, 하면에 볼랜드들이 구비된 기판의 상면에 상기 각 접속 패드를 노출시키는 개구부를 구비한 패턴 필름을 부착하는 단계; Attaching a pattern film having a plurality of connection pads on an upper surface and an opening for exposing each connection pad to an upper surface of a substrate on which lower lands are provided; 상기 각 개구부 내의 솔더를 매립하는 단계; Embedding solder in each of the openings; 상기 각 개구부 내에 매립된 솔더를 경화시키는 단계; 및Curing the solder embedded in each of the openings; And 상기 패턴 필름을 제거하는 단계;를 Removing the pattern film; 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법. Method for producing a flip chip package comprising a. 제 1 항에 있어서,The method of claim 1, 상기 패턴 필름을 제거하는 단계 후, 상기 경화된 솔더를 리플로우 시키는 단계를 더 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법. After removing the pattern film, further comprising reflowing the cured solder. 제 1 항에 있어서,The method of claim 1, 상기 패턴 필름은 하나의 개구부 일측면으로부터 인접하는 개구부의 일측면까지 50 ∼ 150㎛의 간격을 갖도록 패터닝하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.The pattern film is a method of manufacturing a flip chip package characterized in that the patterning so as to have a spacing of 50 to 150㎛ from one side of one opening to one side of the adjacent opening. 제 1 항에 있어서, The method of claim 1, 상기 패턴 필름은 10 ∼ 50㎛의 높이를 갖도록 형성하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법.The pattern film is a manufacturing method of a flip chip package, characterized in that formed to have a height of 10 to 50㎛. 제 1 항에 있어서,The method of claim 1, 상기 경화는 100 ∼ 200℃의 온도에서 열처리하는 방법으로 수행하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법. The curing is a method of manufacturing a flip chip package, characterized in that performed by a method of heat treatment at a temperature of 100 ~ 200 ℃. 제 5 항에 있어서,The method of claim 5, wherein 상기 경화는 30 ∼ 300초 동안 수행하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법. The curing is a method of manufacturing a flip chip package, characterized in that performed for 30 to 300 seconds. 제 1 항에 있어서,The method of claim 1, 상기 패턴 필름을 제거하는 단계 후, 상기 솔더가 형성된 기판 상에 범프를 구비한 반도체 칩을 플립 칩 본딩 시키는 단계를 더 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법. After removing the pattern film, flip chip bonding a semiconductor chip having a bump on the solder-formed substrate. 제 7 항에 있어서,The method of claim 7, wherein 상기 반도체 칩을 플립 칩 본딩 시키는 단계 후, After flip chip bonding the semiconductor chip, 상기 반도체 칩과 기판 사이에 충진재를 형성하는 단계;Forming a filler between the semiconductor chip and the substrate; 상기 기판의 상면에 상기 반도체 칩을 덮도록 봉지부를 형성하는 단계; 및Forming an encapsulation part on an upper surface of the substrate to cover the semiconductor chip; And 상기 기판 하면의 볼랜드에 외부접속단자를 형성하는 단계;를Forming an external connection terminal on a ball land on the lower surface of the substrate; 더 포함하는 것을 특징으로 하는 플립 칩 패키지의 제조 방법. Method for producing a flip chip package, characterized in that it further comprises.
KR1020070102262A 2007-10-10 2007-10-10 Method for fabricating of flip chip package KR20090036950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102262A KR20090036950A (en) 2007-10-10 2007-10-10 Method for fabricating of flip chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102262A KR20090036950A (en) 2007-10-10 2007-10-10 Method for fabricating of flip chip package

Publications (1)

Publication Number Publication Date
KR20090036950A true KR20090036950A (en) 2009-04-15

Family

ID=40761779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102262A KR20090036950A (en) 2007-10-10 2007-10-10 Method for fabricating of flip chip package

Country Status (1)

Country Link
KR (1) KR20090036950A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196538B2 (en) 2012-08-06 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196538B2 (en) 2012-08-06 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100244580B1 (en) Method for manufacturing circuit board having matal bump and semiconductor chip package
US7224073B2 (en) Substrate for solder joint
KR100394809B1 (en) Semiconductor package and method for manufacturing the same
KR101036388B1 (en) Printed circuit board and method for manufacturing the same
JP2006202991A (en) Circuit board and its manufacturing method, and semiconductor package and its manufacturing method
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US6887778B2 (en) Semiconductor device and manufacturing method
KR20110064471A (en) Package substrate and fabricating method of the same
US7554197B2 (en) High frequency IC package and method for fabricating the same
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
JP4494249B2 (en) Semiconductor device
JP4360873B2 (en) Manufacturing method of wafer level CSP
US7901997B2 (en) Method of manufacturing semiconductor device
KR20090036950A (en) Method for fabricating of flip chip package
JP4045708B2 (en) Semiconductor device, electronic circuit device and manufacturing method
JP4626063B2 (en) Manufacturing method of semiconductor device
KR100437278B1 (en) Method of fabricating Flipchip package for semiconductor device
KR20010061784A (en) Chip scale package and method of fabricating the same
JP3563170B2 (en) Method for manufacturing semiconductor device
KR100221654B1 (en) Method for manufacturing metal bump used screen printing
US11670574B2 (en) Semiconductor device
JP5577734B2 (en) Electronic device and method for manufacturing electronic device
KR100520443B1 (en) Chip scale package and its manufacturing method
KR100833593B1 (en) Method for fabricating flip chip package
KR100855268B1 (en) Semiconductor package and manufacturing method of the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid