KR20090029004A - 디스플레이 장치 및 필터 - Google Patents

Abstract

본 발명은 디스플레이 장치 및 필터에 관한 것이다.

본 발명의 일실시예에 따른 디스플레이 장치 및 필터는 디스플레이 패널과, 디스플레이 패널의 전면에 배치되는 필터를 포함하고, 필터는 기판과, 기판에 배치되며, 서로 교차하는 복수의 전극 라인을 포함하는 전자파 차폐층을 포함하고, 전자파 차폐층은 연속되어 배치된 두 개의 전극 라인간의 간격이 제 1 간격인 제 1 부분(First Portion)과, 연속되어 배치된 두 개의 전극 라인간의 간격이 제 1 간격보다 작은 제 2 간격인 제 2 부분(Second Portion)을 포함한다.

본 발명의 일실시예에 따른 디스플레이 장치 및 필터는 전자파 차폐층의 제 1 부분과 제 2 부분에 형성되는 전극 라인들의 간격을 다르게 하여, 전자파 차폐층의 저항을 감소시키고, 전자파 차폐력을 향상시키는 효과가 있다.

또한, 전자파 차폐층에 전극 라인을 형성하는 방법을 개선하여 제조 비용을 절감하고, 제조 시간을 단축하는 효과가 있다.

Description

디스플레이 장치 및 필터{Display Apparatus and Filter}

본 발명은 디스플레이 장치 및 필터{Display Apparatus and Filter}에 관한 것이다.

플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전면에 배치될 수 있는 필터를 포함한다.

플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.

플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.

본 발명의 일실시예는 전자파 차폐층의 형성되는 전극 라인들의 간격을 다르게 하여, 전자파 차폐층의 저항을 감소시키고, 전자파 차폐량을 향상시키고, 전자파 차폐층에 전극 라인을 형성하는 방법을 개선하여 제조 비용을 절감하고, 제조 시간을 단축하는데 그 목적이 있다.

본 발명의 일실시예에 따른 디스플레이 장치는 디스플레이 패널과, 디스플레이 패널의 전면에 배치되는 필터를 포함하고, 필터는 기판과, 기판에 배치되며 서로 교차하는 복수의 전극 라인을 포함하는 전자파 차폐층을 포함하고, 전자파 차폐층은 연속되어 배치된 두 개의 전극 라인간의 간격이 제 1 간격인 제 1 부분(First Portion)과, 연속되어 배치된 두 개의 전극 라인간의 간격이 제 1 간격보다 작은 제 2 간격인 제 2 부분(Second Portion)을 포함한다.

또한, 제 2 간격은 제 1 간격의 0.1배 이상 0.9배 이하이다.

또한, 제 2 간격은 제 1 간격의 0.2배 이상 0.8배 이하이다.

또한, 제 2 부분은 제 1 부분의 외곽에 배치된다.

또한, 제 2 부분에서의 전극 라인의 개수는 제 1 부분에서의 전극 라인의 개수보다 많다.

또한, 제 2 부분의 면 저항은 제 1 부분의 면 저항보다 작다.

또한, 디스플레이 패널은 플라즈마 디스플레이 패널(Plasma Display Pannel) 이다.

또한, 본 발명의 일실시예에 따른 필터는 기판과, 기판에 배치되며 서로 교차하는 복수의 전극 라인을 포함하는 전자파 차폐층을 포함하고, 전자파 차폐층은 연속되어 배치된 두 개의 전극 라인간의 간격이 제 1 간격인 제 1 부분(First Portion)과, 연속되어 배치된 두 개의 전극 라인간의 간격이 제 1 간격보다 작은 제 2 간격인 제 2 부분(Second Portion)을 포함한다.

또한, 제 2 간격은 제 1 간격의 0.1배 이상 0.9배 이하이다.

또한, 제 2 간격은 제 1 간격의 0.2배 이상 0.8배 이하이다.

또한, 제 2 부분은 제 1 부분의 외곽에 배치된다.

또한, 제 2 부분에서의 전극 라인의 개수는 제 1 부분에서의 전극 라인의 개수보다 많다.

또한, 제 2 부분의 면 저항은 제 1 부분의 면 저항보다 작다.

본 발명의 일실시예에 따른 디스플레이 장치 및 필터는 전자파 차폐층의 제 1 부분과 제 2 부분에 형성되는 전극 라인들의 간격을 다르게 하여, 전자파 차폐층의 저항을 감소시키고, 전자파 차폐량을 향상시키는 효과가 있다.

또한, 전자파 차폐층에 전극 라인을 형성하는 방법을 개선하여 제조 비용을 절감하고, 제조 시간을 단축하는 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 디스플레이 장치 및 필터를 상세히 설명하기로 한다.

설명에 앞서, 본 발명에 따른 필터는 디스플레이 장치에 포함되어 구현되는 영상의 화질을 개선할 수 있다.

또한, 필터에는 전자폐 차폐층이 배치되어 영상을 구현하는 디스플레이 장치에서 발생하는 전자파를 차폐하는 역할을 한다.

이에 따라, 필터는 디스플레이 장치에 포함되어 있는 것으로 설명하도록 한다.

아울러, 본 발명에 따른 디스플레이 장치는 플라즈마 디스플레이 장치를 일례로 들어 설명하고자 한다.

플라즈마 디스플레이 장치에는 수많은 셀들이 구획되어 있고, 각 셀마다 방전을 일으켜 영상을 구현한다. 이에 따라, 다른 디스플레이 장치들에 비해 더욱 많은 전자파가 발생할 수 있기 때문에 본 발명의 디스플레이 장치는 플라즈마 디스플레이 장치를 일례로 들어 설명하도록 하겠다.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면이다.

도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 플라즈마 방전을 이용하여 영상을 구현하는 플라즈마 디스플레이 패널(100)과 이러한 플라즈마 디스플레이 패널(100)의 전면에 배치되는 필터(110)를 포함할 수 있다.

플라즈마 디스플레이 패널(100)은 서로 나란한 스캔 전극(102, Y)과 서스테 인 전극(103, Z)이 배치되는 전면 기판(101)과, 전면 기판(101)에 대항되게 배치되며 스캔 전극(102) 및 서스테인 전극(103)과 교차하는 어드레스 전극(113)이 배치되는 후면 기판(111)이 실 층(Seal Layer, 미도시)에 의해 합착되어 이루어질 수 있다.

스캔 전극(102)과 서스테인 전극(103)이 배치된 전면 기판(101)의 상부에는 스캔 전극(102)과 서스테인 전극(103)을 매립하는 상부 유전체 층(104)이 배치된다.

상부 유전체 층(104)은 스캔 전극(102) 및 서스테인 전극(103)의 방전 전류를 제한하며 스캔 전극(102)과 서스테인 전극(103)간을 절연시킬 수 있다.

상부 유전체 층(104) 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.

또한, 후면 기판(111)에는 전극, 예컨대 어드레스 전극(113)이 배치되고, 어드레스 전극(113)이 배치된 후면 기판(111)에는 어드레스 전극(113)을 덮으며 어드레스 전극(113)을 절연시킬 수 있는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.

하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이러한 격벽(112)에 의해 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다. 또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.

격벽(112)에 의해 구획된 방전 셀 내에는 크세논(Xe), 네온(Ne) 등의 방전 가스가 채워질 수 있다.

아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R) 광을 발산하는 제 1 형광체 층, 청색(Blue, B) 광을 발산하는 제 2 형광체 층, 녹색(Green : G) 광을 발산하는 제 3 형광체 층이 배치될 수 있다. 또한, 적색(R), 녹색(G), 청색(B) 광 이외에 백색(White : W) 광 또는 황색(Yellow : Y) 광을 발산하는 다른 형광체 층이 더 배치되는 것도 가능하다.

또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 제 3 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 제 2 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 제 1 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 제 3 형광체 층의 두께는 제 2 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.

또한, 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다른 것도 가능하다.

예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.

그러면 방전 셀 내에 배치되는 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 제 2 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 제 1 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 제 3 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 제 1 형광체 층의 폭보다 넓을 수 있고, 이에 따라 구현되는 영상의 색온도 특성이 향상될 수 있다.

또한, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능하다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능하다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능하다.

또한, 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.

이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널(100)의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널(100)에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에 서는 번호 115의 하부 유전체 층 및 번호 104번의 상부 유전체 층이 하나의 층(Layer)인 경우만을 도시하고 있지만, 하부 유전체 층 또는 상부 유전체 층 중 적어도 하나는 복수의 층으로 이루지는 것도 가능한 것이다.

또한, 후면 기판(111)에 배치되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있다.

필터(110)는 기판(160)과 외부로부터 입사되는 광을 차단하는 차광층(120), 컬러층(Color Layer, 130), 전자파 차폐층(140)이 합착되어 이루어질 수 있다.

또한, 차광층(120)과 컬러층(130)의 사이에는 제 1 접착층(151)이 형성되어 차광층(120)과 컬러층(130)을 접착시키는 것이 바람직하고, 또한, 컬러층(130)과 전자파 차폐층(140)의 사이에는 제 2 접착층(152)이 형성되어, 컬러층(130)과 전자파 차폐층(140)을 접착시키는 것이 바람직하다.

또한, 필터(110)와 플라즈마 디스플레이 패널(100)을 접착시키기 위해서 제 3 접착층(150)이 더 배치될 수 있다.

전자파 차폐층(140)에는 전극 라인(미도시)들이 형성되고, 제 1 부분(미도시)과 제 2 부분(미도시)의 전극 라인간의 간격을 다르게 배치할 수 있다.

이러한 전자파 차폐층(140)에 대해서는 도 3을 결부하여 이후에 더욱 상세히 설명하기로 한다.

이상의 설명은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함 되는 필터(110)의 일례를 설명한 것으로서, 본 발명이 도 1에 한정되는 것은 아님을 밝혀둔다.

예를 들면, 전자파 차폐층(140)과 차광층(120), 컬러층(130), 기판(160) 중에서, 전자파 차폐층(140)과 기판(160)을 제외한 차광층(120), 컬러층(130) 중 하나 이상이 생략되는 것도 가능하다.

또한, 상술한 차광층(120), 컬러층(130), 전자파 차폐층(140), 기판(160) 이외에도 눈부심 방지층(Anti-Glare Layer), 근적외선 차폐층, 외부의 입사광의 반사를 방지하는 무반사층, 플라즈마 디스플레이 패널의 특성에 따라 색깔마다의 투과율이 다른 광특성층 등 다양한 기능의 층들이 더 포함되는 것도 가능하다.

또한, 이상에서 설명한 필터(110)에서 차광층(120), 컬러층(130), 전자파 차폐층(140), 기판(160)의 위치는 변경될 수 있다. 예를 들면, 기판(160)의 상부에 전자파 차폐층(140)이 배치되고, 전자파 차폐층(140)의 상부에 컬러층(130)이 배치되고, 컬러층(130)의 상부에 차광층(120)이 배치되는 것도 가능한 것이다.

도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면이다. 여기, 도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 동작시키는 방법의 일례를 설명하는 것으로서, 본 발명이 도 2에 한정되는 것은 아니고, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널을 동작시키는 방법은 다양하게 변경될 수 있다.

도 2를 살펴보면, 초기화를 위한 리셋 기간에서는 스캔 전극으로 리셋 신호가 공급될 수 있다. 리셋 신호는 상승 램프(Ramp-Up) 신호와 하강 램프(Ramp-Down) 신호를 포함할 수 있다.

예를 들어, 셋업(Set-Up) 기간에서는 스캔 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 상승 램프 신호가 공급될 수 있다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있다.

이러한 셋업 기간에서는 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.

셋업 기간 이후의 셋다운(Set-Down) 기간에서는 상승 램프 신호 이후에 이러한 상승 램프 신호와 반대 극성 방향의 하강 램프 신호가 스캔 전극에 공급될 수 있다.

여기서, 하강 램프 신호는 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 점진적으로 하강할 수 있다.

이러한 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.

리셋 기간 이후의 어드레스 기간에서는 하강 램프 신호의 최저 전압, 즉 제 5 전압(V5)보다는 높은 전압, 예컨대 제 6 전압(V6)을 실질적으로 유지하는 스캔 바이어스 신호가 스캔 전극에 공급된다.

아울러, 스캔 바이어스 신호로부터 하강하는 스캔 신호가 스캔 전극에 공급될 수 있다.

한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호(Scan)의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.

이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극에 데이터 신호가 공급될 수 있다.

이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.

여기서, 어드레스 기간에서 서스테인 전극의 간섭에 의해 어드레스 방전이 불안정해지는 것을 방지하기 위해 서스테인 전극에 서스테인 바이어스 신호가 공급될 수 있다.

서스테인 바이어스 신호는 서스테인 기간에서 공급되는 서스테인 신호의 전압보다는 작고 그라운드 레벨(GND)의 전압보다는 큰 서스테인 바이어스 전압(Vz)을 실질적으로 일정하게 유지할 수 있다.

이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.

이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.

한편, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 신호가 공급되고, 복수의 서스테인 신호 중 적어도 하나의 서스테인 신호의 펄스폭은 다른 서스테인 신호의 펄스폭과 다를 수 있다. 예를 들면, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 클 수 있다. 그러면, 서스테인 방전이 더욱 안정될 수 있다.

도 3은 본 발명의 일실시예에 따른 필터에 포함되는 전자파 차폐층에 대해 설명하기 위한 도면이다.

도 3을 살펴보면, 전자파 차폐층(300)에는 전극 라인들이 형성되고, 전자파 차폐층(300)은 전극 라인간의 간격이 제 1 간격(d1)인 제 1 부분(301)과, 전극 라인간의 간격이 제 2 간격(d2)인 제 2 부분(302)으로 나눌 수 있다.

이러한 제 2 부분(302)에 형성되는 복수의 전극 라인들 중 연속되어 배치된 두 개의 전극 라인간의 간격인 제 2 간격(d2)은, 제 1 부분(301)에 형성되는 복수 의 전극 라인들 중 연속되어 배치된 두 개의 전극 라인간의 간격인 제 1 간격(d1)보다 작을 수 있다.

이와 같이, 제 2 간격(d2)을 제 1 간격(d1)보다 작게 하기 위해서는, 제 2 부분(302) 배치되는 전극 라인의 개수를 제 1 부분(301)의 전극 라인의 개수보다 많이 배치할 수 있다.

여기서, 전극 라인의 폭이 과도하게 두껍거나 제 1 간격(d1)이 과도하게 좁은 경우에는 영상이 구현되는 화면이 전극 라인에 의해 너무 많이 가려져 영상의 휘도가 저하될 수 있고, 전극 라인의 폭이 과도하게 얇거나 제 1 간격(d1)이 과도하게 넓은 경우에는 전자파 차폐효율이 저하될 수 있다.

따라서, 전자파 차폐층(300)에 형성되는 전극 라인의 폭은 20㎛이상 30㎛이고, 제 1 간격은 대략 200㎛이상 400㎛일 수 있다.

상술한 바와 같이, 제 2 간격(d2)을 제 1 간격(d1)보다 작게 하면, 제 2 부분(302)의 전자파 차폐율이 향상되고, 이에 따라 전자파 차폐층(300) 전체의 전자파 차폐율도 함께 향상될 수 있다.

도 4a 내지 도 4c는 전자파 차폐층의 다른 일례에 대해 설명하기 위한 도면이다.

먼저, 도 4a를 살펴보면 제 2 부분(402)에는 제 1 부분(401)보다 많은 수의 전극을 형성하여, 제 2 간격(d4)을 제 1 간격(d3)보다 작게 배치하게 된다.

여기서 전자파 차폐층(400)에 형성되는 전극 라인들은 제 1 방향으로 형성되는 전극 라인들과, 이와 교차되는 방향인 제 2 방향으로 형성되는 전극 라인들로 구분할 수 있다.

여기, 도 4a에서는 도 3에서 설명한 전극 라인들의 배치와는 달리, 전자파 차폐층(400)의 제 2 부분(402)에 형성되는 전극 라인들 중 제 1 방향으로 형성되는 전극 라인들의 개수를 제 1 부분(401)의 제 1 방향으로 형성되는 전극 라인들의 개수보다 많게 배치할 수 있다.

이에 따라, 제 1 부분(401)에 제 1 방향으로 형성된 전극 라인간의 간격(d3)보다 제 2 부분(402)에 제 1 방향으로 형성된 전극 라인간의 간격(d4)이 더 작게 형성되어 전자파 차폐효율을 향상시킬 수 있는 것이다.

이와는 다르게, 도 4b에서는 전자파 차폐층(400)의 제 2 부분(402)에 형성되는 전극 라인들 중 제 2 방향으로 형성되는 전극 라인들의 개수를 제 1 부분(401)의 제 2 방향으로 형성되는 전극 라인들의 개수보다 많게 배치할 수 있다.

이에 따라, 제 1 부분(401)에 제 2 방향으로 형성된 전극 라인간의 간격(d5)보다 제 2 부분(402)에 제 2 방향으로 형성된 전극 라인간의 간격(d6)이 더 작게 형성되어 전자파 차폐효율을 향상시킬 수 있다.

반면, 도 4c에서는 제 1 부분(401)과 제 2 부분(402)에 배치되는 전극 라인들의 개수는 동일하고, 제 1 부분(401)에 배치되는 전극 라인의 두께(g2)보다 제 2 부분(402)에 배치되는 전극 라인의 두께(g3)를 더 두껍게 한다.

이에 따라, 제 1 부분(401)에 배치되는 전극 라인간의 간격(d7)보다 제 2 부분(402)에 배치되는 전극 라인간의 간격(d8)이 더 작게 형성되어 전자파 차폐효율을 향상시킬 수 있다.

도 5는 전자파 차폐층에 포함되는 전극 라인의 제조 방법의 일례에 대해 설명하기 위한 도면이다.

도 5를 살펴보면, 오프셋(Offset) 공법이 도시되어 있다.

먼저, (a)와 같이 몰드(Mold, 500)의 표면에 페이스트(Paste) 상태 또는 슬러리(Slurry) 상태의 전극 재료(510)를 도포한다.

여기서, 전극 재료(510)는 금속 파우더(Powder), 바인더(Binder), 유기 용매를 포함하는 것이 바람직하다.

금속 파우더는 전극이 전기 전도성을 갖도록 하는 성분으로서 전기 전도성을 갖는 재질이면 특별히 제한되지 않지만, 오프셋 인쇄 시의 작업성, 높은 전기 전도도 등을 고려할 때, 금속 파우더는 구리(Cu) 재질, 은(Ag) 재질, 알루미늄(Al) 재질, 금(Au) 재질 중에서 적어도 하나인 것이 바람직할 수 있다.

바인더는 특별히 제한되지는 않지만, 제조 단가 등을 고려할 때, 아크릴계 바인더 또는 메타아크릴계 바인더 중 하나이거나 또는 아크릴계 바인더와 메타아크릴계 바인더가 혼합된 것이 사용되는 것이 바람직할 수 있다.

유기 용매는 특별히 제한되지는 않지만, 용해도 및 제조 단가 등을 고려할 때, 솔벤트(Solvent), 톨루엔(Toluene), 텍사놀 등이 사용될 수 있다.

이후, (b)와 같이 전극 재료(510)가 도포된 몰드(500) 표면에서 블랭킷(Blanket, 520)을 이동시킨다. 그러면, 전극 재료(510)가 블랭킷(520) 표면에 묻어나게 된다.

한편, 몰드(500)와 블랭킷(520)은 전극 재료(510)가 더욱 효과적으로 묻어나 도록 하기 위하여 롤러(Roller) 형태인 것이 바람직할 수 있다. 이와 같이, 몰드(500)와 블랭킷(520)이 롤러 형태인 경우에는 몰드(500)와 블랭킷(520)이 서로 맞물려 회전하면서 몰드(500) 표면의 전극 재료(510)가 묻어나도록 할 수 있다.

이후에, (c)와 같이 전극 재료(510)가 묻어난 블랭킷(520)을 전자파 차폐층(530)의 상부에서 이동시키면서, 블랭킷(520)의 표면에 묻어있던 전극 재료(510)가 기판(530)에 인쇄되도록 한다.

이후, 소성 또는 건조 공정을 수행하면 전자파 차폐층(530) 상부에 전극 라인이 형성될 수 있다.

이와는 다르게 전자파 차폐층의 전극 라인을 형성하는 방법으로는 에칭(Etching) 공법이 있을 수 있는데, 에칭 공법은 전자파 차폐층의 상부에 금속 재료를 덮은 후, 전극 라인의 형태만 남기고 나머지 금속 재료는 제거하는 방식이다.

이러한 에칭 공법의 경우에는 제조 시간이 오래 걸릴 뿐만 아니라, 많은 금속 재료를 사용해야 하기 때문에 제조 비용도 많이 들게 된다.

반면에, 도 5에서 설명한 바와 같이 오프셋 공법으로 전극 라인을 형성하게 되면, 에칭 공법으로 전극 라인을 형성하는 경우보다 제조 비용이 절감되고 제조 시간이 절약될 수 있다.

여기서, 상술한 오프셋 공법으로 전극 라인을 형성할 경우에 에칭 공법으로 전극 라인을 형성한 경우보다 제조 비용이 절감될 수 있고, 제조 시간이 절약될 수 있지만, 전자파 차폐효율은 오히려 저하될 수 있다.

왜냐하면, 오프셋 공법에서의 전극 라인에는 금속 재질 이외에, 바인더나 유 기 용매가 더 첨가되기 때문에 전기 저항이 높아질 수도 있기 때문이다.

이와 같이 전자파 차폐층의 저항이 높아짐에 저하될 수 있는 전자파 차폐량을, 본 발명에서는 전자파 차폐층의 제 2 부분에 형성되는 전극 라인간의 간격을 제 1 부분에 형성되는 전극 라인간의 간격보다 좁게 하여 저항을 낮추고, 전자파 차폐량을 증가시킬 수 있는 것이다.

도 6은 제 1 부분과 제 2 부분의 면 저항에 대해 설명하기 위한 도면이다.

도 6을 살펴보면, 전극 라인의 간격이 제 1 간격인 제 1 부분과, 제 2 간격인 제 2 부분의 면 저항값이 도시되어 있다.

도 5에서 상술한 바와 같이 전자파 차폐층에 형성되는 전극 라인을 오프셋 공법으로 형성하면 전자파 차폐량이 감소하는 경우에 대비하여, 본 발명의 일실시예에 따른 디스플레이 장치 및 필터에서는 제 2 부분의 전극 라인간의 간격인 제 2 간격을 제 1 부분의 전극 라인간의 간격인 제 1 간격보다 좁게 형성하는 것이다.

여기 도 6의 경우에서는 제 1 간격을 300㎛로 하고, 제 2 간격을 제 1 간격의 0.5배인 150㎛로 하여 제 1 부분과 제 2 부분의 면 저항을 측정한 것으로, 제 1 부분의 면 저항은 0.4Ω/□이고, 제 2 부분의 면 저항은 0.1Ω/□이다.

이와 같이, 제 2 간격을 제 1 간격보다 좁게 하여 면 저항이 감소하게 되고, 이에 따라 전자파 차폐량을 증가시킬 수 있는 것이다.

여기 도 6에서는 제 2 간격을 제 1 간격의 0.5배 즉, 제 2 간격 / 제 1 간격의 값이 0.5로 하여 측정을 하였지만, 제 2 간격 / 제 1 간격의 값을 변경하여 적용하면 전자파 차폐효과가 달라질 수도 있다.

다음, 도 7을 결부하여 이러한 제 2 간격 / 제 1 간격의 값의 변화에 따른 전자파 차폐량과 면 저항을 상세히 살펴보도록 한다.

도 7은 제 1 간격과 제 2 간격에 대해 설명하기 위한 도면이다.

도 7을 살펴보면, 전자파 차폐층의 제 1 부분의 간격인 제 1 간격과,제 2 부분의 간격인 제 2 간격에 대하여, 제 1 간격(d1) / 제 2 간격(d2)의 값의 변화에 따른 전자파 차폐층의 전자파 차폐량과 면 저항의 관계를 나타낸 것이다.

여기서, 제 1 간격은 약 300㎛로 고정하고, 제 2 간격을 제 1 간격의 0배에서 1배까지 변화시켜가면서 플라즈마 디스플레이 장치를 구동하여 관찰하였다.

아울러, 제 2 간격을 제외한 구동 전압, 구동 시간 등의 조건은 모두 동일하게 적용하였다.

◎는 전자파 차폐량이 많거나, 저항이 큰 상태를 나타내고, ○는 상대적으로 양호함을 나타내고, X는 전자파 차폐량이 적거나, 저항이 작은 상태를 나타낸다.

먼저, d1 / d2의 값에 따른 전자파 차폐량을 살펴보면, d1 / d2의 값이 1인 경우에는 전자파 차폐량이 매우 불량(X)하다. 그 이유는, d1 / d2의 값이 1인 것은 제 1 간격과 제 2 간격이 같은 것으로, 본 발명에서는 제 2 부분의 전자파 차폐량을 향상시켜 전자파 차폐층 전체의 전자파 차폐량을 높이는 것인데, d1 / d2의 값이 1인 경우에는 제 2 부분의 전자파 차폐량이 제 1 부분과 동일하여 전자파 차폐량 상승 효과가 없기 때문이다.

반면에, d1 / d2의 값이 0.9인 경우에서는 전자파 차폐량이 양호(○)하다. 이 경우에는 제 1 간격(d1)과 제 2 간격(d2)이 비슷하여 전자파 차폐량이 적을 수 있지만 비교적 많은 양의 전자파를 차폐할 수 있다.

또한, d1 / d2의 값이 0.8이하인 경우에는 전자파 차폐량이 매우 양호(◎)하다. 그 이유는, 제 2 간격(d2)이 제 1 간격(d1)보다 충분히 작아서 제 2 부분의 전자파 차폐량이 아주 많아질 수 있기 때문이다.

다음으로 면 저항의 측면을 살펴보면, d1 / d2의 값이 0.2이상인 경우에는 면 저항이 매우 양호(◎)하다. 그 이유는, 제 1 간격(d1)과 제 2 간격(d2)의 차이가 작아서 저항이 매우 크기 때문이다.

또한, d1 / d2의 값이 0.1인 경우에는 면 저항이 상대적으로 양호(○)하다. 이 경우에는 저항이 약해질 수 있으나, 그 정도가 미미할 수 있다.

반면에, d1 / d2의 값이 0인 경우에는 면 저항이 매우 불량(X)하다. 그 이유는, 제 1 간격(d1)과 제 2 간격(d2)의 차이가 많아서 저항이 충분히 작기 때문이다.

이상의 도 7의 내용을 고려할 때, 면 저항이 높아져 전자파 차폐량이 감소 하는 것을 방지하기 위하여, 제 2 간격(d2)은 제 1 간격 의(d1)의 0.1배 이상 0.9배 이하인 것이 바람직할 수 있고, 더욱 바람직하게는 0.2배 이상 0.8배 이하일 수 있다.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적 인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면.

도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치의 동작의 일례를 설명하기 위한 도면.

도 3은 본 발명의 일실시예에 따른 필터에 포함되는 전자파 차폐층에 대해 설명하기 위한 도면.

도 4a 내지 도 4c는 전자파 차폐층의 다른 일례에 대해 설명하기 위한 도면.

도 5는 전자파 차폐층에 포함되는 전극 라인의 제조 방법의 일례에 대해 설명하기 위한 도면.

도 6은 제 1 부분과 제 2 부분의 면 저항에 대해 설명하기 위한 도면.

도 7은 제 1 간격과 제 2 간격에 대해 설명하기 위한 도면.

<도면의 주요 부분에 대한 부호의 설명>

100 : 플라즈마 디스플레이 패널 110 : 필터

140 : 전자파 차폐층

Claims (13)

1. 디스플레이 패널과,

   상기 디스플레이 패널의 전면에 배치되는 필터를 포함하고,

   상기 필터는 기판;과

   상기 기판에 배치되며, 서로 교차하는 복수의 전극 라인을 포함하는 전자파 차폐층;

   을 포함하고,

   상기 전자파 차폐층은

   연속되어 배치된 두 개의 상기 전극 라인간의 간격이 제 1 간격인 제 1 부분(First Portion);과

   연속되어 배치된 두 개의 상기 전극 라인간의 간격이 상기 제 1 간격보다 작은 제 2 간격인 제 2 부분(Second Portion);

   을 포함하는 디스플레이 장치.
2. 제 1 항에 있어서,

   상기 제 2 간격은 상기 제 1 간격의 0.1배 이상 0.9배 이하인 디스플레이 장치.
3. 제 1 항에 있어서,

   상기 제 2 간격은 상기 제 1 간격의 0.2배 이상 0.8배 이하인 디스플레이 장치.
4. 제 1 항에 있어서,

   상기 제 2 부분은 상기 제 1 부분의 외곽에 배치되는 디스플레이 장치.
5. 제 1 항에 있어서,

   상기 제 2 부분에서의 상기 전극 라인의 개수는 상기 제 1 부분에서의 상기 전극 라인의 개수보다 많은 디스플레이 장치.
6. 제 1 항에 있어서,

   상기 제 2 부분의 면 저항은 상기 제 1 부분의 면 저항보다 작은 디스플레이 장치.
7. 제 1 항에 있어서,

   상기 디스플레이 패널은 플라즈마 디스플레이 패널(Plasma Display Pannel)인 디스플레이 장치.
8. 기판;과

   상기 기판에 배치되며, 서로 교차하는 복수의 전극 라인을 포함하는 전자파 차폐층;

   을 포함하고,

   상기 전자파 차폐층은

   연속되어 배치된 두 개의 상기 전극 라인간의 간격이 제 1 간격인 제 1 부분(First Portion);과

   연속되어 배치된 두 개의 상기 전극 라인간의 간격이 상기 제 1 간격보다 작은 제 2 간격인 제 2 부분(Second Portion);

   을 포함하는 필터.
9. 제 8 항에 있어서,

   상기 제 2 간격은 상기 제 1 간격의 0.1배 이상 0.9배 이하인 필터.
10. 제 8 항에 있어서,

    상기 제 2 간격은 상기 제 1 간격의 0.2배 이상 0.8배 이하인 필터.
11. 제 8 항에 있어서,

    상기 제 2 부분은 상기 제 1 부분의 외곽에 배치되는 필터.
12. 제 8 항에 있어서,

    상기 제 2 부분에서의 상기 전극 라인의 개수는 상기 제 1 부분에서의 상기 전극 라인의 개수보다 많은 필터.
13. 제 8 항에 있어서,

    상기 제 2 부분의 면 저항은 상기 제 1 부분의 면 저항보다 작은 필터.

Images