KR20090026017A

KR20090026017A - 전계 방출 장치

Info

Publication number: KR20090026017A
Application number: KR1020080026478A
Authority: KR
Inventors: 정진우; 송윤호; 김대준
Original assignee: 한국전자통신연구원
Priority date: 2007-09-07
Filing date: 2008-03-21
Publication date: 2009-03-11
Also published as: KR100963258B1

Abstract

본 발명은 전계 방출 장치에 관한 것으로, 아노드 기판과 캐소드 기판 사이에 금속 게이트 기판을 삽입하여 그 금속 게이트 기판이 전자 방출을 유도하는 게이트 전극의 역할을 하도록 함으로써, 간단한 구조 및 제작 공정에 의해 전계 방출 장치를 구현할 수 있는 것을 특징으로 한다. 또한, 서로 전기적으로 분리된 다수 개의 캐소드 전극 상에 유입되는 전류의 양을 조절함으로써 부분적인 휘도의 조절이 가능한 전계 방출 장치를 구현할 수 있는 것을 특징으로 한다.

전계 방출, 로컬 디밍, 금속 게이트 기판

Description

전계 방출 장치{THE FIELD EMISSION DEVICE}

본 발명은 전계 방출 장치에 관한 것으로, 특히 고전압 아노드에 의한 전극 구조 및 전계 에미터의 손상이 없는 전계 방출 장치에 관한 것이다.

평판 표시 장치(flat panel display)는 크게 발광형 표시 장치와 수광형 표시 장치로 분류될 수 있다.

발광형 표시장치로는 플라즈마 표시 장치(PDP : Plasma Display Panel) 및 전계 방출 표시 장치(FED : Field Emission Display) 등이 있으며, 수광형 표시 장치로는 액정 표시 장치(LCD : Liquid Crystal Display)가 있다.

액정 표시 장치는 무게가 가볍고 소비 전력이 적은 장점이 있으나, 그 자체가 발광하여 화상을 형성하지 못하고, 외부로부터 빛이 입사되어 화상을 형성하는 수광형 표시 장치이므로, 어두운 곳에서는 화상을 관찰할 수 없는 문제점이 있다. 이러한 문제점을 해결하기 위하여 액정 표시 장치의 배면에는 백라이트 유닛(back light unit)이 설치된다.

종래 백라이트 유닛으로는 선 광원으로서 냉음극 형광 램프(CCFL : Cold Cathode Fluorescent Lamp)와 점 광원으로서 발광 다이오드(LED : Light Emitting Diode)가 주로 사용되어 왔다.

그러나, 이러한 백라이트 유닛은 일반적으로 그 구성이 복잡하여 제조 비용이 높고, 광원이 측면에 있어서 광의 반사와 투과에 따른 전력 소모가 큰 단점이 있다. 특히, 액정 표시 장치가 대형화될수록 휘도의 균일성을 확보하기 힘든 문제점이 있다.

이에 따라, 최근에는 상기한 문제점을 해소하기 위하여 평면 발광 구조를 가진 전계 방출 장치가 개발되고 있다. 이러한 전계 방출 장치는 기존의 냉음극 형광 램프 등을 이용한 백라이트 유닛에 비하여 전력 소모가 적고, 넓은 범위의 발광 영역에서도 비교적 균일한 휘도를 나타내는 장점이 있다. 또한, 국부적인 밝기의 조절이 가능하며 냉음극 형광 램프와는 달리 펄스 구동이 가능하여 높은 콘트라스트 비와 잔상이 없는 LCD 디스플레이 제작을 가능하도록 한다.

일반적으로 전계 방출형 백라이트 유닛은 전계 에미터가 형성된 캐소드 기판과 형광체가 형성된 아노드 기판이 일정한 거리를 두고 서로 대향 되도록 위치한 상태에서 진공 패키징되고, 전계 에미터로부터 방출된 전자가 아노드 기판의 형광체에 충돌되어 형광체의 음극 발광(cathodoluminescence)으로 빛을 내게 된다.

도 1a 내지 도 1c는 종래의 탑 게이트(top-gate)형 3극 구조의 전계 방출 장치를 나타내는 도면으로, 캐소드 기판(110), 상기 캐소드 기판(110) 상에 형성된 캐소드 전극(112), 상기 캐소드 전극(112) 상에 형성된 전계 에미터(114), 상기 캐 소드 기판(110) 상에 형성된 게이트 절연체(130), 상기 게이트 절연체(130) 상에 형성된 게이트 전극(132), 아노드 기판(120), 상기 아노드 기판(120) 상에 형성된 아노드 전극(122), 상기 아노드 전극(122) 상에 형성된 형광층(124)을 포함하여 이루어져 있다.

먼저, 도 1a와 같이 박막 유전체를 게이트 절연체(130)로 사용하는 구조의 전계 방출 장치는, 게이트 절연체(130)의 높이가 낮아 게이트 전극(132) 형성 후에 프린팅 방법 등을 이용하여 전계 에미터(114)를 형성할 수 있으며 표면 처리가 용이하다는 이점이 있다. 그러나, 아크 발생에 의하여 전계 에미터(114) 및 전극 구조가 손상을 입을 가능성이 있고, 리소그라피(lithography) 공정이 필요하기 때문에 제조 비용이 높아지는 단점이 있다.

상기한 바와 같은 문제점을 해결하기 위하여, 도 1b와 같이 후막 유전체나 유전체 메쉬 기판을 게이트 절연체(130)로 사용하여 게이트 절연체(130)를 높게 형성한 구조의 전계 방출 장치가 개발되었다. 도 1b와 같은 구조의 전계 방출 장치는, 아크 발생시 손상을 입을 가능성이 낮아 고전압 인가가 비교적 쉬운 장점이 있다. 반면에, 도 1b와 같은 구조의 전계 방출 장치는 게이트 구조(130, 132) 형성 전에 전계 에미터(114) 등의 형성 및 표면 처리가 먼저 이루어져야 하고 전계 에미터(114)에서 방출된 전자가 두꺼운 게이트 절연체(130)에 충돌하여 전하가 축적되는 단점이 있으며, 또한 대면적의 소자 제작 시에 두꺼운 게이트 절연체(130) 형성이 용이하지 않다는 단점이 있다.

한편, 도 1a와 같은 구조에서 전자빔이 퍼지거나 아노드에 고전압 인가가 어 려운 단점을 보완하기 위하여 도 1c와 같이 게이트 전극(132) 상부에 금속 그리드(140)를 형성하는 방법이 대두되었다. 이러한 구조에서 게이트 전극(132)은 전계 에미터(114)로부터 전계 방출을 유도하며, 금속 그리드(140)는 전계 에미터(114)로부터 방출된 전자빔을 집속시키거나 고전압 아노드에 의하여 발생되는 아크로부터 전계 에미터(114)를 보호하는 역할을 하게 된다. 그러나 도 1c와 같은 구조의 전계 방출 장치는 게이트 전극(132)과 캐소드 전극(112) 간의 거리가 짧아 게이트 전극(132)과 캐소드 전극(112) 간에 단락이 일어나기 쉬운 단점이 있다.

따라서, 본 발명의 목적은 고전압 아노드에 의한 아크 발생에 따른 전극 구조 및 전계 에미터의 손상이 없으면서 구조가 간단하고 제작이 용이한 전계 방출 장치를 제공하는 것이다.

또한, 본 발명의 다른 목적은 로컬 디밍 및 펄스 구동이 용이한 전계 방출 장치를 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 전계 방출 장치는, 간격을 두고 서로 대향 배치되는 아노드 기판 및 캐소드 기판; 상기 아노드 기판 상에 형성된 아노드 전극 및 형광층; 상기 캐소드 기판 상에 형성된 캐소드 전극; 상기 캐소드 전극 상에 서로 간격을 두고 형성된 다수의 전계 에미터; 및 상기 아노드 기판과 상기 캐소드 기판 사이에 위치하여 상기 전계 에미터로부터 전자 방출을 유도하며, 상기 방출된 전자가 통과할 수 있는 다수의 개구부가 형성된 금속 게이트 기판을 포함하는 것을 특징으로 한다.

여기에서, 상기 금속 게이트 기판의 개구부의 종단면은 상기 아노드 기판을 향한 직경이 상기 캐소드 기판을 향한 직경 보다 더 넓게 형성된 테이퍼형인 것이 바람직하며, 상기 금속 게이트 기판의 두께는 0.05mm 내지 1mm 인 것이 바람직하다.

그리고, 상기 캐소드 기판과 상기 금속 게이트 기판의 사이에 제1 스페이서가 형성되고, 상기 아노드 기판과 상기 금속 게이트 기판의 사이에 제2 스페이서가 형성되는 것이 바람직하다. 이 때, 상기 제1 스페이서의 길이는 상기 개구부의 종단면 중 상기 캐소드 기판을 향한 직경의 0.5 내지 3배인 것이 바람직하다.

또한, 상기 캐소드 전극은 상기 캐소드 기판 상에 일정한 간격을 두고 형성되며 서로 전기적으로 분리된 다수개의 캐소드 전극으로 이루어지는 것이 바람직하며, 상기 금속 게이트 기판에 인가되는 전압이 고정된 상태에서, 반도체 스위칭 회로를 통해 펄스 폭 변조 방식 또는 펄스 진폭 변조 방식에 의하여 상기 각 캐소드 전극에 유입되는 전류량을 조절하는 것이 바람직하다.

본 발명에 따르면, 아노드 기판과 캐소드 기판 사이에 금속 게이트 기판을 삽입하여 그 금속 게이트 기판이 전자 방출을 유도하는 게이트 전극의 역할을 하도록 함으로써, 별도의 게이트 전극을 형성하지 않아도 되므로, 구조가 간단하고 제작이 용이한 전계 방출 장치를 제공할 수 있는 효과가 있다.

또한, 본 발명에 따르면, 서로 전기적으로 분리된 다수 개의 캐소드 전극 상에 유입되는 전류의 양을 조절함으로써 부분적인 휘도의 조절이 가능한 전계 방출 장치를 제공할 수 있는 효과가 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.

도 2는 본 발명의 일 실시예에 따른 전계 방출 장치의 개략도이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 전계 방출 장치는, 캐소드 기판(210), 상기 캐소드 기판(210) 상에 형성된 캐소드 전극(212), 상기 캐소드 전극(212) 상에 형성된 전계 에미터(214), 아노드 기판(220), 상기 아노드 기판(220) 상에 형성된 아노드 전극(222), 상기 아노드 전극(222) 상에 형성된 형광층(224), 다수의 개구부(234)가 형성된 금속 게이트 기판(232) 및 제1, 2 스페이서(242, 244)를 포함한다.

캐소드 기판(210)과 아노드 기판(220)은 제1, 2 스페이서(242, 244)에 의하여 서로 일정한 간격을 유지하며 대향 배치되어 있다.

상기 제1 스페이서(242)는 금속 게이트 기판(232)과 캐소드 기판(210) 사이의 간격이 일정하게 유지되도록 하며, 상기 제2 스페이서(244)는 금속 게이트 기판(232)과 아노드 기판(220) 사이의 간격이 일정하게 유지되도록 한다. 여기에서, 제2 스페이서(244)는 제1 스페이서(242)와 동일한 축에 형성되어 아노드 기판(220)과 캐소드 기판(210) 사이의 압력을 효과적으로 전달하는 것이 바람직하다.

캐소드 전극(212)은 상기 아노드 기판(220)에 대향하도록 상기 캐소드 기판(210) 상에 형성된 금속 물질 또는 투명한 도전성 물질로 이루어질 수 있다. 투명한 도전성 물질로는 산화인듐주석(Indium Tin Oxide ; 이하, ITO라 함), 산화인듐아연(Indium Zinc Oxide ; 이하, IZO라 함) 및 산화인듐아연주석(Indium Tin Zinc Oxide ; 이하, ITZO라 함) 등을 이용할 수 있다.

상기 캐소드 전극(212) 상에는 적어도 하나의 전계 에미터(214)가 형성되며, 바람직하게는 서로 일정한 간격을 가지는 다수 개의 전계 에미터(214)가 형성된다. 상기 전계 에미터(214)는 전자 방출 특성이 우수한 전자 방출 물질로 이루어지는 것이 바람직하며, 상기 전자 방출 특성이 우수한 전자 방출 물질에는 탄소 나노 튜브, 탄소 나노 섬유 및 탄소계 합성 물질 등이 있다.

아노드 전극(222)은 상기 캐소드 기판(210)에 대향하도록 상기 아노드 기판(220) 상에 형성되며, 상기 아노드 전극(222) 상에는 형광층(224)이 도포되어 있다. 상기 아노드 전극(222) 역시 금속 물질 또는 ITO, IZO 및 ITZO 등의 투명한 도전성 물질로 이루어질 수 있다.

금속 게이트 기판(232)은 캐소드 기판(210)과 아노드 기판(220)의 사이에 위치하여 전계 에미터(214)로부터 전자 방출을 유도하는 게이트 전극의 역할을 하며, 제1, 2 스페이서(242, 244)에 의하여 캐소드 기판(210) 및 아노드 기판(220)과 일정한 간격을 유지한다.

여기에서, 제1, 2 스페이서(242, 244)가 미형성된 영역에서 금속 게이트 기판(232)이 휘어지는 것을 방지하기 위해, 금속 게이트 기판(232)은 적어도 0.05mm 내지 1mm 의 두께를 갖는 것이 바람직하다.

상기 금속 게이트 기판(232)에는 다수의 개구부(234)가 형성되어 있으며, 전계 에미터(214)로부터 방출되는 전자빔이 아노드 전극(222)으로 원활히 이동할 수 있도록 상기 개구부(234)는 전계 에미터(214)의 위치에 대응되게 형성되어 있다.

즉, 본 발명에 따른 전계 방출 장치는, 별도의 게이트 전극을 구비하지 않고, 전자 방출을 유도하는 금속 게이트 기판(232) 자체가 게이트 전극의 역할을 하도록 구성된 것에 주요한 특징이 있으며, 이와 같은 금속 게이트 기판(232)에 의해 얻게 되는 본 발명의 효과를 상기한 종래 기술과 비교하여 설명하면 다음과 같다.

전술한 바와 같이, 도 1a에 도시된 종래의 전계 방출 장치는 일반적으로 유전체 박막 또는 유전체 기판을 절연체로 사용한 전극 구조를 갖기 때문에, 고전압 인가시 아크 발생에 의한 전극 구조의 손상 및 리소그라피 공정으로 인한 제조 비용의 상승 등의 문제점이 있다.

또한, 도 1c와 같은 구조의 전계 방출 장치에서는 금속 그리드(140)가 전계 에미터(114)로부터 전자 방출을 유도하는 게이트 전극(132)의 존재 하에 부가적으로 형성되어 전계 에미터(114)로부터 방출된 전자빔의 집속 혹은 고전압 아노드의 영향으로부터 전계 에미터(114)를 보호하는 역할을 수행한다. 하지만, 상술한 바와 같이 이러한 종래 구조의 전계 방출 장치는 게이트 전극(132)과 캐소드 전극(112) 간의 거리가 짧아 게이트 전극(132)과 캐소드 전극(112) 간에 단락이 일어나기 쉬운 문제점이 있다.

그러나, 본 발명의 전계 방출 장치에서는 별도의 게이트 전극을 구비하지 않 고, 전계 에미터로부터 방출되는 전자빔이 통과 가능한 개구부(234)가 형성된 금속 게이트 기판(232)을 게이트 전극으로 사용하며, 이에 따라 종래 기술에 비하여 고전압 아노드에 의한 아크 발생에 따른 전극 구조의 손상이 없을 뿐만 아니라, 게이트 누설 전류가 발생하지 않게 되는 이점이 있다.

또한, 별도의 게이트 전극을 구비하지 않음으로써, 소자의 구조가 간단해지고 제조 공정을 줄일 수 있으며, 게이트 전극과 캐소드 전극 간에 단락이 일어나는 문제점을 해결할 수 있는 이점이 있다.

한편, 이와 같이 일반적인 박막 전극에 비하여 두꺼운 금속 게이트 기판(232)을 게이트 전극으로 사용하는 경우, 제1, 2 스페이서(242, 244)의 개수는 최소화하는 것이 바람직하다. 그 이유는 소자의 제작을 용이하게 하면서, 전계 에미터(214)로부터 방출된 전자빔에 의한 전하 축적을 최소화하기 위해서이다.

여기에서, 제1, 2 스페이서(242, 244)가 미형성된 영역에서는 펄스 구동시 금속 게이트 기판(232)의 진동으로 소음이 발생할 수 있으므로, 금속 게이트 기판(232)의 진동시 발생하는 소음이 가청 주파수 영역 밖이 되도록 제1, 2 스페이서(242, 244)의 간격을 적절히 조절하여 소자를 설계하는 것이 바람직하다.

필요에 따라서 금속 게이트 기판(232)과 캐소드 기판(210) 사이의 제1 스페이서(242)는 금속 게이트 기판(232)과 아노드 기판(220) 사이의 제2 스페이서(244) 보다 더 많이 형성할 수 있다.

한편, 일반적인 박막 전극에 비하여 두꺼운 금속 게이트 기판(232)을 게이트 전극으로 사용하는 경우, 전계 에미터(214)에서 방출된 전자빔이 금속 게이트 기 판(232)에 충돌하여 아노드 전극(222)까지 도달하지 못하고 중간에 누설되는 문제가 발생할 수 있는데, 도 3은 이러한 문제점을 보여주는 도면이다.

도 3을 참조하면, 전계 에미터(214)로부터 방출되는 전자빔 중 일부의 전자빔(301)은 개구부(234)를 통과하는 것을 알 수 있으나, 나머지 전자빔(302)은 개구부(234)를 통과하지 못하고 금속 게이트 기판(232)에 충돌함을 알 수 있다. 이러한 경우, 소자의 발광 효율이 떨어질 수 있으며, 금속 게이트 기판(232)이 발열에 의한 변형을 일으키는 등의 문제가 발생할 수 있다.

이러한 문제를 해결하기 위하여, 도 4와 같이 금속 게이트 기판(232)에 형성되는 개구부(234)의 종단면을 테이퍼형으로 형성할 수 있다. 즉, 개구부(234)의 아노드 측 직경(a)을 개구부(234)의 캐소드 측의 직경(b) 보다 크게 형성함으로써 전계 에미터(214)로부터 방출된 전자빔이 금속 게이트 기판(232)에 충돌하지 않고 아노드 전극(222)으로 원활히 흐르도록 할 수 있다.

도 5는 상기한 바와 같이 개구부(234)의 아노드 측 직경(a)을 캐소드 측 직경(b) 보다 크게 형성함으로써 전계 에미터(214)로부터 방출된 전자빔이 아노드 전극(222)으로 원활히 흐르도록 한 것을 보여준다. 도 5를 참조하면, 도 3과 같이 개구부의 캐소드 측 직경과 아노드 측 직경이 동일한 경우 금속 게이트 기판(232)에 충돌하여 아노드 전극(222)으로 흐르지 못했던 전자빔(302)이 개구부(234)의 경사 형태로 인하여 아노드 전극(222)으로 흐르고 있음을 알 수 있다.

이 때, 상기 개구부(234)의 종단면의 경사도는 금속 게이트 기판(232)의 두께 및 개구부 사이의 간격 등을 고려하여 형성할 수 있다.

한편, 고전압 아노드 및 아크의 영향으로부터 전계 에미터(214)를 보호하기 위하여 제1 스페이서(242)의 높이는 개구부(234)의 캐소드 측 직경(b)과 같거나 캐소드 측 직경(b) 보다 크게 형성하는 것이 바람직하다.

제1 스페이서(242)의 길이가 개구부(234)의 직경 보다 크면 개구부(234)에 충분한 전기장이 형성되고 이로 인해 고전압 아노드 및 아크의 영향으로부터 전계 에미터(214)를 보호할 수 있게 된다. 하지만 제1 스페이서(242)의 길이가 너무 길어질 경우 전자빔 궤적이 퍼져서 게이트 누설 전류가 증가하거나 전계 방출에 필요한 게이트 전압이 높아지는 등의 문제가 발생할 수 있으므로 제1 스페이서(242)의 길이는 개구부(234)의 캐소드 측 직경(b)의 0.5 내지 3배가 적당하다. 만약 개구부(234)의 횡단면이 원형이 아니라 직사각형 등의 비등방성 형태인 경우 좁은 변, 타원일 경우에는 단지름의 길이를 기준으로 삼을 수 있다.

한편, 상기 금속 게이트 기판(232)은 충분히 두꺼운 것을 사용하여 금속 게이트 기판(232)과 캐소드 기판(210)의 사이의 제1 스페이서(242) 및 금속 게이트 기판(232)과 아노드 기판(220)의 사이에 형성된 제2 스페이서(244)가 동일한 간격으로 배치되더라도 금속 게이트 기판(232)과 캐소드 기판(210) 사이의 간격이 유지될 수 있도록 하는 것이 바람직하다. 이렇게 두꺼운 금속 게이트 기판(232)을 사용한다고 하더라도 상기한 바와 같이 개구부(234) 종단면 중 아노드 기판(220)을 향한 면이 더 좁게 형성되어 있다면 결과적으로 경사면의 도움으로 누설 전류의 양을 줄일 수 있다. 도 6은 상기한 바와 같이 개구부(234)의 종단면 중 아노드 기판(220)을 향한 면이 더 좁게 형성된 본 발명의 일실시 예에 따른 전계 방출 장치 를 보여준다.

한편, 좀더 균일한 형광체 발광을 일으키기 위한 전계 방출 장치에 적합한 개구부(234)의 형태가 요구된다. 본 발명의 금속 게이트 기판(232)에 형성되는 개구부(234)는 원형, 정사각형 등의 등방성 형태와 타원, 직사각형 등의 비등방성 형태 등 여러가지 형태로 형성될 수 있다.

그 일례로써, 도 7은 원형 전계 에미터(214)와 원형 횡단면을 갖는 개구부(234)가 형성된 전계 방출 장치를 나타내며, 도 8은 선형 전계 에미터(214)와 두 개의 직사각형 형태의 개구부(234)가 패턴을 이루어 서로 직교하도록 반복되어 형성된 전계 방출 장치를 나타낸다. 도 8에서는 두 개의 직사각형 형태의 개구부(234)가 패턴을 이루는 것을 보여주었지만, 필요에 따라 세 개 또는 그 이상의 직사각형 형태의 개구부(234)가 패턴을 이루어 반복될 수도 있다.

도 8과 같은 구조의 전계 방출 장치에서는 전계 에미터(214)에 가해지는 전기장의 세기가 개구부(234)의 형태에 맞추어 비등방적으로 형성되는데, 이 때 직사각형 형태의 개구부(234)의 단변 방향의 전기장의 세기가 더 강하게 형성된다. 이로 인하여 전계 에미터(214)에서 방출된 전자빔은 직사각형 형태의 개구부(234)의 단변 방향으로 방출된다. 한편, 두 개의 직사각형 형태의 개구부(234)가 패턴을 이루어 서로 직교하도록 반복되기 때문에 이로 인하여 전자빔이 균일하게 발산되어 아노드 전극(222)에 도달하게 되고 도 7과 같은 구조에 비하여 좀 더 균일한 형광체 발광을 일으킬 수 있게 된다.

한편, 일반적인 전계 방출 표시 장치 혹은 로컬 디밍이 가능한 전계 방출 램 프의 경우 서브 픽셀 혹은 특정 블록 영역의 게이트 전극은 인접한 서브 픽셀 혹은 블록과 전기적으로 분리되어서 서로 다른 전기적 신호를 입력함으로써 전계 에미터에서 방출되는 전자빔의 양을 조절하여 계조 표현이 가능해진다.

하지만, 상기한 바와 같이 금속 게이트 기판(232)을 게이트 전극으로 사용하는 경우, 금속 게이트 기판(232) 전체가 동일한 전위를 가지게 되어 서브 픽셀 혹은 블록별로 서로 다른 게이트 전압을 인가할 수 없게 되므로 새로운 구동 방법이 필요하게 된다.

이를 위해, 본 발명에서는 금속 게이트 기판(232)과 아노드 전극(222)에 인가되는 전압이 고정된 상태에서 캐소드 전극(212)에 유입되는 전류의 양을 조절하여 펄스 구동 및 특정 부분의 계조 표현이 가능하도록 하며, 이에 대하여 더 자세히 설명하면 다음과 같다.

도 9는 캐소드 전극(212)을 각 픽셀 혹은 블록별로 전기적으로 분리하여 전계 에미터(214)로 유입되는 전자의 양을 서로 다르게 조절함으로써 전계 에미터(214)로부터 방출되는 전자빔의 양을 조절하고 이를 통해 계조 표현이 가능한 것을 설명하기 위한 도면이다.

도 9를 참조하면, 다수의 캐소드 전극(212)이 서로 전기적으로 분리되어 하나의 블록을 이루며, 각 블록마다 전류 제어를 위한 구동 회로가 연결되어 있음을 알 수 있다. 각각의 블록에는 하나 이상의 전계 에미터(214)가 형성되는데, 각 블록에 인가되는 전류를 제어함으로써 각 블록에 형성된 전계 에미터(214)에서 방출되는 전자의 양을 조절할 수 있으며, 이에 따라 결과적으로 부분적인 휘도의 조절 이 가능해진다.

상기의 도 9와 같은 구조에서 각각의 캐소드 전극(212)에 유입되는 전류량은 도 10에 나타난 바와 같이 TFT 혹은 MOSFET 등과 같은 반도체 스위칭 회로(252)를 이용하여 조절할 수 있으며, 펄스 폭 변조(Pulse Width Modulation : PWM) 방식 혹은 펄스 진폭 변조(Pulse Amplitude Modulation : PAM) 방식을 통하여 전기적으로 분리된 각각의 캐소드 전극(212)을 통하여 전계 에미터(214)에서 방출되는 전자의 양을 조절할 수 있다. 이 때에도, 금속 게이트 기판(232)은 패널 전체에 걸쳐 동일한 전위를 갖는다.

상기한 바와 같이, 본 발명의 전계 방출 장치는 금속 게이트 기판(232)을 게이트 전극으로 사용하기 때문에, 별도의 게이트 전극을 형성하지 않아도 되므로 간단한 구조로 구현이 가능하며 제작 공정을 줄일 수 있는 이점이 있다. 또한, 서로 전기적으로 분리된 다수 개의 캐소드 전극(212) 상에 유입되는 전류의 양을 조절함으로써 부분적인 휘도의 조절이 가능하게 되는 이점도 있다.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

도 1a 내지 도 1c는 종래의 탑 게이트형 3극 구조의 전계 방출 장치를 나타내는 도면이다.

도 3은 도 2와 같은 구조에서의 전자빔의 흐름을 보여주는 도면이다.

도 4는 본 발명의 다른 실시예에 따른 전계 방출 장치의 개략도이다.

도 5는 도 4와 같은 구조에서의 전자빔의 흐름을 보여주는 도면이다.

도 6은 도 4와 같은 구조에 따른 전계 방출 장치의 사시도이다.

도 7은 원형 전계 에미터 및 원형 개구부가 형성된 전계 방출 장치의 개략도이다.

도 8은 직사각형 형태의 개구부가 패턴을 이루어 서로 직교하도록 형성된 전계 방출 장치의 개략도이다.

도 9는 전기적으로 분리된 다수의 캐소드 전극이 형성된 전계 방출 장치의 개략도이다.

도 10은 도 9와 같은 구조에서 각각의 캐소드 전극에 유입되는 전류량을 조절하기 위한 외부 구동 회로의 개략도이다.

* 도면의 주요부분에 대한 부호의 설명 *

110 : 캐소드 기판 112 : 캐소드 전극

114 : 전계 에미터

120 : 아노드 기판 122 : 아노드 전극

124 : 형광층

130 : 게이트 절연체 132 : 게이트 전극

140 : 금속 그리드

210 : 캐소드 기판 212 : 캐소드 전극

214 : 전계 에미터 220 : 아노드 기판

222 : 아노드 전극 224 : 형광층

232 : 금속 게이트 기판 234 : 개구부

242 : 제1 스페이서 244 : 제2 스페이서

Claims

간격을 두고 서로 대향 배치되는 아노드 기판 및 캐소드 기판;

상기 아노드 기판 상에 형성된 아노드 전극 및 형광층;

상기 캐소드 기판 상에 형성된 캐소드 전극;

상기 캐소드 전극 상에 서로 간격을 두고 형성된 다수의 전계 에미터; 및

상기 아노드 기판과 상기 캐소드 기판 사이에 위치하여 상기 전계 에미터로부터 전자 방출을 유도하며, 상기 방출된 전자가 통과할 수 있는 다수의 개구부가 형성된 금속 게이트 기판을 포함하는 것을 특징으로 하는 전계 방출 장치.
제 1항에 있어서,

상기 금속 게이트 기판의 개구부의 종단면은 상기 아노드 기판을 향한 직경이 상기 캐소드 기판을 향한 직경 보다 더 넓게 형성된 테이퍼형인 것을 특징으로 하는 전계 방출 장치.
제 1항에 있어서,

상기 캐소드 기판과 상기 금속 게이트 기판의 사이에 형성된 제1 스페이서와, 상기 아노드 기판과 상기 금속 게이트 기판의 사이에 형성된 제2 스페이서를 더 포함하는 것을 특징으로 하는 전계 방출 장치.
제 3항에 있어서,

상기 제1 스페이서의 길이는 상기 개구부의 종단면 중 상기 캐소드 기판을 향한 직경의 0.5 내지 3배인 것을 특징으로 하는 전계 방출 장치.
제 1항에 있어서,

상기 금속 게이트 기판의 두께는 0.05mm 내지 1mm 인 것을 특징으로 하는 전계 방출 장치.
제 1항에 있어서,

상기 캐소드 전극은 상기 캐소드 기판 상에 일정한 간격을 두고 형성되며 서로 전기적으로 분리된 다수개의 캐소드 전극으로 이루어지는 것을 특징으로 하는 전계 방출 장치.
제 6항에 있어서,

상기 각 캐소드 전극 상에는 적어도 하나의 전계 에미터가 형성되는 것을 특징으로 하는 전계 방출 장치.
제 6항에 있어서,

상기 각 캐소드 전극에 유입되는 전류량을 조절하기 위한 반도체 스위칭 회로를 더 포함하는 것을 특징으로 하는 전계 방출 장치.
제 8항에 있어서,

상기 금속 게이트 기판에 인가되는 전압이 고정된 상태에서, 상기 반도체 스위칭 회로는 펄스 폭 변조 방식 또는 펄스 진폭 변조 방식에 의하여 상기 각 캐소드 전극에 유입되는 전류량을 조절하는 것을 특징으로 하는 전계 방출 장치.
제 1항에 있어서,

상기 전계 에미터는 카본 나노 튜브, 카본 나노 섬유 및 카본계 합성 물질 중 어느 하나로 이루어진 것을 특징으로 하는 전계 방출 장치.
제 1항에 있어서,

상기 금속 게이트 기판의 개구부는 상기 전계 에미터의 위치에 대응하여 각각 형성된 것을 특징으로 하는 전계 방출 장치.
제 1항에 있어서,

상기 금속 게이트 기판의 개구부는 두 개의 직사각형 형태의 패턴이 서로 직교하도록 반복되는 형태인 것을 특징으로 하는 전계 방출 장치.