KR20090022471A - Data driving apparatus for liquid crystal display - Google Patents

Data driving apparatus for liquid crystal display Download PDF

Info

Publication number
KR20090022471A
KR20090022471A KR1020070087833A KR20070087833A KR20090022471A KR 20090022471 A KR20090022471 A KR 20090022471A KR 1020070087833 A KR1020070087833 A KR 1020070087833A KR 20070087833 A KR20070087833 A KR 20070087833A KR 20090022471 A KR20090022471 A KR 20090022471A
Authority
KR
South Korea
Prior art keywords
data
voltage
positive
precharge
negative
Prior art date
Application number
KR1020070087833A
Other languages
Korean (ko)
Inventor
조용완
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070087833A priority Critical patent/KR20090022471A/en
Publication of KR20090022471A publication Critical patent/KR20090022471A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A data driving apparatus for a liquid crystal display is provided to prevent generation of overshoot or undershoot by adaptively selecting a positive or negative precharge voltage according to data voltage. A precharge voltage supply unit(401) outputs a plurality of positive or negative precharge voltages with difference level to a first multiplexer and a second multiplexer by using the voltage supplied from the outside. The firs and second multiplexers selects and outputs the positive or negative data voltage processed in a data driving unit after selecting corresponding voltage among the positive or negative precharge voltages and outputting the selected voltage to corresponding data lines. An output selection controller determines the gray level of a data signal based on a data value processed in the data driving unit and outputs the switching control signal to the first and second multiplexer.

Description

액정표시장치의 데이터 구동장치{DATA DRIVING APPARATUS FOR LIQUID CRYSTAL DISPLAY}DATA DRIVING APPARATUS FOR LIQUID CRYSTAL DISPLAY}

본 발명은 액정표시장치의 구동기술에 관한 것으로, 특히 데이터 구동부에서의 프리차지 기술을 향상시켜 발열문제를 해결하는데 적당하도록 한 액정표시장치의 데이터 구동장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving technology of a liquid crystal display device, and more particularly, to a data driving device of a liquid crystal display device which is suitable for solving a heat generation problem by improving a precharge technology in a data driver.

최근, 정보기술(IT)의 발달에 따라 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 선점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다. Recently, with the development of information technology (IT), the importance of the display as a visual information transmission medium is further emphasized, and in order to preoccupy a major position in the future, it is necessary to satisfy requirements such as low power consumption, thinning, light weight, and high quality.

평판표시장치의 대표적인 표시장치인 액정표시장치(LCD: Liquid Crystal Display)는 액정의 광학적 이방성을 이용하여 화상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점으로 인해 음극선관(Cathode Ray Tube : CRT)을 대체할 수 있는 평판 표시장치의 주요 제품으로 개발되고 있다.Liquid crystal display (LCD), a representative display device of a flat panel display device, displays an image by using optical anisotropy of a liquid crystal, and is a cathode ray tube (Cathode) due to thin, small size, low power consumption, and high quality. Ray Tube: It is being developed as a major product of flat panel display that can replace CRT).

일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보를 개별적으로 공급하여, 그 화소들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다. 따라서, 액정 표시장치는 화상을 구현하 는 최소 단위인 화소들이 액티브 매트릭스 형태로 배열되는 액정 패널과, 상기 액정 패널을 구동하기 위한 구동부를 구비한다. 그리고, 상기 액정표시장치는 스스로 발광하지 못하기 때문에 액정표시장치에 광을 공급하는 백라이트 유닛이 구비된다. In general, a liquid crystal display device is a display device in which image information is individually supplied to pixels arranged in a matrix, and a desired image is displayed by adjusting light transmittance of the pixels. Accordingly, the liquid crystal display includes a liquid crystal panel in which pixels, which are the smallest unit for implementing an image, are arranged in the form of an active matrix, and a driving unit for driving the liquid crystal panel. Since the LCD does not emit light by itself, a backlight unit is provided to supply light to the LCD.

상기 구동부는 데이터 구동부를 구비하는데, 이 데이터 구동부는 타이밍 콘트롤러로부터의 데이터 제어신호에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 데이터전압(아날로그 감마보상전압)으로 변환하고, 이렇게 변환된 데이터전압이 액정패널상의 데이터라인에 공급된다. The driver includes a data driver, which converts the digital video data RGB into a data voltage corresponding to a gray value (analog gamma compensation voltage) in response to a data control signal from a timing controller. The data voltage is supplied to the data line on the liquid crystal panel.

도 1은 종래 기술에 의한 데이터 구동부의 블록도이다. 여기서, 데이터 구동부(100)는 제어부(110), 쉬프트 레지스터부(120), 데이터 레지스터부(130), 데이터 래치부(140), D/A변환부(150) 및 출력 구동부(160)를 포함한다. 기준전압 발생부(170)는 액정 구동 전압의 최대치 전압(VGMA1)과 최소치 전압(VGMAn)을 입력받아 저항열(Resistor String) 분압 방식으로 N 비트 계조전압을 발생하여 D/A변환부(150)에 공급한다.1 is a block diagram of a data driver according to the prior art. Here, the data driver 100 includes a control unit 110, a shift register unit 120, a data register unit 130, a data latch unit 140, a D / A conversion unit 150, and an output driver 160. do. The reference voltage generator 170 receives the maximum voltage VGMA1 and the minimum voltage VGMAn of the liquid crystal driving voltage to generate an N bit gray voltage by using a resistor string voltage dividing method, thereby converting the D / A converter 150. To feed.

제어부(110)는 외부로부터 입력되는 각종 제어신호들, 예를 들어, 클럭신호(DCLK), 로드신호(LOAD) 및 극성신호(POL)를 입력받아 이들이 해당 구성요소들로 출력되게 제어한다.The controller 110 receives various control signals input from the outside, for example, a clock signal DCLK, a load signal LOAD, and a polarity signal POL, and controls them to be output to the corresponding components.

쉬프트 레지스터(120)는 상기 제어부(110)로부터의 입력되는 소스 스타트 신호(SSP)를 클럭신호(DCLK)에 따라 순차적으로 쉬프트시켜 샘플링 신호를 출력한다.The shift register 120 sequentially shifts the source start signal SSP input from the controller 110 according to the clock signal DCLK to output a sampling signal.

데이터 레지스터부(130)는 외부로부터 입력되는 디지털신호(D00-D05, D10-D15, D20-D25, D30-D35, D40-D45, D50-D55)를 데이터 반전 선택 신호(REV1, REV2) 에 응답하여 저장한다.The data register unit 130 responds to digital data inverting selection signals REV1 and REV2 input from the outside. Save it.

데이터 래치부(140)는 샘플링 신호에 따라 상기 디지털 신호(D00-D05, D10-D15, D20-D25, D30-D35, D40-D45, D50-D55)에 대한 정보를 순차적으로 샘플링하여 래치하는데, 이때 정극성 및 부극성 데이터로 변환하여 래치한다.The data latch unit 140 sequentially samples and latches information on the digital signals D00-D05, D10-D15, D20-D25, D30-D35, D40-D45, and D50-D55 according to a sampling signal. At this time, the positive and negative data are converted and latched.

D/A변환부(150)는 상기 기준전압 발생부(170)에서 출력된 N 비트 계조전압 중에서 상기 데이터 래치부(140)에 저장된 신호(D00-D05, D10-D15, D20-D25, D30-D35, D40-D45, D50-D55)에 해당하는 계조전압을 얻을 수 있는데, 이때 얻어지는 아날로그 전압들은 화소의 밝기를 나타내는 계조 표시 전압으로, 후술할 출력 구동부(160)를 통해 채널(OUT1-OUT(n))로 출력된다.The D / A converter 150 stores the signals D00-D05, D10-D15, D20-D25, and D30-stored in the data latch unit 140 among the N bit gray voltages output from the reference voltage generator 170. The gradation voltages corresponding to D35, D40-D45, and D50-D55 may be obtained. The analog voltages obtained here are gradation display voltages indicating the brightness of pixels, and the channels OUT1 through OUT (through the output driver 160 to be described later). n)).

출력 구동부(160)는 상기 D/A변환부(150)로부터 입력되는 아날로그 전압을 완충 증폭하여 액정 패널의 데이터라인들 즉, n개의 채널(OUT1-OUT(n))로 출력한다. 상기 출력 구동부(160)는 n 개의 채널(OUT1-OUT(n))을 구동하는 n개의 출력버퍼들을 포함한다. 상기 n개의 출력 버퍼들은 상기 n개의 채널(OUT1-OUT(n))에 각각 연결되는 전압 폴로우(voltage follower)로 구성될 수 있다.The output driver 160 buffers and amplifies the analog voltage input from the D / A converter 150 to output the data lines of the liquid crystal panel, that is, the n channels OUT1 through OUT (n). The output driver 160 includes n output buffers for driving n channels OUT1 -OUT (n). The n output buffers may be configured as voltage followers connected to the n channels OUT1 to OUT (n), respectively.

그런데, 상기 데이터 구동부(100)는 액정표시장치의 대형화, 고정세화로 발전하면서 부하가 증가하고 구동주파수가 상승되어 그만큼 부하가 증가됨과 아울러 주파수가 상승되고, 이에 의해 발열량이 증가되고 있는 실정에 있다. 이러한 발열로 인하여 데이터 구동부(100)의 신뢰성이 저하되고 심지어는 발화되는 등의 안전상의 위험이 커지고 있는 실정에 있다. 데이터 구동부(100)에서 발열을 일으키는 주요 부분은 상기 출력구동부(160) 내의 출력버퍼이다. 즉, 상기 출력버퍼의 내부 저항성분을 통해 흐르는 전류에 의한 전력소모에 의해 데이터 구동부(100)가 발열된다.However, as the data driver 100 develops due to the increase in size and size of the liquid crystal display, the load increases and the driving frequency increases so that the load increases and the frequency increases, thereby increasing the amount of heat generated. . Due to such heat generation, the reliability of the data driver 100 is deteriorated and even a safety risk such as ignition is increasing. The main part that generates heat in the data driver 100 is an output buffer in the output driver 160. That is, the data driver 100 generates heat by power consumption due to the current flowing through the internal resistance component of the output buffer.

이에 대응하여 최근 들어, 미리 설정된 외부전압인 프리차지 전압(Pre-charge voltage)으로 데이터라인을 프리차지시킨 후 데이터전압을 공급하는 프리차지 기술이 개발되었다. In response to this, in recent years, a precharge technique for precharging a data line with a pre-charge voltage, which is a preset external voltage, and then supplying a data voltage has been developed.

상기 출력 구동부(160)에 연결된 n 개의 채널(OUT1-OUT(n))을 통해 출력되는 신호들을 프리차징하여 출력하게 되는데, 도 2는 그 중에서 임의의 한 채널의 출력신호를 프리차징하여 출력하는 데이터 구동장치의 예를 보인 것으로, 이의 작용을 도 3을 참조하여 설명하면 다음과 같다.The signals output through the n channels OUT1 through OUT (n) connected to the output driver 160 are precharged and output. FIG. 2 illustrates the precharging and outputting of the output signal of any one channel. An example of a data driving device is illustrated and its operation will be described with reference to FIG. 3 as follows.

멀티플렉서(161)는 상기 제어부(110)의 제어를 받아 스위칭 동작하는데, 먼저 외부로부터 공급되는 소정 레벨의 정극성(Positive)의 프리차지전압(V_P+)을 선택하여 출력하게 되며, 이는 출력버퍼(162)를 통해 해당 채널(OUT)로 공급된다(도 3a의 "A"구간). 이어서, 상기 멀티플렉서(161)는 상기 D/A변환부(150)로부터 입력되는 정극성의 데이터전압(V_Data)을 선택하여 출력하게 되고, 이는 상기 출력버퍼(162)를 통해 해당 채널(OUT)로 공급된다(도 3a의 "B"구간).The multiplexer 161 switches under the control of the controller 110. First, the multiplexer 161 selects and outputs a precharge voltage V_P + having a predetermined level of positive polarity supplied from the outside, and outputs the output buffer ( 162 is supplied to the corresponding channel OUT (section “A” in FIG. 3A). Subsequently, the multiplexer 161 selects and outputs a positive data voltage V_Data input from the D / A converter 150, which is supplied to the corresponding channel OUT through the output buffer 162. ("B" section in FIG. 3A).

이어서, 상기 멀티플렉서(161)는 외부로부터 공급되는 소정 레벨의 부극성(Negative)의 프리차지전압(V_P-)을 선택하여 출력하게 되며, 이는 상기 출력버퍼(162)를 통해 해당 채널(OUT)로 공급된다(도 3a의 "C"구간). 이어서, 상기 멀티플렉서(161)는 상기 D/A변환부(150)로부터 입력되는 부극성의 데이터전압(V_Data) 을 출력하게 되고, 이는 상기 출력버퍼(12)를 통해 해당 채널(OUT)로 공급된다(도 3a의 "D"구간).Subsequently, the multiplexer 161 selects and outputs a predetermined level of negative precharge voltage V_P − from the outside, which is output to the corresponding channel OUT through the output buffer 162. Supplied (section “C” in FIG. 3A). Subsequently, the multiplexer 161 outputs the negative data voltage V_Data input from the D / A converter 150, which is supplied to the corresponding channel OUT through the output buffer 12. ("D" section in Figure 3a).

도 3a의 프리차지 파형은 이상적인 경우의 예를 나타낸 것이다. 즉, 상기 정극성 프리차지전압(V_P+)의 레벨이 정극성의 타겟레벨(TL_P)보다 낮고, 상기 부극성 프리차지전압(V_P-)의 레벨이 부극성의 타겟레벨(TL_N)보다 높은 경우의 데이터라인의 구동전압을 나타낸 것이다.The precharge waveform of FIG. 3A shows an example of an ideal case. That is, when the level of the positive precharge voltage V_P + is lower than the positive target level TL_P and the level of the negative precharge voltage V_P − is higher than the negative target level TL_N. The driving voltage of the data line is shown.

이에 비하여, 도 3b의 프리차지 파형은 바람직하지 않은 경우의 예를 나타낸 것이다. 즉, 상기 정극성 프리차지전압(V_P+)의 레벨이 정극성의 타겟레벨(TL_P)보다 높은 경우 오버슈트(over shoot)가 발생되고, 상기 부극성 프리차지전압(V_P-)의 레벨이 부극성의 타겟레벨(TL_N)보다 낮은 경우 언더슈트(under shoot)가 발생되는 것을 나타낸 것이다.In contrast, the precharge waveform of FIG. 3B shows an example in which the case is not preferable. That is, when the level of the positive precharge voltage V_P + is higher than the target level TL_P of positive polarity, overshoot occurs, and the level of the negative precharge voltage V_P − is negative. If it is lower than the target level (TL_N), it indicates that an under shoot occurs.

이와 같이 종래 액정표시장치의 데이터 구동부에 적용되는 프리차지 회로에 있어서는 단 하나의 정극성의 프리차지 전압과 부극성의 프리차지 전압을 고정적으로 사용하게 되어 있어 정극성 프리차지전압의 레벨이 정극성의 타겟레벨보다 높아 오버슈트가 발생되거나, 부극성 프리차지전압의 레벨이 부극성의 타겟레벨보다 낮아 언더슈트가 발생되는 경우가 종종 발생되었다. 이로 인하여, 발열감소 효과가 반감되는 문제점이 있었다.As described above, in the precharge circuit applied to the data driver of the conventional liquid crystal display device, only one positive precharge voltage and negative precharge voltage are fixedly used, so that the level of the positive precharge voltage is the positive target. Overshoot is generated because the level is higher than the level, or undershoot is often generated because the level of the negative precharge voltage is lower than the target level of the negative polarity. For this reason, there was a problem that the heat reduction effect is halved.

따라서, 본 발명의 목적은 액정표시장치의 데이터 구동부에 프리차지 기술을 구현함에 있어서, 외부로부터 공급되는 정극성 또는 부극성의 프리차지 전압을 고정시키지 않고 데이터 전압에 따라 적응적으로 선택하여 오버슈트나 언더슈트가 발생되는 것을 방지하는데 있다. Accordingly, an object of the present invention is to overshoot by adaptively selecting according to the data voltage without fixing the positive or negative precharge voltage supplied from the outside in implementing the precharge technique in the data driver of the liquid crystal display. Or to prevent undershooting.

상기와 같은 목적을 달성하기 위한 본 발명은, 외부로부터 공급되는 전압을 이용하여 레벨이 상이한 다수의 정,부극성 프리차지전압을 제1,2멀티플렉서에 각기 출력하는 프리차지전압 공급부와; 극성신호에 의해 서로 교번되게 인에이블되고, 그 때마다 스위칭 제어신호에 따라 상기 다수의 정,부극성의 프리차지전압 중에서 해당 전압을 선택하여 출력한 후, 데이터 구동부에서 처리된 정,부극성의 데이터전압을 선택하여 해당 데이터라인 측으로 출력하는 제1,2멀티플렉서와; 데이터 구동부에서 처리되는 데이터값을 근거로 데이터 신호의 그레이 레벨을 판단하여, 그에 따른 상기 스위칭 제어신호를 상기 제1,2멀티플렉서에 출력하는 출력선택 제어부를 포함하여 구성함을 특징으로 한다. According to an aspect of the present invention, there is provided a precharge voltage supply unit for outputting a plurality of positive and negative precharge voltages having different levels, respectively, to the first and second multiplexers using voltages supplied from the outside; It is alternately enabled by the polarity signal, and each time a corresponding voltage is selected and output from the plurality of positive and negative precharge voltages according to the switching control signal, and then the positive and negative polarities processed by the data driver are output. First and second multiplexers for selecting a data voltage and outputting the data voltage to a corresponding data line; And an output selection controller for determining a gray level of the data signal based on the data value processed by the data driver, and outputting the switching control signal to the first and second multiplexers.

본 발명은 액정표시장치의 데이터 구동부에서 프리차지 기술을 구현함에 있어서, 외부로부터 공급되는 정극성 또는 부극성의 프리차지 전압을 고정된 형태로 출력하지 않고, 데이터 전압에 따라 적절한 레벨의 프리차지 전압을 선택하여 프리차지시킴으로써, 잘못된 프리차지 동작에 의해 오버슈트나 언더슈트가 발생되는 것 을 확실하게 방지할 수 있는 효과가 있다.The present invention implements a precharge technique in a data driver of a liquid crystal display, and does not output a positive or negative precharge voltage supplied from the outside in a fixed form, and has an appropriate level of precharge voltage according to the data voltage. By selecting and precharging, there is an effect that it is possible to reliably prevent overshoot or undershoot from being caused by an incorrect precharge operation.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 의한 액정표시장치의 데이터 구동장치의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 시스템의 전원공급부로부터 공급되는 전압을 이용하여 레벨이 상이한 다수의 정극성의 프리차지전압(V_P1+∼V_P3+)과 부극성의 프리차지전압(V_P1-∼V_P3-)을 멀티플렉서(402A),(402B)에 각기 출력하는 프리차지전압 공급부(401)와; 극성신호(POL)에 의해 서로 교번되게 인에이블되어 스위칭 제어신호(CTL)에 따라 상기 프리차지전압 공급부(401)에 출력되는 정극성 및 부극성의 프리차지전압(V_P1+∼V_P3+),(V_P1-∼V_P3-) 중에서 해당 전압을 순차적으로 선택하여 출력한 후, 데이터 구동부에서 처리된 정극성 및 부극성의 데이터전압(V_Data)을 순차적으로 선택하여 출력하는 멀티플렉서(402A),(402B)와; 데이터 구동부에서 처리되는 데이터값을 근거로 데이터 신호의 그레이 레벨을 판단하여, 그에 따른 스위칭 제어신호(CTL)를 상기 멀티플렉서(402A),(402B)에 출력하는 출력선택 제어부(404)와; 상기 멀티플렉서(402A),(402B)에서 출력되는 전압을 완충증폭하여 해당 데이터라인에 출력하는 출력버퍼(405)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 1 및 도 5 및 도 6을 참조하여 상세히 설명하면 다음과 같다.FIG. 4 is a block diagram showing an embodiment of a data driving device of a liquid crystal display according to the present invention. As shown in FIG. 4, a plurality of positive precharges having different levels by using a voltage supplied from a power supply of a system is shown. A precharge voltage supply unit 401 for outputting the voltages V_P1 + -V_P3 + and the negative precharge voltages V_P1 - V_P3 - to the multiplexers 402A, 402B, respectively; Positive and negative precharge voltages V_P1 + to V_P3 + that are alternately enabled by the polarity signal POL and are output to the precharge voltage supply unit 401 according to a switching control signal CTL. V_P1 - ~V_P3 -) multiplexer then sequentially selected and output, by selecting the positive and negative polarity of data voltage (V_Data) processed by the data driver sequentially outputs the voltage from the (402A), (402B) and ; An output selection controller 404 for determining a gray level of the data signal based on the data value processed by the data driver, and outputting the switching control signal CTL to the multiplexers 402A and 402B; 1 and 5 and 6 are provided with an output buffer 405 for buffering and amplifying the voltage output from the multiplexers 402A and 402B and outputting the buffered voltage to the data line. When described in detail with reference to as follows.

본 발명이 적용되는 데이터 구동부에서 프리차징을 제외한 기본적인 동작 원리는 도 1에서와 동일하다. In the data driver to which the present invention is applied, the basic operation principle except for precharging is the same as in FIG. 1.

상기 도 1의 출력 구동부(160)에서는 출력단에 연결된 n 개의 채널(OUT1-OUT(n))을 통해 출력되는 신호들을 프리차징하여 출력하게 되는데, 도 4는 그 중에서 임의의 한 채널의 출력신호를 본 발명에 따라 프리차징하여 출력하는 예를 보인 것이다. The output driver 160 of FIG. 1 precharges the signals output through the n channels OUT1 through OUT (n) connected to the output terminals, and outputs the output signals of any one channel among them. According to the present invention is shown an example of precharging and outputting.

여기서, 상기 출력 구동부(160)는 상기 n 개의 채널(OUT1-OUT(n))을 통해 출력되는 신호들이 256 계조인 것을 예로 하여 설명한다.Here, the output driver 160 will be described with an example that signals output through the n channels OUT1 through OUT (n) are 256 gray levels.

출력선택 제어부(403)는 데이터 구동부에서 처리되는 데이터값 예를 들어, 데이터신호의 최상위(MSB) 2bit 값을 근거로 데이터 신호의 그레이 레벨을 판단하여, 그에 따른 스위칭 제어신호(CTL)를 멀티플렉서(402A),(402B)에 출력하게 되는데, 도 5a 및 도 5b는 그에 따른 제어테이블의 예를 나타낸 것이다.The output selection control unit 403 determines the gray level of the data signal based on the data value processed by the data driver, for example, the most significant (MSB) 2-bit value of the data signal, and converts the switching control signal CTL accordingly into a multiplexer ( 402A) and 402B, and FIGS. 5A and 5B show examples of the control table accordingly.

예를 들어, 상기 데이터 신호의 그레이 레벨을 4단계로 분류하는 경우 해당 채널의 데이터값 중 상위 2bit값이 "00"이면 0∼63 그레이(gray)로, "01"이면 64∼127 그레이로, "10"이면 128∼191 그레이로, "11"이면 192∼255 그레이로 분류한다.For example, when the gray level of the data signal is classified into four levels, when the upper two bits of the data value of the corresponding channel are "00", 0 to 63 gray, and "01" to 64 to 127 gray, "10" is classified into 128 to 191 gray, and "11" is classified into 192 to 255 gray.

상기 도 5a는 최저 그레이 레벨인 경우에는 프리차징을 하지 않고 그 최저 그레이 레벨을 초과하는 경우에 프리차징하기 위해 그에 따른 스위칭 제어신호를 출력하기 위한 제어테이블의 예를 나타낸 것이다. 이에 비하여 도 5b는 모든 그레이 레벨에 대하여 프리차징하기 위해 그에 따른 스위칭 제어신호를 출력하기 위한 제어테이블의 예를 나타낸 것이다.FIG. 5A illustrates an example of a control table for outputting a switching control signal according to the pre-charging when the minimum gray level is exceeded without precharging. In comparison, FIG. 5B shows an example of a control table for outputting a switching control signal according to precharging for all gray levels.

먼저, 도 5a의 제어테이블에 따라 프리차징하는 과정에 대해 설명한다. 프리차지전압 공급부(401)는 직류/직류 변환부(도면에 미표시)와 같은 전원공급부로부터 공급되는 전압을 이용하여, 정극성 프리차지전압(V_P1+∼V_P3+)과 부극성 프리차지전압(V_P1-∼V_P3-)을 멀티플렉서(402A),(402B)에 출력한다.First, a process of precharging according to the control table of FIG. 5A will be described. The precharge voltage supply unit 401 uses a voltage supplied from a power supply unit such as a DC / DC converter (not shown), and the positive precharge voltages V_P1 + to V_P3 + and the negative precharge voltage V_P1. - ~V_P3 - a) to the multiplexer (402A), (402B).

상기 정극성 프리차지전압(V_P1+∼V_P3+)은 V_P1+ < V_P2+ < V_P3+의 관계에 있고, 부극성 프리차지전압(V_P1-∼V_P3-)은 V_P1- > V_P2- > V_P3-의 관계에 있는 것을 예로 하여 설명한다.The positive pre-charge voltage (+ V_P1 ~V_P3 +) is V_P1 + <V_P2 + <and the relationship V_P3 +, a negative polarity charge voltage (V_P1 - ~V_P3 -) is V_P1 -> V_P2 -> V_P3 - relationship This will be described using an example as an example.

출력선택 제어부(403)는 데이터 구동부에서 처리되는 데이터신호의 최상위(MSB) 2bit 값을 확인하여 "00"인 것으로 판명되면, 이때는 상기 멀티플렉서(402A),(402B)로 하여금 프리차징 전압으로서 첫 번째 입력단자(IN0)를 통해 입력되는 전압을 선택하도록 스위칭 제어신호(CTL)를 출력한다. 상기 멀티플렉서(402A),(402B)는 정극성,부극성의 신호가 반전되는 형태로 입력되는 극성신호(POL)에 의해 교번되게 인에이블된다.The output selection control unit 403 checks the most significant (MSB) 2-bit value of the data signal processed by the data driver, and if it is found to be "00", then the multiplexers 402A and 402B are the first as the precharging voltage. The switching control signal CTL is output to select a voltage input through the input terminal IN0. The multiplexers 402A and 402B are alternately enabled by the polarity signal POL which is input in a form in which positive and negative signals are inverted.

따라서, 상기 멀티플렉서(402B)는 상기 극성신호(POL)에 의해 디스에이블되어 이의 출력이 차단된다. 하지만, 상기 멀티플렉서(402A)는 상기 극성신호(POL)에 의해 인에이블된 상태에서 상기 스위칭 제어신호(CTL)의 제어를 받아 상기 입력단자(IN0)로 절환되어 이를 통해 입력되는 전압을 선택하여 출력하게 되고, 이는 출 력버퍼(404)를 통해 해당 채널로 공급된다. 그런데, 아직까지 상기 입력단자(IN0)에 상기 정극성의 데이터전압(V_Data)이 공급되지 않고 있는 상태이므로, 실질적으로 프리차징 동작은 이루어지지 않는다.(도 6의 "A"구간)Therefore, the multiplexer 402B is disabled by the polarity signal POL so that its output is blocked. However, the multiplexer 402A is switched to the input terminal IN0 under the control of the switching control signal CTL in the enabled state by the polarity signal POL, and selects and outputs a voltage input thereto. This is supplied to the corresponding channel through the output buffer 404. However, since the positive data voltage V_Data is not supplied to the input terminal IN0 yet, the precharging operation is not substantially performed. ("A" section in FIG. 6).

상기 멀티플렉서(402A)는 도 6의 "B"구간에 이르러서도 상기 출력선택 제어부(403)로부터 입력되는 스위칭 제어신호(CTL)에 의해 입력단자(IN0)에 절환된 상태를 계속 유지하게 된다. 하지만, 이때부터는 상기 입력단자(IN0)에 정극성의 데이터전압(V_Data)이 공급되기 시작하므로, 상기 멀티플렉서(402A)는 그 정극성의 데이터전압(V_Data)을 선택하여 해당 데이터라인에 출력하게 된다. 이에 따라, 해당 데이터라인의 전압 레벨이 정극성의 타겟레벨(TL_P)로 상승된다.The multiplexer 402A continues to be switched to the input terminal IN0 by the switching control signal CTL input from the output selection control unit 403 even when the section “B” of FIG. 6 is reached. However, at this time, since the positive data voltage V_Data is supplied to the input terminal IN0, the multiplexer 402A selects the positive data voltage V_Data and outputs the data voltage V_Data to the corresponding data line. Accordingly, the voltage level of the data line is raised to the target level TL_P of positive polarity.

이후, 도 6의 "C"구간에 도달되면 상기 극성신호(POL)에 의해 상기 멀티플렉서(402A)는 디스에이블되고, 상기 멀티플렉서(402B)는 인에이블된다. 이때, 상기 멀티플렉서(402B)는 상기 멀티플렉서(402A)와 같이 동작한다.Thereafter, when the “C” section of FIG. 6 is reached, the multiplexer 402A is disabled by the polarity signal POL, and the multiplexer 402B is enabled. At this time, the multiplexer 402B operates like the multiplexer 402A.

즉, 상기 멀티플렉서(402B)는 도 6의 "C"구간에서 상기 스위칭 제어신호(CTL)의 제어를 받아 첫번째 입력단자(IN0)를 통해 입력되는 전압을 선택하여 출력하게 되고, 이는 출력버퍼(404)를 통해 해당 채널로 공급된다. 하지만, 아직까지 상기 입력단자(IN0)에 부극성의 데이터전압(V_Data)이 공급되지 않고 있는 상태이므로, 실질적으로 프리차징 동작은 이루어지지 않는다.That is, the multiplexer 402B selects and outputs the voltage input through the first input terminal IN0 under the control of the switching control signal CTL in the section “C” of FIG. 6, and outputs the output buffer 404. Through the channel. However, since the negative data voltage V_Data is not yet supplied to the input terminal IN0, the precharging operation is not substantially performed.

상기 멀티플렉서(402B)는 도 6의 "D"구간에 이르러서도 상기 출력선택 제어부(403)로부터 입력되는 스위칭 제어신호(CTL)에 의해 첫번째 입력단자(IN0)에 절환된 상태를 계속 유지하게 된다. 하지만, 이때부터는 상기 입력단자(IN0)에 부극 성의 데이터전압(V_Data)이 공급되기 시작하므로, 상기 멀티플렉서(402B)는 이를 선택하여 해당 데이터라인에 출력하게 된다. 이에 따라, 해당 데이터라인의 전압 레벨이 부극성의 타겟레벨(TL_N)로 하강된다.The multiplexer 402B continues to be switched to the first input terminal IN0 by the switching control signal CTL input from the output selection controller 403 even when the section "D" of FIG. 6 is reached. However, from this time, since the negative data voltage V_Data is supplied to the input terminal IN0, the multiplexer 402B selects it and outputs it to the corresponding data line. Accordingly, the voltage level of the corresponding data line is lowered to the negative target level TL_N.

그런데, 상기 출력선택 제어부(403)가 데이터 구동부에서 처리되는 데이터신호의 최상위(MSB) 2bit 값을 확인해 본 결과 "01"이거나 "10"이거나 "11"인 것으로 판명될 때에는 실질적으로 프리차징 동작이 각각 도 6의 (a),(b),(b)와 같이 이루어지는데, 최상위(MSB) 2bit 값이 "10"로 판명된 경우를 예로하여 이를 도 6의 (b)를 참조하여 설명하면 다음과 같다.By the way, when the output selection controller 403 checks the most significant (MSB) 2-bit value of the data signal processed by the data driver, it turns out to be "01", "10" or "11", the precharging operation is substantially performed. As shown in (a), (b) and (b) of FIG. 6, the case where the most significant (MSB) 2 bit value is found to be "10" is described as an example with reference to FIG. Is the same as

이때에도 상기 출력선택 제어부(403)는 상기 멀티플렉서(402A),(402B)로 하여금 세 번째 입력단자(IN2)를 통해 입력되는 전압을 선택하도록 스위칭 제어신호(CTL)를 출력한다. 그리고, 상기 멀티플렉서(402A),(402B)는 상기 설명에서와 같이 정극성,부극성의 신호가 반전되는 형태로 입력되는 극성신호(POL)에 의해 교번되게 인에이블된다.In this case, the output selection controller 403 outputs a switching control signal CTL to allow the multiplexers 402A and 402B to select a voltage input through the third input terminal IN2. As described above, the multiplexers 402A and 402B are alternately enabled by the polarity signal POL inputted in a form in which the positive and negative signals are inverted.

따라서, 상기 멀티플렉서(402B)는 상기 극성신호(POL)에 의해 디스에이블되어 이의 출력이 차단된다. 하지만, 상기 멀티플렉서(402A)는 상기 극성신호(POL)에 의해 인에이블된 상태에서 상기 스위칭 제어신호(CTL)의 제어를 받아 세 번째 입력단자(IN2)를 통해 입력되는 정극성의 프리차지전압(V_P2+)을 선택하여 출력하게 되며, 이는 출력버퍼(404)를 통해 해당 채널로 공급된다. 이에 의해 해당 데이터라인이 상기 정극성의 프리차지전압(V_P2+)에 의해 프리차징된다.(도 6 (b)의 "A"구간)Therefore, the multiplexer 402B is disabled by the polarity signal POL so that its output is blocked. However, the multiplexer 402A has a positive precharge voltage V_P2 input through the third input terminal IN2 under the control of the switching control signal CTL while being enabled by the polarity signal POL. + ) Is selected and output, which is supplied to the corresponding channel through the output buffer 404. As a result, the data line is precharged by the positive precharge voltage V_P2 + ("A" section in Fig. 6B).

상기 멀티플렉서(402A)가 도 6 (b)의 "B"구간에 이르러서는 상기 출력선택 제어부(403)로부터 입력되는 스위칭 제어신호(CTL)에 의해 첫 번째 입력단자(IN0)로 절환되므로, 이때부터는 데이터 구동부에서 처리된 정극성의 데이터전압(V_Data)이 선택되어 출력된다. 이에 따라, 해당 데이터라인의 전압 레벨이 정극성의 타겟레벨(TL_P)로 상승된다.Since the multiplexer 402A reaches the section " B " in FIG. The positive data voltage V_Data processed by the data driver is selected and output. Accordingly, the voltage level of the data line is raised to the target level TL_P of positive polarity.

이후, 도 6 (b)의 "C"구간에 도달되면 상기 극성신호(POL)에 의해 상기 멀티플렉서(402A)는 디스에이블되고, 상기 멀티플렉서(402B)는 인에이블된다. 이때, 상기 멀티플렉서(402B)는 상기 멀티플렉서(402A)와 같이 동작한다.Thereafter, when the "C" section of FIG. 6B is reached, the multiplexer 402A is disabled by the polarity signal POL, and the multiplexer 402B is enabled. At this time, the multiplexer 402B operates like the multiplexer 402A.

즉, 상기 멀티플렉서(402B)는 도 6 (b)의 "C"구간에서 상기 스위칭 제어신호(CTL)의 제어를 받아 세 번째 입력단자(IN2)를 통해 입력되는 부극성의 프리차지전압(V_P2-)을 선택하여 출력하게 되며, 이는 출력버퍼(404)를 통해 해당 채널로 공급된다. 이에 의해 해당 데이터라인이 상기 부극성의 프리차지전압(V_P2-)에 의해 프리차징된다.That is, the multiplexer 402B receives the negative precharge voltage V_P2 − which is input through the third input terminal IN2 under the control of the switching control signal CTL in the “C” section of FIG. 6B . ) Is outputted to the corresponding channel through the output buffer 404. As a result, the data line is precharged by the negative precharge voltage V_P2 − .

상기 멀티플렉서(402B)가 도 6 (b)의 "D"구간에 이르러서는 상기 출력선택 제어부(403)로부터 입력되는 스위칭 제어신호(CTL)에 의해 첫 번째 입력단자(IN0)로 절환되므로, 이때부터는 데이터 구동부에서 처리된 부극성의 데이터전압(V_Data)이 선택되어 출력된다. 이에 따라, 해당 데이터라인의 전압 레벨이 부극성의 타겟레벨(TL_N)로 하강된다.Since the multiplexer 402B reaches the section "D" in FIG. 6B, the multiplexer 402B is switched to the first input terminal IN0 by the switching control signal CTL input from the output selection control unit 403. The negative data voltage V_Data processed by the data driver is selected and output. Accordingly, the voltage level of the corresponding data line is lowered to the negative target level TL_N.

도 5b는 상기 설명에서와 같이 최저 그레이 레벨을 포함시켜 모든 그레이 레 벨에서 프리차징을 하기 위한 제어테이블의 예를 나타낸 것이다.FIG. 5B shows an example of a control table for precharging at all gray levels including the lowest gray level as described above.

상기 출력선택 제어부(403)가 데이터 구동부에서 처리되는 데이터신호의 최상위(MSB) 2bit 값을 확인해 본 결과 "01"이거나 "10"이거나 "11"인 것으로 판명될 때에는 상기 도 5a에서와 동일하게 처리된다.When the output selection controller 403 confirms that the most significant (MSB) 2 bit value of the data signal processed by the data driver is found to be "01", "10" or "11", the process is the same as that of FIG. 5A. do.

그러므로, 여기에서는 상기 출력선택 제어부(403)가 데이터 구동부에서 처리되는 데이터신호의 최상위(MSB) 2bit 값을 확인해 본 결과 "00"인 것으로 판명될 때 그에 따른 스위칭 제어신호(CTL)를 출력하여 이루어지는 프리차징 동작을 도 6의 (a)를 참조하여 설명한다.Therefore, in this case, the output selection controller 403 outputs the switching control signal CTL according to the result when the output selection controller 403 determines that the value of the most significant (MSB) 2 bits of the data signal processed by the data driver is "00". The precharging operation will be described with reference to Fig. 6A.

이때, 상기 출력선택 제어부(403)는 상기 멀티플렉서(402A),(402B)로 하여금 두 번째 입력단자(IN1)를 통해 입력되는 전압을 선택하도록 스위칭 제어신호(CTL)를 출력한다. 그리고, 상기 멀티플렉서(402A),(402B)는 상기 설명에서와 같이 정극성,부극성의 신호가 반전되는 형태로 입력되는 극성신호(POL)에 의해 교번되게 인에이블된다.In this case, the output selection controller 403 outputs a switching control signal CTL to allow the multiplexers 402A and 402B to select a voltage input through the second input terminal IN1. As described above, the multiplexers 402A and 402B are alternately enabled by the polarity signal POL inputted in a form in which the positive and negative signals are inverted.

따라서, 상기 멀티플렉서(402B)는 상기 극성신호(POL)에 의해 디스에이블되어 이의 출력이 차단된다. 하지만, 상기 멀티플렉서(402A)는 상기 극성신호(POL)에 의해 인에이블된 상태에서 상기 스위칭 제어신호(CTL)의 제어를 받아 두 번째 입력단자(IN1)를 통해 입력되는 정극성의 프리차지전압(V_P1+)을 선택하여 출력하게 되며, 이는 출력버퍼(404)를 통해 해당 채널로 공급된다. 이에 의해 해당 데이터라인이 상기 정극성의 프리차지전압(V_P1+)에 의해 프리차징된다.(도 6 (a)의 "A"구간)Therefore, the multiplexer 402B is disabled by the polarity signal POL so that its output is blocked. However, the multiplexer 402A has a positive precharge voltage V_P1 input through the second input terminal IN1 under the control of the switching control signal CTL while being enabled by the polarity signal POL. + ) Is selected and output, which is supplied to the corresponding channel through the output buffer 404. As a result, the data line is precharged by the positive precharge voltage V_P1 + ("A" section in Fig. 6A).

상기 멀티플렉서(402A)가 도 6 (a)의 "B"구간에 이르러서는 상기 출력선택 제어부(403)로부터 입력되는 스위칭 제어신호(CTL)에 의해 첫 번째 입력단자(IN0)로 절환되므로, 이때부터는 데이터 구동부에서 처리된 정극성의 데이터전압(V_Data)이 선택되어 출력된다. 이에 따라, 해당 데이터라인의 전압 레벨이 정극성의 타겟레벨(TL_P)로 상승된다.Since the multiplexer 402A reaches the section " B " in FIG. 6A, the multiplexer 402A is switched to the first input terminal IN0 by the switching control signal CTL input from the output selection control section 403. The positive data voltage V_Data processed by the data driver is selected and output. Accordingly, the voltage level of the data line is raised to the target level TL_P of positive polarity.

이후, 도 6 (a)의 "C"구간에 도달되면 상기 극성신호(POL)에 의해 상기 멀티플렉서(402A)는 디스에이블되고, 상기 멀티플렉서(402B)는 인에이블된다. 이때, 상기 멀티플렉서(402B)는 상기 멀티플렉서(402A)와 같이 동작한다.Thereafter, when the "C" section of FIG. 6A is reached, the multiplexer 402A is disabled by the polarity signal POL, and the multiplexer 402B is enabled. At this time, the multiplexer 402B operates like the multiplexer 402A.

즉, 상기 멀티플렉서(402B)는 도 6 (a)의 "C"구간에서 상기 스위칭 제어신호(CTL)의 제어를 받아 두 번째 입력단자(IN1)를 통해 입력되는 부극성의 프리차지전압(V_P1-)을 선택하여 출력하게 되며, 이는 출력버퍼(404)를 통해 해당 채널로 공급된다. 이에 의해 해당 데이터라인이 상기 부극성의 프리차지전압(V_P1-)에 의해 프리차징된다.That is, the multiplexer 402B receives the negative precharge voltage V_P1 − which is input through the second input terminal IN1 under the control of the switching control signal CTL in the section “C” of FIG. 6A . ) Is outputted to the corresponding channel through the output buffer 404. In this, the data line precharge voltage (V_P1 -) of the negative polarity is by precharging by.

상기 멀티플렉서(402B)가 도 6 (a)의 "D"구간에 이르러서는 상기 출력선택 제어부(403)로부터 입력되는 스위칭 제어신호(CTL)에 의해 첫 번째 입력단자(IN0)로 절환되므로, 이때부터는 데이터 구동부에서 처리된 부극성의 데이터전압(V_Data)이 선택되어 출력된다. 이에 따라, 해당 데이터라인의 전압 레벨이 부극성의 타겟레벨(TL_N)로 하강된다. Since the multiplexer 402B reaches the section " D " in FIG. The negative data voltage V_Data processed by the data driver is selected and output. Accordingly, the voltage level of the corresponding data line is lowered to the negative target level TL_N.

참고로, 상기 출력선택 제어부(403)는 액정표시장치 내의 타이밍 콘트롤러에 포함시켜 구성하거나, 독립적으로 구성할 수 있다.For reference, the output selection controller 403 may be included in a timing controller in the liquid crystal display device or may be configured independently.

결국, 본 발명에서는 데이터라인을 프리차징하기 위한 정,부극성의 프리차지 전압을 출력할 때 하나의 고정된 정,부극성의 프리차지 전압을 출력하는 것이 아니라, 데이터 전압에 따라 적절한 레벨의 정,부극성의 프리차지 전압을 출력함으로써, 정극성 프리차지전압(V_P+)의 레벨이 정극성의 타겟레벨(TL_P)보다 높아 오버슈트(over shoot)가 발생되거나, 부극성 프리차지전압(V_P-)의 레벨이 부극성의 타겟레벨(TL_N)보다 낮아 언더슈트(under shoot)가 발생되는 것을 방지할 수 있게 된다.As a result, in the present invention, when outputting the positive and negative precharge voltages for precharging the data lines, one fixed positive and negative precharge voltages are not output. By outputting the negative precharge voltage, an overshoot occurs because the level of the positive precharge voltage V_P + is higher than the target target level TL_P of the positive value, or the negative precharge voltage V_P − is generated. ) Is lower than the negative target level TL_N to prevent under shoots from occurring.

도 1은 종래 기술에 의한 데이터 구동부의 전체 블록도.1 is an overall block diagram of a data driver according to the prior art.

도 2는 종래 기술에 의한 데이터 구동장치의 블록도.2 is a block diagram of a data driving apparatus according to the prior art.

도 3a는 종래 기술에 의해 정상적으로 프리차징이 이루어진 것을 나타낸 파형도. Figure 3a is a waveform diagram showing that precharging is normally performed by the prior art.

도 3b는 종래 기술에 의해 오버슈트나 언더슈트가 발생된 것을 나타낸 프리차징 파형도.3B is a precharging waveform diagram showing that overshoot and undershoot have been generated by the prior art;

도 4는 본 발명에 의한 액정표시장치의 데이터 구동장치의 블록도.4 is a block diagram of a data driving device of a liquid crystal display device according to the present invention;

도 5a 및 도 5b는 본 발명에 의한 프리차지전압 레벨 선택표.5A and 5B are precharge voltage level selection tables according to the present invention.

도 6은 본 발명에 따른 프리차징의 파형도.6 is a waveform diagram of precharging according to the present invention;

***도면의 주요 부분에 대한 부호의 설명*** *** Description of the symbols for the main parts of the drawings ***

401 : 프리차지전압 공급부 402A,402B : 멀티플렉서401: precharge voltage supply unit 402A, 402B: multiplexer

403 : 출력선택 제어부 404 : 출력버퍼 403: output selection control unit 404: output buffer

Claims (9)

외부로부터 공급되는 전압을 이용하여 레벨이 상이한 다수의 정,부극성 프리차지전압을 제1,2멀티플렉서에 각기 출력하는 프리차지전압 공급부와;A precharge voltage supply unit for outputting a plurality of positive and negative precharge voltages having different levels to the first and second multiplexers, respectively, by using a voltage supplied from the outside; 상기 다수의 정,부극성의 프리차지전압 중에서 해당 전압을 선택하여 해당 데이터라인 측으로 출력한 후, 데이터 구동부에서 처리된 정,부극성의 데이터전압을 선택하여 출력하는 제1,2멀티플렉서와;First and second multiplexers for selecting a corresponding voltage from the plurality of positive and negative precharge voltages and outputting the voltage to a corresponding data line, and then selecting and outputting the positive and negative data voltages processed by the data driver; 데이터 구동부에서 처리되는 데이터값을 근거로 데이터 신호의 그레이 레벨을 판단하여, 그에 따른 상기 스위칭 제어신호를 상기 제1,2멀티플렉서에 출력하는 출력선택 제어부로 구성한 것을 특징으로 하는 액정표시장치의 데이터 구동장치.And an output selection controller for determining a gray level of the data signal based on the data value processed by the data driver and outputting the switching control signal to the first and second multiplexers. Device. 제1항에 있어서, 프리차지전압 공급부는 액정표시장치의 직류/직류 변환기로부터 공급되는 직류전압을 이용하여 상기 레벨이 상이한 다수의 정극성 프리차지 전압과 부극성 프리차지전압을 출력하도록 구성된 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The method of claim 1, wherein the precharge voltage supply unit is configured to output a plurality of positive precharge voltages and negative precharge voltages having different levels using a DC voltage supplied from a DC / DC converter of the LCD. A data drive device for a liquid crystal display device. 제1항에 있어서, 제1멀티플렉서는 상기 프리차지전압 공급부로부터 공급되는 다수의 정극성 프리차지전압 중에서 스위칭 제어신호에 따라 하나의 프리차지 전압을 선택하여 해당 데이터라인 측으로 출력한 후 데이터 구동부에서 처리된 정극성의 데이터전압을 선택하여 출력하도록 구성된 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The data driving unit of claim 1, wherein the first multiplexer selects one precharge voltage according to a switching control signal from among a plurality of positive precharge voltages supplied from the precharge voltage supply unit, outputs the precharge voltage to a corresponding data line, and then processes the data driver. And a data voltage of a positive polarity selected to be outputted. 제1항에 있어서, 제2멀티플렉서는 상기 프리차지전압 공급부로부터 공급되는 다수의 부극성 프리차지전압 중에서 스위칭 제어신호에 따라 하나의 프리차지 전압을 선택하여 해당 데이터라인 측으로 출력한 후 데이터 구동부에서 처리된 부극성의 데이터전압을 선택하여 출력하도록 구성된 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The data driving unit of claim 1, wherein the second multiplexer selects one precharge voltage according to a switching control signal from among a plurality of negative precharge voltages supplied from the precharge voltage supply unit, outputs the precharge voltage to a corresponding data line, and then processes the data driver. And a data voltage of a negative polarity to select and output a negative data voltage. 제1항에 있어서, 제1,2멀티플렉서는 극성신호에 의해 서로 교번되게 인에이블되도록 구성된 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The data driving apparatus of claim 1, wherein the first and second multiplexers are configured to be alternately enabled by polarity signals. 제1항에 있어서, 출력선택 제어부는 데이터 구동부에서 처리되는 데이터값을 근거로 데이터 신호의 그레이 레벨을 판단하여, 그에 따른 상기 스위칭 제어신호를 상기 제1,2멀티플렉서에 출력하도록 구성된 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The method of claim 1, wherein the output selection control unit is configured to determine the gray level of the data signal based on the data value processed in the data driver, and outputs the switching control signal accordingly to the first and second multiplexers. Data driving device of liquid crystal display device. 제1항에 있어서, 출력선택 제어부는 데이터 구동부에서 처리되는 데이터값의 최상위 2bit값을 근거로 데이터신호의 그레이 레벨을 판단하도록 구성된 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The data driving apparatus of claim 1, wherein the output selection control unit is configured to determine the gray level of the data signal based on the most significant 2 bit value of the data value processed by the data driving unit. 제1항에 있어서, 출력선택 제어부는 상기 데이터값 중 상위 2bit값이 "00"이면 0∼63 그레이로, "01"이면 64∼127 그레이로, "10"이면 128∼191 그레이로, "11"이면 192∼255 그레이로 판단하도록 구성된 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The output selection control unit according to claim 1, wherein the output selection control unit is 0 to 63 gray when the upper two bits of the data value is "00", 64 to 127 gray when "01", and 128 to 191 gray when "10". And "192 to 255 gray", the data driving device of the liquid crystal display device. 제1항에 있어서, 출력선택 제어부는 타이밍 콘트롤러에 포함되거나 독립적으로 구성된 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The data driving apparatus of claim 1, wherein the output selection controller is included in or independently of a timing controller.
KR1020070087833A 2007-08-30 2007-08-30 Data driving apparatus for liquid crystal display KR20090022471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087833A KR20090022471A (en) 2007-08-30 2007-08-30 Data driving apparatus for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087833A KR20090022471A (en) 2007-08-30 2007-08-30 Data driving apparatus for liquid crystal display

Publications (1)

Publication Number Publication Date
KR20090022471A true KR20090022471A (en) 2009-03-04

Family

ID=40692337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087833A KR20090022471A (en) 2007-08-30 2007-08-30 Data driving apparatus for liquid crystal display

Country Status (1)

Country Link
KR (1) KR20090022471A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520035B2 (en) 2010-04-06 2013-08-27 Samsung Display Co., Ltd. Method of driving column inversion display panel and display apparatus for performing the same
KR101524003B1 (en) * 2012-04-02 2015-05-29 주식회사 동부하이텍 Apparatus for controlling dot inversion of lcd
US9646847B2 (en) * 2013-12-20 2017-05-09 Boe Technology Group Co., Ltd. Method for manufacturing array substrate, film-etching monitoring method and device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8520035B2 (en) 2010-04-06 2013-08-27 Samsung Display Co., Ltd. Method of driving column inversion display panel and display apparatus for performing the same
KR101524003B1 (en) * 2012-04-02 2015-05-29 주식회사 동부하이텍 Apparatus for controlling dot inversion of lcd
US9646847B2 (en) * 2013-12-20 2017-05-09 Boe Technology Group Co., Ltd. Method for manufacturing array substrate, film-etching monitoring method and device

Similar Documents

Publication Publication Date Title
US11410613B2 (en) Display device and method of driving the same
CN107610657B (en) Display device
US7570243B2 (en) Liquid crystal display and driving method thereof
US10255871B2 (en) Display device including a MUX to vary voltage levels of a switching circuit used to drive a display panel
US9373298B2 (en) Display device and driving method thereof
TWI358695B (en) Overdriving circuit and method for source drivers
US20080303809A1 (en) Display and method of driving the same
KR102340326B1 (en) Display Device and Driving Method Thereof
US20060290636A1 (en) Method and apparatus for driving liquid crystal display device
KR20110139102A (en) A drive circuit and a driving method and a display device
KR101409514B1 (en) Liquid Crystal Display And Method Of Dirving The Same
KR20120057214A (en) Source driver output circuit of plat panel display device
KR20080045900A (en) Lcd and drive method thereof
KR20150002390A (en) Data driving apparatus for liquid crystal display device
US10115349B2 (en) Display device
KR102174474B1 (en) Display and operation method therof
KR102278743B1 (en) Liquid Crystal Display and Driving Method thereof
KR20090127771A (en) Liquid crystal display device
JP5098619B2 (en) Display driving device and display device including the same
KR20090022471A (en) Data driving apparatus for liquid crystal display
KR20080002564A (en) Circuit for preventing pixel volatage distortion of liquid crystal display
US20090135121A1 (en) Driving circuit and related method of a display apparatus
KR20080025228A (en) Apparatus and method for driving liquid crystal display device
JP2006276114A (en) Liquid crystal display device
JP2008109616A (en) Voltage conversion device having non-linear gain and changeable gain polarity

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid