KR20090018138A

KR20090018138A - 전송 스티어링 매트릭스의 유도 및 피드백

Info

Publication number: KR20090018138A
Application number: KR1020087030719A
Authority: KR
Inventors: 스티븐 제이. 하워드; 존 더블유. 케첨; 마크 에스. 왈래스; 로드니 제이. 왈톤
Original assignee: 콸콤 인코포레이티드
Priority date: 2006-05-22
Filing date: 2007-05-22
Publication date: 2009-02-19
Also published as: US8290089B2; RU2008150480A; CN101449504B; RU2425448C2; CA2650430C; BRPI0711887A2; US20070268181A1; JP2009538578A; WO2007137280A3; JP5096463B2; WO2007137280A2; CA2650430A1; EP2020112B1; CN101449504A; KR101162811B1; EP2020112A2

Abstract

효율적으로 전송 스티어링 매트릭스를 유도하고 이러한 매트릭스에 대한 피드백을 전송하기 위한 기술이 개시된다. 수신기는 송신기로부터 상기 수신기로의 전송을 위해 사용될 전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 결정한다. 상기 수신기는 변환 매트릭스들의 세트에 기반하여 상기 전송 스티어링 매트릭스를 유도할 수 있는데, 상기 변환 매트릭스들의 세트는 채널 매트릭스의 오프-대각 엘리먼트들을 제로 아웃시키기 위해 야코비 로테이션의 다수의 반복들에 대해 사용될 수 있다. 이후 상기 수신기는 상기 변환 매트릭스들에 기반하여 파라미터들의 세트를 결정할 수 있다. 상기 파라미터들의 세트는 각각의 변환 매트릭스에 대해, 적어도 하나의 각도, 적어도 하나의 값, 적어도 하나의 인덱스 등을 포함할 수 있다. 상기 수신기는 상기 전송 스티어링 매트릭스를 유도하도록 송신기에 의해 사용되기 위한 상기 전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 상기 송신기로 전송한다.

Description

전송 스티어링 매트릭스의 유도 및 피드백{DERIVATION AND FEEDBACK OF A TRANSMIT STEERING MATRIX}

본 발명은 일반적으로는 통신에 관한 것이며, 보다 구체적으로는 다중-입력 다중-출력(MIMO) 전송을 위해 피드백을 전송하기 위한 기술들에 관한 것이다.

본 발명은 출원 번호가 60/802,682이고 발명의 명칭이 "JACOBI ITERATIONS FOR EIGENVECTOR DECOMPOSITION AND FEEDBACK REDUCTION"이고 출원일이 2006년 5월 22일이고, 본 발명이 양수인에게 양도되었으며, 본 명세서에 참조로서 통합된 미국 가출원 특허의 이익을 청구한다.

무선 통신 시스템에서, 송신기는 복수의(R) 수신 안테나들을 구비한 수신기로의 데이터 전송을 위해 복수의(T) 송신 안테나들을 사용할 수 있다. 상기 복수의 송신 및 수신 안테나들은 처리량을 증가시키고 그리고/또는 신뢰성을 향상시키기 위해 사용될 수 있는 MIMO 채널을 형성한다. 예를 들어, 상기 송신기는 처리량을 개선하기 위해 최대 T개의 데이터 스트림들을 동시에 상기 T개의 송신 안테나들로부터 전송할 수 있다. 대안적으로, 상기 송신기는 상기 수신기에 의한 수신을 개선하기 위해, 모든 T개의 송신 안테나들로부터 단일 데이터 스트림을 송신할 수 있다.

상기 MIMO 채널의 고유모드들(eigenmode)에 있는 데이터를 전송함으로써 좋은 성능(예를 들어, 높은 처리량)이 달성될 수 있다. 상기 고유모드들은 직교 공간 채널들로서 보여질 수 있다. 상기 수신기는 상기 MIMO 채널 응답을 추정하고, MIMO 채널 응답 매트릭스에 기반하여 전송 스티어링 매트릭스를 유도하고, 상기 송신기로 상기 전송 스티어링 매트릭스를 전송할 수 있다. 이후 상기 송신기는 상기 고유모드들에 있는 데이터를 전송하기 위해 전송 스티어링 매트릭스를 사용하여 공간 처리를 수행할 수 있다.

귀중한 무선 자원들이 상기 수신기로부터 상기 송신기로 상기 전송 스티어링 매트릭스를 전송하기 위해 사용된다. 따라서, 오버헤드가 감소될 수 있도록 상기 전송 스티어링 매트릭스를 효율적으로 전송하는 기술들에 대한 당해 분야의 필요성이 존재한다.

본 명세서에서는, 전송 스티어링 매트릭스를 효율적으로 유도하고 이 매트릭스에 대한 피드백을 전송하기 위한 기술들이 설명된다. 일 설계에서, 수신기는 송신기로부터 상기 수신기로의 전송을 위해 사용될 전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 결정할 수 있다. 상기 수신기는 복수의 변환 매트릭스들에 기반하여 상기 전송 스티어링 매트릭스를 유도할 수 있는데, 상기 복수의 변환 매트릭스들은 채널 매트릭스의 오프-대각 엘리먼트들을 제로 아웃(zero out)시키기 위해 야코비 로테이션의 복수의 반복들에 대해 사용될 수 있다. 상기 수신기는 상기 변환 매트릭스들에 기반하여 상기 파라미터들의 세트를 결정할 수 있다. 상기 파라미터들의 세트는 각각의 변환 매트릭스에 대해, 적어도 하나의 각도, 적어도 하나의 값, 적어도 하나의 인덱스 등을 포함할 수 있다. 상기 수신기는 상기 전송 스티어링 매트릭스를 유도하기 위해 상기 송신기에 의해 사용되도록 상기 송신기로 (상기 전송 스티어링 매트릭스의 엘리먼트들 대신) 상기 전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 전송할 수 있다.

본 발명의 다양한 양상들 및 특징들이 아래에 보다 상세하게 설명된다.

도 1은 액세스 포인트 및 터미널의 블록도.

도 2는 복수의 서브캐리어들에 대한 고유값 분해를 예시하는 도면.

도 3은 전송 스티어링 매트릭스의 피드백을 예시하는 도면.

도 4는 수신기에 의해 수행되는 프로세스를 도시하는 도면.

도 5는 상기 수신기를 위한 장치를 도시하는 도면.

도 6은 상기 수신기에 의해 수행되는 또다른 프로세스를 도시하는 도면.

도 7은 송신기에 의해 수행되는 프로세스를 도시하는 도면.

도 8은 상기 송신기에 의해 전송 스티어링 매트릭스를 유도하는 프로세스를 도시하는 도면.

도 9는 송신기를 위한 장치를 도시하는 도면.

본 명세서에서 설명되는 기술들은 다양한 무선 통신 네트워크들, 예를 들어, 무선 광역 네트워크들(WWAN), 무선 도심지역 네트워크들(WMAN), 무선 로컬 영역 네 트워크들(WLAN) 등을 위해 사용될 수 있다. 상기 용어 "네트워크" 및 "시스템"은 종종 상호교환가능하게 사용된다. 상기 기술들은 또한 다양한 다중 접속 방식들, 예를 들어, 주파수 분할 다중 접속(FDMA), 코드 분할 다중 접속(CDMA), 시분할 다중 접속(TDMA), 공간 분할 다중 접속(SDMA), 직교 FDMA(OFDMA), 단일-캐리어 FDMA(SC-FDMA) 등을 위해 사용될 수 있다. OFDMA 시스템은 직교 주파수 분할 다중화(OFDM)를 사용한다. SC-FDMA 시스템은 단일-캐리어 주파수 분할 다중화(SC-FDM)를 사용한다. OFDM 및 SC-FDM은 시스템 대역폭을 다수의(K) 직교 서브캐리어들로 분할하는데, 이들은 또한 톤(tone)들, 빈(bin)들이라고도 지칭된다. 각각의 서브캐리어는 데이터와 함께 변조될 수 있다. 일반적으로, 변조 심볼들은 OFDM을 사용하여 주파수 영역으로, SC-FDM을 사용하여 시간 영역으로 전송된다. OFDMA 시스템은 무선 기술, 예를 들어, 롱 텀 에볼루션(Long Term Evolution: LTE), 울트라 모바일 브로드밴드(Ultra Mobile Broadband : UMB), IEEE 802.20, IEEE 802.16(이는 또한 WiMAX라고도 지칭됨), IEEE 802.11(이는 또한 Wi-Fi라고도 지칭됨), Flash-OFDM®, 등으로 구현될 수 있다. 이러한 다양한 무선 기술들 및 표준들은 당해 분야에 알려져 있다.

도 1은 무선 통신 네트워크에서 액세스 포인트(110) 및 터미널(150)의 일 설계의 다이어그램이다. 액세스 포인트는 터미널들과 통신하는 스테이션(station)이다. 액세스 포인트는 또한, 기지국, 노드 B, 개선형 노드 B(evolved Node B : eNode B), 등으로도 지칭되며, 이들의 기능들 중 일부 혹은 모두를 포함할 수 있다. 터미널은 또한, 이동국, 사용자 장비, 액세스 터미널, 사용자 터미널, 가입자 국, 스테이션 등으로도 지칭되며, 이들의 기능들 중 일부 혹은 모두를 포함할 수 있다. 터미널(150)은 셀룰러 폰, 개인 휴대용 디지털 장비(PDA), 무선 통신 디바이스, 핸드헬드 디바이스, 무선 모뎀, 랩톱 컴퓨터, 무선 전화 등일 수 있다. 액세스 포인트(110)는 데이터 전송 및 수신을 위해 사용될 수 있는 다수(N_ap)개의 안테나들을 구비한다. 터미널(150)은 데이터 전송 및 수신을 위해 사용될 수 있는 다수(N_ut)개의 안테나들을 구비한다.

다운링크를 통해, 액세스 포인트(110)에서, 전송(TX) 데이터 프로세서(114)는 데이터 소스(112)로부터 트래픽 데이터를 그리고/또는 제어기/프로세서(130)로부터 다른 데이터를 수신할 수 있다. TX 데이터 프로세서(114)는 수신된 데이터를 처리(예를 들어, 포맷, 인코딩, 인터리빙, 및 심볼 매핑)하고 데이터 심볼들을 생성할 수 있는데, 상기 데이터 심볼들은 데이터에 대한 변조 심볼들이다. TX 공간 프로세서(120)는 파일럿 심볼들을 사용하여 데이터 심볼들을 다중화하고, 하나 이상의 다운링크(DL) 전송 스티어링 매트릭스들을 사용하여 송신기 공간 처리를 수행하고, N_ap 개의 변조기(MOD)(122a 내지 122ap)로 N_ap개의 출력 심볼들의 스트림들을 제공한다. 각각의 변조기(122)는 자신의 출력 심볼 스트림(예를 들어, OFDM, SC-FDM, CDMA에 대해) 처리하여 출력 칩(chip) 스트림을 생성한다. 각각의 변조기(122)는 자신의 출력 칩 스트림을 추가적으로 조정(예를 들어, 아날로그로 변환, 증폭, 필터링, 및 상향변환)하여 다운링크 신호를 생성할 수 있다. 변조기(MOD)(122a 내지 122ap)로부터의 N_ap개의 다운링크 신호들은 안테나들(124a 내지 124ap)로부터 개별적으로 전송될 수 있다.

터미널(150)에서, N_ut개의 안테나들(152a 내지152ut)은 액세스 포인트(110)로부터 다운링크 신호들을 수신할 수 있고, 각각의 안테나(152)는 수신된 신호를 각각의 복조기(DEMOD)(154)에 제공할 수 있다. 각각의 변조기(154)는 변조기들(122)에 의해 수행된 처리와 상보적인 처리를 수행하고 수신된 심볼들을 제공할 수 있다. 수신(RX) 공간 처리기(160)는 모든 복조기들(154a 내지 154ut)로부터 수신된 심볼들에 대해 공간 정합 필터링을 수행하고, 데이터 심볼 추정치들을 제공할 수 있는데, 상기 데이터 심볼 추정치들은 액세스 포인트(110)에 의해 전송된 데이터 심볼들의 추정치들이다. RX 데이터 프로세서(170)는 상기 데이터 심볼 추정치들을 추가적으로 처리(예를 들어, 심볼 디매핑, 디인터리빙, 및 디코딩)하고, 디코딩된 데이터를 데이터 싱크(172) 및/또는 제어기/프로세서(180)로 제공할 수 있다.

채널 프로세서(178)은 액세스 포인트(110)로부터 다운링크를 통해 수신된 파일럿 심볼들을 처리할 수 있고, 상기 다운링크 MIMO 채널 응답을 추정할 수 있다. 프로세서(178)는, 아래에 설명되는 바와 같이, 관심있는 각각의 서브캐리어에 대한 다운링크 채널 응답 매트릭스를 분해하여, DL 전송 스티어링 매트릭스 및 상기 서브캐리어에 대한 고유값(eigenvalue)들을 획득할 수 있다. 프로세서(178)는 또한 상기 서브캐리어에 대한 고유값들 및 상기 전송 스티어링 매트릭스에 기반하여 관심있는 각각의 서브캐리어에 대한 DL 공간 필터 매트릭스를 유도할 수 있다. 프로세서(178)는 다운링크 공간 정합 필터링을 위해 상기 DL 공간 필터 매트릭스들을 RX 공간 프로세서(160)에 제공할 수 있고, 액세스 포인트(110)로의 피드백을 위해 상기 DL 전송 스티어링 매트릭스들을 제어기/프로세서(180)에 제공할 수 있다.

업링크를 위한 처리는 상기 다운링크를 위한 처리와 동일하거나 상이할 수 있다. 데이터 소스(186)로부터의 트래픽 데이터 및/또는 제어기/프로세서(180)로부터의 다른 데이터는 TX 데이터 프로세서(188)에 의해 처리(예를 들어, 인코딩, 인터리빙, 및 변조)될 수 있고, 파일럿 심볼들을 사용하여 다중화되어, 하나 이상의 업링크(UL) 전송 스티어링 매트릭스들을 사용하여 TX 공간 프로세서(190)에 의해 공간적으로 처리될 수 있다. TX 공간 프로세서(190)로부터의 출력 심볼들은 변조기들(154a 내지 154ut)에 의해 추가적으로 처리되어 N_ut개의 업링크 신호들을 생성하는데, 상기 업링크 신호들은 안테나들(152a 내지 152ut)을 통해 전송될 수 있다.

액세스 포인트(110)에서, 터미널(150)로부터의 상기 업링크 신호들은 안테나들(124a 내지 124ap)에 의해 수신되고 복조기(122a 내지 122ap)들에 의해 처리되어 수신된 심볼들을 획득할 수 있다. RX 공간 프로세서(140)는 상기 수신된 심볼들에 대해 공간 정합 필터링을 수행하고 데이터 심볼 추정치들을 제공할 수 있다. RX 데이터 프로세서(142)는 추가적으로 상기 데이터 심볼 추정치들을 처리하고 디코딩된 데이터를 데이터 싱크(144) 및/또는 제어기/프로세서(130)에 제공할 수 있다.

채널 프로세서(128)는 터미널(150)로부터 업링크를 통해 수신된 파일럿 심볼들을 처리할 수 있고, 업링크 MIMO 채널 응답을 추정할 수 있다. 프로세서(128)는 UL 전송 스티어링 매트릭스 및 서브캐리어에 대한 고유값들을 획득하기 위해 관심있는 각각의 서브캐리어에 대한 업링크 채널 응답 매트릭스를 분해할 수 있다. 프로세서(128)는 또한 관심있는 각각의 서브캐리어에 대한 UL 공간 필터 매트릭스를 유도할 수 있다. 프로세서(128)는 업링크 공간 정합 필터링을 위해 RX 공간 프로세서(140)로 상기 UL 정합 필터 매트릭스들을 제공할 수 있고, 터미널(150)으로의 피드백을 위해 제어기/프로세서(130)로 상기 UL 전송 스티어링 매트릭스들을 제공할 수 있다.

제어기들/프로세서들(130 및 180)는 액세스 포인트(110) 및 터미널(150)에서의 동작을 개별적으로 제어할 수 있다. 메모리들(132 및 182)은 액세스 포인트(110) 및 터미널(150)을 위한 데이터 및 프로그램 코드들을 개별적으로 저장할 수 있다.

본 명세서에서 설명된 기술들은 다운링크 및 업링크를 통한 MIMO 전송을 위해 사용될 수 있다. 상기 기술들은 상기 다운링크를 위한 전송 스티어링 매트릭스들을 유도하고 다운링크를 통한 MIMO 전송을 위해 액세스 포인트(110)로 이들 매트릭스들을 전송하도록 터미널(150)에 의해 수행될 수 있다. 상기 기술들은 또한 업링크를 위한 전송 스티어링 매트릭스들을 유도하고, 업링크를 통한 MIMO 전송을 위해 터미널(150)로 이들 매트릭스들을 전송하도록 액세스 포인트(110)에 의해 전송될 수 있다.

송신기에서의 다수의(T) 전송 안테나 및 수신기에서의 다수의(R) 수신 안테나들에 의해 형성된 MIMO 채널은 RxT 채널 응답 매트릭스

를 특징으로 할 수 있 는데, 이는

로 주어질 수 있으며, 여기서

및

에 대해, 엔트리

는 송신 안테나 j 및 수신 안테나 i 사이의 결합 혹은 복소 채널 이득을 나타낸다. 다운링크 전송에 대해, 액세스 포인트(110)는 송신기이며, 터미널(150)는 수신기이고,

이고,

이다. 업링크 전송에 대해, 터미널(150)는 송신기이고, 액세스 포인트(110)는 수신기이며,

이고,

이다.

상기 채널 응답 매트릭스

는 대각화(diagonalize)되어

의 다수의(S) 고유모드들을 획득할 수 있으며, 여기서,

이다. 상기 대각화는

의 상관 매트릭스의 고유값 분해를 수행함으로써 달성될 수 있다.

상기 고유값 분해는 다음과 같이 표현될 수 있다.

여기서,

은

의 TxT 상관 매트릭스이고,

는 자신의 열들이

의 고유벡터들인 TxT 유니터리(unitary) 매트릭스이고,

는

의 고유값들의 TxT 대각 매트릭스이고,

는 켤레 전치행렬(transpose)을 나타낸다.

유니터리 매트릭스

는 정리

를 특징으로 하는데, 여기서

는 단위(identity) 매트릭스이다. 유니터리 매트릭스의 열들은 서로 직교하고, 각각의 열은 단위(unit) 전력을 가진다. 대각 매트릭스

는 대각을 따라서 가능한 한 비-제로(non-zero)값들을 가지고, 그 외에는 제로들을 가진다.

의 대각 엘리먼트들은

의 고유값들이다. 이들 고유값들은 S개의 고유 모드들의 전력 이득들을 나타낸다.

은 오프-대각 엘리먼트들이 다음 정리

를 가지는 에르미트(Hermitian) 매트릭스이며, 여기서 "*"는 복소 켤레를 나타낸다.

상기 송신기는

의 고유모드들에 대해 데이터를 전송하기 위해

에서 고유벡터들에 기반하여 송신기 공간 처리를 수행할 수 있는데 이는 다음과 같다:

여기서,

는 S개의 고유모드들로 전송될 S개 데이터 심볼들을 가지는 Tx1 벡터이고,

는 T개 송신 안테나들로부터 전송되는 T개 출력 심볼들을 가지는 Tx1벡터이다.

수학식 3에서의 공간 처리는 또한 빔형성, 사전코딩 등으로 지칭될 수도 있다. 상기 송신기는 또한 (i)단위-크기 엘리먼트들을 가지는 매트릭스

를 획득하기 위해

의 각각의 엘리먼트를 스케일링함으로써, 그리고 (ii)

대신

를 사용하여 송신기 공간 처리를 수행함으로써 빔스티어링(beamsteering)을 수행할 수 있다. 어느 경우든, 빔형성 및 빔스티어링은 임의의 공간 처리 없이 T개의 안테나들로부터의 단순한 데이터 전송보다는 더 좋은 성능을 제공할 수 있다.

상기 수신기는 R개 수신 안테나들로부터 수신된 심볼들을 획득할 수 있는데, 이는 다음과 같이 표현될 수 있다:

여기서,

은 R개 수신 안테나들로부터 R개의 수신된 심볼들을 가지는 Rx1벡터이고,

은 Rx1 잡음 벡터이다.

상기 수신기는 상기 수신된 심볼들에 대해 공간 잡음 필터링을 수행할 수 있으며, 이는 다음과 같다:

여기서

는 데이터 심볼 추정치들의 Tx1 벡터이며, 상기 데이터 심볼 추정치들은

에 있는 데이터 심볼들의 추정치들이다. 상기 수신기는 또한 다른 방식 들로 수신기 공간 처리를 수행할 수도 있다.

수학식 3에 도시된 바와 같이, 매트릭스

는 데이터 전송을 위한 공간 처리를 위해 상기 송신기에 의해 수행될 수 있다. 수학식 5에 나타난 바와 같이, 매트릭스

는 데이터 수신을 위한 공간 처리를 위해 상기 수신기에 의해 사용될 수 있다.

는

의 고유값 분해 혹은

의 특이치 분해를 수행함으로써 유도될 수 있다.

TxT 복소 에르미트 매트릭스

의 고유값 분해는

에 있는 오프-대각(off-diagonal) 매트릭스를 제로 아웃 시키기 위해 야코비(Jacobi) 로테이션을 반복적으로 사용하는 반복적 프로세스를 사용하여 수행될 수 있다. 야코비 로테이션은 또한, 야코비 방법, 야코비 변환 등으로 공통적으로 지칭된다. 2x2 복소 에르미트 매트릭스에 대해, 상기 야코비 로테이션의 한번의 반복은 이 매트릭스에 대한 두 개의 고유벡터들 및 두 개의 고유값들을 획득하기에 충분하다. 2x2 이상의 차원을 가지는 더 큰 복소 에르미트 매트릭스에 대해, 상기 반복적 프로세스는 상기 야코비 로테이션의 복수의 반복들을 수행하여 더 큰 복소 매트릭스에 대한 고유벡터들 및 고유값들을 획득한다.

다음 설명에서, 인덱스 i는 반복 횟수를 나타내며, i=0으로 초기화된다.

은 분해될 TxT 에르미트 매트릭스이며, 여기서 T>2이다. TxT 매트릭스

는

의 고유값들의 대각 매트릭스

의 근사치이다. TxT 매트릭스

는

의 고유벡터들 의

의 근사치이며,

로서 초기화 될 수 있다.

매트릭스들

및

를 업데이트하기 위한 상기 야코비 로테이션의 단일 반복은 다음과 같이 수행될 수 있다. 우선, 2 x 2 에르미트 매트릭스

는 현재

에 기반하여 수행될 수 있으며, 다음과 같다:

여기서

는

에서의 위치 (p,q)에 있는 엘리먼트이다.

는

의 2x2 서브매트릭스이다.

의 4개 엘리먼트는 위치(p,p),(p,q),(q,p) 및 (q,q)에서 있는 4개의 엘리먼트들이다. 인덱스 p 및 q는 아래에서 설명되는 바와 같이 선택될 수 있다.

의 고유값 분해는

의 고유벡터들의 2x2 유니터리 매트릭스

를 획득하기 위해 수행될 수 있다.

의 엘리먼트들은

의 엘리먼트들로부터 직접적으로 계산될 수 있으며, 다음과 같다:

만약,

라면,

이고,

그렇지 않으면,

이며,

여기서, d는

의 크기이며,

는

의 위상이고, g₁은 복소값이고, c및 s는 단위 전력을 가지는 실수값이거나, 혹은

이다.

수학식 세트 7은 2x2 에르미트 매트릭스

에 대해 야코비 로테이션을 수행하여 의 고유벡터들의 매트릭스

를 획득할 수 있다. 수학식 세트 7에서의 상기 계산은 예컨대, 아크 탄젠트, 코사인, 및 사인과 같은 삼각 함수들을 회피하도록 설계된다.

TxT 변환 매트릭스

는 매트릭스

를 사용하여 수행된다.

는

의, (1,1)(1,2),(2,1),(2,2)로 각각 대체된 (p,p),(p,q),(q,p), 및 (q,q)의 위치에 있는 4개의 엘리먼트들을 가지는 단위 매트릭스이다.

는 다음 형태를 가진다:

수학식 8에 나타나지 않은

의 그외 다른 모든 오프-대각 엘리먼트들은 0들이다. 수학식 7j 및 7k는

가

및

에 대한 복소값들을 포함하는 복소 매트릭스임을 나타낸다.

매트릭스

는 다음과 같이 업데이트될 수 있다:

수학식 9는

를 사용하여 야코비 로테이션을 수행하여,

내에 (p,q),(q,p) 위치에서의 두 개의 오프-대각 엘리먼트들

및

를 제로 아웃시킨다. 상기 계산은

내 다른 오프-대각 엘리먼트들의 값들을 변경시킬수 있다.

매트릭스

는 또한 다음과 같이 업데이트 할 수 있다:

는

에서 사용된 변환 매트릭스들

모두를 포함하는 누적(cumulative) 변환 매트릭스이다.

변환 매트릭스

는 또한 (i) T-1 개의 엘리먼트들 및 한 개의 복소값 엘리먼트를 가지는 대각 매트릭스 및 (ii) 대각선을 따라 T-2개의 엘리먼트들, 두 개의 실수값 대각 엘리먼트들, 두 개의 실수값 오프-대각 엘리먼트들 및 그외에서는 0들을 가지는 실수값 매트릭스의 곱으로서 표현될 수 있다. 일 예로서, p=1 및 q=2에 대해,

는 다음과 같이 표현될 수 있다:

여기서, g₁은 복소값이며, c 및 s는 수학식 세트 7에서 주어진 실수값들이다.

상기 야코비 로테이션의 각각의 반복은

의 두 개의 오프-대각 엘리먼트들을 제로 아웃시킨다. 상기 야코비 로테이션의 복수의 반복은 인덱스들 p 및 q 의 상이한 값들에 대해 수행되어 상기

의 모든 오프-대각 엘리먼트들을 제로 아웃 시킬 수 있다. 인덱스들 p 및 q는 다양한 방식들로 선택될 수 있다.

일 설계에서, 각각의 반복에 대해,

의 가장 큰 오프-대각 엘리먼트가 식별되고

로서 표기될 수 있다. 이후, 상기 반복은 이러한 가장 큰 오프-대각 엘리먼트

및

내 위치들 (p,p),(q,p), 및 (q,q)에서의 3개의 다른 엘리먼트들을 포함하는

를 사용하여 수행될 수 있다. 이러한 반복적인 프로세스는 종료 조건에 해당될 때까지 임의의 횟수의 반복들 동안 수행될 수 있다. 상기 종료 조건은 미리 정해진 횟수의 반복들의 완료, 에러 기준의 만족 등일 수 있다. 예를 들어,

의 모든 오프-대각 엘리먼트들에서의 전체 에러 및 전력이 계산되어 에러 임계치와 비교될 수 있으며, 상기 반복적인 프로세스는 만약 상기 전체 에러가 상기 에러 임계치보다 낮은 경우 종료될 수 있다.

또다른 설계에서, 인덱스들 p 및 q는 미리 결정된 방식으로, 예를 들어, 이들 인덱스들의 모든 가능한 값들을 통해 스위핑(sweep)함으로써, 선택될 수 있다. 인덱스들 p 및 q에 대한 모든 가능한 값들에 대한 단일 스위핑은 다음과 같이 수행될 수 있다. 인덱스 p는 1의 증분치들로 1에서 T-1까지 단계화될 수 있다. p의 각 값에 대해, 인덱스 q는 1의 증분치들로 p+1로부터 T까지 단계화될 수 있다.

및

를 업데이트 하기 위한 상기 야코비 로테이션의 반복은, 위에서 설명된 바와 같이, p 및 q에 대한 값들의 각각의 조합동안 수행될 수 있다. p 및 q에 대한 값들의 주어진 조합에 대해, 상기

및

를 업데이트 하기 위한 상기 야코비 로테이 션은

내 위치(p,q) 및 (q,p)에서의 오프-대각 엘리먼트들의 크기가 미리 결정된 임계치 이하인 경우 스킵될 수 있다.

상기 스위핑은 상기 야코비 로테이션의

반복으로 구성되어 p 및 q의 모든 가능한 값들에 대해

및

를 업데이트한다. 상기 야코비 로테이션의 각각의 반복은

내 두 개의 오프-대각 엘리먼트들을 제로 아웃시키지만, 더 일찍 제로 아웃된 다른 엘리먼트들을 변경시킬 수도 있다. 인덱스들 p 및 q를 통한 스위핑의 효과는

의 모든 오프-대각 엘리먼트들의 크기를 감소시켜서,

가 대각 매트릭스

에 근사화된다.

는 집합적으로

를 제공하는 모든 변환 매트릭스들의 누적을 포함한다. 따라서,

가

로 근사화됨에 따라

는

로 근사화된다. 임의의 횟수의 스위핑이 수행되어

및

의 더 정확한 근사치들을 획득할 수 있다.

인덱스들 p 및 q가 선택되는 방법에 무관하게, 상기 반복적인 프로세스의 종료시, 최종

는

의 양호한 근사치이고,

로 표기되며, 상기 최종

는

의 양호한 근사치이고,

라고 표기된다.

의 열들은

의 고유벡터들로서 사용될 수 있으며,

의 대각 엘리먼트들은

의 고유값들로서 사용될 수 있다.

또다른 설계에서,

를 유도하기 위한 상기 반복적인 프로세스는

의 특이치 분해에 기반하여 수행될 수 있다. 이러한 설계에 대해, TxT 매트릭스

는

의 근사치이며,

로서 초기화될 수 있다. RxT 매트릭스

는

로서 초기화될 수 있다.

매트릭스들

및

를 업데이트하기 위한 상기 야코비 로테이션의 단일 반복은 다음과 같이 수행될 수 있다. 우선, 2x2 에르미트 매트릭스

는 현재

에 기반하여 형성될 수 있다.

는

의 2x2 서브매트릭스이고,

내 위치들 (p,p),(p,q),(q,p),및 (q,q)에 있는 4개 엘리먼트들을 포함한다.

는 예를 들어, 수학식 세트 7에서 나타난 바와 같이, 2x2 매트릭스

를 획득하기 위해 분해될 수 있다. 변환 매트릭스

는 수학식 8에 나타난 바와 같이,

에 기반하여 형성될 수 있다. 이후 매트릭스

는 수학식 10에 나타난 바와 같이

를 사용하여 업데이트될 수 있다. 매트릭스

는 또한

에 기반하여 업데이트 될 수 있으며, 다음과 같다:

상기 반복적인 프로세스는 종료 조건에 해당될 때까지 수행될 수 있다. 각각의 반복에 대해, 인덱스들 p 및 q는

내 가장 큰 엘리먼트에 기반하여, 혹은 미리 결정된 순서로 선택될 수 있다.

고유값 분해 및 특이치 분해 모두를 위해, 수신기는

내 모든

복소 값 엘리먼트들을 송신기로 다시 전송(send back)할 수 있다. 만약 각각의 복소값 엘리먼트가 실수 부분에 대해 b 비트 및 허수 부분에 대해 b 비트를 사용하여 양자화되는 경우, 상기 수신기는

비트를 사용하여 전체

를 전송할 수 있다.

일 양상에서, 상기 수신기는

의 엘리먼트들 대신

를 정의하는 파라미터들을 다시 전송할 수 있다. 수학식 10에서 나타난 바와 같이, 변환 매트릭스들의 곱으로서의

의 표현은

를 유도하기 위한 상기 반복적 프로세스에 내재되어 있다. 각각의 변환 매트릭스

는 간단한 2x2 유니터리 매트릭스

에 기반하여 형성될 수 있다. 각각의 2x2 유니터리 매트릭스는 하나의 복소값 g₁ 및 두 개의 실수값 c 및 s를 포함한다. 각각의 변환 매트릭스는 인덱스들 p 및 q가 미리 결정된 방식으로 선택되지 않는 경우 하나의 복소값 g₁, 두 개의 실수값들 c 및 s, 및 이들 인덱스들 p 및 q의 값들에 의해 정의될 수 있다.

를 정의하는 상기 파라미터들은

의 복소값 엘리먼트들보다 더 적은 비트들로 전송될 수 있다.

일 설계에서, 각각의 변환 매트릭스

의 엘리먼트들의 값들은 양자화되고 다시 전송될 수 있다. 일 예로서, 각각의

에 대해, 상기 g₁의 실수 및 허수 부분은 각각 b비트들로써 전송될 수 있고, c는 b비트들로써 전송될 수 있고, s는 b비트들로써 전송될 수 있고, 혹은 전체 4b 비트로써 전송될 수 있다. 일반적으로, g1은 c 및 s와 동일한 혹은 다른 분해능을 사용하여 전송될 수 있다. 만약 상기 인덱스들 p 및 q의 값들이 상기 송신기에 의해 추론적으로 알려지지 않는다면,

비트들이 사용되어 상기 p 및 q값들을 전달할 수 있다. 예를 들어, 만약

이 4x4 매트릭스라면, p 및 q 값들의 6개의 가능한 조합들이 존재하는데, 이는

비트들을 사용하여 전달될 수 있다.

또다른 설계에서, 각각의 변환 매트릭스

의 엘리먼트들의 각도들이 양자화될 수 있고, 두 개의 실수값 각도 파라미터들이 다시 전송될 수 있다. 수학식 세트 7에서 나타난 바와 같이, c 및 s는, 중간값들 x 및 t가 표기를 단순화하기 위해 사용될지라도, 오직 τ의 함수로서만 계산될 수 있다. τ가 0에서

까지의 범위를 가지므로, c는 0.707에서 1.0까지의 범위를 가지며, s는 0.707에서 0.0까지의 범위를 가진다. 더욱이,

이므로, c 및 s는 0 및 45도, 혹은 0에서

사이의 각

에 의해 특정될 수 있다. 따라서,

에 대해 c는

로서 주어질 수 있고, s는

로 주어질 수 있다. 마찬가지로, g₁은

혹은

에 의해 특정될 수 있는데, 이는 0과 360도 혹은 0과

사이의 각도이다.

일 설계에서, 각각의 변환 매트릭스

는 (i) 수학식 7j 및 7k에서 나타난 바와 같이

의 형태를 결정하는

의 부호, (ii) 복소값 g₁에 대한 각 도, 및 (iii) 실수값 c 및 s에 대한 각도

에 의해 주어질 수 있다.

의 부호를 특정하기 위해 1비트가 사용될 수 있다. 각도

및

의 양자화를 위해 사용되는 비트수는 원하는 시스템 성능을 위해 얼마나 많은 양자화 에러가 수용가능한지에 기반하여 선택될 수 있다.

일 설계에서, g₁에 대한 각도

및, c와 s에 대한 각도

가 균일(uniform) 양자화를 사용하여 주어진다. 이러한 설계에서, b 비트들이 0에서

의 범위에 걸쳐 g₁에 대한 각도

를 특정하기 위해 사용될 수 있으며, b-3비트들이 0에서

의 범위에 걸쳐 c 및 s에 대한 각도

를 특정하기 위해 사용될 수 있다. 이후 각각의

를 전송하는 비트수들은

로서 주어질 수 있다. 예를 들어, b=5 비트들은 0에서

까지의 32개의 균일하게 이격된 각도들로 각도

및

의 양자화를 위해 사용될 수 있다. 만약 10번의 반복이

를 획득하기 위해 수행된다면, 상기 10번의 반복동안 10개의 변환 매트릭스들

에 대해 전송될 비트수는

비트들로서 주어질 수 있다. 반면,

는 4x4 매트릭스이며,

의 복소값 엘리먼트들의 실수 및 허수 부분들이 5비트로 각각 양자화되는 경우,

의 16개의 복소값 엘리먼트들을 전송하기 위해 사용되는 비트수는

비트로서 주어질 수 있다.

또다른 설계에서, g₁에 대한 각도

및 c와 s에 대한 각도

는 불균일(non-uniform) 양자화를 사용하여 주어진다. 각도

및

는 CORDIC(Coordinate Rorational Digital Computer) 계산에 기반하여 유도될 수 있으며, 이는 예를 들어, 사인, 코사인과 같은 삼각함수들, 크기, 및 단순 시프트, 가산, 감산 연산들을 사용하는 위상의 고속 하드웨어 계산을 수행하는 반복적인 알고리즘을 구현한다. 복소수

는

형태를 가지는 복소수

과 R을 곱함으로써 최대 90도까지 로테이션될 수 있으며, 여기서

이고, m은 m=0,1,2,...로서 정의되는 인덱스이다.

R은

인 경우, 반시계방향으로 로테이션될 수 있으며, 로테이션된 결과는 다음과 같이 표현될 수 있다:

R은

인 경우, 시계 방향으로 로테이션될 수 있으며, 로테이션된 결과는 다음과 같이 표현될 수 있다:

C_m과의 곱을 통한 수학식 세트 13에서의 상기 R의 반시계 방향 로테이션 및 수학식 세트 14에서의 R의 시계방향 로테이션은 (i) m비트 위치들만큼의 R_I 및 R_Q 둘다의 시프트함으로써 (ii)Y_I를 획득하기 위해 R_I에/로부터 상기 시프트된 R_Q를 가산/감산함으로써 (ⅲ)Y_Q를 획득하기 위해 R_Q에/로부터 상기 시프트된 R_I를 가산/감산함으로써 달성될 수 있다. 상기 로테이션을 수행하기 위해 어떠한 곱들도 필요하지 않다.

표 1은 0부터 5까지의 각각의 값에 대한 B_m _의 값, 복소수 C_m, C_m의 위상, 및 C_m의 크기를 도시한다. 도 1에 나타난 바와 같이, m의 각각의 값들에 대해, 상기 C_m의 위상은 C_m _-1의 위상의 반보다 약간 더 크다.

R의 크기 및 위상은 로테이션된 R의 위상이 0에 근접하고 상기 로테이션된 R이 거의 x 축상에 위치될 때까지 연속적으로 더 작은 위상들을 사용하여 R을 반시계 방향으로 그리고/또는 시계 방향으로 반복적으로 로테이션함으로써 결정될 수 있다. 위상 변수

는 0으로 초기화될 수 있고, 로테이션된 R을 나타내는 변수

는

로서 초기화될 수 있다. m=0을 사용하는 각각의 반복의 시작에 대해,

은

이 양인 경우 양의 위상을 가지고,

이 음인 경우 음의 위상을 가진다.

의 위상이 음인 경우,

은 수학식 세트 13에 도시된 바와 같이,

을

와 곱함으로써

만큼 반시계방향으로 로테이션된다. 반면,

의 위상이 양인 경우,

은 수학식 세트 14에 도시된 바와 같이,

을

와 곱함으로써

만큼 시계방향으로 로테이션된다.

는

이 반시계 방향으로 로테이션되는 경우,

만큼 업데이트되고,

이 시계 방향으로 로테이션되는 경우,

만큼 업데이트된다.

은

의 위상을 제로 아웃시키기 위해 R의 위상에 가산되거나 R의 위상으로부터 감산된 누적 위상을 나타낸다.

최종 결과는 더 많은 반복들이 수행될수록 더 정확해진다. 상기 반복들 모두가 완료된 후,

의 위상이 0에 가까워져야하고,

의 허수 부분이 거의 0이어야 하며,

의 실수 부분은 CORDIC 이득에 의해 스케일링된 R의 크기와 동일하다. 상기 CORDIC 이득은 m의 큰 값들에 대해

로 점근적으로 접근하고, 다른 회로 블록들에 의해 고려될 수 있다.

의 최종 값은 R의 위상의 근사치이다.

는 부호 비트들의 시퀀스인,

로 표현될 수 있으며, 여기서

이

로부터 감산되는 경우,

이고,

이

에 가산되는 경우,

이다.

g₁에 대한 각도

는

의 CORDIC 계산으로부터 획득된 비트 시퀀스

에 의해 주어질 수 있다. c 및 s에 대한 각도

는

의 CORDIC 계산으로부터 획득된 또다른 비트 시퀀스

에 의해 주어질 수 있다. 대안적으로, τ 룩업 테이블은 c 및 s에 대한 각도

를 생성하기 위해 사용될 수 있고, 각도

에 대한 CORDIC 시프트들을 저장하고 c 및 s를 바이패스할 수 있다. 송신기에서, CORDIC 프로세서는 상기 CORDIC 시프트들을 역수행(reverse)하여 c 및 s를 획득할 수 있다.

본 명세서에서 수행된 기술들은 단일-캐리어 시스템들, OFDM을 사용하는 시스템들, SC-FDM을 사용하는 시스템들 등에 사용될 수 있다. OFDM 혹은 SC-FDM을 사용하는 시스템에 대해, 다수의 채널 응답 매트릭스들

는 다수의 서브캐리어들에 대해 획득될 수 있다. 상기 반복적 프로세스는, 상기

에 대한 고유벡터들의 매트릭스

및 고유값들의 매트릭스

의 추정치인, 매트릭스들

및

을 획득하기 위해 각각의 채널 응답 매트릭스

에 대해 수행될 수 있다. 높은 상관도가 근처 서브캐리어들을 위한 채널 응답 매트릭스들 사이에 존재할 수 있다. 이러한 상관은 관심있는 모든 서브캐리어들에 대해

및

을 유도하기 위한 계산을 줄이기 위해 상기 반복적 프로세스에 의해 사용될 수 있다.

도 2는 다수의 캐리어들에 대한 고유값 분해를 예시한다. 상기 반복적 프로세스가 하나의 서브캐리어에 대해 동시에 수행될 수 있다. 제 1 서브캐리어 k₁에 대해, 매트릭스

는 단위 매트릭스로 초기화될 수 있거나, 혹은

일 수 있고, 매트릭스

는

로 초기화될 수 있거나 혹은

일 수 있다. 이후 상기 반복적 프로세스는 종료 조건에 해당될 때까지 서브캐리어 k₁에 대해 초기해

및

상에서 동작할 수 있다. 상기 반복적 프로세스는 서브캐리어 k₁에 대해, 최종

및

를 각각

및

로서 제공할 수 있다.

서브캐리어 k₁에 인접하거나 그 근처에 있을 수 있는 다음 서브캐리어 k₂에 대해, 매트릭스

는 서브캐리어 k₂에 대한 최종 결과로 초기화될 수 있거나, 혹은

일 수 있고, 매트릭스

는

로서 초기화될 수 있다. 상기 반복적 프로세스는 종료 조건에 해당될 때까지 서브캐리어 k2에 대한 초기해

및

상에서 동작할 수 있다. 상기 반복적 프로세스는 서브캐리어 k₂에 대해 최종

및

를 각각

및

로서 제공할 수 있다.

각각의 후속적인 서브캐리어 k에 대해, 가장 가까운 서브캐리어에 대해 획득된 최종 결과들은 서브캐리어 k에 대한 초기해

및

로서 사용될 수 있다. 이후 상기 반복적 프로세스는 서브캐리어 k에 대한 최종 결과들을 획득하기 위해 상기 초기해들 상에서 동작할 수 있다.

상기 수신기는 서브캐리어의 세트에 대한 분해를 수행할 수 있다. 이러한 세트는 연속적인 서브캐리어들 혹은 몇몇 균일한 혹은 불균일한 간격으로 이격된 서브캐리어들, 혹은 관심있는 특정 서브캐리어들을 포함할 수 있다. 상기 수신기는 이러한 서브캐리어들의 세트에 대해 피드백 정보(예를 들어,

를 유도하기 위해 사용된 파라미터들)를 전송할 수 있다.

상기 설명된 개념들은 또한 시간 경과에 따라 사용될 수 있다. 각각의 시간 구간 t동안, 이전 시간 구간동안 획득된 최종 해들은 현재 시간 구간t에 대한 초기해들로서 사용될 수 있다. 이후 상기 반복적 프로세스는 종료 조건에 해당될 때까지 시간 구간 t동안 상기 초기해들 상에서 동작할 수 있다. 상기 개념은 또한 주파수 및 시간 모두에 대해 확장될 수 있다.

일반적으로, 상기 수신기는 임의의 방식으로 전송 스티어링 매트릭스를 유도할 수 있다. 전송 스티어링 매트릭스는 송신기에 의한 공간 처리를 위해 사용가능한 임의의 매트릭스일 수 있다. 전송 스티어링 매트릭스는 MIMO 채널에 대한 고유벡터들의 매트릭스, 양호한 성능을 제공할 수 있는 몇몇 다른 유니터리 매트릭스 등일 수 있다. 전송 스티어링 매트릭스는 또한 스티어링 매트릭스, 사전코딩 매트릭스, 고유벡터들 등으로서도 지칭될 수 있다. 상기 수신기는 임의의 타입의 변환, 예를 들어, 고유값 분해, 특이치 분해, 반복적 야코비 로테이션 등에 기반하여 전송 스티어링 매트릭스를 유도할 수 있다. 상기 전송 스티어링 매트릭스를 정의하는 파라미터들은, 상기 전송 스티어링 매트릭스를 유도하는데 사용되는 변환 타입에 의존할 수 있으며, 상기 송신기로 전송될 수 있다. 상기 파라미터들은 다양한 형태들로서, 예를 들어, 실수 및/또는 복소값들, 각도들, 포맷 표시자들, 행 및 열 인덱스들 등을 사용하여 표현될 수 있다.

도 3은 전송 스티어링 매트릭스, 예를 들어, 매트릭스

에 대해 송신기로 상기 수신기에 의해 전송된 예시적인 피드백을 예시한다. 상기 피드백 정보는 상기 전송 스티어링 매트릭스의 엘리먼트들 대신, 상기 전송 스티어링 매트릭스를 유도하기 위해 사용된 N개 변환 매트릭스들에 대한 파라미터들을 포함할 수 있다. 각각의 변환 매트릭스에 대한 파라미터들은 (i)변환 매트릭스들의 엘리먼트들의 값들, 예를 들어, g₁, c 및 s, (ii)상기 변환 매트릭스의 엘리먼트들의 각도들, 예를 들어,

및

, (ⅲ) 상기 변환 매트릭스의 엘리먼트들의 행 및 열 인덱스들, 예를 들어, p 및 q, (ⅳ)상기 변환 매트릭스의 형태, 예를 들어 수학식(7j) 혹은 (7k)에서 나타난 형태들을 사용할지의 여부를 표시하기 위한 부호 비트, 및/또는 (ⅴ)몇몇 다른 정보를 포함할 수 있다. 상기 행 및 열 인덱스들은 상기 엘리먼트들이 상기 송신기에 의해 추론적으로 알려진 미리 결정된 순서로 선택되는 경우 생략될 수 있다.

일반적으로, 다양한 파라미터들이 상기 송신기가 상기 전송 스티어링 매트릭스를 유도하는 것을 허용하도록 전달될 수 있다. 전송될 파라미터들은 수행되는 변환의 타입(예를 들어, 반복적 야코비 로테이션), 각각의 변환 매트릭스의 엘리먼트들이 표현되는 방식, 등과 같은 다양한 인자들에 따를 수 있다. 피드백으로서 전송되는 파라미터들은 인코딩되거나 압축되어 상기 파라미터들에 대해 전송되는 비트수를 추가적으로 감소시킬 수 있다.

도 4는 수신기에 의해 수행되는 프로세스(400)의 설계를 도시한다. 송신기로부터 수신기로의 전송을 위해 사용될 전송 스티어링 매트릭스를 정의하는 파라미터들의 세트가 결정될 수 있다(블록 410). 블록 410에 대해, 상기 전송 스티어링 매트릭스는 임의의 방식으로 형성될 수 있는 복수의 변환 매트릭스들에 기반하여 유도될 수 있다. 이후 상기 파라미터들의 세트는 상기 복수의 변환 매트릭스들에 기반하여 결정될 수 있다. 상기 파라미터들의 세트는 상기 전송 스티어링 매트릭스를 유도하기 위해 상기 송신기에 의해 사용되도록 상기 송신기로 전송될 수 있다(블록 412).

도 5는 수신기를 위한 장치(500)의 설계를 도시한다. 장치(500)는 송신기로부터 수신기로의 전송을 위해 사용될 전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 결정하기 위한 수단(모듈 510) 및 상기 전송 스티어링 매트릭스를 유도하기 위해 상기 송신기에 의해 사용되도록 상기 송신기로 상기 파라미터들의 세트를 전송하기 위한 수단(모듈 512)을 포함한다. 모듈(510 및 512)은 프로세서들, 전자 디바이스들, 하드웨어 디바이스들, 전자 컴포넌트들, 논리 회로들, 메모리들 등 혹은 이들의 임의의 조합을 포함할 수 있다.

도 6은 수신기에 의해 수행되는 프로세스(600)의 설계를 도시한다. 야코비 로테이션의 복수의 반복은 채널 매트릭스의 오프-대각 엘리먼트들을 제로아웃 시키기 위해, 복수의 변환 매트릭스들(예를 들어,

)를 사용하여 상기 채널 매트릭스(예를 들어,

)에 대해 수행될 수 있다(블록 610). 상기 채널 매트릭스는 상관 매트릭스

, 채널 응답 매트릭스

, 혹은 채널 응답 추정치에 기반하여 유도된 다른 몇몇 매트릭스일 수 있다. 상기 전송 스티어링 매트릭스는 단위 매트릭스, 또다른 서브캐리어에 대해 획득된 전송 스티어링 매트릭스, 또다른 시간 구간동안 획득된 전송 스티어링 매트릭스 등으로 초기화될 수 있다(블록 612).

상기 야코비 로테이션의 각각의 반복동안, 인덱스들 p 및 q는 예를 들어, 미리 결정된 순서로 상기 채널 매트릭스의 엘리먼트들을 통해 스위핑함으로써, 혹은 상기 채널 매트릭스의 가장 큰 오프-대각 엘리먼트를 식별함으로써 결정될 수 있다(블록 614). 상기 채널 매트릭스의 서브매트릭스(예를 들어,

)는 인덱스들 p 및 q에서 상기 채널 매트릭스의 엘리먼트들에 기반하여 형성될 수 있다(블록 616). 상기 서브매트릭스는 예를 들어, 수학식 세트 7에서 나타난 바와 같이, 상기 서브매트릭스의 고유벡터들의 중간 매트릭스(예를 들어,

)를 획득하기 위해 분해될 수 있다(블록 618). 변환 매트릭스(예를 들어,

)는 상기 중간 매트릭스에 기반하여 형성될 수 있고(블록 620), 상기 변환 매트릭스의 파라미터들이 저장될 수 있다(블록 622). 상기 채널 매트릭스는 예를 들어, 수학식 9에 나타난 바와 같이, 상기 변환 매트릭스에 기반하여 업데이트될 수 있다(블록 624). 상기 전송 스티어링 매트릭스는 또한, 수학식 10에서 나타난 바와 같이, 상기 변환 매트릭스에 기반하여 업데이트될 수 있다(블록 626).

만약, 블록 628에서 결정된 바와 같이,종료 조건에 해당되지 않는 경우, 상기 프로세스는 야코비 로테이션의 다음 반복을 위해 블록 614로 되돌아간다. 그렇지 않은 경우, 모든 변환 매트릭스들에 대한 파라미터들이 상기 송신기로 전송될 수 있다(블록 630). 이들 파라미터들은, 각각의 변환 매트릭스에 대해, 적어도 하나의 각도, 적어도 하나의 값, 상기 변환 매트릭스의 형태의 표시 등을 포함할 수 있다. 상기 적어도 하나의 각도는, 균일 양자화 혹은 불균일 양자화, 예를 들어, CORDIC 계산으로부터 획득된 불균일-양자화를 사용하여 주어질 수 있다.

도 7은 송신기에 의해 수행된 프로세스(700)의 설계를 도시한다. 전송 스티어링 매트릭스를 정의하는 파라미터들의 세트가 수신기로부터 수신될 수 있다(블록 710). 상기 전송 스티어링 매트릭스는 상기 파라미터들의 세트에 기반하여 유도될 수 있다(블록 712). 블록 712에 대해, 복수의 변환 매트릭스들이 상기 파라미터들의 세트에 기반하여 형성될 수 있다. 상기 전송 스티어링 매트릭스는 이후 각각의 변환 매트릭스들을 사용하여 업데이트될 수 있다. 상기 전송 스티어링 매트릭스는 상기 송신기로부터 상기 수신기로의 전송을 위해 사용될 수 있다(블록 714).

도 8은 도 7에서의 블록 712에 대한 프로세스의 설계를 도시한다. 상기 전송 스티어링 매트릭스는 단위 매트릭스, 또다른 서브캐리어에 대한 전송 스티어링 매트릭스, 또다른 시간 구간동안의 전송 스티어링 매트릭스 등으로 초기화될 수 있다(블록 810). 변환 매트릭스는 상기 변환 매트릭스를 위해 수신된 파라미터들에 기반하여 형성될 수 있다(블록 812). 예를 들어, 적어도 하나의 각도는 상기 변환 매트릭스를 위해 수신될 수 있고, CORDIC 계산이 상기 변환 매트릭스의 적어도 하나의 엘리먼트를 획득하기 위해 상기 적어도 하나의 각도에 대해 수행될 수 있다. 상기 전송 스티어링 매트릭스는 상기 변환 매트릭스를 사용하여 업데이트될 수 있다(블록 814). 만약 모든 변환 매트릭스들이 적용되지 않는 경우, 상기 프로세스는 블록 812로 되돌아가서 다음 변환 매트릭스를 형성하여 적용한다. 그렇지 않은 경우, 상기 프로세스는 종료된다.

도 9는 송신기를 위한 장치(900)의 설계를 도시한다. 장치(900)는 수신기로부터 전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 수신하기 위한 수단(모듈 910), 상기 파라미터들의 세트에 기반하여 상기 전송 스티어링 매트릭스를 유도하기 위한 수단(모듈 912), 및 상기 송신기로부터 상기 수신기로의 전송을 위해 상기 전송 스티어링 매트릭스를 사용하기 위한 수단(모듈 914)을 포함한다. 모듈(910 내지 914)은 프로세서들, 전자 디바이스들, 하드웨어 디바이스들, 전자 컴포넌트들, 논리 회로들, 메모리들 등 혹은 이들의 조합을 포함할 수 있다.

본 명세서에서 설명된 기술들은 다양한 수단들에 의해 구현될 수 있다. 예를 들어, 이들 기술들은, 하드웨어, 펌웨어, 소프트웨어, 혹은 이들의 조합으로 구현될 수 있다. 하드웨어 구현의 경우, 상기 기술들을 수행하기 위해 사용된 처리 유닛들은 하나 이상의 주문형 반도체들(ASIC), 디지털 신호 처리기들(DSP), 디지털 신호 처리 디바이스들(DSPD), 프로그래머블 논리 디바이스들(PLD), 필드 프로그래머블 게이트 어레이들(FPGA), 프로세서들, 제어기들, 마이크로제어기들, 마이크로프로세서들, 전자 디바이스들, 본 명세서에 설명된 기능들을 수행하도록 설계된 다른 전자 유닛들, 컴퓨터 혹은 이들의 조합 내에서 구현될 수 있다.

펌웨어 및/또는 소프트웨어 구현에 대해, 상기 기술들은 본 명세서에 설명된 기능들을 수행하는 모듈들(예를 들어, 프로세서들, 기능들 등)을 사용하여 구현될 수 있다. 상기 펌웨어 및/또는 소프트웨어 명령들은 메모리(예를 들어, 도 1내의 메모리 132 혹은 182) 내에 저장될 수 있고, 프로세서(예를 들어 프로세서 130 혹은 180)에 의해 실행될 수 있다. 상기 메모리는 상기 프로세서 내에 혹은 상기 프로세서 외부에서 구현될 수 있다. 상기 펌웨어 및.또는 소프트웨어 명령들은 또한 다른 프로세서-판독가능한 매체, 예컨대 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 비휘발성 랜덤 액세스 메모리(NVRAM), 프로그래머블 판독 전용 메모리(PROM), 전기적으로 소거가능한 PROM(EEPROM), FLASH 메모리, 콤팩트 디스크(CD), 자기 혹은 광학 데이터 저장 디바이스 등에 저장될 수 있다.

본 개시물의 이전 설명은 당업자로 하여금 본 발명을 제조하거나 사용할 수 있도록 제공된다. 본 개시물에 대한 다양한 수정들이 당업자들에게 쉽게 명백해질 것이며, 본 명세서에서 정의된 포괄적인 원리들은 본 발명의 사상 및 범위에서 벗어남이 없이 다른 변경들에 적용될 수 있다. 따라서, 본 발명은 본 명세서에서 설명된 예들에 제한되는 것으로 의도되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특징들에 부합하는 가장 넓은 범위에 따를 것이다.

Claims

송신기로부터 수신기로의 전송을 위해 사용될 전송 스티어링(steering) 매트릭스를 정의하는 파라미터들의 세트를 결정하고, 상기 전송 스티어링 매트릭스를 유도하기 위해 상기 송신기에 의해 사용되도록 상기 송신기로 상기 파라미터들의 세트를 전송하도록 구성된 적어도 하나의 프로세서; 및

상기 적어도 하나의 프로세서에 결합된 메모리를 포함하는,

장치.
제1항에 있어서,

상기 적어도 하나의 프로세서는 복수의 변환 매트릭스들에 기반하여 상기 전송 스티어링 매트릭스를 유도하고, 상기 복수의 변환 매트릭스들에 기반하여 상기 파라미터들의 세트를 결정하도록 구성되는,

장치.
제2항에 있어서,

상기 적어도 하나의 프로세서는 채널 매트릭스의 오프-대각(off-diagonal) 엘리먼트들을 제로 아웃(zero out)시키기 위해 상기 복수의 변환 매트릭스들을 사용하여 상기 채널 매트릭스에 대해 야코비(Jacobi) 로테이션의 복수의 반복들을 수행하도록 구성되는,

장치.
제3항에 있어서,

상기 야코비 로테이션의 각각의 반복에 대해, 상기 적어도 하나의 프로세서는 상기 채널 매트릭스에 기반하여 변환 매트릭스를 유도하고, 상기 변환 매트릭스에 기반하여 상기 채널 매트릭스를 업데이트하고, 상기 변환 매트릭스에 기반하여 상기 전송 스티어링 매트릭스를 업데이트하도록 구성되는,

장치.
제4항에 있어서,

상기 야코비 로테이션의 각각의 반복에 대해, 상기 적어도 하나의 프로세서는 상기 채널 매트릭스의 서브매트릭스를 형성하고, 상기 서브매트릭스를 분해하여 상기 서브매트릭스의 고유벡터(eigenvector)들의 중간(intermediate) 매트릭스를 획득하고, 상기 중간 매트릭스에 기반하여 상기 변환 매트릭스를 형성하도록 구성되는,

장치.
제4항에 있어서,

상기 야코비 로테이션의 각각의 반복에 대해, 상기 적어도 하나의 프로세서는 상기 채널 매트릭스의 가장 큰 오프-대각 엘리먼트를 식별하고, 상기 가장 큰 오프-대각 엘리먼트들의 행 및 열 인덱스들에 기반하여 상기 변환 매트릭스를 유도하도록 구성되는,

장치.
제4항에 있어서,

상기 적어도 하나의 프로세서는 상기 야코비 로테이션의 상기 복수의 반복들에 대해 미리 결정된 순서로 채널 매트릭스의 엘리먼트들을 선택하고, 상기 반복들을 위해 선택된 상기 채널 매트릭스의 엘리먼트들에 기반하여 상기 야코비 로테이션의 각각의 반복을 위한 상기 변환 매트릭스를 유도하도록 구성되는,

장치.
제4항에 있어서,

상기 적어도 하나의 프로세서는 단위(identity) 매트릭스, 또다른 서브캐리어에 대한 전송 스티어링 매트릭스, 혹은 상기 야코비 로테이션의 상기 복수의 반복들 이전에 또다른 시간 구간동안의 전송 스티어링 매트릭스로 상기 전송 스티어링 매트릭스를 초기화하도록 구성되는,

장치.
제4항에 있어서,

상기 적어도 하나의 프로세서는 채널 응답 추정에 기반하여 상기 채널 매트 릭스를 유도하도록 구성되는,

장치.
제4항에 있어서,

상기 적어도 하나의 프로세서는 채널 응답 매트릭스에 대한 상관 매트릭스를 유도하고, 상기 채널 매트릭스로서 상기 상관 매트릭스를 사용하도록 구성되는,

장치.
제2항에 있어서,

상기 파라미터들의 세트는 상기 변환 매트릭스들 각각의 적어도 하나의 엘리먼트에 대한 적어도 하나의 각도를 포함하는,

장치.
제11항에 있어서,

상기 적어도 하나의 프로세서는 균일(uniform) 양자화를 사용하여 각각의 변환 매트릭스에 대한 상기 적어도 하나의 각도를 획득하도록 구성되는,

장치.
제11항에 있어서,

상기 적어도 하나의 프로세서는 CORDIC 계산으로터의 불균일(non-uniform) 양자화를 사용하여 각각의 변환 매트릭스에 대한 상기 적어도 하나의 각도를 획득하도록 구성되는,

장치.
제2항에 있어서,

상기 파라미터들의 세트는 각각의 변환 매트릭스의 적어도 하나의 엘리먼트에 대한 적어도 하나의 값, 각각의 전송의 상기 적어도 하나의 엘리먼트에 대한 적어도 하나의 인덱스, 각각의 변환 매트릭스의 형태의 표시, 혹은 이들의 조합을 포함하는,

장치.
송신기로부터 수신기로의 전송을 위해 사용될 전송 스티어링(steering) 매트릭스를 정의하는 파라미터들의 세트를 결정하는 단계; 및

상기 전송 스티어링 매트릭스를 유도하기 위해 상기 송신기에 의해 사용되도록 상기 송신기로 상기 파라미터들의 세트를 전송하는 단계를 포함하는,

방법.
제15항에 있어서,

상기 파라미터들의 세트를 결정하는 단계는,

복수의 변환 매트릭스들에 기반하여 상기 전송 스티어링 매트릭스를 유도하 는 단계; 및

상기 복수의 변환 매트릭스들에 기반하여 상기 파라미터들의 세트를 결정하는 단계를 포함하는,

방법.
제16항에 있어서,

상기 전송 스티어링 매트릭스를 유도하는 단계는

상기 복수의 변환 매트릭스들을 사용하여 채널 매트릭스에 대해 야코비(Jacobi) 로테이션의 복수의 반복들을 수행하는 단계를 포함하고,

상기 야코비 로테이션의 각각의 반복에 대해,

상기 채널 매트릭스에 기반하여 변환 매트릭스를 유도하는 단계,

상기 변환 매트릭스에 기반하여 상기 채널 매트릭스를 업데이트하는 단계, 및

상기 변환 매트릭스에 기반하여 상기 전송 스티어링 매트릭스를 업데이트하는 단계를 포함하는,

방법.
제16항에 있어서,

상기 복수의 변환 매트릭스들에 기반하여 상기 파라미터들의 세트를 결정하는 단계는 각각의 변환 매트릭스의 적어도 하나의 엘리먼트에 대한 적어도 하나의 각도를 사용하여 상기 파라미터들의 세트를 형성하는 단계를 포함하는,

방법.
송신기로부터 수신기로의 전송을 위해 사용될 전송 스티어링(steering) 매트릭스를 정의하는 파라미터들의 세트를 결정하기 위한 수단; 및

상기 전송 스티어링 매트릭스를 유도하기 위해 상기 송신기에 의해 사용되도록 상기 송신기로 상기 파라미터들의 세트를 전송하기 위한 수단을 포함하는,

장치.
제19항에 있어서,

상기 파라미터들의 세트를 결정하기 위한 수단은,

복수의 변환 매트릭스들에 기반하여 상기 전송 스티어링 매트릭스를 유도하기 위한 수단, 및

상기 복수의 변환 매트릭스들에 기반하여 상기 파라미터들의 세트를 결정하기 위한 수단을 포함하는,

장치.
제20항에 있어서,

상기 전송 스티어링 매트릭스를 유도하기 위한 수단은,

상기 복수의 전송 매트릭스들을 사용하여 채널 매트릭스에 대해 야코 비(Jacobi) 로테이션의 복수의 반복들을 수행하기 위한 수단, 및

상기 야코비 로테이션의 각각의 반복에 대해,

상기 채널 매트릭스에 기반하여 변환 매트릭스를 유도하고,

상기 변환 매트릭스에 기반하여 상기 채널 매트릭스를 업데이트하고,

상기 변환 매트릭스에 기반하여 상기 전송 스티어링 매트릭스를 업데이트하기 위한 수단을 포함하는,

장치.
제20항에 있어서,

상기 복수의 변환 매트릭스들에 기반하여 상기 파라미터들의 세트를 결정하기 위한 수단은 각각의 변환 매트릭스의 적어도 하나의 엘리먼트에 대한 적어도 하나의 각도를 사용하여 상기 파라미터들의 세트를 형성하기 위한 수단을 포함하는,

장치.
송신기로부터 수신기로의 전송을 위해 사용될 전송 스티어링(steering) 매트릭스를 정의하는 파라미터들의 세트를 결정하기 위한 제 1 명령 세트; 및

상기 전송 스티어링 매트릭스를 유도하기 위해 상기 송신기에 의해 사용되도록 상기 송신기로 상기 파라미터들의 세트를 전송하기 위한 제 2 명령 세트를 포함하는 저장된 명령들을 포함하는

프로세서-판독가능한 매체.
제23항에 있어서,

상기 제 1 명령 세트는,

복수의 변환 매트릭스들에 기반하여 상기 전송 스티어링 매트릭스를 유도하기 위한 제 3 명령 세트, 및

상기 복수의 변환 매트릭스들에 기반하여 상기 파라미터들의 세트를 결정하기 위한 제 4 명령 세트를 포함하는,

프로세서-판독가능한 매체.
제24항에 있어서,

상기 제 4 명령 세트는,

각각의 변환 매트릭스의 적어도 하나의 엘리먼트에 대한 적어도 하나의 각도를 사용하여 상기 파라미터들의 세트를 형성하기 위한 제 5 명령 세트를 포함하는,

프로세서-판독가능한 매체.
전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 수신하고, 상기 파라미터들의 세트에 기반하여 상기 전송 스티어링 매트릭스를 유도하고, 송신기로부터 수신기로의 전송을 위해 상기 전송 스티어링 매트릭스를 사용하도록 구성된 적어도 하나의 프로세서; 및

상기 적어도 하나의 프로세서에 결합된 메모리를 포함하는,

장치.
제26항에 있어서,

상기 적어도 하나의 프로세서는 상기 전송 스티어링 매트릭스를 초기화하고, 상기 파라미터들의 세트에 기반하여 복수의 변환 매트릭스들을 형성하고, 상기 변환 매트릭스들 각각을 사용하여 상기 전송 스티어링 매트릭스를 업데이트하도록 구성되는,

장치.
제27항에 있어서,

상기 적어도 하나의 프로세서는 상기 파라미터들의 세트로부터 각각의 변환 매트릭스의 적어도 하나의 엘리먼트에 대한 적어도 하나의 각도를 획득하고, 상기 변환 매트릭스의 상기 적어도 하나의 각도에 기반하여 각각의 변환 매트릭스를 형성하도록 구성되는,

장치.
제28항에 있어서,

상기 적어도 하나의 프로세서는 상기 변환 매트릭스에 대한 상기 적어도 하나의 각도에 기반하여 CORDIC 계산을 수행함으로써 각각의 변환 매트릭스의 상기 적어도 하나의 엘리먼트를 유도하도록 구성되는,

장치.
제27항에 있어서,

상기 적어도 하나의 프로세서는 상기 전송 스티어링 매트릭스를 단위 매트릭스, 또다른 서브캐리어에 대한 전송 스티어링 매트릭스, 혹은 또다른 시간 구간동안의 전송 스티어링 매트릭스로 초기화하도록 구성되는,

장치.
전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 수신하는 단계;

상기 파라미터들의 세트에 기반하여 전송 스티어링 매트릭스를 유도하는 단계; 및

송신기로부터 수신기로의 전송을 위해 상기 전송 스티어링 매트릭스를 사용하는 단계를 포함하는,

방법.
제31항에 있어서,

상기 전송 스티어링 매트릭스를 유도하는 단계는,

상기 전송 스티어링 매트릭스를 초기화하는 단계,

상기 파라미터들의 세트에 기반하여 복수의 변환 매트릭스들을 형성하는 단계, 및

상기 변환 매트릭스들 각각을 사용하여 상기 전송 스티어링 매트릭스를 업데이트하는 단계를 포함하는,

방법.
제32항에 있어서,

상기 복수의 변환 매트릭스들을 형성하는 단계는,

상기 파라미터들의 세트로부터 각각의 변환 매트릭스의 적어도 하나의 엘리먼트에 대한 적어도 하나의 각도를 획득하는 단계, 및

상기 변환 매트릭스에 대한 상기 적어도 하나의 각도에 기반하여 각각의 변환 매트릭스를 형성하는 단계를 포함하는,

방법.
전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 수신하기 위한 수단;

상기 파라미터들의 세트에 기반하여 상기 전송 스티어링 매트릭스를 유도하기 위한 수단; 및

송신기로부터 수신기로의 전송을 위해 상기 전송 스티어링 매트릭스를 사용하기 위한 수단을 포함하는,

장치.
제34항에 있어서,

상기 전송 스티어링 매트릭스를 유도하기 위한 수단은,

상기 전송 스티어링 매트릭스를 초기화하기 위한 수단,

상기 파라미터들의 세트에 기반하여 복수의 변환 매트릭스들을 형성하기 위한 수단, 및

상기 변환 매트릭스들 각각을 사용하여 상기 전송 스티어링 매트릭스를 업데이트하기 위한 수단을 포함하는,

장치.
제35항에 있어서,

상기 복수의 변환 매트릭스들을 형성하기 위한 수단은,

상기 파라미터들의 세트로부터 각각의 변환 매트릭스의 적어도 하나의 엘리먼트에 대한 적어도 하나의 각도를 획득하기 위한 수단, 및

상기 변환 매트릭스에 대한 상기 적어도 하나의 각도에 기반하여 각각의 변환 매트릭스를 형성하기 위한 수단을 포함하는,

장치.
전송 스티어링 매트릭스를 정의하는 파라미터들의 세트를 수신하기 위한 제 1 명령 세트;

상기 파라미터들의 세트에 기반하여 상기 전송 스티어링 매트릭스를 유도하 기 위한 제 2 명령 세트; 및

송신기로부터 수신기로의 전송을 위해 상기 전송 스티어링 매트릭스를 사용하기 위한 제 3 명령 세트를 포함하는, 저장된 명령들을 포함하는,

프로세서-판독가능한 매체.
제37항에 있어서,

상기 제 2 명령 세트는

상기 전송 스티어링 매트릭스를 초기화하기 위한 제 4 명령 세트,

상기 파라미터들의 세트에 기반하여 복수의 전송 매트릭스들을 형성하기 위한 제 5 명령 세트, 및

상기 변환 매트릭스들 각각을 사용하여 상기 변환 스티어링 매트릭스를 업데이트하기 위한 제 6 명령 세트를 포함하는,

프로세서-판독가능한 매체.
제38항에 있어서,

상기 제 5 명령 세트는,

상기 파라미터들의 세트로부터 각각의 변환 매트릭스의 적어도 하나의 엘리먼트에 대한 적어도 하나의 각도를 획득하기 위한 제 7 명령 세트, 및

상기 변환 매트릭스에 대한 상기 적어도 하나의 각도에 기반하여 각각의 변환 매트릭스를 형성하기 위한 제 8 명령 세트를 포함하는,

프로세서-판독가능한 매체.