KR20090017304A - 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는유기박막 트랜지스터 - Google Patents

잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는유기박막 트랜지스터 Download PDF

Info

Publication number
KR20090017304A
KR20090017304A KR1020070081945A KR20070081945A KR20090017304A KR 20090017304 A KR20090017304 A KR 20090017304A KR 1020070081945 A KR1020070081945 A KR 1020070081945A KR 20070081945 A KR20070081945 A KR 20070081945A KR 20090017304 A KR20090017304 A KR 20090017304A
Authority
KR
South Korea
Prior art keywords
thin film
organic thin
film transistor
ink
zone
Prior art date
Application number
KR1020070081945A
Other languages
English (en)
Inventor
구본원
이상윤
한정석
문현식
김도환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070081945A priority Critical patent/KR20090017304A/ko
Publication of KR20090017304A publication Critical patent/KR20090017304A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는 유기 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 잉크가 떨어지는 영역과 채널이 형성되는 부분을 분리함으로써 균일한 유기반도체 박막을 형성할 수 있는 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는 유기 박막 트랜지스터에 관한 것이다. 본 발명에 의한 뱅크를 포함하는 유기 박막 트랜지스터는 프린팅 법에 의해 균일한 반도체 막이 형성될 수 있으므로 이를 이용한 전자소자는 우수한 전자적 특성을 나타낼 수 있다.
잉크 드롭 존, 채널 형성 존, 뱅크, 유기 박막 트랜지스터

Description

잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는 유기박막 트랜지스터{Organic Semiconductor Thin Film comprising a bank having a ink drop zone and a channel formulating zone}
본 발명은 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는 유기 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 프린팅 방식의 유기 박막 트랜지스터의 제조에 있어서, 잉크가 떨어지는 영역과 채널이 형성되는 부분을 분리함으로써 균일한 반도체 박막을 형성할 수 있는 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는 유기 박막 트랜지스터에 관한 것이다.
최근 기능성 전자소자 및 광소자 등 광범위한 분야에서, 새로운 전기전자 재료로서 섬유나 필름 형태로 성형이 용이하고 유연하며 전도성과 저렴한 생산비를 이유로 고분자 재료에 대한 관심이 고조되고 있다. 이러한 전도성 고분자를 이용한 소자 중에서, 유기 박막 트랜지스터는 인쇄 기술과 같은 간단한 기술에 의해 제조가 가능하여 제조비용이 저렴할 뿐만 아니라, 플렉서블 기판들(flexible substrates)과의 처리 및 호환성이 양호한 이점이 있기 때문에 전세계적으로 활발하게 연구되고 있다.
프린팅(printing) 방법을 이용하여 전자발광소자나 발광다이오드소자 등의 표시장치와 같은 유기 전자 소자를 제조함에 있어서, 공정성 및 경제성이 뛰어난 용액처리방식, 특히 프린팅 방식이 주목 받고 있다. 용액 처리 방식에서 액체 재료(잉크)를 충전하고 박막의 패턴을 형성하는 경우 넘쳐 흐른 액체 재료가 인접한 유기전자소자의 화소 영역에 유출되어 소자의 특성이 열화되는 것과 같은 문제점이 발생한다. 이러한 문제를 극복하기 위하여 소자간의 크로스 토크(cross-talk)를 방지하고, 원하는 부분에만 잉크가 충전되도록 한정시키기 위하여 화소 영역을 분할하는 칸막이 부재인 "뱅크"가 사용된다.
예를 들어, 바텀 컨택형(bottom contact type) 또는 탑 게이트형(top gate type) 유기 박막 트랜지스터의 경우에는 뱅크가 형성되는데, 분사되는 잉크가 뱅크 내부에 완전히 수용되지 않으면 인접한 소자에 나쁜 영향을 미치게 된다. 잉크가 완전히 수용되지 않는 원인으로는 잉크의 분사 위치가 뱅크에서 벗어나는 경우와 뱅크와 잉크 드롭 존과의 친수도 차이가 크지 않아 옆으로 번지는 경우, 두 가지로 크게 나눌 수 있다.
상기와 같은 문제점을 해결하기 위하여 여러 가지 방법이 시도되었는데, 예를 들어, 국제특허공개 제01-46987호는 폴리이미드를 스핀코팅하여 박막 형성후 그 위에 포토레지스트 조성물을 코팅해서 베이킹한 후, 포토리소그래피법에 의해 UV조사 및 현상하여 폴리이미드를 에칭하는 뱅크 형성 공정을 거친 후, 별도로 접촉각을 위한 표면처리 공정을 수행하는 방법을 개시하고 있다. 한편, 국제특허공개 제 2004-55920호는 고분자 화합물을 스핀코팅하고, 스탬핑(stamping) 및 베이킹에 의해 뱅크를 형성한 후, 별도로 플라즈마로 표면처리하는 방법을 개시하고 있다.
도 1은 위에서 제시된 종래 기술에서 사용된 뱅크의 구조를 포함하는 유기 박막 트랜지스터의 단면도이고, 도 2는 도 1의 유기 박막 트랜지스터에서 반도체 박막 형성을 나타내는 개략도이다. 상기 도 1을 참고하면, 종래에는 잉크가 직접 반도체 채널 형성 영역에 떨어져 직접 반도체 박막이 형성된다. 이러한 경우 적어도 소스(4)/드레인(5) 전극상에 형성된 칸막이 부재(7)사이의 폭(L)이 프린팅되어 떨어지는 잉크를 수용할 수 있도록 잉크의 사이즈보다 크게 형성된다. 도 2를 참고하면, 그러나, 상기와 같이 뱅크의 폭이 크면 반도체 물질(잉크)을 충전하고 박막의 패턴을 형성하는 경우 막의 중심부와 외곽부의 농도차이가 발생하여 전체적으로 균일한 반도체 막의 형성이 어렵다는 문제가 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 하나의 목적은 균일한 막을 형성할 수 있도록 잉크 드롭 존과 채널형성 존을 분리시킨 뱅크를 포함하는 유기 박막 트랜지스터 및 각종 전자소자를 제공하는 것이다.
상술한 목적을 달성하기 위한 본 발명의 양상은, 기판, 게이트 전극, 게이트 절연막, 소스/드레인 전극 및 반도체층을 포함하는 유기 박막 트랜지스터로서, 프린팅된 잉크를 수용하는 잉크 드롭 존(ink drop zone) 및 상기 잉크 드롭 존의 잉크가 이동하여 채널을 형성하는 채널 형성 존을 구비하는 뱅크를 포함하는 유기 박막 트랜지스터에 관한 것이다.
본 발명의 유기 박막 트랜지스터는 잉크 사이즈 보다 작은 폭의 채널 형성 존과 상기 채널 형성 존과 분리된 잉크 드롭 존을 포함한 뱅크를 구비하여 프린팅법에 의해 균일한 막을 형성할 수 있다. 따라서, 본 발명의 뱅크를 이용한 유기박막 트랜지스터 및 전자소자는 우수한 전자적 특성을 나타낸다.
이하에서 첨부 도면을 참고하여 본 발명에 관하여 더욱 상세하게 설명한다.
도 3은 본 발명의 일구현예에 의한 뱅크를 포함하는 유기 박막 트랜지스터의 단면도이고, 도 4는 본 발명의 일구현예에 의한 뱅크를 포함하는 유기 박막 트랜지스터의 평면도이고, 도 5 및 도 6은 본 발명의 일구현예에 의한 뱅크를 포함하는 유기 박막 트랜지스터의 사시도이다.
도 3 및 도 4를 참고하면, 기판(10), 게이트 전극(20), 게이트 절연막(30), 소스(40)/드레인(50) 전극 및 반도체층(60)을 포함하는 유기 박막 트랜지스터에 있어서, 본 발명은 프린팅된 잉크를 수용하는 잉크 드롭 존(ink drop zone)(80) 및 상기 잉크 드롭 존의 잉크가 이동하여 채널을 형성하는 채널 형성 존(90)을 구비하는 뱅크를 포함한다.
본 발명은 프린팅 방식의 유기전자 소자의 제조에 있어서, 잉크가 직접 반도체 채널형성 영역에 떨어지지 않고, 잉크 드롭 존(80)에 떨어진 후 반도체 채널 형성 존(90)으로 이동하여 균일한 반도체 막을 형성하는 것에 특징이 있다.
상기 잉크 드롭 존(80)의 구조에 어떠한 특별한 제한이 있는 것은 아니다. 즉, 상기 잉크 드롭 존(80)이 프린팅된 잉크를 넘치지 않고 수용할 수 있는 구조이면 충분하다. 일반적으로는 프린팅된 잉크의 체적보다 최소한 같거나 크게 형성되는 것이 바람직하나 충분한 소수성이 확보되는 경우에는 잉크의 체적보다 작을 수 있다. 상기 잉크 드롭 존(80)이 상기 프린팅된 잉크를 수용할 수 있는 상부가 개방된 입체적 형상의 구멍 또는 기공의 형상일 수 있고, 보다 바람직하게는 상기 형상이 실린더, 구형, 타원형 기둥을 포함하는 회전체 형상인 것이 좋다.
도 5를 참고하면, 상기 잉크 드롭 존(80)은 미리 코팅된 일정 두께의 막(81)에서 실린더 모양 또는 원기둥 형상을 제거하여 형성된 상부가 개방된 구멍(기공) 형상의 구조이다. 즉, 상기 막의 일부를 제거함으로써 잉크가 수용되는 잉크 드롭 존(80)이 형성될 수 있다.
상기 잉크 드롭 존의 수평 단면의 지름(b)이 상기 프린팅된 잉크의 지름(a)보다 같거나 클 수 있고, 또는 작을 수도 있다. 상기 잉크 드롭 존이 실린더 또는 원기둥 형상인 경우는 상기 잉크 드롭 존의 수평 단면이 상기 실린더의 윗면에 해당된다.
도 6은 본 발명의 다른 구현예에 의한 유기 박막 트랜지스터의 사시 개략도로서, 상기 도 5에서 제시된 구조에서 구멍형상을 제외한 외부 박막을 제거한 것을 나타낸다.
상기 뱅크의 잉크 드롭 존(80)이 상기 도 3 내지 도 7과 같이 기판(10), 게이트 전극(20), 게이트 절연막(30), 소스(40)/드레인(50) 전극 및 반도체층(60)을 포함하는 유기 박막 트랜지스터에 형성될 수 있다.
상기 잉크 드롭 존(80)이 상기 게이트 절연막(30) 위에 형성될 수 있으나, 이에 반드시 한정되는 것은 아니다. 즉, 상기 잉크 드롭 존(80)이 칸막이 부재(70) 또는 소스(40)/드레인 (50)전극 상에 형성될 수 있다.
본 발명의 뱅크는 상기 채널 형성 존(90)을 포함하고, 상기 채널 형성 존(90)의 직경(L)이 상기 프린팅되는 잉크의 지름(a)보다 작을 수 있다.
본 발명의 뱅크가 유기 박막 트랜지스터에 형성되는 경우, 소스/드레인 전극 사이 영역에서 형성된 상기 채널형성 존을 포함할 수 있다.
상기 뱅크가 소스 및 드레인 전극 상에 칸막이 부재가 형성되어, 상기 칸막이 부재들 사이 영역에서 형성된 채널형성 존(90)을 포함할 수 있다.
일반적으로 칸막이 부재는 뱅크라 불리지만, 본 발명에서의 뱅크는 기존의 소스/드레인 상에 형성되던 칸막이 부재와 잉크 드롭 존을 모두 포함한다. 즉, 본 발명에 의한 뱅크는 기존의 칸막이 부재 사이의 채널 형성 영역과 잉크 드롭 존을 포함하는 개념이므로 기존의 칸막이 부재와 구분된다.
예를 들어, 바텀 컨택형(bottom contact type) 구조 또는 탑 게이트형(top gate type) 구조의 유기 박막 트랜지스터는 상기 칸막이 부재를 포함할 수 있다.
도 3은 칸막이 부재를 포함하는 바텀 컨택형 구조의 유기 박막 트랜지스터로서, 도 3을 참고하면, 바텀 컨택형 구조의 유기 박막 트랜지스터는 기판(10), 기판 위에 형성된 게이트 전극(20); 상기 게이트 전극 상에 위치하는 게이트 절연막(30); 상기 게이트 절연막 위에 위치하는 소스 전극(40) 및 드레인 전극(50); 상기 소스/드레인 전극 위에 위치하는 칸막이 부재(100); 및 유기 반도체층(60)을 포함한다. 본 발명에 의한 유기 박막 트랜지스터는 상기 칸막이 부재를 상기 소스/드레인 전극 위에 포함하나, 이에 국한될 필요는 없다.
한편, 탑 게이트형 구조의 유기 박막 트랜지스터는 기판 위에 형성된 소스/드레인 전극; 상기 소스/드레인 전극 위에 위치하는 칸막이 부재 ; 유기 반도체층; 상기 유기 반도체층 상에 위치하는 게이트 절연막; 및 게이트를 포함하여 구성된다.
도 3에서와 같이 반도체 채널이 게이트 절연막의 위, 소스/드레인 전극 및 상기 칸막이 부재 사이에 형성된다. 여기서 상기 칸막이 부재 사이의 간격이 소스 및 드레인 전극의 간격보다 더 넓으므로 채널 형성 존이 상기 칸막이 부재 사이에서 형성된다고 볼 수 있다. 따라서, 상기 채널 형성 존(90)의 직경(L)을 상기 칸막이 부재 사이 간격으로 표시하였다.
상기 채널 형성 존(90)의 직경(L)이 상기 프린팅되는 잉크의 지름(a)보다 작 을 수 있다.
상기 채널 형성 존의 직경(L)이 실제 채널의 직경과 같거나 클 수 있다.
한편, 상기 채널 형성 존(90)이 상기 칸막이 부재 사이 구간으로부터 상기 드롭 존(80)의 외면과의 사이 구간을 추가로 포함할 수 있다. 상기 구간은 잉크 드롭 존(80)의 형성시에 상기 구간을 에칭하여 제거함으로써 형성할 수 있다.
도 7은 본 발명에 의한 뱅크의 채널형성 존에 반도체층이 형성된 것을 나타낸 사시 개략도로서, 도 7을 참고하면, 잉크 드롭 존(80)에 떨어진 반도체 물질이 이동하여 채널 형성 존(90)에 반도체 층을 형성한 것을 나타내고 있다. 즉, 상기 채널 형성 존(90)은 반도체 층이 형성될 수 있는 영역으로서, 상기 칸막이 부재 사이 구간뿐만 아니라 상기 드롭 존(80)과 상기 칸막이 부재들 사이에서 형성될 수 있다.
본 발명에 의한 뱅크는 상기 잉크 드롭 존(80)을 구비하므로 채널형성 존(90)의 직경(L)을 실제 채널의 직경과 거의 유사하게 설계할 수 있으므로, 채널내에서 균일한 반도체 박막을 형성할 수 있다.
상기 잉크가 폴리티오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌 및 이들의 유도체들로 이루어진 군에서 선택되는 재료로 형성되나, 반드시 이에 국한되는 것은 아니다.
상기 뱅크 재료가 포토 아크릴(Photo Acryl), 폴리 이미드(Polyimide), 폴 리비닐알코올(Polyvinyl alcohol), 폴리비닐클로라이드(polyvinyl chloride), 폴리아크릴 아마이드(polyacryl amide), 폴리에틸렌글리콜(polyethylene glycol), 폴리에틸렌옥사이드(polyethylene oxide), 폴리메틸비닐에테르(polymethyl vinylether), 폴리에틸렌이민(polyethylene imine), 폴리페닐렌비닐렌(polyphenylene vinylene), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole) 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 포지티브(positive) 또는 네가티브(negative) 감광성 재료 또는 SiNx(0<x<1.33) 또는 SiOx(0<x<2)의 무기물일 수 있으나 이에 반드시 한정되는 것은 아니다.
다른 양상에서, 본 발명은 잉크 드롭 존 및 채널형성 존을 포함하는 뱅크의 제조방법에 관계한다. 본 발명에 의하면 뱅크 재료를 코팅하여 박막을 형성한 후, 포토리소그래피법에 의해서 잉크 드롭 존(80) 및 채널형성 존(90)을 제조할 수 있다. 이하에서 본 발명의 방법에 대해서 더욱 상세하게 설명하면 다음과 같다.
본 발명은, 잉크 드롭 존 및 채널 형성 존을 뱅크를 제조하는 방법에 있어서, 뱅크 재료를 코팅하여 박막을 형성하는 단계 ; 상기 박막 위에 포토레지스트 조성물을 코팅하는 단계 ; 상기 잉크 드롭 존 및 채널 형성 존이 형성될 구간을 선택적으로 노광하는 단계 ; 및 상기 노광된 부분을 에칭하는 단계,
혹은 뱅크 재료를 코팅하여 박막을 형성하는 단계 ; 상기 잉크 드롭 존 및 채널 형성 존이 형성될 구간을 선택적으로 노광하는 단계 ; 및 상기 노광된 부분을 에칭하는 단계를 포함한다.
상기 잉크 드롭 존을 제조하는 방법을 좀 더 자세히 설명한다. 우선 뱅크 재료를 이용하여 코팅막을 형성한다. 코팅막의 형성방법으로서는 스핀 코팅, 딥코팅, 캐스팅, 마이크로 그라비아 코팅, 그라비아 코팅, 바코팅, 롤 코팅, 와이어 바 코팅, 침지 코팅, 분무 코팅, 스크린 인쇄법, 플렉소 인쇄법, 오프셋 인쇄법, 잉크젯 인쇄법 등의 코팅 방법을 이용할 수 있다.
이어서, 상기 코팅 막 위에 감광성 포토레지스트 조성물을 코팅하고, 에칭하고자 하는 구간을 노광한다. 노광에 의해 노출된 부분은 화학적 에칭 등에 의해 템플릿을 제거한다. 이때 에칭은 습식 에칭 또는 건식 에칭에 의해 진행할 수 있다.
본 발명에 있어서, 칸막이 부재를 형성하여 채널 형성 존을 제조하는 방법을 유기박막 트랜지스터에 적용하여 좀 더 자세히 설명한다.
우선, 상기 소스/드레인 전극 상에 상기 칸막이 재료를 코팅하여 박막을 형성하는 단계 ; 및 상기 박막 위에 포토레지스트법에 의해 패터닝하여 현상함으로써 칸막이 부재를 형성하는 단계로서, 상기 칸막이 부재의 간격이 최소가 되도록 상기 소스 및 드레인 전극 위에 칸막이 부재를 형성하는 단계를 포함한다. 상기 칸막이 부재의 제조에 의해 채널형성 존이 만들어진다.
상기 칸막이 부재를 제조하는 방법은 통상의 방법과 동일하고, 특히 상기 잉크 드롭 존의 제조방법을 사용하여 제조할 수 있다. 즉, 상기 칸막이 부재의 재료는 상기 뱅크 재료와 동일하다. 상기 재료를 먼저 코팅하고, 건조(drying) 단계를 거쳐 UV조사 및 현상할 수 있다. 상기 건조는 통상의 방법에 의하여 수행하고, 노 광은 마스크를 통해 수행될 수 있고, 노광을 위한 광원은 본 발명의 공중합체의 감광성 작용기를 감광시킬 수 있는 것이라면 특별히 제한되지 않는다. 현상을 위한 현상액은, 그것이 미노광 영역과 노광 영역 간에 용해도에 충분한 차이를 준다면 한정되지 않는다. 물 또는 물과 상용하는 유기 용매와 물의 혼합 용액이 감광성 고분자의 미노광 영역을 용해시킬 수 있는 용매로서 사용될 수 있다. 물과 상용하는 유기 용매의 비한정적인 예는 아세톤, 메탄올과 같은 저당 알코올, 아세토나이트릴 및 테트라하이드로퓨란과 같은 케톤들이다. 현상액으로는 혼합 용액을 사용할 수 있다.
본 발명의 또 다른 양상은 기판, 게이트 전극, 게이트 절연막, 소스/드레인 전극 및 반도체층을 포함하는 유기 박막 트랜지스터에 있어서, 상기 뱅크를 포함하는 유기 박막 트랜지스터에 관련된다.
상기 기판(10)은 유리, 실리콘 및 플라스틱으로 이루어진 군에서 선택되나, 반드시 이에 국한되는 것은 아니다.
본 발명의 유기 박막 트랜지스터의 게이트 절연막(30)은 폴리비닐페놀(poly vinyl phenol), 폴리 메틸 메타크릴레이트 (poly methyl metacrylate), 폴리아크릴레이트(polyacrylate), 폴리 비닐알코올(poly vinyl alcohol), SiNx(0<x<4), SiO2, Al2O3 및 이들의 유도체들로 이루어진 군에서 선택되는 재료로 형성되나, 반드시 이에 국한되는 것은 아니다.
또한, 상기 게이트 전극(20), 소스 전극 및 드레인 전극(40)은 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴산화물(ITO), 인듐아연 산화물(IZO), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate) 로 이루어진 군에서 선택되는 재료로 형성되나, 반드시 이에 국한되는 것은 아니다.
본 발명의 유기 박막 트랜지스터는 통상의 방법으로 제조될 수 있다. 먼저 통상의 방법에 따라, 기판을 세척하여 불순물을 제거하고 증착(deposition) 및 패터닝(patterning)하여 게이트 전극을 형성한다. 기판 위에 게이트 전극이 형성되면, 그 위에 통상적인 방법에 의해 게이트 절연막을 형성한다. 상기 게이트 절연막을 형성하기 위한 방법은 특별히 한정되는 것은 아니나, 진공증착이나 용액공정 등을 예로 들 수 있다.
필요에 따라서는 약 60℃ 내지 150℃ 범위 내에서 약 1분 내지 10분 동안 소프트 베이킹(soft baking)을 진행할 수도 있으며, 약 100℃ 내지 200℃ 범위 내에서 약 30분 내지 3시간 동안 하드 베이킹(hard baking)을 진행할 수도 있다.
이어서, 게이트 절연막 위에 소스 및 드레인 전극을 형성한다. 구체적으로 예를 들면, 게이트 절연막 위에 일반적인 박막형성 방법으로 금속 혹은 금속 산화물 박막을 형성한 후, 상기 박막 상부에 통상의 노광(exposure) 공정을 진행하여 소스 전극 및 드레인 전극이 형성될 영역(또는 소스전극 및 드레인 전극 이외의 영 역)을 노출시키는 현상(develop) 공정을 진행한다. 이어서, 통상적인 에칭방법에 따라 에칭하고, 마지막으로 포토레지스트 스트립퍼로 포토레지스트를 제거하여 금속 및 금속산화물의 소스/드레인 전극을 형성한다.
소스 및 드레인 물질을 게이트 절연막 위에 형성하기 위한 박막형성 방법으로는 열증착법(thermal evaporation method)을 포함하는 진공 증착법, 스핀 코팅(spin coating), 롤 코팅(roll coating), 분무 코팅(spray coating), 프린팅(printing) 등을 예로 들 수 있으나, 이에 한정되지는 않는다.
소스/드레인 전극이 형성되면, 본 발명에 의한 뱅크 즉, 잉크 드롭 존(80) 및 채널 형성 존(90)을 앞에서 상술한 제조방법을 이용하여 형성할 수 있다.
상기 소스/드레인 전극 및 게이트 절연막 위에 반도체 물질을 통상의 코팅방법으로 코팅하여 반도체층을 형성한다. 반도체 물질을 증착하기 위한 코팅방법으로는 열증착법, 스크린 인쇄법, 프린팅법, 스핀 코팅법, 딥코팅, 잉크 분사법 등을 예로 들 수 있으나, 본 발명에서는 프린팅법이 바람직하다.
또 다른 양상에서, 본 발명의 유기 박막 트랜지스터를 포함하는 전자소자에 관계한다.
본 발명의 유기 박막 트랜지스터는 액정 디스플레이 장치(LCD)나 전계발광 디스플레이 장치(ELD: electroluminescence display device) 등과 같은 각종 평판 디스플레이 장치에서 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 사용될 수 있고, 이 밖에도 스마트 카드(smart card) 또는 인벤토리 태 그(inventory tag)용 플라스틱 칩에 사용될 수 있다.
이상에서 본 발명을 상세하게 설명하였으나, 이들은 단지 설명의 목적을 위한 것으로 본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 본 발명이 속하는 기술 분야의 당업자에 의해 많은 변형이 가능함은 자명할 것이다.
도 1은 종래의 뱅크를 구비한 유기 박막 트랜지스터의 단면도.
도 2는 종래 뱅크를 구비한 유기 박막 트랜지스터의 유기반도체 채널의 박막 형성을 나타내는 개략도.
도 3은 본 발명의 일구현예에 의한 잉크 드롭 존 및 채널 형성 존을 구비한 뱅크를 포함하는 유기 박막 트랜지스터의 단면도.
도 4는 본 발명의 일구현예에 의한 뱅크를 포함하는 유기 박막 트랜지스터의 개략도.
도 5는 본 발명의 일구현예에 의한 뱅크를 포함하는 나타내는 유기박막 트랜지스터의 사시 개략도.
도 6은 본 발명의 다른 구현예에 의한 뱅크를 포함하는 유기 박막 트랜지스터의 사시 개략도.
도 7은 본 발명에 의한 뱅크의 채널형성 존에 반도체층이 형성된 것을 나타낸 사시 개략도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 기판 20 : 게이트 전극
30 : 게이트 절연막 40 : 소스 전극
50 : 드레인 전극 60 : 반도체층
70 : 칸막이 부재 80 : 잉크 드롭 존
90 : 채널 형성 존
a : 잉크의 직경 b : 잉크 드롭 존의 수평 단면의 지름
L : 채널형성 존의 직경

Claims (18)

  1. 기판, 게이트 전극, 게이트 절연막, 소스/드레인 전극 및 반도체층을 포함하는 유기 박막 트랜지스터로서, 프린팅된 잉크를 수용하는 잉크 드롭 존(ink drop zone) 및 상기 잉크 드롭 존의 잉크가 이동하여 채널을 형성하는 채널 형성 존을 구비하는 뱅크를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  2. 제 1항에 있어서, 상기 잉크 드롭 존이 상부가 개방된 입체적 형상의 구멍 또는 기공인 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제 2항에 있어서, 상기 입체적 형상이 실린더, 구형, 타원형 기둥을 포함하는 회전체 형상인 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제 2항에 있어서, 상기 입체적 형상의 체적이 프린팅된 잉크의 체적보다 최소한 같거나 큰 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제 2항에 있어서, 상기 입체적 형상의 체적이 프린팅된 잉크의 체적보다 작은 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 제 1항에 있어서, 상기 채널 형성 존의 직경(L)이 상기 잉크의 지름(a)보다 작은 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 제 1항에 있어서, 상기 채널 형성 존의 직경(L)이 실제 채널의 직경과 같거나 큰 것을 특징으로 하는 유기 박막 트랜지스터.
  8. 제 1항에 있어서, 상기 잉크가 모세관 현상에 의해 이동되는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 제 1항에 있어서, 상기 잉크가 잉크젯 프린팅 공정이 가능한 실리콘(silicon) 또는 유기 반도체 재료로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 제 9항에 있어서, 상기 유기 반도체 재료는 폴리티오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌, 펜타센(Pentacene) 및 이들의 혼합물로 이루어진 군에서 선택되는 것임을 특징으로 하는 유기 박막 트랜지스터.
  11. 제 1항에 있어서, 상기 뱅크의 재료가 포토 아크릴(Photo Acryl), 폴리 이미드(Polyimide), 폴리비닐알코올(Polyvinyl alcohol), 폴리비닐클로라이드(polyvinyl chloride), 폴리아크릴 아마이드(polyacryl amide), 폴리에틸렌글리콜(polyethylene glycol), 폴리에틸렌옥사이드(polyethylene oxide), 폴리메틸비 닐에테르(polymethyl vinylether), 폴리에틸렌이민(polyethylene imine), 폴리페닐렌비닐렌(polyphenylene vinylene), 폴리아닐린(polyaniline), 폴리피롤(polypyrrole) 및 이들의 혼합물로 이루어지는 군으로부터 선택되는 포지티브(positive) 또는 네가티브(negative) 감광성 재료 또는 SiNx(0<x<1.33) 또는 SiOx(0<x<2)의 무기물인 것을 특징으로 하는 유기 박막 트랜지스터.
  12. 제 1항에 있어서, 상기 뱅크의 잉크 드롭 존이 상기 게이트 절연막 위에 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  13. 제 1항에 있어서, 상기 뱅크의 잉크 드롭 존이 상기 게이트 절연막 위에 코팅된 막의 일부 구간을 에칭하여 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  14. 제 1항에 있어서, 상기 뱅크의 채널형성 존이 상기 유기박막 트랜지스터의 소스/드레인 전극 사이 영역에서 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  15. 제 1항에 있어서, 상기 기판이 유리, 실리콘 및 플라스틱으로 이루어진 군에서 선택되는 1종 이상인 것을 특징으로 하는 유기 박막 트랜지스터.
  16. 제 1항에 있어서, 상기 게이트 절연막이 폴리비닐페놀(poly vinyl phenol), 폴리 메틸 메타크릴레이트 (poly methyl metacrylate), 폴리아크릴레이트(polyacrylate), 폴리 비닐알코올(poly vinyl alcohol), SiNx(0<x<4), SiO2, Al2O3 및 이들의 유도체들로 이루어진 군에서 선택되는 1종 이상인 것을 특징으로 하는 유기 박막 트랜지스터.
  17. 제 1항에 있어서, 상기 게이트 전극 및 소스/드레인 전극이 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴산화물(ITO), 인듐아연 산화물(IZO), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate) 로 이루어진 군에서 선택되는 1종 이상인 것을 특징으로 하는 유기 박막 트랜지스터.
  18. 제 1항 내지 제 17항 중 어느 하나의 항에 의한 유기 박막 트랜지스터를 포함하는 전자소자.
KR1020070081945A 2007-08-14 2007-08-14 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는유기박막 트랜지스터 KR20090017304A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070081945A KR20090017304A (ko) 2007-08-14 2007-08-14 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는유기박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070081945A KR20090017304A (ko) 2007-08-14 2007-08-14 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는유기박막 트랜지스터

Publications (1)

Publication Number Publication Date
KR20090017304A true KR20090017304A (ko) 2009-02-18

Family

ID=40686146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070081945A KR20090017304A (ko) 2007-08-14 2007-08-14 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는유기박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR20090017304A (ko)

Similar Documents

Publication Publication Date Title
KR101186740B1 (ko) 뱅크형성 방법 및 이에 의해 형성된 뱅크를 함유하는 유기박막 트랜지스터
KR101467507B1 (ko) 유기 박막 트랜지스터들
EP1327259B1 (en) Etching process
KR101348025B1 (ko) 박막 트랜지스터의 제조방법
JP4865999B2 (ja) 電界効果トランジスタの作製方法
CN106784402B (zh) 一种非光刻像素bank的制备及其印刷显示应用方法
JP4589373B2 (ja) 有機トランジスタ、有機トランジスタアレイ及び表示装置
US10707079B2 (en) Orthogonal patterning method
KR20100106404A (ko) 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법
KR100675639B1 (ko) 유기 박막트랜지스터 및 액정표시소자의 제조방법
KR20140041403A (ko) 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치
JP2009141203A (ja) 有機トランジスタ、有機トランジスタアレイ及び表示装置
US20080093594A1 (en) Organic semiconductor device, manufacturing method of the same, organic transistor array, and display
KR20090017304A (ko) 잉크 드롭 존 및 채널 형성 존을 구비하는 뱅크를 포함하는유기박막 트랜지스터
KR100662787B1 (ko) 유기 박막트랜지스터와 그 제조방법, 및 이를 이용한 액정표시소자의 제조방법
KR20080079826A (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판 및 그 제조 방법
EP2351115B1 (en) Method for the formation of an electronic device
JP2010016280A (ja) 有機tftの製造方法、及び有機tft
US8288761B2 (en) Composition for photosensitive organic dielectric material and application thereof
JP5737506B2 (ja) 有機半導体素子の製造方法
JP2009056402A (ja) パターン膜の製造方法、パターン膜、有機薄膜トランジスタ、有機発光デバイス、溶液滴下装置、パターン膜製造用マスク
JP2007243133A (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
EP1727219A1 (en) Organic thin film transistor and method for producing the same
JP5737505B2 (ja) 有機半導体素子の製造方法
JP2008205144A (ja) パターン形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid