KR20090012901A

KR20090012901A - 시스템 온 칩에서 재정의 가능한 디스크립터 장치 및 방법

Info

Publication number: KR20090012901A
Application number: KR1020070077127A
Authority: KR
Inventors: 고광원
Original assignee: 삼성전자주식회사
Priority date: 2007-07-31
Filing date: 2007-07-31
Publication date: 2009-02-04
Also published as: US20090037917A1

Abstract

본 발명은 시스템 온 칩(System on Chip)에서 재정의 가능한 디스크립터(descriptor) 장치 및 방법에 관한 것으로서, 사용자로부터 디스크립터를 정의하는 파라미터들을 입력받아 컨트롤러로 제공하는 중앙 처리 장치와, 입력된 파라미터들이 지칭하는 목적 데이터를 독출하여 디스크립터를 정의하는 상기 컨트롤러를 포함하여, 데이터 구조가 변경될 경우 하드웨어를 변경하지 않고 소프트웨어 알고리즘만을 변경하여 디스크립터를 재사용할 수 있어 하드웨어의 융통성을 향상시킬 수 있으며, 중앙 처리 장치의 개입을 최소화하여 데이터를 빠르게 처리할 수 있다.

디스크립터(descriptor), DMA(Direct Memeory Access), SoC(System on Chip)

Description

시스템 온 칩에서 재정의 가능한 디스크립터 장치 및 방법{APPARATUS AND METHOD RECONFIGURABLE DISCRIPTOR IN SYSTEM ON CHIP}

본 발명은 시스템 온 칩(System on Chip; 이하 'SoC'라 칭함)에서 재정의 가능한 디스크립터(descriptor) 장치 및 방법에 관한 것으로서, 특히 상기 SoC에서 사용자에 의해 재정의가 가능한 디스크립터를 이용하여 해당 데이터를 독출하고, 독출된 데이터를 이용하여 미리 정의된 순서에 따라 하드웨어 기능을 수행하기 위한 장치 및 방법에 관한 것이다.

SoC(System on Chip)는 여러 가지 IP(Intellectual Property) 블록들을 단일 칩으로 집적한 반도체 장치로서, 상기 SoC에서는 디스크립터(descriptor)를 이용하여 각종 데이터에 접근 및 처리하는 방법들을 제공하고 있다.

상기 디스크립터를 이용하는 방법 중 하나로 직접 메모리 접속(Direct Memory Access; 이하 'DMA'라 칭함) 방식을 예로 들 수 있다. 상기 DMA 방식은 상기 디스크립터를 이용하여 중앙 처리 장치(Central Processing Unit; CPU)의 개입 없이 입출력장치와 기억장치 사이에 데이터 전송을 수행하는 방식을 의미한다. 즉, 상기 DMA 방식에서는 상기 중앙 처리 장치가 시스템 내의 데이터 전송을 제어하는 대신에 DMA를 제어하는 전용의 하드웨어가 상기 중앙 처리 장치로부터의 명령을 전달받아 해당 데이터의 전송을 제어한다. 이때, 상기 중앙 처리 장치는 상기 DMA를 제어하는 전용의 하드웨어로 디스크립터를 발생시킴으로써, 미리 정해진 기능을 수행하도록 명령한다.

종래의 SoC 시스템에서 디스크립터는 도 1에 도시된 바와 같이, 고정된 구조로 이루어져 미리 정해진 기능을 수행하게 된다. 예를 들어, 상기 SoC 시스템에서는 도 2에 도시된 바와 같이, 메모리에 기록된 데이터 청크(chunk)의 시작 주소(Start address)(101)와 데이터 길이(Data Length)(103)를 갖는 디스크립터(201)를 연속적으로 설정하여 상기 중앙 처리 장치(203)의 개입 없이 데이터를 이동시키는 기능을 수행한다.

상기와 같이, 종래의 기술에 따른 디스크립터는 고정된 구조를 가진다. 따라서, 상기 디스크립터를 이용하여 여러가지 형태의 데이터를 처리하기 위해서는 상기 중앙 처리 장치가 소프트웨어를 통해 상기 여러 형태의 데이터를 상기 디스크립터에 적합한 형식으로 변경해야하는 문제점이 있다. 또한, 상기 디스크립터의 형식(format)을 수정하고자 할 시, 하드웨어의 구조까지 변경해야하는 단점이 있다.

본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 도출된 것으로서, 본 발명의 목적은 시스템 온 칩(System on Chip)에서 재정의 가능한 디스크립터 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 시스템 온 칩(System on Chip)에서 사용자에 의해 재정의가 가능한 디스크립터를 이용하여 하드웨어의 융통성을 향상시키기 위한 장치 및 방법에 관한 것이다.

본 발명의 또 다른 목적은 시스템 온 칩(System on Chip)에서 사용자에 의해 재정의가 가능한 디스크립터를 이용하여 해당 데이터를 독출하고, 사용자에 의해 정의된 순서에 따라 해당 기능을 수행하기 위한 장치 및 방법에 관한 것이다.

상술한 목적들을 달성하기 위한 본 발명의 제 1견지에 따르면, 시스템 온 칩(System on Chip)에서 재정의 가능한 디스크립터(descriptor) 장치는, 사용자로부터 디스크립터를 정의하는 파라미터들을 입력받아 컨트롤러로 제공하는 중앙 처리 장치와, 입력된 파라미터들이 지칭하는 목적 데이터를 독출하여 디스크립터를 정의하는 상기 컨트롤러를 포함하는 것을 특징으로 한다.

상술한 목적들을 달성하기 위한 본 발명의 제 2견지에 따르면, 시스템 온 칩(System on Chip)에서 재정의 가능한 디스크립터(descriptor) 사용 방법은, 중앙 처리 장치를 통해 디스크립터를 정의하는 파라미터들을 입력받는 과정과, 입력된 파라미터들이 지칭하는 목적 데이터를 독출하여 디스크립터를 정의하는 과정을 포함하는 것을 특징으로 한다.

본 발명은 시스템 온 칩(System on Chip)에서 사용자에 의해 재정의가 가능한 디스크립터를 이용하여 해당 데이터를 독출하고, 독출된 데이터를 사용자에 의해 정의된 순서에 따라 처리함으로써, 데이터 구조가 변경될 경우 하드웨어를 변경하지 않고 소프트웨어 알고리즘만을 변경하여 디스크립터를 재사용할 수 있어 하드웨어의 융통성을 향상시킬 수 있으며, 중앙 처리 장치의 개입을 최소화하면서 데이터를 빠르게 처리할 수 있는 효과가 있다.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

이하 본 발명에서는 시스템 온 칩(System on Chip)에서 사용자에 의해 재정의가 가능한 디스크립터를 이용하여 해당 데이터를 독출하고, 독출된 데이터를 이용하여 미리 정의된 순서에 따라 하드웨어 기능을 수행하기 위한 장치 및 방법에 관한 것이다.

도 3은 본 발명에 따른 시스템 온 칩(System on Chip)의 블록 구성을 도시하고 있다. 여기서, 상기 시스템 온 칩은 컨트롤러(300), 중앙 처리 장치(CPU)(320), 메모리(330), 입출력 장치(340)를 포함하여 구성되며, 상기 컨트롤러(300)는 디스크립터 구성 레지스터(302), 디스크립터(304), 기능 확장 엔트리(306), 스케줄러(308)를 포함하여 구성된다.

상기 도 3을 참조하면, 먼저, 상기 중앙 처리 장치(CPU)(320)는 상기 메모리(330)와 입출력 장치(340)간에 데이터 전송이 필요한 경우, 상기 컨트롤러(300)로 상기 데이터 전송 기능을 수행할 것을 명령한다. 특히, 본 발명에 따라 상기 중앙 처리 장치(CPU)(320)는 사용자로부터 디스크립터를 정의하는 데이터(목적 데이터의 시작 옵셋(offset)과 길이)를 입력받아 상기 컨트롤러(300)로 제공한다. 또한, 상기 중앙 처리장치(CPU)(320)는 사용자로부터 상기 데이터 전송 이외에 수행될 특정 기능(function)들을 입력받아 상기 컨트롤러(300)로 제공한다. 이때, 상기 중앙 처리 장치(CPU)(320)는 상기 특정 기능들의 수행 순서를 입력받거나 정의할 수 있다.

상기 컨트롤러(300)는 디스크립터를 이용한 동작들을 제어하는 전용의 하드웨어 장치로서, 상기 중앙 처리 장치(320)의 개입 없이 상기 메모리(330)에 기록된 데이터를 상기 입출력 장치(340)로 전송하거나 상기 입출력 장치(340)로부터 입력되는 데이터를 상기 메모리(330)에 기록하기 위한 기능을 수행한다. 특히, 본 발명에 따라 상기 컨트롤러(300)는 사용자에 의해 재정의가 가능한 디스크립터를 이용 하여 상기와 같은 기능을 수행하기 위한 동작들을 처리한다. 예를 들어, 상기 컨트롤러(300)는 디스크립터 초기화, 목적 데이터 독출 및 디스크립터 설정, 기능(function) 수행 순서 스케줄링 등을 처리한다.

즉, 상기 컨트롤러(300)는 상기 디스크립터 구성 레지스터(302)를 이용하여 사용자 혹은 상기 중앙 처리 장치(320)로부터 상기 디스크립터(304)에 대해 정의하는 데이터를 입력받고, 상기 사용자 혹은 중앙 처리 장치(320)로부터 명령된 특정 기능(function)들의 엔트리와 상기 디스크립터 구성 레지스터(304)의 각 파라미터들을 매핑하여 기능 확장 엔트리(306)를 구성한다. 상기 컨트롤러(300)는 상기 디스크립터 구성 레지스터(302)를 참조하여 상기 메모리(330) 혹은 입출력 장치(340)로부터 목적 데이터를 독출하고, 독출된 목적 데이터를 상기 디스크립터(304)에 설정한 후, 상기 설정된 디스크립터(304)와 상기 기능 확장 엔트리(306)를 참조하여 각각의 디스크립터에 해당하는 기능(function)을 수행한다. 이때, 상기 컨트롤러(300)는 상기 스케줄러(308)를 제어하여 상기 각각의 기능(function)이 미리 정의된 순서에 따라 수행되도록 스케줄링을 수행한다.

그러면, 이하에서 도 4와 도 5를 참조하여 상기 컨트롤러(300)의 상세한 구성을 살펴보기로 한다.

상기 디스크립터 구성 레지스터(302)는 도 4(a)에 도시된 바와 같이, 목적 데이터의 시작 옵셋(403)과 길이(405)를 포함하는 구조를 가진다. 상기 디스크립터 구성 레지스터(302)는 상기 중앙 처리 장치(320)로부터 상기 디스크립터(407)에 설정될 목적 데이터의 시작 옵셋과 길이를 입력받음으로써, 각각의 파라미터(P1, P2, P3, ..., Pn) 마다 자신의 목적 데이터를 나타낼 수 있다.

상기 디스크립터(304)는 도 4(b)와 같은 구조를 가지며, 상기 컨트롤러(300)의 제어에 따라 상기 디스크립터 구성 레지스터(302)의 각 파라미터들이 지칭하는 데이터를 저장한다.

상기 기능 확장 엔트리(306)는 상기 도 4(c)에 도시된 바와 같이, 상기 컨트롤러(300)의 제어에 따라 상기 중앙 처리 장치(CPU)(320)로부터 명령된 특정 기능의 엔트리와 각각의 파라미터를 맵핑하여 저장한다. 상기 도 4(c)에 도시된 바와 같이, 상기 기능 확장 엔트리(306)는 사용자 혹은 상기 중앙 처리 장치(320)로부터 명령된 기능들(DMA 기능, CRC(Cyclic Redundancy Checking) 기능, Cipher 기능)에 해당하는 엔트리와 상기 디스크립터 구성 레지스터의 각 파라미터를 맵핑시킴으로써, 상기 각 파라미터의 목적 데이터를 이용하여 해당 기능을 수행할 수 있도록 한다.

상기 스케줄러(308)는 상기 각각의 기능(function)들이 사용자 혹은 중앙 처리 장치(320)에 의해 정의된 순서에 따라 수행되도록 스케줄링한다. 예를 들어, 사용자 혹은 중앙 처리 장치로부터 A, B, C 기능의 수행이 명령된 상태에서 도 6(a)에 도시된 바와 같이, 상기 A 기능의 다음 기능으로 B 기능이 설정되고, 상기 B 기능의 다음 기능으로 C 기능이 설정되고, 상기 C 기능의 다음 기능으로 상기 A 기능이 설정되었을 시, 상기 스케줄러(308)는 상기 A, B, C의 기능을 순서대로 반복하여 수행되도록 스케줄링한다. 또한, 상기 도 6(b)에 도시된 바와 같이, 상기 A 기능의 다음 기능으로 B 기능이 설정되고, 상기 B 기능의 다음 기능으로 C 기능이 설정되고, 상기 C 기능의 다음 기능으로 다른 기능이 설정되지 않았을 시, 상기 스케줄러(308)는 상기 A와 B기능을 반복적으로 수행되도록 스케줄링하며, 상기 C 기능은 한 번만 수행되도록 스케줄링한다.

도 6은 본 발명의 실시 예에 따른 시스템 온 칩에서 재정의 가능한 디스크립터를 이용하여 데이터를 처리하는 절차를 도시하고 있다.

상기 도 6을 참조하면, 먼저 SoC는 601단계에서 사용자로부터 각각의 디스크립터를 정의하는 파라미터들을 입력받고, 입력된 파라미터들을 도 4(a)에 도시된 바와 같은 구조를 가지는 디스크립터 구성 레지스터에 입력한다. 여기서, 상기 디스크립터를 정의하는 파라미터는 상기 사용자가 지칭하고자 하는 목적 데이터의 시작 옵셋(start offset)과 길이(length)를 의미한다. 즉, 상기 SoC는 상기 사용자 혹은 중앙 처리 장치로부터 디스크립터로 설정될 데이터들의 시작 옵셋과 길이를 제공받는다. 이때, 상기 SoC는 상기 사용자 혹은 중앙 처리 장치로부터 상기 각 파라미터에 대한 엔트리, 수행 기능(function) 및 각 기능의 순서들을 설정받을 수 있다.

이후, 상기 SoC는 603단계에서 상기 디스크립터 구성 레지스터에 입력된 각각의 파라미터들을 해당 엔트리와 매핑하여 도 4(c)에 도시된 바와 같은 기능 확장 엔트리를 구성한다.

이후, 상기 SoC는 605단계에서 상기 디스크립터 구성 레지스터에 입력된 각 파라미터들의 시작 옵셋과 길이를 참조하여 해당 파라미터가 지칭하는 목적 데이터 를 독출한 후, 독출된 데이터를 도 4(b)에 도시된 바와 같은 디스크립터에 설정 및 저장한다.

이후, 상기 SoC는 607단계에서 상기 디스크립터에 설정된 데이터로 수행할 기능을 상기 기능 확장 엔트리에서 확인하여 해당 기능을 수행한다. 이때, 상기 SoC는 상기 607단계에서 수행할 기능이 여러가지일 경우, 상기 사용자 혹은 중앙 처리 장치에 의해 미리 설정된 기능 수행 순서에 따라 상기 기능들을 수행하고, 상기 디스크립터와 상기 기능 확장 엔트리에 기술된 내용을 참조하여 해당 기능의 수행을 종료한다.

이후, 상기 SoC는 본 발명에 따른 알고리즘을 종료한다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

도 1은 종래 기술에 따른 디스크립터의 구조를 도시하는 도면,

도 2는 종래 기술에 따른 시스템 온 칩(System on Chip)에서 디스크립터를 사용하는 예를 도시하는 도면,

도 3은 본 발명에 따른 시스템 온 칩의 블록 구성을 도시하는 도면,

도 4는 본 발명의 실시 예에 따른 시스템 온 칩에서 재정의 가능한 디스크립터를 이용하는 상세한 구조를 도시하는 도면,

도 5는 본 발명의 실시 예에 따른 시스템 온 칩에서 기능을 스케줄링하는 예를 도시하는 도면, 및

도 6은 본 발명의 실시 예에 따른 시스템 온 칩에서 재정의 가능한 디스크립터를 이용하여 데이터를 처리하는 절차를 도시하는 도면.

Claims

시스템 온 칩(System on Chip)에서 재정의 가능한 디스크립터(descriptor) 장치에 있어서,

사용자로부터 디스크립터를 정의하는 파라미터들을 입력받아 컨트롤러로 제공하는 중앙 처리 장치와,

입력된 파라미터들이 지칭하는 목적 데이터를 독출하여 디스크립터를 정의하는 상기 컨트롤러를 포함하는 것을 특징으로 하는 장치.
제 1항에 있어서.

상기 파라미터는, 지칭하고자 하는 데이터의 시작 옵셋(start offset)과 길이(length) 중 적어도 하나를 포함하는 것을 특징으로 하는 장치.
제 1항에 있어서,

상기 컨트롤러는,

상기 중앙 처리 장치로부터 디스크립터를 정의하는 파라미터들을 입력받는 디스크립터 구성 레지스터(descriptor configuration register)와,

상기 컨트롤러에 의해 독출된 목적 데이터를 저장하는 디스크립터를 포함하 는 것을 특징으로 하는 장치.
제 3항에 있어서,

상기 컨트롤러는, 상기 중앙 처리 장치로부터 수행이 요청된 각 기능의 엔트리와 상기 입력된 각각의 파라미터를 맵핑하여 저장하는 기능 확장 엔트리를 더 포함하며,

상기 기능 확장 엔트리를 참조하여 상기 디스크립터에 저장된 데이터에 해당하는 기능을 수행하는 것을 특징으로 하는 장치.
제 4항에 있어서,

상기 컨트롤러는, 상기 기능 수행 시, 상기 각 기능이 상기 중앙 처리 장치 혹은 사용자에 의해 미리 정의된 순서에 따라 수행되도록 스케줄링하는 스케줄러를 더 포함하는 것을 특징으로 하는 장치.
시스템 온 칩(System on Chip)에서 재정의 가능한 디스크립터(descriptor) 사용 방법에 있어서,

중앙 처리 장치를 통해 디스크립터를 정의하는 파라미터들을 입력받는 과정 과,

입력된 파라미터들이 지칭하는 목적 데이터를 독출하여 디스크립터를 정의하는 과정을 포함하는 것을 특징으로 하는 방법.
제 6항에 있어서.

상기 파라미터는, 지칭하고자 하는 데이터의 시작 옵셋(start offset)과 길이(length) 중 적어도 하나를 포함하는 것을 특징으로 하는 방법.
제 6항에 있어서,

상기 디스크립터를 정의하는 과정은,

상기 중앙 처리 장치로부터 입력되는 디스크립터 정의 파라미터들로 디스크립터 구성 레지스터(descriptor configuration register)를 구성하는 과정과,

상기 디스크립터 구성 레지스터의 각 파라미터들이 지칭하는 목적 데이터를 독출하여 디스크립터를 정의하는 과정을 포함하는 것을 특징으로 하는 방법.
제 6항에 있어서,

상기 중앙 처리 장치로부터 수행이 요청된 각 기능의 엔트리와 상기 입력된 각각의 파라미터를 맵핑하여 기능 확장 엔트리를 생성하는 과정과,

상기 기능 확장 엔트리를 참조하여 상기 디스크립터에 저장된 데이터에 해당하는 기능을 수행하는 과정을 더 포함하는 것을 특징으로 하는 방법.
제 9항에 있어서,

상기 기능을 수행하는 과정은,

상기 중앙 처리 장치 혹은 사용자에 의해 미리 정의된 순서에 따라 각 기능을 수행하는 과정을 포함하는 것을 특징으로 하는 방법.