WO2012098655A1 - データ書き込み制御装置、データ書き込み制御方法及び情報処理装置 - Google Patents

データ書き込み制御装置、データ書き込み制御方法及び情報処理装置 Download PDF

Info

Publication number
WO2012098655A1
WO2012098655A1 PCT/JP2011/050888 JP2011050888W WO2012098655A1 WO 2012098655 A1 WO2012098655 A1 WO 2012098655A1 JP 2011050888 W JP2011050888 W JP 2011050888W WO 2012098655 A1 WO2012098655 A1 WO 2012098655A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
write
request
read
address
Prior art date
Application number
PCT/JP2011/050888
Other languages
English (en)
French (fr)
Inventor
佐藤賢太
松井孝夫
北郷慶太
植木俊和
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to EP11856034.1A priority Critical patent/EP2667308A1/en
Priority to JP2012553502A priority patent/JP5569598B2/ja
Priority to PCT/JP2011/050888 priority patent/WO2012098655A1/ja
Publication of WO2012098655A1 publication Critical patent/WO2012098655A1/ja
Priority to US13/927,140 priority patent/US20130290654A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Definitions

  • the present invention relates to a data write control device, a data write control method, and an information processing device.
  • the memory control circuit writes data to the memory as a method of writing data of all bytes (full line) and a part of the read data by reading data from the memory and writing data from the CPU.
  • a partial write method for rewriting the data There is known a partial write method for rewriting the data.
  • step S2 when the memory control circuit receives a request from the CPU (step S1), the memory control circuit determines whether or not the received request is a read request (step S2). If the received request is a read request (YES in step S2), the memory control circuit performs a read operation on the requested address in the memory (step S3). On the other hand, if the received request is not a read request (NO in step S2), the memory control circuit determines whether or not the received request is a partial write request (step S4). If the received request is a partial write request (YES in step S4), the memory control circuit once performs a read operation on the requested address in the memory (step S3), and the read operation is performed.
  • the merged data and the write data from the CPU are merged (step S5), and a write operation is performed on the requested address in the memory (step S6).
  • the memory control circuit performs a write operation on the requested address in the memory (step S4). S6).
  • the memory control circuit determines whether or not the memory write mode is partial write based on information from the CPU (step S10). If the memory write mode is not partial write, that is, full write (NO in step S10), does the write data address match the address used in the previous partial write stored in the partial write dedicated address register? It is determined whether or not (step S11).
  • step S11 If the address of the write data matches the address used in the previous partial write (YES in step S11), the memory control circuit holds the write data in the memory data register (step S12) and writes to the memory. An operation is performed (step S13). If the address of the write data does not match the address used in the previous partial write (NO in step S11), the procedure of step S13 is executed.
  • the memory control circuit receives a partial write request (step S14), and the address of the write data included in the partial write request is dedicated to partial write. It is determined whether or not it matches the address used in the previous partial write stored in the address register (step S15). If the address of the write data matches the address used in the previous partial write (YES in step S15), the memory control circuit merges the data held in the memory data register and the write data (step S16). Since the memory data register has already stored the same data as the data in the memory corresponding to the address for performing the partial write, the memory read operation is not performed in step S16. Further, the memory control circuit holds the merged data in the memory data register and performs a write operation on the memory (step S17).
  • step S15 the memory control circuit outputs a read request to the CPU (step S18).
  • the memory control circuit determines whether or not read data has been received (step S19). If the memory control circuit has not received the read data (NO in step S19), the determination in step S19 is repeated. On the other hand, when the memory control circuit receives the read data (YES in step S19), the memory control circuit holds the read data in the memory data register (step S20), and proceeds to the procedure of step S16.
  • the address and data are stored in the partial write dedicated address register and the memory data register, respectively, during the partial write access.
  • the memory control circuit reads the data from the memory data register instead of the memory, and merges the data with the write data (step (See S15 and S16). Therefore, when partial writes are continuously performed on the same address, it is not necessary to perform a memory read operation, and the speed of partial write access can be increased.
  • the data write control device disclosed in the specification determines whether or not the request from the requesting device is a request for partial writing of data, and whether or not the partial writing is continuously performed at the same address. And when the request from the requesting device is a data partial write request and the partial write is performed at an address different from the previous partial write, the data read request is sent to the requesting device. Transmitting means for transmitting, and holding means for holding write data included in the partial write request and data indicating a rewrite location of the write data until receiving read data corresponding to the data read request.
  • the data write control method disclosed in the specification determines whether or not the request from the requesting device is a request for partial writing of data and the partial writing is continuously performed at the same address, and the requesting device When the request from is a partial data write request and the partial write is performed at an address different from the previous partial write, a data read request is transmitted to the requesting device, and the data read request is supported. Until the read data to be received is received, the write data included in the partial write request and data indicating the rewrite location of the write data are retained.
  • the data write control device, the data write control method, and the information processing device disclosed in the specification can improve the data write throughput.
  • FIG. 4 is a flowchart showing processing executed by the data write control device 1.
  • A) is a schematic diagram showing a conventional partial write operation.
  • B) is a schematic diagram showing a partial write operation of the present embodiment.
  • FIG. 3 is a block diagram showing an example of a schematic configuration of the information processing apparatus according to the present embodiment.
  • the information processing apparatus 100 includes a CPU 11, a data write control device 1, and a memory 12.
  • the information processing apparatus is, for example, a server or a personal computer.
  • the data write control device 1 includes a control circuit 2, a data RAM (Random Access Memory) 3 (hereinafter referred to as data RAM), a mask data RAM 4 (hereinafter referred to as mask RAM), merge circuits 5 and 6, and a selector. 7 and 8 are provided.
  • the control circuit 2 functions as a determination unit and a transmission unit.
  • the data RAM 3 and the mask RAM 4 function as holding means.
  • the merge circuits 5 and 6 function as an integration unit.
  • the control circuit 2 receives a write request from the CPU 11.
  • a write request is a partial write in which a full write request to write full line data to the memory and a part of the data held by the write data (write data) from the CPU is rewritten, and the rewritten data is written to the memory. There is a request. Further, when receiving a partial write request from the CPU 11, the control circuit 2 transmits a read request to the CPU 11 and receives read data corresponding to the read request from the CPU 11. Details of the configuration of the control device 2 will be described later.
  • the requester (requesting device) that sends a request to the data write control device 1 is the CPU 11, but may be a plurality of CPUs. Further, the requester is not limited to the CPU, and may be an I / O (input / output) device, for example.
  • the data RAM 3 holds the write data or merge data selected by the selector 8.
  • the merge data is data generated by merging (integrating) a plurality of data in the merge circuit 5 or 6 described later.
  • the mask RAM 4 holds mask data.
  • the mask data is data received from the CPU 11 in response to a partial write request, and is data indicating the location of data to be partially rewritten.
  • the merge circuit 5 merges the write data and the data held in the data RAM 3 based on the mask data.
  • the merge circuit 6 merges data and read data held in the data RAM 3 based on the mask data.
  • the selector 7 selects merge data of one of the merge circuits 5 and 6 and outputs the merge data to the control circuit 2 and the selector 8.
  • the selector 7 selects the merge data of the merge circuit 5 when the partial write is continuously performed on the same address, and selects the merge data of the merge circuit 6 when the partial write is not continuously performed on the same address. Select data.
  • the selector 8 selects either the write data or the merge data, and outputs the selected data to the data RAM 3 and the memory 12.
  • control circuit 2 When the control circuit 2 receives a full write request from the CPU 11, the control circuit 2 outputs a data select signal for selecting write data to the selector 8.
  • the selector 8 selects write data based on the data select signal and outputs it to the data RAM 3 and the memory 12. If there is data at the same address in the data RAM 3, the data at the same address is updated with the write data.
  • the control circuit 2 When the control circuit 2 receives from the CPU 11 a request for partial write continuously performed at the same address as the previous partial write, the data corresponding to the address is read from the data RAM 3 and read by the merge circuit 5. The issued data and the write data are merged. The merge data output from the merge circuit 5 is output to the data RAM 3 and the memory 12 via the selectors 7 and 8. The data held in the data RAM 3 is updated with the merge data output from the merge circuit 5.
  • the control circuit 2 outputs a read request to the CPU 11 when it receives a partial write request to the address different from the previous partial write from the CPU 11.
  • the control circuit 2 holds the write data and mask data received in the current partial write request in the data RAM 3 and the mask RAM 4, respectively.
  • the data write control device 1 can perform other operations until the read data corresponding to the read request is received from the CPU 11. That is, the control circuit 2, the data RAM 3, the mask RAM 4, the merge circuits 5 and 6, and the selectors 7 and 8 execute processing of other requests until the control circuit 2 receives read data corresponding to the read request from the CPU 11. can do.
  • the control circuit 2 When the control circuit 2 receives the read data corresponding to the read request from the CPU 11, the control circuit 2 gives priority to the processing of the read data. That is, the write data held in the data RAM 3, the mask data and read data held in the mask RAM 4 are output to the merge circuit 6, and the write data and read data are merged based on the mask data.
  • the merge data output from the merge circuit 6 is output to the data RAM 3 and the memory 12 via the selectors 7 and 8.
  • the data held in the data RAM 3 is updated with the merge data output from the merge circuit 6.
  • FIG. 4 is a block diagram showing a schematic configuration of the control circuit 2.
  • the control circuit 2 includes a request arbitration unit 21 and a request determination / address comparison unit 22.
  • the request arbitration unit 21 functions as an arbitration unit.
  • the request arbitration unit 21 performs arbitration regarding the processing order of the write request from the CPU 11, the read data corresponding to the read request in the partial write, and the merge data in the partial write.
  • the priority of processing is the order of merge data, read data, and write request. Thereby, it is possible to preferentially execute the merge processing using the read data rather than the write request from the CPU 11. *
  • the request determination / address comparison unit 22 holds an address corresponding to the data held in the data RAM 3 for each data or request selected by the request arbitration unit 21. This address is held in, for example, a flip-flop (FF) circuit 23.
  • the request determination / address comparison unit 22 compares the held address with the data selected by the request arbitration unit 21 or the address of the data included in the request selected by the request arbitration unit 21, and performs a predetermined signal or Output data.
  • the request arbitration unit 21 when merge data is input to the request arbitration unit 21, the request arbitration unit 21 notifies the request determination / address comparison unit 22 of the merge data input, and the request determination / address comparison unit 22 receives the data selector signal. Is output to the selector 8 and a data RAM WE (Write ⁇ ⁇ ⁇ Enable) signal for writing merge data is output to the data RAM 3. As a result, the merge data is written into the data RAM 3 via the selector 8.
  • a data RAM WE Write ⁇ ⁇ ⁇ Enable
  • the request arbitration unit 21 When the read data is input to the request arbitration unit 21, the request arbitration unit 21 notifies the request determination / address comparison unit 22 of the input of the read data.
  • the request determination / address comparison unit 22 outputs a data RAM RE (Read ⁇ ⁇ ⁇ Enable) signal for reading data merged with the read data to the data RAM 3. Further, the request determination / address comparison unit 22 outputs a mask RAM RE signal for reading the mask data to the mask RAM 4 and outputs the read data to the merge circuit 6.
  • the data held in the data RAM 3, the mask data held in the mask RAM 4, and the read data are output to the merge circuit 6.
  • the rewritten portion of the data held in the data RAM 3 is specified by the mask data, and the data held in the data RAM 3 and the read data are merged.
  • the request arbitration unit 21 When a full write request is input to the request arbitration unit 21, the request arbitration unit 21 notifies the request determination / address comparison unit 22 of the input of the full write request.
  • the request determination / address comparison unit 22 compares the address of the write data included in the full write request with the address of the write data included in the previous full write request held in the flip-flop circuit 23. If the address of the write data included in the full write request matches the address of the write data included in the previous full write request held in the flip-flop circuit 23, the request determination / address comparing unit 22 A select signal and write data are output to the selector 8 and a data RAM WE (Write Enable) signal is output to the data RAM 3. As a result, the write data is overwritten in the data RAM 3 via the selector 8 and is output to the memory 12.
  • a data RAM WE Write Enable
  • the request determination / address comparing unit 22 When the address of the write data included in the full write request and the address of the write data included in the previous full write request held in the flip-flop circuit 23 do not match, the request determination / address comparing unit 22 The data select signal and the write data are output to the selector 8. As a result, the write data is output to the memory 12.
  • the request arbitration unit 21 When a partial write request is input to the request arbitration unit 21, the request arbitration unit 21 notifies the request determination / address comparison unit 22 of the input of the partial write request.
  • the request determination / address comparison unit 22 compares the address of the write data included in the partial write request with the address of the write data included in the previous partial write request held in the flip-flop circuit 23. If the address of the write data included in the partial write request matches the address of the write data included in the previous partial write request held in the flip-flop circuit 23, the request determination / address comparing unit 22 Data and mask data are output to the merge circuit 5, and a data RAM RE signal is output to the data RAM 3, respectively.
  • the rewritten portion of the data held in the data RAM 3 is specified by the mask data, and the data held in the data RAM 3 and the write data are merged.
  • the memory write throughput can be improved.
  • the request determination / address comparing unit 22 The read request is output to the CPU 11, the data select signal and the write data are output to the selector 8, the data RAM WE signal is output to the data RAM 3, and the mask data and the mask RAM WE signal are output to the mask RAM 4, respectively.
  • the write data is held in the data RAM 3 and the mask data is held in the mask RAM 4 until the control circuit 2 receives the read data corresponding to the read request.
  • the control circuit 2 can process other requests during the read data waiting time, and the data write throughput can be improved.
  • FIG. 5 is a flowchart showing processing executed by the data write control device 1.
  • step S21 it is determined whether or not the control circuit 2 has received merge data.
  • the control circuit 2 receives the merge data (YES in step S21)
  • the control circuit 2 outputs a data selector signal for selecting the merge data to the selector 8 and outputs a data RAM WE (Write Enable) signal.
  • the data is output to the data RAM 3, and the merge data is written to the data RAM 3 and the memory 12 (step S22).
  • step S23 it is determined whether or not the control circuit 2 has received read data (step S23).
  • the control circuit 2 receives the read data (YES in step S23)
  • the control circuit 2 outputs a data RAM RE (Read Enable) signal for reading the write data merged with the read data to the data RAM 3
  • a mask RAM RE signal for reading the mask data is output to the mask RAM 4, and the read data is output to the merge circuit 6.
  • the write data held in the data RAM 3, the mask data held in the mask RAM 4, and the read data are output to the merge circuit 6.
  • the rewrite portion of the data held in the data RAM 3 is specified by the mask data, and the data held in the data RAM 3 and the read data are merged (step S24). Thereafter, the procedure returns to step S21.
  • the control circuit 2 processes the request (step S25). Specifically, the request arbitration unit 21 selects a request to be processed. Next, the control circuit 2 determines whether or not the request to be processed is a partial write request (step S26). If the request to be processed is a partial write request (YES in step S26), the request determination / address comparing unit 22 of the control circuit 2 receives the partial write request (step S27). Thereafter, the request determination / address comparison unit 22 of the control circuit 2 compares the address of the write data included in the partial write request with the address of the write data included in the previous partial write request held in the flip-flop circuit 23. (Step S28).
  • the request determination / address The comparison unit 22 outputs the write data and the mask data to the merge circuit 5 and the data RAM RE signal to the data RAM 3, respectively.
  • the merge circuit 5 specifies a rewrite portion of the data held in the data RAM 3 by mask data, and merges the data held in the data RAM 3 and the write data (step S29). Thereafter, the procedure returns to step S21.
  • the request determination The address comparison unit 22 outputs the data select signal and write data to the selector 8, the data RAM WE signal to the data RAM 3, and the mask data and mask RAM WE signal to the mask RAM 4, respectively.
  • the data RAM 3 holds the write data
  • the mask RAM 4 holds the mask data (step S30).
  • the request determination / address comparison unit 22 outputs a read request to the CPU 11 (step S31). Thereafter, the procedure returns to step S21.
  • step S26 If the request to be processed is not a partial write request in step S26, that is, if the request to be processed is a full write request (NO in step S26), the request determination / address comparing unit 22 The address of the write data included in the request is compared with the address of the write data included in the previous full write request held in the flip-flop circuit 23 (step S32).
  • request determination / address comparison The unit 22 outputs a data select signal and write data to the selector 8 and a data RAM WE (Write Enable) signal to the data RAM 3. As a result, the data RAM 3 overwrites the write data (step S33).
  • the memory 12 writes write data (step S34).
  • the request determination / The address comparison unit 22 outputs a data select signal and write data to the selector 8. As a result, the memory 12 writes the write data (step S34).
  • the control circuit 2 reads the read data corresponding to the read request.
  • the write data is held in the data RAM 3 and the mask data is held in the mask RAM 4 until reception. Therefore, in the conventional partial write of FIG. 6A, the request could not be processed during the memory read waiting time. However, in the partial write of the present embodiment of FIG. Other requests can be processed during the waiting time. Therefore, the throughput of data writing can be improved.

Abstract

　パーシャルライトが同じアドレスに連続して行われない場合に、制御回路２がリードリクエストに対応するリードデータを受信するまで、ライトデータはデータＲＡＭ３に保持され、マスクデータはマスクＲＡＭ４に保持される。これにより、制御回路２がメモリリードの待ち時間の間に他のリクエストを処理することができる。また、データ書き込みのスループットを向上することができる。

Description

データ書き込み制御装置、データ書き込み制御方法及び情報処理装置
　本発明は、データ書き込み制御装置、データ書き込み制御方法及び情報処理装置に関する。
　一般に、メモリ制御回路がメモリにデータを書き込む方式として、全バイト（フルライン）のデータをライトするフルライト方式と、メモリよりデータを読み出して、ＣＰＵからの書き込みデータで当該読み出したデータの一部を書き換えるパーシャルライト方式が知られている。
　メモリ制御回路の動作例を図１に示す。まず、メモリ制御回路がＣＰＵからリクエストを受信すると（ステップＳ１）、メモリ制御回路は受信したリクエストがリードリクエストであるか否かを判別する（ステップＳ２）。受信したリクエストがリードリクエストである場合（ステップＳ２でＹＥＳ）、メモリ制御回路は、メモリ内のリクエストされたアドレスに対してリード動作を行う（ステップＳ３）。一方、受信したリクエストがリードリクエストでない場合（ステップＳ２でＮＯ）、メモリ制御回路は受信したリクエストがパーシャルライトのリクエストであるか否かを判別する（ステップＳ４）。受信したリクエストがパーシャルライトのリクエストである場合には（ステップＳ４でＹＥＳ）、メモリ制御回路は、一旦、メモリ内のリクエストされたアドレスに対してリード動作を行い（ステップＳ３）、その読み出されたデータとＣＰＵからの書き込みデータをマージし（ステップＳ５）、メモリ内のリクエストされたアドレスに対してライト動作を行う（ステップＳ６）。一方、受信したリクエストがパーシャルライトのリクエストでない、即ちフルライトのリクエストである場合には（ステップＳ４でＮＯ）、メモリ制御回路は、メモリ内のリクエストされたアドレスに対してライト動作を行う（ステップＳ６）。
　また、従来より、パーシャルライト専用アドレスレジスタ及びメモリデータレジスタを備えるメモリ制御回路が知られている（例えば、特許文献１参照）。
　ここで、特許文献１のメモリ制御回路の動作を図２に示す。ここでは、メモリ制御回路のライト動作に限定して説明する。
　まず、メモリ制御回路は、ＣＰＵからの情報に基づいてメモリライトモードがパーシャルライトであるか否かを判別する（ステップＳ１０）。メモリライトモードがパーシャルライトでない場合、つまりフルライトである場合（ステップＳ１０でＮＯ）、ライトデータのアドレスがパーシャルライト専用アドレスレジスタに格納されている前回のパーシャルライトで使用されたアドレスと一致するか否かを判別する（ステップＳ１１）。
　ライトデータのアドレスが前回のパーシャルライトで使用されたアドレスと一致する場合には（ステップＳ１１でＹＥＳ）、メモリ制御回路は、ライトデータをメモリデータレジスタに保持し（ステップＳ１２）、メモリに対しライト動作を行う（ステップＳ１３）。ライトデータのアドレスが前回のパーシャルライトで使用されたアドレスと一致しない場合には（ステップＳ１１でＮＯ）、ステップＳ１３の手順を実行する。
　一方、メモリライトモードがパーシャルライトである場合（ステップＳ１０でＹＥＳ）、メモリ制御回路は、パーシャルライトのリクエストを受信し（ステップＳ１４）、パーシャルライトのリクエストに含まれるライトデータのアドレスがパーシャルライト専用アドレスレジスタに格納されている前回のパーシャルライトで使用されたアドレスと一致するか否かを判別する（ステップＳ１５）。ライトデータのアドレスが前回のパーシャルライトで使用されたアドレスと一致する場合には（ステップＳ１５でＹＥＳ）、メモリ制御回路は、メモリデータレジスタに保持されているデータとライトデータとをマージする（ステップＳ１６）。メモリデータレジスタには、パーシャルライトを行うアドレスに対応するメモリ内のデータと同一のデータが既に格納されているので、ステップＳ１６では、メモリリード動作が行われない。さらに、メモリ制御回路は、マージされたデータをメモリデータレジスタに保持し、メモリに対しライト動作を行う（ステップＳ１７）。
　一方、ライトデータのアドレスが前回のパーシャルライトで使用されたアドレスと一致しない場合には（ステップＳ１５でＮＯ）、メモリ制御回路は、ＣＰＵに対してリードリクエストを出力する（ステップＳ１８）。メモリ制御回路は、リードデータを受信したか否かを判別する（ステップＳ１９）。メモリ制御回路がリードデータを受信していない場合には（ステップＳ１９でＮＯ）、ステップＳ１９の判別が繰り返される。一方、メモリ制御回路がリードデータを受信した場合に（ステップＳ１９でＹＥＳ）、メモリ制御回路はリードデータをメモリデータレジスタに保持し（ステップＳ２０）、ステップＳ１６の手順に進む。
　このように、特許文献１のメモリ制御回路では、パーシャルライトアクセス時に、パーシャルライト専用アドレスレジスタ及びメモリデータレジスタにそれぞれアドレス及びデータを格納する。次のパーシャルライトアドレスがパーシャルライト専用アドレスレジスタの保持するアドレスと同一であるときに、メモリ制御回路は、メモリの代わりにメモリデータレジスタからデータを読み出して、そのデータとライトデータをマージする（ステップＳ１５及びＳ１６参照）。従って、パーシャルライトが同じアドレスに連続して行われる場合に、メモリリード動作を行う必要がなくなり、パーシャルライトアクセスの高速化が可能になる。
特開平６－１１９２３８号公報
　しかしながら、上記特許文献１のメモリ制御回路では、パーシャルライトが同じアドレスに連続して行われない場合には、従来と同様に、メモリリード動作を行う必要がある。特に、ライトやリードのリクエストを発行するＣＰＵなどのリクエスターが複数搭載されている装置では、パーシャルライトのリクエストが増加し、パーシャルライトが同じアドレスに連続して行われない場合が増加する。この場合、メモリ制御回路では、アクセスタイムの長いメモリリード動作により高速動作ができなくなり、データ書き込みのスループットが低下するという問題がある。
　上記課題に鑑み、明細書に開示されたデータ書き込み制御装置、データ書き込み制御方法及び情報処理装置は、データ書き込みのスループットを向上させることを目的とする。
　上記目的を達成するため、明細書に開示されたデータ書き込み制御装置は、要求装置からの要求がデータの部分書き込みの要求であり、且つ前記部分書き込みが同じアドレスに連続して行われるか否かを判定する判定手段と、前記要求装置からの要求がデータの部分書き込みの要求であり、且つ前記部分書き込みが前回の部分書き込みと異なるアドレスに行われる場合に、データの読み出し要求を前記要求装置に送信する送信手段と、前記データの読み出し要求に対応する読み出しデータを受信するまで、前記部分書き込みの要求に含まれる書き込みデータ及び当該書き込みデータの書き換え場所を示すデータを保持する保持手段とを備える。
　明細書に開示されたデータ書き込み制御方法は、要求装置からの要求がデータの部分書き込みの要求であり、且つ前記部分書き込みが同じアドレスに連続して行われるか否かを判定し、前記要求装置からの要求がデータの部分書き込みの要求であり、且つ前記部分書き込みが前回の部分書き込みと異なるアドレスに行われる場合に、データの読み出し要求を前記要求装置に送信し、前記データの読み出し要求に対応する読み出しデータを受信するまで、前記部分書き込みの要求に含まれる書き込みデータ及び当該書き込みデータの書き換え場所を示すデータを保持する。
　明細書に開示されたデータ書き込み制御装置、データ書き込み制御方法及び情報処理装置は、データ書き込みのスループットを向上することができる。
メモリ制御回路の動作を示すフローチャートである。 メモリ制御回路のライト動作を示すフローチャートである。 本実施の形態に係る情報処理装置の概略構成の一例を示すブロック図である。 制御回路２の概略構成を示すブロック図である。 データ書き込み制御装置１で実行される処理を示すフローチャートである。 （Ａ）は従来のパーシャルライト動作を示す模式図である。（Ｂ）は本実施の形態のパーシャルライト動作を示す模式図である。
　以下、図面を参照しながら本発明の実施の形態を説明する。
　図３は、本実施の形態に係る情報処理装置の概略構成の一例を示すブロック図である。
　図３において、情報処理装置１００は、ＣＰＵ１１、データ書き込み制御装置１、及びメモリ１２を備えている。情報処理装置は、例えば、サーバ又はパーソナルコンピュータなどである。データ書き込み制御装置１は、制御回路２、データ用のＲＡＭ（Random Access Memory）３（以下、データＲＡＭという）、マスクデータ用のＲＡＭ４（以下、マスクＲＡＭという）、マージ回路５及び６、並びにセレクタ７及び８を備えている。制御回路２は、判定手段及び送信手段として機能する。データＲＡＭ３及びマスクＲＡＭ４は保持手段として機能する。マージ回路５及び６は統合手段として機能する。
　制御回路２は、ＣＰＵ１１からライトリクエストを受信する。ライトリクエストは、フルラインのデータをメモリに書き込むフルライトのリクエストと、ＣＰＵからの書き込みデータ（ライトデータ）で保持していたデータの一部を書き換えて、書き換えられたデータをメモリに書き込むパーシャルライトのリクエストとがある。また、制御回路２は、パーシャルライトのリクエストをＣＰＵ１１から受信したときに、リードリクエストをＣＰＵ１１に送信し、リードリクエストに対応するリードデータをＣＰＵ１１から受信する。制御装置２の構成の詳細は後述する。図１では、データ書き込み制御装置１にリクエストを発信するリクエスタ（要求装置）は、ＣＰＵ１１であるが、複数のＣＰＵであってもよい。また、リクエスタは、ＣＰＵに限定されず、例えばＩ／Ｏ（input/output）装置でもよい。
　データＲＡＭ３は、セレクタ８で選択されたライトデータ又はマージデータを保持する。尚、マージデータとは、後述するマージ回路５又は６で複数のデータがマージ（統合）されて、生成されたデータである。マスクＲＡＭ４は、マスクデータを保持する。マスクデータとは、パーシャルライトのリクエストでＣＰＵ１１から受信するデータであり、部分的に書き換えるデータの場所を示すデータである。
　マージ回路５は、マスクデータに基づいて、ライトデータ及びデータＲＡＭ３に保持されたデータをマージする。マージ回路６は、マスクデータに基づいて、データＲＡＭ３に保持されたデータ及びリードデータをマージする。セレクタ７は、マージ回路５及び６のいずれか一方のマージデータを選択し、制御回路２及びセレクタ８に出力する。セレクタ７は、パーシャルライトが同じアドレスに連続して行われる場合には、マージ回路５のマージデータを選択し、パーシャルライトが同じアドレスに連続して行われない場合には、マージ回路６のマージデータを選択する。セレクタ８は、ライトデータ及びマージデータのいずれか一方を選択し、選択したデータをデータＲＡＭ３及びメモリ１２に出力する。
　次に、データ書き込み制御装置１の動作について説明する。
　制御回路２がＣＰＵ１１からフルライトのリクエストを受信すると、制御回路２はライトデータを選択するデータセレクト信号をセレクタ８に出力する。セレクタ８は、そのデータセレクト信号に基づいて、ライトデータを選択し、データＲＡＭ３及びメモリ１２に出力する。データＲＡＭ３内に同一アドレスのデータがある場合には、その同一アドレスのデータはライトデータにより更新される。
　制御回路２はＣＰＵ１１から前回のパーシャルライトと同じアドレスに連続して行われるパーシャルライトのリクエストを受信した場合には、データＲＡＭ３内からそのアドレスに対応するデータが読み出され、マージ回路５が読み出されたデータ及びライトデータをマージする。マージ回路５から出力されるマージデータは、セレクタ７及び８を介してデータＲＡＭ３及びメモリ１２に出力される。データＲＡＭ３に保持されていたデータは、マージ回路５から出力されるマージデータにより更新される。
　制御回路２は、ＣＰＵ１１から前回のパーシャルライトと異なるアドレスに行われるパーシャルライトのリクエストを受信した場合には、リードリクエストをＣＰＵ１１に出力する。また、制御回路２は、今回のパーシャルライトのリクエストで受信したライトデータ及びマスクデータをそれぞれデータＲＡＭ３及びマスクＲＡＭ４に保持する。これにより、データ書き込み制御装置１は、ＣＰＵ１１からリードリクエストに対応するリードデータを受信するまで、他の動作を行うことができる。即ち、制御回路２、データＲＡＭ３、マスクＲＡＭ４、マージ回路５及び６、並びにセレクタ７及び８は、制御回路２がＣＰＵ１１からリードリクエストに対応するリードデータを受信するまで、他のリクエストの処理を実行することができる。
　制御回路２がＣＰＵ１１からリードリクエストに対応するリードデータを受信すると、制御回路２では、リードデータの処理が優先される。即ち、データＲＡＭ３に保持されたライトデータ、マスクＲＡＭ４に保持されたマスクデータ及びリードデータがマージ回路６に出力され、マスクデータに基づいてライトデータ及びリードデータがマージされる。マージ回路６から出力されるマージデータは、セレクタ７及び８を介してデータＲＡＭ３及びメモリ１２に出力される。データＲＡＭ３に保持されていたデータは、マージ回路６から出力されるマージデータにより更新される。
　図４は、制御回路２の概略構成を示すブロック図である。
　図４において、制御回路２は、リクエスト調停部２１、及びリクエスト判定／アドレス比較部２２を備えている。リクエスト調停部２１は、調停手段として機能する。リクエスト調停部２１は、ＣＰＵ１１からのライトリクエスト、パーシャルライトにおけるリードリクエストに対応するリードデータ、及びパーシャルライトにおけるマージデータの処理順番に関する調停を行う。処理の優先順位は、マージデータ、リードデータ、ライトリクエストの順番である。これにより、ＣＰＵ１１からのライトリクエストよりも、リードデータを使うマージ処理を優先的に実行することができる。　　　
　リクエスト判定／アドレス比較部２２は、リクエスト調停部２１で選択されたデータ又はリクエスト毎に、データＲＡＭ３に保持されているデータに対応するアドレスを保持している。このアドレスは、例えば、フリップフロップ（ＦＦ）回路２３に保持される。リクエスト判定／アドレス比較部２２は、この保持されているアドレスとリクエスト調停部２１で選択されたデータ又はリクエスト調停部２１で選択されたリクエストに含まれるデータのアドレスとを比較し、所定の信号やデータを出力する。
　例えば、マージデータがリクエスト調停部２１に入力された場合は、リクエスト調停部２１は、マージデータの入力をリクエスト判定／アドレス比較部２２に通知し、リクエスト判定／アドレス比較部２２は、データセレクタ信号をセレクタ８に出力すると共にマージデータを書き込むためのデータＲＡＭ　ＷＥ（Write Enable）信号をデータＲＡＭ３に出力する。これにより、マージデータは、セレクタ８を介してデータＲＡＭ３に書き込まれる。
　リードデータがリクエスト調停部２１に入力された場合は、リクエスト調停部２１は、リードデータの入力をリクエスト判定／アドレス比較部２２に通知する。リクエスト判定／アドレス比較部２２は、リードデータにマージされるデータを読み出すためのデータＲＡＭ　ＲＥ（Read Enable）信号をデータＲＡＭ３に出力する。さらに、リクエスト判定／アドレス比較部２２は、マスクデータを読み出すためのマスクＲＡＭ　ＲＥ信号をマスクＲＡＭ４に出力し、リードデータをマージ回路６に出力する。これにより、データＲＡＭ３に保持されているデータ、マスクＲＡＭ４に保持されているマスクデータ、及びリードデータがマージ回路６に出力される。そして、データＲＡＭ３に保持されているデータの書き換え部分がマスクデータにより特定され、データＲＡＭ３に保持されているデータとリードデータがマージされる。
　フルライトのリクエストがリクエスト調停部２１に入力された場合は、リクエスト調停部２１は、フルライトのリクエストの入力をリクエスト判定／アドレス比較部２２に通知する。リクエスト判定／アドレス比較部２２は、フルライトのリクエストに含まれるライトデータのアドレスとフリップフロップ回路２３に保持された前回のフルライトのリクエストに含まれるライトデータのアドレスとを比較する。フルライトのリクエストに含まれるライトデータのアドレスとフリップフロップ回路２３に保持された前回のフルライトのリクエストに含まれるライトデータのアドレスとが一致する場合は、リクエスト判定／アドレス比較部２２は、データセレクト信号及びライトデータをセレクタ８に、データＲＡＭ　ＷＥ（Write Enable）信号をデータＲＡＭ３にそれぞれ出力する。これにより、ライトデータはセレクタ８を介してデータＲＡＭ３に上書きされると共にメモリ１２に出力される。一方、フルライトのリクエストに含まれるライトデータのアドレスとフリップフロップ回路２３に保持された前回のフルライトのリクエストに含まれるライトデータのアドレスとが一致しない場合は、リクエスト判定／アドレス比較部２２は、データセレクト信号及びライトデータをセレクタ８に出力する。これにより、ライトデータはメモリ１２に出力される。
　パーシャルライトのリクエストがリクエスト調停部２１に入力された場合は、リクエスト調停部２１は、パーシャルライトのリクエストの入力をリクエスト判定／アドレス比較部２２に通知する。リクエスト判定／アドレス比較部２２は、パーシャルライトのリクエストに含まれるライトデータのアドレスとフリップフロップ回路２３に保持された前回のパーシャルライトのリクエストに含まれるライトデータのアドレスとを比較する。パーシャルライトのリクエストに含まれるライトデータのアドレスとフリップフロップ回路２３に保持された前回のパーシャルライトのリクエストに含まれるライトデータのアドレスとが一致する場合は、リクエスト判定／アドレス比較部２２は、ライトデータ及びマスクデータをマージ回路５に、データＲＡＭ　ＲＥ信号をデータＲＡＭ３にそれぞれ出力する。これにより、データＲＡＭ３に保持されているデータの書き換え部分がマスクデータにより特定され、データＲＡＭ３に保持されているデータとライトデータがマージされる。この場合、パーシャルライトにおいてメモリリード動作を行う必要がないので、メモリライトのスループットを向上することができる。
　一方、パーシャルライトのリクエストに含まれるライトデータのアドレスとフリップフロップ回路２３に保持された前回のパーシャルライトのリクエストに含まれるライトデータのアドレスとが一致しない場合は、リクエスト判定／アドレス比較部２２は、リードリクエストをＣＰＵ１１に、データセレクト信号及びライトデータをセレクタ８に、データＲＡＭ　ＷＥ信号をデータＲＡＭ３に、マスクデータ及びマスクＲＡＭ　ＷＥ信号をマスクＲＡＭ４にそれぞれ出力する。これにより、制御回路２がリードリクエストに対応するリードデータを受信するまで、ライトデータはデータＲＡＭ３に保持され、マスクデータはマスクＲＡＭ４に保持される。この場合、制御回路２がリードデータの待ち時間の間に他のリクエストを処理することができ、データ書き込みのスループットを向上することができる。
　図５は、データ書き込み制御装置１で実行される処理を示すフローチャートである。
　まず、制御回路２がマージデータを受信したか否かを判別する（ステップＳ２１）。制御回路２がマージデータを受信した場合には（ステップＳ２１でＹＥＳ）、制御回路２は、マージデータを選択するためのデータセレクタ信号をセレクタ８に出力すると共にデータＲＡＭ　ＷＥ（Write Enable）信号をデータＲＡＭ３に出力し、マージデータをデータＲＡＭ３及びメモリ１２に書き込む（ステップＳ２２）。
　一方、制御回路２がマージデータを受信していない場合には（ステップＳ２１でＮＯ）、制御回路２がリードデータを受信したか否かを判別する（ステップＳ２３）。制御回路２がリードデータを受信した場合には（ステップＳ２３でＹＥＳ）、制御回路２がリードデータにマージされるライトデータを読み出すためのデータＲＡＭ　ＲＥ（Read Enable）信号をデータＲＡＭ３に出力し、マスクデータを読み出すためのマスクＲＡＭ　ＲＥ信号をマスクＲＡＭ４に出力し、リードデータをマージ回路６に出力する。これにより、データＲＡＭ３に保持されているライトデータ、マスクＲＡＭ４に保持されているマスクデータ、及びリードデータがマージ回路６に出力される。そして、データＲＡＭ３に保持されているデータの書き換え部分がマスクデータにより特定され、データＲＡＭ３に保持されているデータとリードデータがマージされる（ステップＳ２４）。その後、手順はステップＳ２１に戻る。
　制御回路２がリードデータを受信していない場合には（ステップＳ２３でＮＯ）、制御回路２は、リクエストの処理を行う（ステップＳ２５）。具体的には、リクエスト調停部２１が、処理するリクエストを選択する。次に、制御回路２は、処理するリクエストがパーシャルライトのリクエストであるか否かを判別する（ステップＳ２６）。処理するリクエストがパーシャルライトのリクエストである場合には（ステップＳ２６でＹＥＳ）、制御回路２のリクエスト判定／アドレス比較部２２がパーシャルライトのリクエストを受信する（ステップＳ２７）。その後、制御回路２のリクエスト判定／アドレス比較部２２がパーシャルライトのリクエストに含まれるライトデータのアドレスをフリップフロップ回路２３に保持された前回のパーシャルライトのリクエストに含まれるライトデータのアドレスと比較する（ステップＳ２８）。
　パーシャルライトのリクエストに含まれるライトデータのアドレスがフリップフロップ回路２３に保持された前回のパーシャルライトのリクエストに含まれるライトデータのアドレスと一致する場合には（ステップＳ２８でＹＥＳ）、リクエスト判定／アドレス比較部２２が、ライトデータ及びマスクデータをマージ回路５に、データＲＡＭ　ＲＥ信号をデータＲＡＭ３にそれぞれ出力する。マージ回路５は、データＲＡＭ３に保持されているデータの書き換え部分をマスクデータにより特定し、データＲＡＭ３に保持されているデータとライトデータをマージする（ステップＳ２９）。その後、手順はステップＳ２１に戻る。
　一方、パーシャルライトのリクエストに含まれるライトデータのアドレスがフリップフロップ回路２３に保持された前回のパーシャルライトのリクエストに含まれるライトデータのアドレスと一致しない場合には（ステップＳ２８でＮＯ）、リクエスト判定／アドレス比較部２２は、データセレクト信号及びライトデータをセレクタ８に、データＲＡＭ　ＷＥ信号をデータＲＡＭ３に、マスクデータ及びマスクＲＡＭ　ＷＥ信号をマスクＲＡＭ４にそれぞれ出力する。その結果、データＲＡＭ３がライトデータを保持し、マスクＲＡＭ４がマスクデータを保持する（ステップＳ３０）。リクエスト判定／アドレス比較部２２は、リードリクエストをＣＰＵ１１に出力する（ステップＳ３１）。その後、手順はステップＳ２１に戻る。
　上記ステップＳ２６で、処理するリクエストがパーシャルライトのリクエストでない場合、つまり、処理するリクエストがフルライトのリクエストである場合には（ステップＳ２６でＮＯ）、リクエスト判定／アドレス比較部２２は、フルライトのリクエストに含まれるライトデータのアドレスをフリップフロップ回路２３に保持された前回のフルライトのリクエストに含まれるライトデータのアドレスと比較する（ステップＳ３２）。
　フルライトのリクエストに含まれるライトデータのアドレスがフリップフロップ回路２３に保持された前回のフルライトのリクエストに含まれるライトデータのアドレスと一致する場合は（ステップＳ３２でＹＥＳ）、リクエスト判定／アドレス比較部２２は、データセレクト信号及びライトデータをセレクタ８に、データＲＡＭ　ＷＥ（Write Enable）信号をデータＲＡＭ３にそれぞれ出力する。これにより、データＲＡＭ３はライトデータを上書きする（ステップＳ３３）。メモリ１２はライトデータを書き込む（ステップＳ３４）。一方、フルライトのリクエストに含まれるライトデータのアドレスがフリップフロップ回路２３に保持された前回のフルライトのリクエストに含まれるライトデータのアドレスと一致しない場合は（ステップＳ３２でＮＯ）、リクエスト判定／アドレス比較部２２は、データセレクト信号及びライトデータをセレクタ８に出力する。これにより、メモリ１２はライトデータを書き込む（ステップＳ３４）。
　以上説明したように、本実施の形態によれば、パーシャルライトが同じアドレスに連続して行われない場合に（ステップＳ２８でＮＯ、ステップＳ３０）、制御回路２がリードリクエストに対応するリードデータを受信するまで、ライトデータはデータＲＡＭ３に保持され、マスクデータはマスクＲＡＭ４に保持される。よって、図６（Ａ）の従来のパーシャルライトでは、メモリリードの待ち時間にリクエストを処理できなかったが、図６（Ｂ）の本実施の形態のパーシャルライトでは、制御回路２がメモリリードの待ち時間の間に他のリクエストを処理することができる。従って、データ書き込みのスループットを向上することができる。
１　データ書き込み制御装置
２　制御回路
３　データＲＡＭ
４　マスクＲＡＭ
５，６　マージ回路、
７，８　セレクタ
１１　ＣＰＵ
２１　リクエスト調停部
２２　リクエスト判定／アドレス比較部
２３　フリップフロップ回路

Claims (5)

  1. 　要求装置からの要求がデータの部分書き込みの要求であり、且つ前記部分書き込みが同じアドレスに連続して行われるか否かを判定する判定手段と、
    　前記要求装置からの要求がデータの部分書き込みの要求であり、且つ前記部分書き込みが前回の部分書き込みと異なるアドレスに行われる場合に、データの読み出し要求を前記要求装置に送信する送信手段と、
    　前記データの読み出し要求に対応する読み出しデータを受信するまで、前記部分書き込みの要求に含まれる書き込みデータ及び当該書き込みデータの書き換え場所を示すデータを保持する保持手段と
    　を備えるデータ書き込み制御装置。
  2. 　前記読み出しデータを前記書き込みデータに統合した統合データ、前記読み出しデータ、及び前記要求装置からの書き込み要求の順番に従って、前記統合データ、前記読み出しデータ及び前記書き込み要求の処理順番を調停する調停手段を備える請求項１のデータ書き込み制御装置。
  3. 　前記要求装置からの要求がデータの部分書き込みの要求であり、且つ前記部分書き込みが同じアドレスに連続して行われる場合に、前記書き込みデータの書き換え場所を示すデータに基づいて、前記部分書き込みの要求に含まれる書き込みデータを、前記保持手段に保持されている前回の部分書き込みに対応する書き込みデータに統合する統合手段を備える請求項１又は２に記載のデータ書き込み制御装置。
  4. 　要求装置からの要求がデータの部分書き込みの要求であり、且つ前記部分書き込みが同じアドレスに連続して行われるか否かを判定し、
    　前記要求装置からの要求がデータの部分書き込みの要求であり、且つ前記部分書き込みが前回の部分書き込みと異なるアドレスに行われる場合に、データの読み出し要求を前記要求装置に送信し、
    　前記データの読み出し要求に対応する読み出しデータを受信するまで、前記部分書き込みの要求に含まれる書き込みデータ及び当該書き込みデータの書き換え場所を示すデータを保持するデータ書き込み制御方法。
  5. 　請求項１乃至３のいずれか１項に記載のデータ書き込み制御装置と、
    　前記データ書き込み制御装置に要求を発信する要求装置と
    　を備える情報処理装置。

    　
PCT/JP2011/050888 2011-01-19 2011-01-19 データ書き込み制御装置、データ書き込み制御方法及び情報処理装置 WO2012098655A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11856034.1A EP2667308A1 (en) 2011-01-19 2011-01-19 Data writing control device, data writing control method, and information processing device
JP2012553502A JP5569598B2 (ja) 2011-01-19 2011-01-19 データ書き込み制御装置、データ書き込み制御方法及び情報処理装置
PCT/JP2011/050888 WO2012098655A1 (ja) 2011-01-19 2011-01-19 データ書き込み制御装置、データ書き込み制御方法及び情報処理装置
US13/927,140 US20130290654A1 (en) 2011-01-19 2013-06-26 Data writing control device, data writing control method, and information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/050888 WO2012098655A1 (ja) 2011-01-19 2011-01-19 データ書き込み制御装置、データ書き込み制御方法及び情報処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/927,140 Continuation US20130290654A1 (en) 2011-01-19 2013-06-26 Data writing control device, data writing control method, and information processing device

Publications (1)

Publication Number Publication Date
WO2012098655A1 true WO2012098655A1 (ja) 2012-07-26

Family

ID=46515307

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/050888 WO2012098655A1 (ja) 2011-01-19 2011-01-19 データ書き込み制御装置、データ書き込み制御方法及び情報処理装置

Country Status (4)

Country Link
US (1) US20130290654A1 (ja)
EP (1) EP2667308A1 (ja)
JP (1) JP5569598B2 (ja)
WO (1) WO2012098655A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9304709B2 (en) 2013-09-06 2016-04-05 Western Digital Technologies, Inc. High performance system providing selective merging of dataframe segments in hardware
US11237905B2 (en) * 2019-05-24 2022-02-01 Texas Instruments Incorporated Pipelined read-modify-write operations in cache memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581122A (ja) * 1991-09-20 1993-04-02 Pfu Ltd メモリのパーシヤル・ライト制御方式
JPH05181742A (ja) * 1992-01-08 1993-07-23 Fujitsu Ltd ストアマージ制御方式
JPH06119238A (ja) 1992-10-07 1994-04-28 Hitachi Ltd 主記憶制御方法および装置
JPH07130195A (ja) * 1993-10-01 1995-05-19 Kofu Nippon Denki Kk 記憶装置
US20040064646A1 (en) * 2002-09-26 2004-04-01 Emerson Steven M. Multi-port memory controller having independent ECC encoders

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592684A (en) * 1994-07-22 1997-01-07 Dell Usa, L.P. Store queue including a byte order tracking mechanism for maintaining data coherency
US7043611B2 (en) * 2002-12-11 2006-05-09 Lsi Logic Corporation Reconfigurable memory controller
US20080235461A1 (en) * 2007-03-22 2008-09-25 Sin Tan Technique and apparatus for combining partial write transactions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581122A (ja) * 1991-09-20 1993-04-02 Pfu Ltd メモリのパーシヤル・ライト制御方式
JPH05181742A (ja) * 1992-01-08 1993-07-23 Fujitsu Ltd ストアマージ制御方式
JPH06119238A (ja) 1992-10-07 1994-04-28 Hitachi Ltd 主記憶制御方法および装置
JPH07130195A (ja) * 1993-10-01 1995-05-19 Kofu Nippon Denki Kk 記憶装置
US20040064646A1 (en) * 2002-09-26 2004-04-01 Emerson Steven M. Multi-port memory controller having independent ECC encoders

Also Published As

Publication number Publication date
JPWO2012098655A1 (ja) 2014-06-09
US20130290654A1 (en) 2013-10-31
EP2667308A1 (en) 2013-11-27
JP5569598B2 (ja) 2014-08-13

Similar Documents

Publication Publication Date Title
JP5498505B2 (ja) データバースト間の競合の解決
US8234463B2 (en) Data processing apparatus, memory controller, and access control method of memory controller
KR100285956B1 (ko) 고속직렬버스에연결된동기식및비동기식장치의제어시스템과제어방법
JP4834362B2 (ja) メモリ制御装置。
US8621158B2 (en) Information processor system
JP2006338538A (ja) ストリームプロセッサ
US7685351B2 (en) External device access apparatus
JP5569598B2 (ja) データ書き込み制御装置、データ書き込み制御方法及び情報処理装置
US20070101032A1 (en) Bus arbitration circuit and bus arbitration method
US9342472B2 (en) PRD (physical region descriptor) pre-fetch methods for DMA (direct memory access) units
JP4446968B2 (ja) データ処理装置
US20050135402A1 (en) Data transfer apparatus
US11360529B2 (en) Signal processing system, signal processing circuit, and reset control method
US8239652B2 (en) Data processing system
US20080209085A1 (en) Semiconductor device and dma transfer method
JP2007333892A (ja) メモリ制御装置、バス制御装置及び表示デバイス制御システム
JP2010140440A (ja) バス調停装置
JP2005107873A (ja) 半導体集積回路
KR20100063219A (ko) 시스템 온 칩에서 비트 단위의 데이터 쓰기 방법 및 장치
JP2008033657A (ja) メモリ制御装置および情報処理装置並びにメモリ制御方法
JP2007018440A (ja) アーキテクチャ検証装置
JP4538054B2 (ja) データ転送装置および方法
JP2021190002A (ja) 情報処理装置及びプログラム
KR20090086328A (ko) 반도체 집적 회로 및 최대 지연을 측정하는 방법
JPH1139278A (ja) プロセッサおよびメモリアクセス方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11856034

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012553502

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011856034

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE