KR20090011574A - 그래픽데이터 처리 장치 및 방법 - Google Patents

그래픽데이터 처리 장치 및 방법 Download PDF

Info

Publication number
KR20090011574A
KR20090011574A KR1020070075273A KR20070075273A KR20090011574A KR 20090011574 A KR20090011574 A KR 20090011574A KR 1020070075273 A KR1020070075273 A KR 1020070075273A KR 20070075273 A KR20070075273 A KR 20070075273A KR 20090011574 A KR20090011574 A KR 20090011574A
Authority
KR
South Korea
Prior art keywords
gpu
graphic data
cpu
throughput
data
Prior art date
Application number
KR1020070075273A
Other languages
English (en)
Other versions
KR101467558B1 (ko
Inventor
정창권
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070075273A priority Critical patent/KR101467558B1/ko
Priority to US12/052,488 priority patent/US8217951B2/en
Priority to CN2008101339900A priority patent/CN101354780B/zh
Publication of KR20090011574A publication Critical patent/KR20090011574A/ko
Application granted granted Critical
Publication of KR101467558B1 publication Critical patent/KR101467558B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/50—Indexing scheme relating to G06F9/50
    • G06F2209/509—Offload
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Processing Or Creating Images (AREA)

Abstract

본 발명은 그래픽데이터 처리 장치 및 방법에 관한 것이다. 본 발명은 먼저 그래픽데이터를 처리하도록 명령을 인가하는 CPU가 구비된다. 상기 CPU는 제1코어와 제2코어로 구성된 듀얼 코어 CPU인 것이 바람직하다. 그리고, 상기 인가된 명령에 따라 상기 그래픽데이터를 연산처리하는 GPU가 구비된다. 또한, 상기 CPU와 GPU의 자원(Resource) 사용률(이하 "처리량"이라 함.)을 체크하는 처리량 체크부가 구비된다. 상기 체크된 GPU의 처리량이 상기 GPU의 기준처리량보다 크고, 동시에 상기 CPU의 처리량이 상기 CPU의 기준처리량보다 작으면 상기 GPU와 CPU가 병렬로 상기 그래픽데이터를 연산처리하도록 제어하는 노오스 브릿지(North Bridge)가 구비된다. 반면에, 상기 노오스 브릿지는 상기 체크된 GPU의 처리량이 상기 GPU의 기준처리량보다 작고, 동시에 상기 CPU의 처리량이 상기 CPU의 기준처리량보다 크면 상기 GPU만이 상기 그래픽데이터를 연산처리하도록 제어한다. 이와 같은 본 발명에 의하면, GPU와 CPU의 사용률을 체크하여 처리될 그래픽데이터를 GPU에서만 처리하도록 하거나 또는 GPU와 CPU가 병렬로 처리하도록 하여 상기 GPU에 과부하가 걸리지 않게 되는 이점이 있다.
GPU, 듀얼 코어, SLI, SFR

Description

그래픽데이터 처리 장치 및 방법{A APPARATUS AND A METHOD OF GRAPHIC DATA PROCESSING}
도 1은 본 발명의 바람직한 실시 예에 따른 그래픽데이터 처리 장치의 구성도.
도 2는 본 발명의 바람직한 실시 예에 따른 그래픽데이터 처리 방법의 흐름도.
도 3은 처리될 그래픽데이터를 일정 영역으로 분리하기 위한 화면 분할예시도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 메모리 20 : 중앙처리유닛(CPU)
22 : 제1코어 24 : 제2코어
30 : 그래픽 카드 32 : 그래픽처리유닛(GPU)
40 : 처리량 체크부 50 : 노오스 브릿지(North Bridge)
60 : 이용자 선택부 70 : 데이터분리부
80 : 데이터결합부 90 : 디스플레이부
본 발명은 그래픽데이터 처리에 관한 것으로, 특히 GPU와 CPU의 사용률을 체크하여 처리될 그래픽데이터를 GPU에서만 처리하도록 하거나 또는 GPU와 CPU가 병렬로 처리하도록 하는 그래픽데이터 처리 장치 및 방법에 관한 것이다.
일반적으로, 비디오 카드, 비디오 디스플레이 카드, 비디오 컨트롤러 등으로 불리기도 하는 그래픽 카드는 PC(Personal Computer) 시스템에서 발생된 디지털 정보를 아날로그 신호로 변환하여 디스플레이부로 전송하는 역할을 담당하고 있다.
최근 그래픽 카드는 2D에서 3D 그래픽 처리까지 그 기능이 확대됨에 따라 상기 PC 시스템에서의 그래픽 카드는 그 중요성이 더 커져만 가고 있다.
그러나, 상기 그래픽 카드의 성능은 그래픽처리유닛(Graphics Processing Unit; 이하 "GPU"라 함.)에 따라 결정되므로, 상기 GPU가 처리해야 하는 데이터량이 많아 과부하가 걸리면 상기 그래픽 카드의 처리속도가 떨어지게 된다.
이에 따라, PC 시스템의 성능이 아무리 뛰어나도 상기 GPU에 과부하가 걸려 처리가 늦어지면 상기 PC 시스템의 성능도 함께 떨어지는 문제점이 있다.
이에 본 발명의 목적은 GPU와 CPU의 사용률을 체크하여 처리될 그래픽데이터를 GPU에서만 처리하도록 하거나 또는 GPU와 CPU가 병렬로 처리하도록 하는 그래픽데이터 처리 장치 및 방법을 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따른 그래픽데이터 처리 장치는, 듀얼 코어 CPU, 그래픽데이터를 연산처리하는 GPU, 상기 CPU와 GPU의 연산처리량을 체크하는 처리량 체크부, 그리고 상기 체크된 CPU와 GPU의 연산처리량과 상기 CPU와 GPU의 기준처리량을 각각 비교하고, 상기 비교결과에 따라 상기 CPU와 GPU가 상기 그래픽데이터를 병렬로 연산처리하거나 또는 상기 GPU만이 연산처리하도록 제어하는 제어부를 포함하여 구성된다.
상기 제어부는 상기 비교결과 상기 GPU의 연산처리량이 상기 GPU의 기준처리량보다 작고, 동시에 상기 CPU의 연산처리량이 상기 CPU의 기준처리량보다 크면 상기 GPU에서만 상기 그래픽데이터를 연산처리하도록 제어한다.
상기 제어부는 상기 비교결과 상기 GPU의 연산처리량이 상기 GPU의 기준처리량보다 크고, 동시에 상기 CPU의 연산처리량이 상기 CPU의 기준처리량보다 작으면, 상기 GPU와 CPU가 병렬로 상기 그래픽데이터를 연산처리하도록 제어한다.
상기 제어부로부터 상기 그래픽데이터를 전달받고 상기 전달된 그래픽데이터를 분리하는 데이터분리부, 그리고 상기 분리된 그래픽데이터를 상기 GPU 및 CPU가 연산처리하면, 모니터에 디스플레이되도록 상기 연산처리된 그래픽데이터를 결합하는 데이터결합부를 더 포함하여 구성된다.
상기 제어부는 상기 CPU에서 처리된 그래픽데이터를 상기 데이터결합부로 전달한다.
상기 그래픽데이터를 상기 GPU에서만 연산처리할 것인지 또는 상기 GPU와 CPU가 병렬로 연산처리할 것인지를 수동적으로 선택할 수 있는 이용자 선택부를 더 포함하여 구성된다.
상기 제어부는 상기 처리량 체크부로부터 제공된 GPU 및 CPU의 연산처리량에 따라 상기 CPU의 코어 중 하나의 코어는 시스템 데이터를 처리하고, 다른 하나의 코어는 그래픽데이터를 처리하도록 GPU로 할당한다.
상기 연산처리량은 상기 그래픽데이터 또는 시스템 데이터를 처리하기 위한 사용률이다.
또한, 상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따른 그래픽데이터 처리 방법은, 그래픽데이터를 처리하기 위한 명령이 인가되는 단계, 상기 인가된 명령에 따라 GPU 및 CPU의 연산처리량을 체크하는 단계, 상기 체크된 GPU 및 CPU의 연산처리량과 상기 GPU 및 CPU의 기준처리량을 각각 비교하는 단계, 그리고 상기 비교결과에 따라 상기 GPU와 CPU가 병렬로 상기 그래픽데이터를 연산처리하도록 제어하거나 또는 상기 GPU만이 상기 그래픽데이터를 연산처리하도록 제어하는 단계를 포함한다.
상기 제어 단계는, 상기 비교결과 상기 GPU의 연산처리량이 상기 GPU의 기준처리량보다 작고, 동시에 상기 CPU의 연산처리량이 상기 CPU의 기준처리량보다 크면 상기 GPU에서만 상기 그래픽데이터를 연산처리하도록 제어된다.
상기 제어 단계는, 상기 비교결과 상기 GPU의 연산처리량이 상기 GPU의 기준처리량보다 크고, 동시에 상기 CPU의 연산처리량이 상기 CPU의 기준처리량보다 작 으면 상기 GPU 및 CPU가 병렬로 상기 그래픽데이터를 연산처리하도록 제어한다.
상기 제어 단계는, 상기 CPU의 코어 중 하나의 코어가 상기 그래픽데이터를 연산처리하도록 할당하는 단계, 상기 할당된 코어와 GPU가 병렬로 연산처리하도록 상기 그래픽데이터를 분리하는 단계, 그리고 상기 분리된 그래픽데이터를 모니터를 통해 하나의 프레임으로 디스플레이될 수 있도록 결합하는 단계를 더 포함한다.
상기 분리 단계는, 상기 모니터의 전체 화면 중 분할된 일정 영역의 그래픽데이터를 분리한다.
상기 할당된 코어에 의해 연산처리된 그래픽데이터는 제어부를 통해 전달되고, 상기 GPU에 의해 연산처리된 그래픽데이터는 상기 GPU를 통해 각각 싱크(sync)를 맞추어 전달되는 단계를 더 포함한다.
상기한 바와 같은 구성으로 이루어진 본 발명은 GPU와 CPU의 사용률을 체크하여 처리될 그래픽데이터를 GPU에서만 처리하거나 또는 GPU와 CPU가 병렬로 처리할 수 있게 된다.
이하, 본 발명에 의한 그래픽데이터 처리 장치를 첨부된 도면에 도시된 바람직한 실시 예를 참고하여 상세하게 설명한다.
도 1을 참조하면, 메모리(10)를 액세스하여 각종 응용프로그램을 실행시키고 그에 해당하는 그래픽데이터를 처리하도록 명령을 인가하는 중앙처리유닛(Central Processing Unit; 이하 "CPU"라 함.)(20)이 구비된다. 상기 CPU(20)는 제1코어(22)와 제2코어(24)로 구성된 듀얼 코어(Dual Core) CPU인 것이 바람직하다. 상기 듀얼 코어 중 하나의 코어는 시스템 데이터를 연산처리하고 다른 하나의 코어는 후술하 는 노오스 브릿지(North Bridge)(50)의 제어에 따라 그래픽데이터를 연산처리하게 된다. 여기서, 상기 제2코어(24)가 상기 그래픽데이터를 연산처리하도록 할당되는 것으로 설명하겠다.
그리고, 상기 CPU(20)에 의해 인가된 명령에 따라 상기 노오스 브릿지(50)를 통해 상기 그래픽데이터를 제공받고 디스플레이부(90)에 출력되도록 영상신호로 변환하는 그래픽 카드(30)가 구비된다.
상기 그래픽 카드(30)에는 상기 제공된 그래픽데이터를 연산처리하는 그래픽처리유닛(Graphics Processing Unit; 이하 "GPU"라 함.)(32)이 구비된다.
또한, 상기 CPU(20)와 GPU(32)의 자원(Resource) 사용률(이하 "처리량"이라 함.)을 체크하는 처리량 체크부(40)가 구비된다. 예컨대, 상기 처리량 체크부(40)는 마이크로 소프트사에서 제공되는 윈도우즈(Windows)의 작업관리자와, 상기 그래픽 카드(30)에 대응되는 드라이버이다.
상기 처리량 체크부(40)로부터 체크된 GPU(32)와 CPU(20)의 처리량이 제공되면, 상기 제공된 GPU(32) 및 CPU(20)의 처리량과 미리 설정된 GPU(32)의 기준처리량(이하 "제1기준처리량"이라 함.)과 상기 CPU(20)의 기준처리량(이하 "제2기준처리량"이라 함.)을 각각 비교하는 노오스 브릿지(50)가 구비된다. 또, 상기 노오스 브릿지(50)는 상기 비교결과 상기 제공된 GPU(32)의 처리량이 상기 제1기준처리량보다 작고, 동시에 상기 제공된 CPU(20)의 처리량이 상기 제2기준처리량보다 크면 상기 GPU(32)만이 상기 그래픽데이터를 연산처리하도록 제어한다. 이와는 달리, 상기 노오스 브릿지(50)는 상기 비교결과 상기 제공된 GPU(32)의 처리량이 상기 제1 기준처리량보다 크고, 동시에 상기 제공된 CPU(20)의 처리량이 상기 제2기준처리량보다 작으면 상기 제2코어(24)와 GPU(32)가 병렬로 상기 그래픽데이터를 연산처리하도록 제어한다.
즉, 상기 노오스 브릿지(50)에 의해 상기 제2코어(24)가 GPU의 기능을 수행하도록 할당됨에 따라 상기 제2코어(24)와 GPU(32)는 상기 그래픽데이터를 병렬 연산처리하게 되는 것이다.
또, 상기 노오스 브릿지(50)의 제어에 따라 상기 제2코어(24)와 GPU가 상기 그래픽데이터를 병렬처리시, 상기 노오스 브릿지(50)는 데이터분리부(이하 "분리부"라 함.)(70)로 상기 그래픽데이터를 전달한다. 또, 상기 노오스 브릿지(50)는 상기 제2코어(24)에 의해 연산처리된 그래픽데이터를 데이터결합부(이하 "결합부"라 함.)(80)로 전달한다.
상기 분리부(70)는 상기 노오스 브릿지(50)로부터 상기 그래픽데이터가 전달되면 상기 전달된 그래픽데이터를 분리한다. 여기서, 상기 그래픽데이터 분리는 각 프레임을 일정 영역으로 2분할하고 상기 분할된 영역의 그래픽데이터를 각각 상기 제2코어(24)와 GPU(32)가 병렬로 연산처리하도록 하기 위한 것이다.
상기 결합부(80)는 상기 제2코어(24)와 GPU(32)를 통해 각각 연산처리된 그래픽데이터가 전달되면 상기 전달된 그래픽데이터를 결합한다.
그리고, 상기 GPU(32)만이 상기 그래픽데이터를 연산처리하거나 또는 상기 GPU(32)와 CPU(20)가 병렬로 상기 그래픽데이터를 연산처리하도록 이용자가 수동적으로 선택할 수 있는 이용자 선택부(60)가 구비된다. 여기서, 설명의 용이성을 위 해 상술하였듯이 상기 GPU(32)와 CPU(20)의 처리량에 따라 상기 GPU(32)만이 상기 그래픽데이터를 연산처리하거나 또는 상기 GPU(32)와 CPU(20)가 병렬로 상기 그래픽데이터를 연산처리하도록 자동적으로 할당되는 것으로 설명하겠다.
이하, 상기한 바와 같은 구성을 가지는 본 발명의 바람직한 실시 예에 따른 그래픽데이터 처리 방법을 도 2 및 도 3을 참조하여 상세하게 설명한다.
먼저, 도 2를 참조하면 응용프로그램 실행 명령에 따라 상기 CPU(20)는 메모리(10)를 액세스하여 연산처리를 수행하고, 그에 해당하는 그래픽데이터 처리 명령을 인가한다(S10).
그러면, 노오스 브릿지(50)는 상기 그래픽데이터를 그래픽 카드(80)로 전달한다.
상기 그래픽데이터가 상기 그래픽 카드(80)로 전달되면, 처리량 체크부(40)는 현재 구동중인 상기 GPU(32)와 CPU(20)의 처리량을 체크하고 상기 노오스 브릿지(50)로 체크된 상기 GPU(32)와 CPU(20)의 처리량을 지속적으로 전달한다(S20).
그에 따라, 노오스 브릿지(50)는 전달된 상기 GPU(32) 및 CPU(20)의 처리량과 미리 설정된 제1기준처리량 및 제2기준처리량을 각각 비교한다(S30). 여기서, 상기 미리 설정된 기준처리량은 이용자에 의해 설정되거나 또는 임의로 디폴트 값(default value)이 설정될 수 있다.
상기 제30단계에서, 비교결과 상기 GPU(32)의 처리량이 상기 제1기준처리량보다 크고, 동시에 상기 CPU(40)의 처리량이 상기 제2기준처리량보다 작으면 상기 노오스 브릿지(50)는 제2코어(24)가 GPU의 기능을 수행하도록 할당한다(S40). 이 때, 상기 노오스 브릿지(50)에 의해 상기 제2코어(24)가 GPU의 기능이 수행되도록 할당됨에 따라 상기 CPU(20)의 제1코어(22)는 시스템 데이터를 연산처리하고, 상기 제2코어(24)와 GPU(32)는 상기 그래픽데이터를 병렬로 연산처리하게 되는 것이다.
그리고, 상기 노오스 브릿지(50)는 상기 제2코어(24)가 상기 그래픽데이터를 처리하도록 할당됨에 따라 상기 그래픽데이터를 분리부(60)로 전달한다
상기 노오스 브릿지(50)로부터 상기 그래픽데이터가 전달되면, 상기 분리부(60)는 상기 제2코어(24)와 GPU(32)에서 각각 처리될 그래픽데이터를 분리한다(S60). 여기서, 상기 그래픽데이터 분리는 각 프레임을 일정 영역으로 2분할하고 상기 분할된 영역의 그래픽데이터를 각각 상기 제2코어(24)와 GPU(32)가 연산처리 하도록 하기 위한 것이다.
예컨대, 도 3은 그래픽데이터를 처리하기 위하여 2분할되는 화면 분할예시도가 도시되어 있다. 도 3을 참조하면, 상기 분리부(60)는 상기 디스플레이부(80) 전체 화면이 가로 또는 세로로 2분할되도록 상기 그래픽데이터를 분리한다. 상기 분할된 영역 중 A영역의 그래픽데이터는 상기 제2코어(24)에 의해 연산처리가 수행되고, 상기 분할된 영역 중 B영역의 그래픽데이터는 상기 GPU(32)에 의해 연산처리가 수행되도록 상기 그래픽데이터를 분리하게 된다. 이는 지포스(Gforce)의 SLI(Scalable Link Interface)에서 화면을 랜더링하는 방식 중 SFR(Split Frame Rendering)과 동일한 방식이다.
상기 제50단계에서, 상기 분리부(60)에 의해 상기 분리된 그래픽데이터는 상기 노오스 브릿지(50)를 통해 상기 제2코어(24)와 GPU(32)로 각각 전달된다.
그러면, 상기 제2코어(24)와 GPU(32)는 각각 상기 전달된 그래픽데이터를 병렬로 연산처리를 수행한다(S60).
상기 제2코어(24)에 의해 연산처리된 그래픽데이터는 상기 노오스 브릿지(50)를 통해 결합부(70)로 전달되고, 상기 GPU(32)에 의해 연산처리된 데이터는 상기 GPU(32)를 통해 상기 결합부(70)로 전달된다. 이때, 상기 제2코어(24)와 GPU(32)는 싱크(sync)를 맞추어 출력하게 된다.
상기 출력된 그래픽데이터를 전달받은 상기 결합부(70)는 상기 디스플레이부(80)에 전체 화면으로 표시될 수 있도록 상기 그래픽데이터를 결합한다(S70). 만약 상기 그래픽 카드가 16배속 슬롯의 대역폭을 갖는다면, 상기 결합부(70)는 8배속 슬롯의 대역폭으로 나누어 각각 전달받고 상기 전달된 그래픽데이터를 결합하는 것이다.
상기 결합된 그래픽데이터는 상기 그래픽 카드(30)를 통해 디스플레이부(80)에 표시되게 된다(S80).
한편, 제30단계에서, 상기 비교결과 상기 GPU(32)의 처리량이 상기 제1기준처리량보다 작고, 동시에 상기 CPU(20)의 처리량이 상기 제2기준처리량보다 크면 상기 노오스 브릿지(50)는 상기 GPU(32)만이 상기 그래픽데이터를 처리하도록 제어한다(S32).
이와 같이 상기 실시 예에 설명되고 있는 본 발명은 GPU와 CPU의 사용률을 체크하여 처리될 그래픽데이터를 GPU에서만 처리하도록 하거나 또는 GPU와 CPU가 병렬로 처리하도록 하여 상기 GPU에 과부하가 걸리지 않게 되는 이점 있다.
이러한 본 발명의 범위는 상기한 실시 예에 한정되지 않고, 상기와 같은 기술범위 안에서 당업계의 통상의 기술자에게 있어서는 본 발명을 기초로 하는 다른 많은 변형이 가능할 것이다.
이상에서 설명한 바와 같이 본 발명의 그래픽데이터 처리 장치 및 방법에 따르면, GPU와 CPU의 사용률을 체크하여 처리될 그래픽데이터를 GPU에서만 처리하도록 하거나 또는 GPU와 CPU가 병렬로 처리하도록 하는 효과가 있다.
또한, 그래픽데이터를 GPU와 CPU가 병렬로 처리하도록 함에 따라 두 개의 그래픽 카드의 성능이 구현되어 비용 절감 및 부피 축소가 가능하다.

Claims (14)

  1. 듀얼 코어 CPU,
    그래픽데이터를 연산처리하는 GPU,
    상기 CPU와 GPU의 연산처리량을 체크하는 처리량 체크부, 그리고
    상기 체크된 CPU와 GPU의 연산처리량과 상기 CPU와 GPU의 기준처리량을 각각 비교하고, 상기 비교결과에 따라 상기 CPU와 GPU가 상기 그래픽데이터를 병렬로 연산처리하거나 또는 상기 GPU만이 연산처리하도록 제어하는 제어부를 포함하여 구성되는 것을 특징으로 하는 그래픽데이터 처리 장치.
  2. 제 1항에 있어서, 상기 제어부는,
    상기 비교결과 상기 GPU의 연산처리량이 상기 GPU의 기준처리량보다 작고, 동시에 상기 CPU의 연산처리량이 상기 CPU의 기준처리량보다 크면 상기 GPU에서만 상기 그래픽데이터를 연산처리하도록 제어하는 것을 특징으로 하는 그래픽데이터 처리 장치.
  3. 제 1항에 있어서, 상기 제어부는,
    상기 비교결과 상기 GPU의 연산처리량이 상기 GPU의 기준처리량보다 크고, 동시에 상기 CPU의 연산처리량이 상기 CPU의 기준처리량보다 작으면, 상기 GPU와 CPU가 병렬로 상기 그래픽데이터를 연산처리하도록 제어하는 것을 특징으로 하는 그래픽데이터 처리 장치.
  4. 제 1항 또는 제 3항에 있어서,
    상기 제어부로부터 상기 그래픽데이터를 전달받고 상기 전달된 그래픽데이터를 분리하는 데이터분리부, 그리고
    상기 분리된 그래픽데이터를 상기 GPU 및 CPU가 연산처리하면, 모니터에 디스플레이되도록 상기 연산처리된 그래픽데이터를 결합하는 데이터결합부를 더 포함하여 구성되는 것을 특징으로 하는 그래픽데이터 처리 장치.
  5. 제 4항에 있어서,
    상기 제어부는 상기 CPU에서 처리된 그래픽데이터를 상기 데이터결합부로 전달하는 것을 특징으로 하는 그래픽데이터 처리 장치.
  6. 제 1항에 있어서,
    상기 그래픽데이터를 상기 GPU에서만 연산처리할 것인지 또는 상기 GPU와 CPU가 병렬로 연산처리할 것인지를 수동적으로 선택할 수 있는 이용자 선택부를 더 포함하여 구성되는 것을 특징으로 하는 그래픽데이터 처리 장치.
  7. 제 1항 또는 제 6항에 있어서,
    상기 제어부는 상기 처리량 체크부로부터 제공된 GPU 및 CPU의 연산처리량에 따라 상기 CPU의 코어 중 하나의 코어는 시스템 데이터를 처리하고, 다른 하나의 코어는 그래픽데이터를 처리하도록 GPU로 할당하는 것을 특징으로 하는 그래픽데이터 처리 장치.
  8. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 연산처리량은 상기 그래픽데이터 또는 시스템 데이터를 처리하기 위한 사용률인 것을 특징으로 하는 그래픽데이터 처리 장치.
  9. 그래픽데이터를 처리하기 위한 명령이 인가되는 단계,
    상기 인가된 명령에 따라 GPU 및 CPU의 연산처리량을 체크하는 단계,
    상기 체크된 GPU 및 CPU의 연산처리량과 상기 GPU 및 CPU의 기준처리량을 각각 비교하는 단계, 그리고
    상기 비교결과에 따라 상기 GPU와 CPU가 병렬로 상기 그래픽데이터를 연산처리하도록 제어하거나 또는 상기 GPU만이 상기 그래픽데이터를 연산처리하도록 제어하는 단계를 포함하는 것을 특징으로 하는 그래픽데이터 처리 방법.
  10. 제 9항에 있어서, 상기 제어 단계는,
    상기 비교결과 상기 GPU의 연산처리량이 상기 GPU의 기준처리량보다 작고, 동시에 상기 CPU의 연산처리량이 상기 CPU의 기준처리량보다 크면 상기 GPU에서만 상기 그래픽데이터를 연산처리하도록 제어하는 것을 특징으로 하는 그래픽데이터 처리 방법.
  11. 제 9항에 있어서, 상기 제어 단계는,
    상기 비교결과 상기 GPU의 연산처리량이 상기 GPU의 기준처리량보다 크고, 동시에 상기 CPU의 연산처리량이 상기 CPU의 기준처리량보다 작으면 상기 GPU 및 CPU가 병렬로 상기 그래픽데이터를 연산처리하도록 제어하는 단계를 포함하는 것을 특징으로 하는 그래픽데이터 처리 방법.
  12. 제 9항 또는 제 11항에 있어서, 상기 제어 단계는,
    상기 CPU의 코어 중 하나의 코어가 상기 그래픽데이터를 연산처리하도록 할당하는 단계,
    상기 할당된 코어와 GPU가 병렬로 연산처리하도록 상기 그래픽데이터를 분리하는 단계, 그리고
    상기 분리된 그래픽데이터를 모니터를 통해 하나의 프레임으로 디스플레이될 수 있도록 결합하는 단계를 더 포함하는 것을 특징으로 하는 그래픽데이터 처리 방법.
  13. 제 12항에 있어서, 상기 분리 단계는,
    상기 모니터의 전체 화면 중 분할된 일정 영역의 그래픽데이터를 분리하는 것을 특징으로 하는 그래픽데이터 처리 방법.
  14. 제 12항에 있어서, 상기 결합 단계에서,
    상기 할당된 코어에 의해 연산처리된 그래픽데이터는 제어부를 통해 전달되고, 상기 GPU에 의해 연산처리된 그래픽데이터는 상기 GPU를 통해 각각 싱크(sync)를 맞추어 전달되는 단계를 더 포함하는 것을 특징으로 하는 그래픽데이터 처리 방법.
KR1020070075273A 2007-07-26 2007-07-26 그래픽데이터 처리 장치 및 방법 KR101467558B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070075273A KR101467558B1 (ko) 2007-07-26 2007-07-26 그래픽데이터 처리 장치 및 방법
US12/052,488 US8217951B2 (en) 2007-07-26 2008-03-20 Graphic data processing apparatus and method
CN2008101339900A CN101354780B (zh) 2007-07-26 2008-07-17 图形数据处理设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070075273A KR101467558B1 (ko) 2007-07-26 2007-07-26 그래픽데이터 처리 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090011574A true KR20090011574A (ko) 2009-02-02
KR101467558B1 KR101467558B1 (ko) 2014-12-01

Family

ID=40294909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070075273A KR101467558B1 (ko) 2007-07-26 2007-07-26 그래픽데이터 처리 장치 및 방법

Country Status (3)

Country Link
US (1) US8217951B2 (ko)
KR (1) KR101467558B1 (ko)
CN (1) CN101354780B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011714A (ko) * 2011-07-22 2013-01-30 에스케이플래닛 주식회사 화면 가상화 기반 어플리케이션 구동 시스템 및 방법
KR101523861B1 (ko) * 2010-12-14 2015-05-28 아마존 테크놀로지스, 인크. 범용 프로세서와 그래픽 프로세서 사이의 부하 분산
US9430810B2 (en) 2013-03-07 2016-08-30 Huawei Technologies Co., Ltd. Drawing method, apparatus, and terminal
WO2017007044A1 (ko) * 2015-07-07 2017-01-12 삼성전자 주식회사 신호 처리 장치 및 방법
KR20170116439A (ko) * 2016-04-11 2017-10-19 한국전자통신연구원 태스크 스케줄링 방법 및 장치
KR20180064922A (ko) * 2016-12-06 2018-06-15 한국전자통신연구원 이종 계산 장치 기반의 질의 처리 방법 및 장치

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199158B2 (en) * 2008-06-11 2012-06-12 Intel Corporation Performance allocation method and apparatus
US8300056B2 (en) 2008-10-13 2012-10-30 Apple Inc. Seamless display migration
US8369564B2 (en) * 2009-06-30 2013-02-05 Apple Inc. Automatic generation and use of region of interest and domain of definition functions
US8400458B2 (en) * 2009-09-09 2013-03-19 Hewlett-Packard Development Company, L.P. Method and system for blocking data on a GPU
US8368702B2 (en) 2010-01-06 2013-02-05 Apple Inc. Policy-based switching between graphics-processing units
US8797334B2 (en) 2010-01-06 2014-08-05 Apple Inc. Facilitating efficient switching between graphics-processing units
US8648868B2 (en) 2010-01-06 2014-02-11 Apple Inc. Color correction to facilitate switching between graphics-processing units
US20110242115A1 (en) * 2010-03-30 2011-10-06 You-Ming Tsao Method for performing image signal processing with aid of a graphics processing unit, and associated apparatus
CN101840329B (zh) * 2010-04-19 2012-10-03 浙江大学 一种基于图拓扑结构的数据并行处理方法
CN101833438A (zh) * 2010-04-19 2010-09-15 浙江大学 一种基于多重并行的数据通用处理方法
US8730251B2 (en) * 2010-06-07 2014-05-20 Apple Inc. Switching video streams for a display without a visible interruption
JP2012003619A (ja) * 2010-06-18 2012-01-05 Sony Corp 情報処理装置、情報処理装置の制御方法、およびプログラム
US20120092351A1 (en) * 2010-10-19 2012-04-19 Apple Inc. Facilitating atomic switching of graphics-processing units
US8922567B2 (en) * 2011-03-11 2014-12-30 Broadcom Corporation Regulation of screen composing in a device
US9312594B2 (en) 2011-03-22 2016-04-12 Intel Corporation Lightweight cavity filter and radio subsystem structures
US9564672B2 (en) 2011-03-22 2017-02-07 Intel Corporation Lightweight cavity filter structure
KR20130019674A (ko) * 2011-08-17 2013-02-27 삼성전자주식회사 단말 및 그 단말에서 어플리케이션 수행 방법
KR101845328B1 (ko) * 2011-08-22 2018-04-04 삼성전자 주식회사 단말 및 그 단말에서 어플리케이션 수행 방법
US8810584B2 (en) * 2011-09-13 2014-08-19 Nvidia Corporation Smart power management in graphics processing unit (GPU) based cluster computing during predictably occurring idle time
CN103310475B (zh) * 2012-03-16 2017-09-12 腾讯科技（深圳）有限公司 动画播放方法及装置
US9510772B2 (en) 2012-04-10 2016-12-06 Cardionxt, Inc. System and method for localizing medical instruments during cardiovascular medical procedures
US9262795B2 (en) 2012-07-31 2016-02-16 Intel Corporation Hybrid rendering systems and methods
US20150009222A1 (en) 2012-11-28 2015-01-08 Nvidia Corporation Method and system for cloud based virtualized graphics processing for remote displays
US11082490B2 (en) 2012-11-28 2021-08-03 Nvidia Corporation Method and apparatus for execution of applications in a cloud system
US9275601B2 (en) 2012-12-12 2016-03-01 Intel Corporation Techniques to control frame display rate
CN103984669A (zh) 2013-02-07 2014-08-13 辉达公司 一种用于图像处理的系统和方法
US9078583B2 (en) 2013-08-22 2015-07-14 Aftx, Inc. Methods, systems, and apparatus for identification and characterization of rotors associated with atrial fibrillation
CN104298556B (zh) * 2013-07-17 2018-01-09 华为技术有限公司 流处理单元的分配方法及装置
CN103617626A (zh) * 2013-12-16 2014-03-05 武汉狮图空间信息技术有限公司 基于cpu+gpu的遥感影像多尺度异构并行分割方法
US9235871B2 (en) 2014-02-06 2016-01-12 Oxide Interactive, LLC Method and system of a command buffer between a CPU and GPU
CN103841389B (zh) * 2014-04-02 2015-10-21 北京奇艺世纪科技有限公司 一种视频播放方法及播放器
CN104836970B (zh) * 2015-03-27 2018-06-15 北京联合大学 基于gpu实时视频处理的多投影融合方法和系统
WO2016178446A1 (ko) * 2015-05-07 2016-11-10 에스피테크놀러지주식회사 그래픽 처리 장치와 이에 포함되는 크로스 드라이버 제어 모듈 및 그 제어방법
CN105046638B (zh) * 2015-08-06 2019-05-21 骆凌 处理器系统及其图像数据处理方法
US10445850B2 (en) * 2015-08-26 2019-10-15 Intel Corporation Technologies for offloading network packet processing to a GPU
EP3465605B1 (en) * 2016-05-27 2021-01-20 Analog Way S.A.S. A computer-implemented method for reducing video latency of a computer video processing system and computer program product thereto
CN106375682B (zh) * 2016-08-31 2020-02-18 深圳市大疆灵眸科技有限公司 影像处理方法、装置与可移动设备、无人机遥控器及系统
KR101827167B1 (ko) * 2016-11-01 2018-02-08 고려대학교 세종산학협력단 Sift 병렬 처리를 이용한 고속 영상 스티칭 방법 및 장치
CN108337465B (zh) * 2017-02-09 2021-05-14 腾讯科技（深圳）有限公司 视频处理方法和装置
US10255109B2 (en) * 2017-04-17 2019-04-09 Intel Corporation High bandwidth connection between processor dies
CN107135257A (zh) * 2017-04-28 2017-09-05 东方网力科技股份有限公司 一种节点集群中任务分配的方法、节点和系统
CN107688495B (zh) * 2017-06-22 2020-11-03 平安科技（深圳）有限公司 调度处理器的方法及设备
US10614541B2 (en) 2017-06-29 2020-04-07 Nvidia Corporation Hybrid, scalable CPU/GPU rigid body pipeline
CN107515736B (zh) * 2017-07-01 2021-01-15 广州深域信息科技有限公司 一种在嵌入式设备上加速深度卷积网络计算速度的方法
US10475149B2 (en) * 2017-09-25 2019-11-12 Intel Corporation Policies and architecture to dynamically offload VR processing to HMD based on external cues
CN109726005B (zh) * 2017-10-27 2023-02-28 伊姆西Ip控股有限责任公司 用于管理资源的方法、服务器系统和计算机可读介质
CN108288056A (zh) * 2018-04-09 2018-07-17 王雅钲 基于大规模图像数据的物体特征提取、识别装置
US10672330B2 (en) 2018-05-14 2020-06-02 International Business Machines Corporation Display region filtering based on priority
US20200334084A1 (en) * 2019-04-16 2020-10-22 Kazuhm, Inc. Distributed in-platform data storage utilizing graphics processing unit (gpu) memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774668A (en) * 1995-06-07 1998-06-30 Microsoft Corporation System for on-line service in which gateway computer uses service map which includes loading condition of servers broadcasted by application servers for load balancing
WO2000014714A1 (en) * 1998-09-04 2000-03-16 Innovative Solutions And Support Inc. Flat panel display using dual cpu's for an aircraft cockpit
US6438652B1 (en) * 1998-10-09 2002-08-20 International Business Machines Corporation Load balancing cooperating cache servers by shifting forwarded request
US6618042B1 (en) * 1999-10-28 2003-09-09 Gateway, Inc. Display brightness control method and apparatus for conserving battery power
TW527544B (en) 2000-06-16 2003-04-11 Silicon Integrated Sys Corp An apparatus for supporting cooperation of embedded and additional graphics accelerators and method thereof
CN1186748C (zh) 2003-01-28 2005-01-26 威盛电子股份有限公司 数据处理路径选择方法及使用该方法的图形处理器
US7620687B2 (en) * 2004-06-25 2009-11-17 Telcordia Technologies, Inc. Distributed request routing
JP4190476B2 (ja) * 2004-09-22 2008-12-03 株式会社ソニー・コンピュータエンタテインメント グラフィックプロセッサ、制御用プロセッサおよび情報処理装置
US8274518B2 (en) * 2004-12-30 2012-09-25 Microsoft Corporation Systems and methods for virtualizing graphics subsystems
US7613346B2 (en) * 2005-05-27 2009-11-03 Ati Technologies, Inc. Compositing in multiple video processing unit (VPU) systems
US7830390B2 (en) * 2005-07-19 2010-11-09 Graphics Properties Holdings, Inc. Color computation of pixels using a plurality of vertex or fragment shader programs
US8108844B2 (en) * 2006-06-20 2012-01-31 Google Inc. Systems and methods for dynamically choosing a processing element for a compute kernel
US8276164B2 (en) * 2007-05-03 2012-09-25 Apple Inc. Data parallel computing on multiple processors

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523861B1 (ko) * 2010-12-14 2015-05-28 아마존 테크놀로지스, 인크. 범용 프로세서와 그래픽 프로세서 사이의 부하 분산
KR20130011714A (ko) * 2011-07-22 2013-01-30 에스케이플래닛 주식회사 화면 가상화 기반 어플리케이션 구동 시스템 및 방법
US9430810B2 (en) 2013-03-07 2016-08-30 Huawei Technologies Co., Ltd. Drawing method, apparatus, and terminal
WO2017007044A1 (ko) * 2015-07-07 2017-01-12 삼성전자 주식회사 신호 처리 장치 및 방법
US10956154B2 (en) 2015-07-07 2021-03-23 Samsung Electronics Co., Ltd. Signal processing device and method
KR20170116439A (ko) * 2016-04-11 2017-10-19 한국전자통신연구원 태스크 스케줄링 방법 및 장치
KR20180064922A (ko) * 2016-12-06 2018-06-15 한국전자통신연구원 이종 계산 장치 기반의 질의 처리 방법 및 장치

Also Published As

Publication number Publication date
US8217951B2 (en) 2012-07-10
US20090027403A1 (en) 2009-01-29
CN101354780A (zh) 2009-01-28
CN101354780B (zh) 2012-05-30
KR101467558B1 (ko) 2014-12-01

Similar Documents

Publication Publication Date Title
KR20090011574A (ko) 그래픽데이터 처리 장치 및 방법
US10403237B2 (en) Processing method and device for multi-screen splicing display
US8341624B1 (en) Scheduling a virtual machine resource based on quality prediction of encoded transmission of images generated by the virtual machine
CN105096373B (zh) 一种媒体内容渲染的方法、用户设备及系统
US9983899B2 (en) Network resource configuration for a virtual machine
US10475416B2 (en) Displaying image data based on level of system performance
KR100959468B1 (ko) 그래픽 프로세스 최적화 방법 및 시스템
US20240007516A1 (en) Ultra-low latency remote application access
EP2663925A1 (en) A method and mechanism for performing both server-side and client-side rendering of visual data
US9830880B1 (en) Method and system for adjusting the refresh rate of a display device based on a video content rate
CN103677701B (zh) 大屏同步显示的方法及系统
JP2010534344A (ja) アビオニックおよび非アビオニック装置のための表示システム
JP2008289030A (ja) 画面描画転送システム
CN111340681A (zh) 一种图像处理方法及装置
CN114138219A (zh) 一种多屏显示方法、多屏显示系统及存储介质
US11562715B2 (en) Graphics processing systems
CN113315999A (zh) 虚拟现实优化方法、装置、设备及存储介质
CN113094015A (zh) 全息多屏显示实现方法、系统、计算机设备和存储介质
WO2007055067A1 (ja) 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法
EP3522530A1 (en) System performance improvement method, system performance improvement device and display device
CN111683077B (zh) 虚拟现实设备及数据的处理方法
JP2010128567A (ja) カーソル移動制御方法及び装置、プログラム
CN111785229B (zh) 一种显示方法、装置及系统
US10560727B2 (en) Server structure for supporting multiple sessions of virtualization
US10514956B2 (en) Performance hint driven resource allocation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 5