KR20090004695A - 데이터 처리 장치 및 데이터 처리 장치의 제어 방법 - Google Patents

데이터 처리 장치 및 데이터 처리 장치의 제어 방법 Download PDF

Info

Publication number
KR20090004695A
KR20090004695A KR1020080064095A KR20080064095A KR20090004695A KR 20090004695 A KR20090004695 A KR 20090004695A KR 1020080064095 A KR1020080064095 A KR 1020080064095A KR 20080064095 A KR20080064095 A KR 20080064095A KR 20090004695 A KR20090004695 A KR 20090004695A
Authority
KR
South Korea
Prior art keywords
data
processing
processing apparatus
ipsec
processing unit
Prior art date
Application number
KR1020080064095A
Other languages
English (en)
Other versions
KR100992236B1 (ko
Inventor
야스히또 니이꾸라
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20090004695A publication Critical patent/KR20090004695A/ko
Application granted granted Critical
Publication of KR100992236B1 publication Critical patent/KR100992236B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/16—Implementing security features at a particular protocol layer
    • H04L63/164—Implementing security features at a particular protocol layer at the network layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/16—Implementing security features at a particular protocol layer
    • H04L63/166—Implementing security features at a particular protocol layer at the transport layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Computer And Data Communications (AREA)

Abstract

데이터 처리 장치는 데이터를 수신하는 수신부, 상기 수신 수단에 의해 수신되는 데이터에 대해 소정의 처리를 수행하는 제1 처리부, 상기 수신 수단에 의해 수신되는 데이터에 대해 상기 소정의 처리를 수행하는 제2 처리부, 상기 데이터 처리 장치가 상기 제1 처리 수단 및 상기 제2 처리 수단 양자에 전력을 공급하는 제1 동작 모드 및 상기 제1 처리 수단에 대한 전력의 공급을 중단하는 한편, 상기 제2 처리 수단에 전력을 공급하는 제2 동작 모드 중 하나로 동작하도록 제어를 수행하는 제1 제어부, 및 상기 데이터 처리 장치가 상기 제1 동작 모드로 동작하는 경우에 상기 제1 처리 수단이 상기 소정의 처리를 수행하고, 상기 데이터 처리 장치가 상기 제2 동작 모드로 동작하는 경우에는 상기 제2 처리 수단이 상기 소정의 처리를 수행하도록 제어를 수행하는 제2 제어부를 포함한다.
데이터 처리 장치, 프린터, 처리 속도 우선 모드, 절전 우선 모드, 통신 프로토콜

Description

데이터 처리 장치 및 데이터 처리 장치의 제어 방법{DATA PROCESSING APPARATUS AND DATA PROCESSING APPARATUS CONTROL METHOD}
본 발명은 데이터 처리 장치 및 데이터 처리 장치의 제어 방법에 관한 것이다.
데이터 처리를 소프트웨어에서 행하면, 중앙 처리부(CPU)에 고부하가 부여된다. 따라서, 종래의 데이터 처리 장치는 일반적으로 데이터 처리를 수행하는 하드웨어 가속기를 포함한다.
일본 특허 출원 공개 공보 2002-354064는 하드웨어에 의해 프로토콜 처리를 행하는 처리부와, 소프트웨어에 의해 프로토콜 처리를 행하는 처리부를 포함하는 장치를 설명하고 있다.
인터넷 프로토콜 보안(IPSec) 처리는 통상적으로 데이터 처리 장치에 의해 수행되어 왔다. 여기서, "IPSec"은 개방 시스템 상호접속(OSI) 참조 모델의 제3 계층인 네트워크 계층에서 인증 처리 및 암호화 처리를 행하는 데 사용되는 프로토콜을 말한다.
데이터 처리 장치가 IPSec 처리를 행하기 위한 하드웨어 가속기를 구비하는 경우, CPU 상의 처리 부하가 줄어들 수 있다. 그러나, 이 경우에는 데이터 처리 장치를 항상 급전 상태로 유지하는 것이 필요하여, 전체 시스템의 전력 소비가 증가할 수 있다.
본 발명은 소정의 처리를 수행할 수 있는 복수의 처리부에 대한 전력 공급을 적절히 제어하여, 높은 데이터 처리 속도를 유지하면서 데이터 처리 장치의 전력 소비를 줄이도록 구성되는 데이터 처리 장치에 관한 것이다.
본 발명의 일 양태에 따르면, 데이터 처리 장치는 데이터를 수신하는 수신부, 상기 수신 수단에 의해 수신되는 데이터에 대해 소정의 처리를 수행하는 제1 처리부, 상기 수신 수단에 의해 수신되는 데이터에 대해 상기 소정의 처리를 수행하는 제2 처리부, 상기 데이터 처리 장치가 상기 제1 처리 수단 및 상기 제2 처리 수단 양자에 전력을 공급하는 제1 동작 모드 및 상기 제1 처리 수단에 대한 전력의 공급을 중단하는 한편, 상기 제2 처리 수단에 전력을 공급하는 제2 동작 모드 중 하나로 동작하도록 제어를 수행하는 제1 제어부, 및 상기 데이터 처리 장치가 상기 제1 동작 모드로 동작하는 경우에 상기 제1 처리 수단이 상기 소정의 처리를 수행하고, 상기 데이터 처리 장치가 상기 제2 동작 모드로 동작하는 경우에는 상기 제2 처리 수단이 상기 소정의 처리를 수행하도록 제어를 수행하는 제2 제어부를 포함한다.
본 발명의 다른 특징들 및 양태들은 첨부 도면들을 참조하는 실시예들에 대한 아래의 상세한 설명으로부터 명확해질 것이다.
본 발명은 소정의 처리를 수행할 수 있는 복수의 처리부에 대한 전력 공급을 적절히 제어하여, 높은 데이터 처리 속도를 유지하면서 데이터 처리 장치의 전력 소비를 줄이도록 구성되는 데이터 처리 장치를 제공한다.
본 명세서에 포함되어 그 일부를 구성하는 첨부 도면들은 본 발명의 실시예들, 특징들 및 양태들을 도시하며, 그 설명과 함께 본 발명의 원리들을 설명하는 것을 돕는다.
이하, 본 발명의 다양한 실시예, 특징 및 양태를 도면들을 참조하여 상세히 설명한다. 실시예들에 나타나는 컴포넌트들, 수치 표현들 및 수치 값들은 구체적으로 달리 언급되지 않는 한은 본 발명의 범위를 한정하고자 하는 의도가 없다는 점에 유의해야 한다.
<제1 실시예>
이제, 본 발명의 제1 실시예가 설명된다. 도 1은 본 발명의 제1 실시예에 따른 데이터 처리 장치의 구성을 나타낸다.
도 1을 참조하면, 데이터 처리 장치(100)는 중앙 처리부(CPU; 101), 판독 전용 메모리(ROM; 102), 랜덤 액세스 메모리(RAM; 103), 프린터(104), 키보드(105), 디스플레이(106), 근거리 네트워크(LAN) 인터페이스(I/F; 107), 및 IPSec 가속 기(110)를 포함하며, 이들은 시스템 버스(108)를 통해 서로 통신한다.
데이터 처리 장치(100)의 CPU(101)는 ROM(102)에 저장된 프로그램을 실행하고, 데이터 처리 장치(100)의 전체 동작을 제어한다.
ROM(102)은 IP 처리 기능(303)(도 3), IPSec 소프트웨어 처리 기능(305)(도 3), 전송 제어 프로토콜/사용자 데이터그램 프로토콜(TCP/UDP) 처리 기능(306)(도 3) 및 애플리케이션 처리 기능(307)(도 3)을 저장한다. 또한, ROM(102)는 프린터(104) 및 디스플레이(106)의 동작을 제어하기 위한 프로그램도 저장한다.
RAM(103)은 데이터 처리 장치(100) 내에 전송되는 데이터를 일시 저장하기 위한 버퍼 영역 및 CPU(101)에 의해 실행되는 프로그램을 저장하기 위한 작업 영역으로서 기능한다. 프린터(104)는 LAN I/F(107)를 통해 수신된 데이터 및 키보드(105)를 통해 사용자에 의해 입력된 데이터를 인쇄하는 기능을 갖는다.
키보드(105)는 데이터 처리 장치(100)에 대한 다양한 설정을 입력하는 데 사용되는 입력 장치이다. 또한, 키보드(105)는 사용자가 도 3의 흐름도에 설명된 처리에 따라 포트 번호 및 우선 모드를 선택하는 데 사용된다. 디스플레이(106)는 키보드(105)를 통해 사용자에 의해 입력된 정보 및 다양한 설정 값 및 시스템에 대한 상태 정보를 표시하는 표시 장치이다.
LAN I/F(107)는 네트워크(109)에 접속되고, 네트워크(109)를 통해 데이터 처리 장치(100)에 접속된 다른 장치로부터 데이터를 수신하며, 물리(PHY) 처리 및 매체 액세스 제어(MAC) 처리를 수행한다. 또한, LAN I/F(107)는 필요에 따라 네트워크(109)를 통해 데이터 처리 장치(100)에 접속된 다른 장치에 데이터를 전송한다. PHY 처리 및 MAC 처리는 후술한다. IPSec 가속기(110)는 IPSec 하드웨어 처리부(304; 도 3)를 포함하고, IPSec 처리를 수행한다. IPSec 가속기(110)는 후술한다.
데이터 처리 장치(100)의 컴포넌트들, 즉 CPU(101), ROM(102), RAM(103), 프린터(104), 키보드(105), 디스플레이(106), LAN I/F(107), 및 IPSec 가속기(110)는 버스(108)를 통해 서로 접속되어 데이터 통신을 수행한다.
데이터 처리 장치(100)는 하드 디스크(도시되지 않음)와 같은 외부 저장 장치를 포함할 수 있다. CPU(101)는 데이터 처리 장치(100)의 전체 동작을 제어하기 위한 프로그램을 외부 저장 장치에서 RAM(103)으로 로딩할 수 있다. 데이터 처리 장치(100)가 네트워크 프린터인 경우, 키보드(105) 및 디스플레이(106)는 네트워크 프린터의 조작부를 구성한다.
도 1에 도시된 예에서는, 데이터 처리 장치(100)가 네트워크 프린터인 것으로 가정한다. 그러나, 본 발명의 데이터 처리 장치(100)는 네트워크 프린터로 한정되지 않는다. 즉, 개인용 컴퓨터 또는 임의의 다른 네트워크 장치와 같이 IPSec 통신을 수행할 수 있는 장치는 본 발명이 적용될 수 있는 데이터 처리 장치(100)로서 사용될 수 있다.
도 2는 범용 TCP/IP에 따른 OSI 참조 모델 및 계층 구조를 나타낸다.
도 2를 참조하면, TCP/IP 구조는 네트워크 인터페이스 계층(201), 인터넷 계층(202), 전송 계층(203) 및 애플리케이션 계층(204)을 포함한다.
네트워크 인터페이스 계층(201)은 OSI 참조 모델의 제1 계층(물리 계층) 및 제2 계층(데이터 링크 계층) 양자를 포함한다. 네트워크 인터페이스 계층(201)은 이더넷에 따르는 PHY 처리부(301; 도 3) 및 MAC 처리부(302; 도 3)에 대응한다.
인터넷 계층(202)은 OSI 참조 모델의 제3 계층(네트워크 계층)이다. 인터넷 계층(202)은 IP 처리부(303; 도 3), IPSec 하드웨어 처리부(304; 도 3) 및 IPSeC 소프트웨어 처리부(305; 도 3)에 대응한다. 전송 계층(203)은 OSI 참조 모델의 제4 계층(전송 계층)이다. 전송 계층(203)은 TCP/UDP 처리부(306; 도 3)에 대응한다.
애플리케이션 계층(204)은 OSI 참조 모델의 제5 계층(세션 계층), 제6 계층(프리젠테이션 계층) 및 제7 계층(애플리케이션 계층)을 포함한다. 애플리케이션 계층(204)은 애플리케이션 처리부(307; 도 3)에 대응한다.
도 3은 본 실시예에 따른 데이터 처리 장치(100)에 의해 수행되는 예시적인 LAN 인터페이스 처리를 나타낸다.
도 3을 참조하면, LAN 인터페이스 처리부(300)는 PHY 처리부(301), MAC 처리부(302), IP 처리부(303), IPSec 하드웨어 처리부(304), IPSec 소프트웨어 처리부(305), TCP/UDP 처리부(306) 및 애플리케이션 처리부(307)를 포함한다.
PHY 처리부(301)는 데이터 처리 장치(100)의 LAN 인터페이스 처리부(300)를 LAN(109)에 물리적으로 접속시킨다. PHY 처리부(301)는 수신 신호에 대해 데이터 변환 처리를 수행하고 전송할 데이터에 대해 신호 변환 처리를 수행하는 하드웨어이다. PHY 처리부(301)는 LAN I/F(107) 내에 제공된다.
MAC 처리부(302)는 MAC 어드레스를 이용하여 PHY 처리부(301)에 의해 수신된 데이터의 필터링을 수행하여 데이터를 데이터 처리 장치(100)로 전송할지를 결정하는 하드웨어이다. MAC 처리부(302)는 LAN I/F(107) 내에 제공된다.
IP 처리부(303)는 시스템에 고유 어드레스(IP 어드레스)를 할당하고, 할당된 IP 어드레스에 기초하여 네트워크(109)를 통해 데이터 처리 장치(100)에 접속된 다른 장치에 데이터 및 정보를 전송하는 처리를 수행하는 소프트웨어 처리부이다. 또한, IP 처리부(303)는 현재의 통신이 IPSec 통신에 의해 수행되는지를 결정하는 기능을 포함한다.
IPSec 하드웨어 처리부(제1 처리부; 304)는 암호화된 패킷 데이터인 캡슐화 보안 페이로드(ESP)를 압축하고 압축된 ESP를 신장하는 하드웨어 처리부이다. IPSec 하드웨어 처리부(304)는 IPSec 가속기(110) 내에 제공된다.
IPSec 소프트웨어 처리부(제2 처리부; 305)는 전술한 IPSec 하드웨어 처리부(304)와 유사하게 암호화된 패킷 데이터인 ESP를 압축하고 압축된 ESP를 신장한다. 즉, IPSec 하드웨어 처리부(304) 및 IPSec 소프트웨어 처리부(305)는 유사한 처리 기능, 즉 IPSec 처리 기능을 갖는다.
TCP/UDP 처리부(306)는 코멘트들에 대한 요청(RFC; 793)에 의해 정의되는 TCP 프로토콜 및 RFC(768)에 의해 정의되는 UDP 프로토콜을 제어하는 기능을 갖는 소프트웨어 처리부이다. 애플리케이션 처리부(307)는 TCP/UDP 처리부(306)에 의해 송수신되는 데이터를 이용하여 단순 메일 전송 프로토콜(SMTP) 처리 및 하이퍼텍스트 전송 프로토콜(HTTP) 처리와 같은 다양한 애플리케이션 처리를 수행하는 소프트웨어 처리부이다.
CPU(101)는 ROM(102)으로부터 프로그램을 로딩하여 로딩된 프로그램을 실행함으로써 IP 처리부(303), IPSec 소프트웨어 처리부(305), TCP/UDP 처리부(306) 및 애플리케이션 처리부(307)의 기능들을 구현한다.
도 4는 본 실시예에 따른 도 1에 도시된 IPSec 가속기(110)의 예시적인 구성을 나타낸다.
도 4를 참조하면, 커낵터(888)는 버스(108)를 통해 IPSec 가속기(110)를 데이터 처리 장치(100)에 접속시키는 장치이다. 전원 제어기(999)는 데이터 처리 장치(100)의 전원부(도시되지 않음)로부터 전력을 공급받고, IPSec 가속기(110)의 각각의 요소에 전력을 공급한다.
또한, 전원 제어기(999)는 CPU(101)로부터의 명령에 기초하여, IPSec 하드웨어 처리부(304)에 전력을 공급하는 전력 공급 모드와 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 중지하는 전력 공급 중지 모드 사이에서 스위칭할 수 있다.
이제, 본 실시예에 따라 IPSec 하드웨어 처리부를 모니터링하고 정지시키는 처리를 도 5의 흐름도를 참조하여 후술한다.
도 5는 본 실시예에 따른 제어 처리를 나타내는 흐름도이다. 구체적으로, 도 5에 도시된 예시적인 처리는 본 실시예에 따라 IPSec 하드웨어 처리부를 모니터링하고 정지시키는 처리이다. 도 5의 흐름도에 도시된 기능은 CPU(101)에 의해 ROM(102)에 저장된 프로그램을 실행함으로써 구현된다.
도 5를 참조하면, 단계 S501에서, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 정지시키기 위한 조건(하드웨어 정지 조건)을 만 족시키는지를 검사한다.
구체적으로, CPU(101)는 a) 데이터 처리 장치(100)가 데이터를 수신하지 않은 경우, b) 데이터 처리 장치(100)가 데이터를 수신하였지만, IPSec 처리가 수행되지 않은 경우(데이터 통신이 IPSec 통신이 아님), 또는 c) 데이터가 IPSec 통신에 의해 수신되었지만, 데이터를 IPSec 소프트웨어 처리부(305)를 이용하여 처리하는 것이 적절한 것으로 결정되는 경우에 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 정지시키기 위한 조건(하드웨어 정지 조건)을 만족시키는 것으로 결정한다. 즉, 단계 S501에서 데이터 처리 장치(100)의 상태가 전술한 조건들 중 어느 하나를 만족시키는 것으로 결정되는 경우(단계 S501에서 YES), CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 정지시키기 위한 조건을 만족시키는 것으로 결정한다. 반면, 단계 S501에서 데이터 처리 장치(100)의 상태가 전술한 조건들 중 어느 것도 만족시키지 않는 것으로 결정되는 경우(단계 S510에서 NO), CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 정지시키기 위한 조건을 만족시키지 않는 것으로 결정한다.
CPU(101)는 수신된 데이터의 프로토콜에 기초하여 데이터를 IPSec 소프트웨어 처리부(305)를 이용하여 처리하는 것이 적절한지를 결정한다. 예를 들어, ICMP 또는 ARP에 기초하여 패킷이 전송되는 경우, 데이터 통신은 단지 여러 패킷을 전송함으로써 완료된다. 이 경우, CPU(101)는 IPSec 소프트웨어 처리부(305)를 이용하여 데이터를 처리하는 것이 적절한 것으로 결정한다.
한편, PC로부터 수신된 데이터를 인쇄하기 위해 LPR 프로토콜 또는 로(raw) TCP 프로토콜에 의해 데이터가 전송되는 경우, 데이터 통신을 완료하기 위하여 다수의 패킷이 전송된다. 이 경우, IPSec 소프트웨어 처리부(305)를 이용하여 데이터를 처리하는 데 너무 오래 걸리므로, 인쇄 속도(분당 페이지(ppm))는 작아지게 된다. 따라서, CPU(101)는 데이터가 IPSec 소프트웨어 처리부(305)에 의해 처리되는 경우에 문제가 발생하는 것으로 결정한다.
본 실시예에서, 사용자는 키보드(105)를 통해 그러한 문제가 발생하는 프로토콜(즉, LPR 프로토콜 또는 로 TCP)의 포트 번호를 미리 입력하고, CPU(101)는 입력된 포트 번호를 RAM(103)의 비휘발성 메모리 영역에 저장(설정)한다. 대안으로, 문제가 발생하는 프로토콜의 포트 번호는 공장으로부터 데이터 처리 장치(100)의 출하 전에 ROM(102)의 비휘발성 메모리 영역에 미리 저장된다.
수신된 데이터(TCP/UDP 패킷)에 포함된 송신처 포트 번호가 사전 설정된 포트 번호(예를 들어, LPR 프로토콜 또는 로 TCP 프로토콜의 포트 번호)와 일치하지 않는 경우, CPU(101)는 IPSec 소프트웨어 처리부(305)를 이용하여 데이터를 처리하는 것이 적절한 것으로 결정한다. 반면, 수신된 데이터(TCP/UDP 패킷)에 포함된 송신처 포트 번호가 사전 설정 포트 번호와 일치하는 경우, CPU(101)는 IPSeC 소프트웨어 처리부(305)를 이용하여 데이터를 처리하는 것이 적절하지 않은 것으로 결정한다.
단계 S501에서 데이터 처리 장치(100)의 상태가 하드웨어 정지 조건을 만족시키지 않는 것으로 결정되는 경우(단계 S501에서 NO), CPU(101)는 단계 S501에서 하드웨어 정지 조건을 모니터링하는 처리를 계속한다.
반면, 단계 S501에서 데이터 처리 장치(100)의 상태가 하드웨어 정지 조건을 만족시키는 것으로 결정되는 경우(단계 S501에서 YES), 처리는 단계 S502로 진행한다.
단계 S502에서, CPU(101)는 IPSec 하드웨어 처리를 중지한다. 구체적으로, CPU(101)는 IPSec 가속기(110)의 전원 제어기(999)에게 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 중지할 것을 지시한다. CPU(101)로부터 전력 공급을 중지하라는 지시를 수신한 후, 전원 제어기(999)는 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 중지한다. 전술한 바와 같이 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 중지함으로써, 데이터 처리 장치(100)의 전력 소비는 감소할 수 있다.
단계 S503에서, CPU(101)는 IPSec 하드웨어 처리부(304)가 현재 정지되어 있는지(IPSec 하드웨어 처리부(304)에 전력이 공급되지 않는지)를 결정한다.
단계 S503에서 IPSec 하드웨어 처리부(304)가 현재 정지되어 있는 것으로(즉, IPSec 하드웨어 처리부(304)에 전력이 공급되지 않고 있는 것으로) 결정되는 경우(단계 S503에서 YES), CPU(101)는 단계 S503에서 모니터링 처리를 계속한다. 반면, 단계 S503에서 IPSec 하드웨어 처리부(304)가 정지되지 않은 것으로(즉, IPSec 하드웨어 처리부(304)에 현재 전력이 공급되고 있는 것으로) 결정되는 경우(단계 S503에서 NO), CPU(101)는 단계 S501로 복귀하여 하드웨어 정지 조건을 모니터링한다.
도 3에 도시된 LAN 인터페이스 처리를 도 6의 흐름도를 참조하여 후술한다.
도 6은 본 실시예에 따른 제어 처리를 나타내는 흐름도이다. 구체적으로, 도 6에 도시된 예시적인 처리는 도 3에 도시된 LAN 인터페이스 처리이다. 도 6의 흐름도에서 단계 S401 내지 S404 및 단계 S406 내지 S411의 처리는 IP 처리부(303), IPSec 하드웨어 처리부(304), IPSec 소프트웨어 처리부(305), 또는 TCP/UDP 처리부(306)에 의해 수행된다. 각각의 프로세스는 CPU(101)에 의해 ROM(102)으로부터 프로그램을 실행함으로써 구현된다. 또한, 단계 S405의 처리는 IPSec 하드웨어 처리부(304)에 의해 수행된다.
도 6을 참조하면, 단계 S401에서, IP 처리부(303)(CPU 101)는 데이터가 네트워크(109)를 통해 수신되었는지를 모니터링하고, 하나의 데이터 패킷(IP 패킷)이 네트워크(109)를 통해 수신될 때까지 데이터 수신 모니터링 처리를 계속한다.
단계 S401에서 하나의 데이터 패킷이 네트워크(109)를 통해 수신된 것으로 결정되는 경우(단계 S401에서 YES), 처리는 단계 S402로 진행한다. 단계 S402에서, IP 처리부(303)는 패킷의 IP 어드레스를 분석한다. 구체적으로, 단계 S402에서, IP 처리부(303)는 수신된 데이터(IP 패킷)의 IP 헤더에 포함된 송신원 IP 어드레스 및 송신처 IP 어드레스를 추출하여 데이터가 데이터 처리 장치(100)로 어드레스되도록 전송되었는지를 확인한다. 또한, 단계 S402에서, IP 처리부(303)는 IP 헤더에 포함된 IP 프로토콜 번호를 추출한다.
단계 S403에서, IP 처리부(303)는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요한지를 결정한다. 구체적으로, IP 처리부(303)는 단계 S402에서 취득된 IP 프로토콜 번호가 IPSec 데이터인 ESP 포트 번호(포트 번호 50)인 경우에 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요한 것으로 결정한다.
반면, IP 처리부(303)는 단계 S402에서 취득된 IP 프로토콜 번호가 ESP 포트 번호(포트 번호 50)가 아닌 경우에는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요하지 않은 것으로 결정한다.
단계 S403에서 IPSec 처리를 수행하는 것이 필요하지 않은 것으로 결정되는 경우(단계 S403에서 NO), 처리는 단계 S411로 진행한다. 단계 S411에서, IP 처리부(303)는 IP 패킷에 포함된 데이터를 TCP/UDP 패킷으로서 TCP/UDP 처리부(306)로 전송한다. IP 처리부(303)로부터 TCP/UDP 패킷이 수신될 때, TCP/UDP 처리부(306)(CPU 101)는 TCP/UDP 헤더를 분석한다. 구체적으로, TCP/UDP 처리부(306)는 RFC(793)에 의해 정의되는 TCP 프로토콜 및 RFC(768)에 의해 정의되는 UDP 프로토콜을 제어하기 위한 처리를 수행한다. 이어서, 처리는 단계 S410으로 진행한다.
단계 S410에서, TCP/UDP 처리부(306)는 수신된 데이터(TCP/UDP 패킷에 포함된 데이터 부분)를 애플리케이션 처리부(307)로 전송한다. 단계 S410의 처리가 완료되면, IP 처리부(303)는 단계 S401로 복귀하여, 단계 S401에서 데이터 수신 모니터링 처리를 반복한다.
한편, 단계 S403에서 수신 데이터에 대해 IPSec 처리를 수행하는 것이 필요한 것으로 결정되는 경우(단계 S403에서 YES), 처리는 단계 S404로 진행한다. 단계 S404에서, CPU(101)는 IPSec 하드웨어 처리부(304)가 정지되어 있는지를 결정한다.
단계 S404에서 IPSec 하드웨어 처리부(304)가 정지되지 않은 것으로(즉, IPSec 하드웨어 처리부(304)가 현재 전력을 공급받고 있는 것으로) 결정되는 경우(단계 S404에서 NO), 처리는 단계 S405로 진행한다. 단계 S405에서, CPU(101)는 암호화된 패킷 데이터인 ESP를 IP 처리부(303)에서 IPSec 하드웨어 처리부(304)로 전송하기 위한 제어를 수행한다. 이어서, IPSec 하드웨어 처리부(304)는 IP 처리부(303)로부터 수신된 ESP를 디코딩하고, 디코딩된 ESP를 TCP/UDP 패킷으로 변환한 후, 변환된 TCP/UDP 패킷을 TCP/UDP 처리부(306)로 전송한다.
한편, 단계 S404에서 IPSec 하드웨어 처리부(304)가 정지되어 있는 것으로(즉, IPSec 하드웨어 처리부(304)가 현재 전력을 공급받지 않는 것으로) 결정되는 경우(단계 S404에서 YES), 처리는 단계 S406으로 진행한다. 단계 S406에서, CPU(101)는 암호화된 패킷 데이터인 ESP를 IP 처리부(303)에서 IPSec 소프트웨어 처리부(305)로 전송하기 위한 제어를 수행한다. 이어서, IPSec 소프트웨어 처리부(305)는 IP 처리부(303)로부터 수신된 ESP를 디코딩(신장)하고, 디코딩된 ESP를 TCP/UDP 패킷으로 변환한 후, 변환된 TCP/UDP 패킷을 TCP/UDP 처리부(306)로 전송한다.
단계 S407에서, IPSec 하드웨어 처리부(304) 또는 IPSec 소프트웨어 처리부(305)로부터 TCP/UDP 패킷을 수신한 후, TCP/UDP 처리부(306)는 TCP/UDP 헤더를 분석한다. 구체적으로, TCP/UDP 처리부(306)는 RFC(793)에 의해 정의되는 TCP 프로토콜 및 RFC(768)에 의해 정의되는 UDP 프로토콜을 제어하기 위한 처리를 수행한다. 또한, TCP/UDP 처리부(306)는 TCP/UDP 헤더로부터 송신처 포트 번호를 추출한다.
단계 S408에서, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화시키기 위한 조건(하드웨어 시작 조건)을 만족시키는지를 결정한다. CPU(101)는 단계 S408의 결정 결과에 기초하여 IPSec 하드웨어 처리부(304)에 전력을 공급할지를 결정한다. 여기서, "하드웨어 시작 조건"은 IPSec 하드웨어 처리부(304)에 현재 전력이 공급되지 않고, 단계 S401에서 수신된 데이터를 IPSec 소프트웨어 처리부(305)를 이용하여 처리하는 것이 부적절한 조건을 포함한다. 구체적으로, CPU(101)는 IPSec 하드웨어 처리부(304)가 급전되지 않는 경우에 데이터 처리 장치(100)의 상태가 하드웨어 시작 조건을 만족시키지 않는 것으로 결정한다.
한편, IPSec 하드웨어 처리부(304)가 급전되고 있는 것으로 판정되는 경우, CPU(101)는 단계 S401에서 수신된 데이터를 IPSec 소프트웨어 처리부(305)를 이용하여 처리하는 것이 적절한지를 더 결정한다. 구체적으로, CPU(101)는 단계 S407에서 취득된 송신처 포트 번호가 사전 설정된 포트 번호(즉, 도 5에서 단계 S501의 처리와 관련하여 설명된 바와 같이 데이터 통신을 완료하기 위하여 다수의 패킷이 전송되는 프로토콜(예를 들어, LPR 프로토콜 또는 로 TCP 프로토콜)에 대한 포트 번호)와 일치하는지를 결정한다.
여기서, CPU(101)는 단계 S407에서 취득된 송신처 포트 번호가 사전 설정 포트 번호와 일치하는 것으로 단계 S408에서 결정되는 경우에 단계 S401에서 수신된 데이터를 IPSec 소프트웨어 처리부(305)를 이용하여 처리하는 것이 부적절한 것으로 결정한다. 반면, 단계 S407에서 취득된 포트 번호가 사전 설정 포트 번호와 일 치하지 않는 것으로 단계 S408에서 결정되는 경우에는, CPU(101)는 단계 S401에서 수신된 데이터를 IPSec 소프트웨어 처리부(305)를 이용하여 처리하는 것이 적절한 것으로 결정한다.
여기서, CPU(101)는 단계 S401에서 수신된 데이터를 IPSec 소프트웨어 처리부(305)를 이용하여 처리하는 것이 적절한 것으로 단계 S408에서 결정되는 경우에 데이터 처리 장치(100)의 상태가 하드웨어 시작 조건을 만족시키지 않는 것으로 결정한다. 반면, CPU(101)는 단계 S401에서 수신된 데이터를 IPSec 소프트웨어 처리부(305)를 이용하여 처리하는 것이 부적절한 것으로 단계 S408에서 결정되는 경우에는 데이터 처리 장치(100)의 상태가 하드웨어 시작 조건을 만족시키는 것으로 결정한다.
단계 S408에서 데이터 처리 장치(100)의 상태가 하드웨어 시작 조건을 만족시키지 않는 것으로 결정되는 경우(단계 S408에서 NO), 처리는 단계 S410으로 진행한다. 반면, 단계 S408에서 데이터 처리 장치(100)의 상태가 하드웨어 시작 조건을 만족시키는 것으로 결정되는 경우(단계 S408에서 NO), 처리는 단계 S409로 진행한다.
단계 S409에서, CPU(101)는 IPSec 하드웨어 시작 처리를 수행한다. 구체적으로, CPU(101)는 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 시작하기 위한 명령을 전원 제어기(999)에 대해 발행한다. 전력 공급을 시작하기 위한 명령을 수신한 후, 전원 제어기(999)는 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 개시한다.
단계 S410에서, TCP/UDP 처리부(306)는 수신된 데이터(TCP/UDP 패킷의 데이터 부분)를 애플리케이션 처리부(307)로 전송한다. 단계 S403의 처리가 완료된 때, IP 처리부(303)는 단계 S401에서 데이터 수신 모니터링 처리를 진행한다.
도 6에 도시된 LAN 인터페이스 처리를 도 7 내지 10과 관련하여 후술한다. 먼저, 정상 IP 패킷이 수신되는 경우에 수행되는 LAN 인터페이스 처리를 도 7과 관련하여 설명한다.
도 7은 본 실시예에 따라 정상 IP 패킷이 수신되는 경우에 수행되는 LAN 인터페이스 처리를 나타낸다.
도 7을 참조하면, 단계 S401(도 6)에서, IP 처리부(303)(CPU 101)는 네트워크(109)를 통해 일 패킷의 데이터를 수신한다. 단계 S402(도 6)에서, IP 처리부(303)는 IP 헤더 분석 처리를 수행한다. 또한, IP 처리부(303)는 IP 헤더에 포함된 IP 프로토콜 번호를 추출한다.
단계 S403(도 6)에서, IP 처리부(303)는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요한지를 결정한다. 도 7에 도시된 예에서, IP 처리부(303)는 정상 IP 패킷을 수신한다. 따라서, 이러한 경우에, 수신된 데이터의 IP 프로토콜 번호는 IPSec 데이터인 ESP에 대한 포트 번호(포트 번호 50)와 일치하지 않는다. 따라서, 단계 S403(도 6)에서, IP 처리부(303)는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요하지 않은 것으로 결정하고, 수신된 데이터를 TCP/UDP 패킷으로 변환하고, 변환된 TCP/UDP 패킷을 TCP/UDP 처리부(306)로 전송한다.
단계 S411(도 6)에서, TCP/UDP 처리부(306)는 수신된 TCP/UDP 패킷과 관련하 여 RFC(793)에 의해 정의되는 TCP 프로토콜 및 RFC(768)에 의해 정의되는 UDP 프로토콜을 제어하기 위한 처리를 수행한다. 이어서, 처리는 단계 S410(도 6)으로 진행한다. 단계 S410에서, TCP/UDP 처리부(306)는 TCP/UDP 패킷의 데이터 부분을 애플리케이션 처리부(307)로 전송한다.
정상 IP 패킷이 전송되는 도 7에 도시된 전술한 경우에 있어서, CPU(101)는 데이터가 수신된 때에도 IPSec 처리를 수행하지 않는다. 따라서, 이 경우, 도 5에 도시된 IPSec 하드웨어 정지 관리 처리에 있어서, 단계 S501(도 5)에서 데이터 처리 장치(100)의 상태가 하드웨어 정지 조건을 만족시키는 것으로 결정된다. 이 경우, 단계 S502(도 5)에서, IPSec 하드웨어 처리부(304)에는 급전이 중지된다. 따라서, 전력 소비가 줄 수 있다.
이어서, IPSec 하드웨어 처리부(304)가 정지되지 않은 때, IPSec 패킷이 수신되는 경우에 수행되는 LAN 인터페이스 처리를 도 8과 관련하여 후술한다.
도 8은 본 실시예에 따라 IPSec 하드웨어 처리부(304)가 정지되지 않은 때 IPSec 패킷이 수신되는 경우에 수행되는 LAN 인터페이스 처리의 일례를 나타낸다.
도 8을 참조하면, 단계 S401(도 6에서), IP 처리부(303)(CPU 101)는 네트워크(109)를 통해 일 패킷의 데이터를 수신한다. 단계 S402(도 6)에서, IP 처리부(303)는 IP 헤더 분석 처리를 수행한다. 또한, IP 처리부(303)는 IP 헤더에 포함된 IP 프로토콜 번호를 추출한다.
단계 S403(도 6)에서, IP 처리부(303)는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요한지를 결정한다. 도 8에 도시된 예에서, IP 처리부(303)는 IPSec 패킷을 수신한다. 따라서, 이 경우, 수신된 데이터의 IP 프로토콜 번호는 IPSec 데이터인 ESP에 대한 포트 번호(포트 번호 50)와 일치한다. 따라서, 단계 S403(도 6)에서, IP 처리부(303)는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요한 것으로 결정한다.
단계 S404(도 6)에서, CPU(101)는 IPSec 하드웨어 처리부(304)가 정지되어 있는지를 결정한다. 도 8에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있지 않다. 따라서, 이 경우, CPU(101)는 수신된 데이터(ESP)가 IP 처리부(303)에서 IPSec 하드웨어 처리부(304)로 전송되도록 제어를 수행한다(즉, 처리는 단계 S405로 진행한다).
단계 S405(도 6)에서, IPSec 하드웨어 처리부(304)는 IP 처리부(303)로부터 전송된 ESP를 디코딩(신장)하고, 디코딩된 ESP를 TCP/UDP 패킷을 변환하며, TCP/UDP 패킷을 TCP/UDP 처리부(306)(CPU 101)로 전송한다.
단계 S407(도 6)에서, IPSec 하드웨어 처리부(304)로부터 TCP/UDP 패킷을 수신한 후, TCP/UDP 처리부(306)는 TCP/UDP 헤더 분석 처리를 수행한다. 또한, TCP/UDP 처리부(306)는 송신처 포트 번호를 추출한다.
단계 S408(도 6)에서, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화하기 위한 조건을 만족시키는지를 결정한다. 도 8에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있지 않다. 따라서, 이 경우, IP 처리부(303)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화하기 위한 조건을 만족시키지 않는 것으로 결정한다. 이어서, 처 리는 단계 S410으로 진행한다.
단계 S410(도 6)에서, TCP/UDP 처리부(306)는 수신된 데이터의 데이터 부분을 애플리케이션 처리부(307)로 전송한다.
도 8에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있지 않으며, IPSec 패킷이 수신된다. 따라서, 이 경우, 도 5에 도시된 IPSec 하드웨어 정지를 관리하기 위한 처리에 있어서, 단계 S501(도 5)에서 데이터 처리 장치(100)의 상태가 하드웨어 정지 조건을 만족시키지 않는 것으로 결정된다. 이 경우, 단계 S502(도 5)에서, IPSec 하드웨어 처리부(304)에는 급전이 중지되지 않는다. 그러나, IPSec 하드웨어 처리부(304)는 동작 중에 있으므로, CPU(101) 상의 처리 부하는 증가하지 않는다. 따라서, 이 경우, CPU(101)는 다른 처리를 수행할 수 있다.
이어서, IPSec 하드웨어 처리부(304)가 정지된 때, 소프트웨어만으로 IPSec 처리를 수행할 수 있는 IPSec 데이터가 수신되는 경우에 수행되는 LAN 인터페이스 처리를 도 9와 관련하여 후술한다.
도 9는 본 실시예에 따라 IPSec 하드웨어 처리부(304)가 정지된 때, 소프트웨어만으로 IPSec 처리를 수행할 수 있는 IPSec 데이터(예를 들어, ICMP 또는 ARP에 따르는 데이터)가 수신되는 경우에 수행되는 LAN 인터페이스 처리의 일례를 나타낸다.
도 9를 참조하면, 단계 S401(도 6)에서, IP 처리부(303)(CPU 101)는 네트워크(109)를 통해 일 패킷의 데이터를 수신한다. 단계 S402(도 6)에서, IP 처리부(303)는 IP 헤더 분석을 수행한다. 또한, 여기서, IP 처리부(303)는 IP 헤더에 포함된 IP 프로토콜 번호를 추출한다.
단계 S403(도 6)에서, IP 처리부(303)는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요한지를 결정한다. 도 9에 도시된 예에서, IP 처리부(303)는 IPSec 패킷을 수신한다. 따라서, 이 경우, 수신된 데이터의 IP 프로토콜 번호는 IPSec 데이터인 ESP에 대한 포트 번호(포트 번호 50)와 일치한다. 따라서, 단계 S403(도 6)에서, IP 처리부(303)는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요한 것으로 결정한다.
단계 S404(도 6)에서, CPU(101)는 IPSec 하드웨어 처리부(304)가 정지되어 있는지를 결정한다. 도 9에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있다. 따라서, 이 경우, CPU(101)는 수신된 데이터(ESP)가 IP 처리부(303)에서 IPSec 소프트웨어 처리부(305)로 전송되도록 제어를 수행한다(즉, 처리는 단계 S406으로 진행한다).
단계 S406(도 6)에서, IPSec 소프트웨어 처리부(305)는 IP 처리부(330)로부터 전송된 ESP를 디코딩(신장)하고, 디코딩된 ESP를 TCP/UDP 패킷을 변환하며, 변환된 TCP/UDP 패킷을 TCP/UDP 처리부(306)(CPU 101)로 전송한다.
단계 S407(도 6)에서, IPSec 소프트웨어 처리부(305)로부터 TCP/UDP 패킷을 수신한 후, TCP/UDP 처리부(306)는 TCP/UDP 헤더 분석을 수행한다. 또한, TCP/UDP 처리부(306)는 "송신처 포트 번호"를 추출한다.
단계 S408(도 6)에서, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화하기 위한 조건을 만족시키는지를 결정한다. 도 9에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있다. 따라서, 이 경우, IP 처리부(303)는 단계 S407에서 취득된 송신처 포트 번호와 사전 설정된 포트 번호(즉, 도 5에서 단계 S501의 처리와 관련하여 전술한 바와 같이 다수의 패킷이 전송되는 프로토콜(예를 들어, LPR 프로토콜 또는 로 TCP 프로토콜)에 대한 포트 번호)를 비교한다.
도 9에 도시된 예에서는, 소프트웨어만으로 IPSec 처리를 수행할 수 있는 IPSec 데이터(ICMP 또는 ARP를 따르는 데이터)가 수신된다. 따라서, 이 경우, 단계 S407(도 6)에서 취득된 송신처 포트 번호는 사전 설정 포트 번호와 일치하지 않는다. 따라서, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화하기 위한 조건을 만족시키지 않는 것으로 결정한다. 이어서, 처리는 단계 S410으로 진행한다.
단계 S410에서, TCP/UDP 처리부(306)는 수신된 데이터의 데이터 부분을 애플리케이션 처리부(307)로 전송한다.
전술한 바와 같이, 도 9에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있으며, TCP/UDP 패킷에 포함된 송신처 포트 번호는 소정 프로토콜의 사전 설정 포트 번호와 일치하지 않는다. 따라서, 이 경우, 데이터 처리 장치(100)의 상태는 하드웨어 시작 조건을 만족시키지 않는다. 이 경우, IPSec 하드웨어 처리부(304)는 급전되지 않는 상태(정지 상태)로 유지된다. 따라서, 전력 소비가 줄 수 있다.
이제, IPSec 하드웨어 처리부(304)가 정지된 때, 소프트웨어만으로는 IPSec 처리를 수행할 수 없는 IPSec 데이터(예를 들어, LPR 프로토콜 또는 로 TCP를 따르는 데이터)가 수신되는 경우에 수행되는 LAN 인터페이스 처리를 도 10과 관련하여 후술한다.
도 10은 본 실시예에 따라 IPSec 하드웨어 처리부(304)가 정지된 때, 소프트웨어만으로는 IPSec 처리를 수행할 수 없는 IPSec 데이터(예를 들어, LPR 프로토콜 또는 로 TCP를 따르는 데이터)가 수신되는 경우에 수행되는 LAN 인터페이스 처리를 나타낸다.
도 10을 참조하면, 단계 S401(도 6)에서, IP 처리부(303)(CPU 101)는 네트워크(109)를 통해 일 패킷의 데이터를 수신한다. 단계 S402(도 6)에서, IP 처리부(303)는 IP 헤더 분석을 수행한다. 또한, 여기서, IP 처리부(303)는 IP 헤더에 포함된 IP 프로토콜 번호를 추출한다.
단계 S403(도 6)에서, IP 처리부(303)는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요한지를 결정한다. 도 10에 도시된 예에서, IP 처리부(303)는 IPSec 패킷을 수신한다. 따라서, 이 경우, 수신된 데이터의 IP 프로토콜 번호는 IPSec 데이터인 ESP에 대한 포트 번호(포트 번호 50)와 일치한다. 따라서, 단계 S403(도 6)에서, IP 처리부(303)는 수신된 데이터에 대해 IPSec 처리를 수행하는 것이 필요한 것으로 결정한다.
단계 S404(도 6)에서, CPU(101)는 IPSec 하드웨어 처리부(304)가 정지되어 있는지를 결정한다. 도 10에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있다. 따라서, 이 경우, CPU(101)는 수신된 데이터(ESP)가 IP 처리부(303)에 서 IPSec 소프트웨어 처리부(305)로 전송되도록 제어를 수행한다(즉, 처리는 단계 S406으로 진행한다).
단계 S406(도 6)에서, IPSec 소프트웨어 처리부(305)는 IP 처리부(330)로부터 전송된 ESP를 디코딩(신장)하고, 디코딩된 ESP를 TCP/UDP 패킷을 변환하며, 변환된 TCP/UDP 패킷을 TCP/UDP 처리부(306)(CPU 101)로 전송한다.
단계 S407(도 6)에서, IPSec 소프트웨어 처리부(305)로부터 TCP/UDP 패킷을 수신한 후, TCP/UDP 처리부(306)는 TCP/UDP 헤더 분석을 수행한다. 또한, TCP/UDP 처리부(306)는 송신처 포트 번호를 추출한다.
단계 S408(도 6)에서, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화하기 위한 조건을 만족시키는지를 결정한다. 도 10에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있다. 따라서, 이 경우, IP 처리부(303)는 단계 S407에서 취득된 송신처 포트 번호와 사전 설정된 포트 번호(즉, 도 5에서 단계 S501의 처리와 관련하여 전술한 바와 같이 다수의 패킷이 전송되는 프로토콜(예를 들어, LPR 프로토콜 또는 로 TCP 프로토콜)에 대한 포트 번호)를 비교한다.
도 10에 도시된 예에서는, 소프트웨어만으로는 IPSec 처리를 수행할 수 없는 IPSec 데이터(ICMP 또는 ARP를 따르는 데이터)가 수신된다. 따라서, 이 경우, 단계 S407(도 6)에서 취득된 송신처 포트 번호는 사전 설정 포트 번호와 일치한다. 따라서, 이 경우, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화하기 위한 조건을 만족시키는 것으로 결정한다. 이어서, 처리 는 단계 S409로 진행한다.
단계 S409에서, CPU(101)는 IPSec 하드웨어 처리부(304)에 의한 단계 S405(도 6)의 처리가 다시 가능하도록 하기 위해 IPSec 하드웨어 처리부(304)를 활성화하기 위한 처리를 수행한다. 구체적으로, CPU(101)는 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 개시하기 위한 명령을 전원 제어기(999)에 대해 발행한다. IPSec 하드웨어 처리부(304)에 대한 전력 공급을 개시하기 위한 명령을 수신한 후, 전원 제어기(999)는 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 개시한다.
단계 S410(도 6)에서, TCP/UDP 처리부(306)는 수신된 데이터의 데이터 부분을 애플리케이션 처리부(307)로 전송한다. 도 10과 관련하여 설명된 전술한 처리는 도 10에서 화살표 1로 지시되는 처리에 대응한다.
단계 S409(도 6)에서 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 개시한 후에 처리되는 IPSec 패킷과 관련하여, 단계 S404에서 IPSec 하드웨어 처리부(304)가 정지되어 있지 않은 것으로 결정된다. 따라서, 이 경우, IPSec 패킷은 IPSec 하드웨어 처리부(304)에 의해 처리될 것이다. 구체적으로, IPSec 패킷은 단계 S401에서, 단계 S402로, 단계 S403으로, 단계 S404로, 단계 S405로, 단계 S407로, 단계 S408로, 이어서 단계 S410으로의 처리에 의해 처리된다. 이것은 도 10의 화살표 (2)에서 보이는 처리와 동일하다. 이것은 도 10의 화살표 2에 의해 지시되는 경우에 수행되는 처리이다.
도 10과 관련하여 전술한 예에서, IPSec 하드웨어 처리부(304)의 상태는 정 지 상태에서 활성(시작) 상태로 이동한다. 따라서, 이 경우, CPU(101) 상의 처리 부하는 증가하지 않는다. 따라서, CPU(101)는 다른 처리를 수행할 수 있다. 따라서, 이 경우, 도 5에 도시된 IPSec 하드웨어 정지 관리 처리에 있어서, 단계 S503(도 5)에서 IPSec 하드웨어 처리부(304)는 정지되지 않은 것으로 결정된다. 이 경우, 처리는 단계 S501로 복귀하여, 하드웨어 정지 조건 만족을 모니터링하기 위한 처리를 진행한다.
<제2 실시예>
이제, 본 발명의 제2 실시예가 설명된다. 전술한 제1 실시예에서, 사용자는 키보드(105)를 통해 데이터 통신을 완료하기 위해 다수의 패킷이 전송되는 프로토콜(예를 들어, LPR 프로토콜 또는 로 TCP 프로토콜)에 대한 포트 번호를 입력하고, 입력된 포트 번호는 RAM(103)의 비휘발성 메모리 영역에 저장(설정)된다. 본 실시예에서, 사용자는 키보드(105)를 이용하여 데이터 통신을 완료하기 위해 다수의 패킷이 전송되는 프로토콜에 대한 포트 번호를 입력하는 대신에 프로토콜(즉, LPR 프로토콜 또는 로 TCP)의 명칭을 입력하고, 입력된 명칭은 RAM(103)의 비휘발성 메모리 영역에 저장(설정)된다.
이러한 구성을 갖는 본 실시예에서, CPU(101)는 단계 S501(도 5)에서 IPSec 소프트웨어 처리부(305)에서 IPSec 통신에 의해 수신된 데이터에 대해 처리를 수행하는 것이 적절한지를 결정함에 있어서 다음의 처리를 수행한다.
처리의 시작에서, CPU(101)는 ROM(102)에 사전 저장된 테이블을 이용하여, 수신된 데이터(TCP 패킷 또는 UDP 패킷)에 포함된 송신처 포트 번호에 기초하여 프 로토콜 명칭을 취득한다. 이렇게 취득된 프로토콜 명칭이 사전 설정 프로토콜 명칭(LPR 프로토콜 또는 로 TCP/UDP)과 일치하지 않는 것으로 결정되는 경우, CPU(101)는 IPSec 소프트웨어 처리부(305)를 이용하여 수신된 데이터를 처리하는 것이 적절한 것으로 결정한다. 반편, 이렇게 취득된 프로토콜 명칭이 사전 설정 프로토콜 명칭과 일치하는 것으로 결정되는 경우, CPU(101)는 IPSec 소프트웨어 처리부(305)를 이용하여 수신된 데이터를 처리하는 것이 적절하지 않은 것으로 결정한다.
단계 S407(도 6)의 TCP/UDP 헤더 분석 처리에 있어서, TCP/UDP 처리부(306)는 TCP/UDP 헤더부로부터 송신처 포트 번호를 추출하고, 추출된 송신처 포트 번호로부터 프로토콜 명칭을 취득한다.
단계 S409(도 6)에서 IPSec 소프트웨어 처리부(305)를 이용하여 S401에서 수신된 데이터를 처리하는 것이 적절한지를 결정함에 있어서, CPU(101)는 다음의 처리를 수행한다.
즉, CPU(101)는 단계 S407에서 수신된 프로토콜 명칭이 사전 설정 프로토콜 명칭과 일치하는지를 결정한다.
단계 S407에서 취득된 프로토콜 명칭이 사전 설정 프로토콜 명칭(LPR 프로토콜 또는 로 TCP)과 일치하는 것으로 결정되는 경우, CPU(101)는 IPSec 소프트웨어 처리부(305)를 이용하여 수신된 데이터를 처리하는 것이 부적절한 것으로 결정한다. 반면, 단계 S407에서 취득된 프로토콜 명칭이 사전 설정된 프로토콜 명칭(LPR 프로토콜 또는 로 TCP)과 일치하지 않는 것으로 결정되는 경우, CPU(101)는 IPSec 소프트웨어 처리부(305)를 이용하여 수신된 데이터를 처리하는 것이 적절한 것으로 결정한다.
본 실시예의 구성은 도 10과 관련하여 후술된다. 도 10에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있고, IPSec 처리가 소프트웨어만으로는 수행될 수 없는 IPSec 데이터가 수신된다.
단계 S401 내지 S406(도 6)의 처리는 제1 실시예의 그것과 유사하다. 따라서, 이에 대한 설명은 여기에 반복되지 않으며, 단계 S407(도 6) 및 그 이후의 처리만이 설명된다.
단계 S407(도 6)에서, IPSec 소프트웨어 처리부(305)로부터 TCP/UDP 패킷을 수신한 후, TCP/UDP 처리부(306)는 TCP/UDP 헤더 분석을 수행한다. 구체적으로, TCP/UDP 처리부(306)는 RFC(793)에 의해 정의되는 TCP 프로토콜 및 RFC(768)에 의해 정의되는 UDP 프로토콜을 제어하기 위한 처리를 수행한다. 또한, TCP/UDP 처리부(306)는 TCP/UDP 헤더로부터 송신처 포트 번호를 추출한다. 또한, CPU(101)는 ROM(102)에 사전 저장된 테이블을 이용하여 송신처 포트 번호로부터 프로토콜 명칭을 취득한다.
단계 S408(도 6)에서, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화하기 위한 조건을 만족시키는지를 결정한다. 도 10에 도시된 예에서, IPSec 하드웨어 처리부(304)는 정지되어 있다. 따라서, 이 경우, IP 처리부(303)는 단계 S407에서 취득된 프로토콜 명칭과 사전 설정된 프로토콜 명칭(즉, 도 5의 단계 S501의 처리와 관련하여 설명된 바와 같이 데이터 통신을 완료 하기 위해 다수의 패킷이 전송되는 프로토콜(예를 들어, LPR 프로토콜 또는 로 TCP)의 명칭)을 비교한다.
도 10에 도시된 예에서는, 소프트웨어만으로는 IPSec 처리를 수행할 수 없는 IPSec 데이터가 수신된다. 따라서, 이 경우, 단계 S408(도 6)에서 단계 S407(도 6)에서 취득된 프로토콜 명칭이 사전 설정된 프로토콜 명칭과 일치하는 것으로 결정된다. 따라서, 이 경우, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화하기 위한 조건을 만족시키는 것으로 결정한다. 이어서, 처리는 단계 S409(도 6)로 진행한다.
단계 S409 및 S410(도 6) 각각의 처리는 제1 실시예의 그것과 유사하다. 따라서, 이에 대한 설명은 여기에 반복되지 않는다.
<제3 실시예>
전술한 실시예들에서는 IPSec 데이터가 수신될 때 수행되는 처리가 설명되었다. 그러나, 본 발명은 이들 실시예로 한정되지 않는다. 즉, 본 발명은 데이터 처리 장치(100)로부터 네트워크(109)를 통해 데이터 처리 장치(100)에 접속된 다른 장치로 IPSec 데이터가 전송되는 사례에 적용될 수 있다.
즉, 본 실시예에서는, TCP/UDP 처리부(306)에 의해 TCP/UDP 패킷이 생성된 후에, CPU(101)는 IPSec 처리에 의해 TCP/UDP 패킷을 전송할지를 결정한다.
TCP/UDP 패킷이 IPSec 처리에 의해 전송되지 않는 것으로 결정되는 경우, CPU(101)는 TCP/UDP 패킷을 IP 처리부(303)로 전송한다. 이어서, IP 처리부(303)는 수신된 TCP/UDP 패킷에 기초하여 처리를 수행하고, 이렇게 처리된 데이터를 MAC 처리부(302) 및 PHY 처리부(301)를 통해 네트워크(109)로 전송한다.
한편, TCP/UDP 패킷이 IPSec 처리에 의해 전송되는 것으로 결정되는 경우, CPU(101)는 IPSec 하드웨어 처리부(304)가 정지되어 있는지를 더 결정한다.
IPSec 하드웨어 처리부(304)가 정지되지 않은 것으로(즉, IPSec 하드웨어 처리부(304)가 현재 급전되고 있는 것으로) 결정되는 경우, CPU(101)는 TCP/UDP 처리부(306)가 TCP/UDP 패킷을 IPSec 하드웨어 처리부(304)로 전송하도록 제어를 수행한다.
TCP/UDP 처리부(306)로부터 TCP/UDP 패킷을 수신한 후, IPSec 하드웨어 처리부(304)는 수신된 TCP/UDP 패킷을 ESP를 이용하여 인코딩하여, TCP/UDP 패킷을 ESP로 변환하고, 변환된 ESP를 IP 처리부(303)로 전송한다. IPSec 하드웨어 처리부(304)로부터 ESP 변환된 TCP/UDP 패킷을 수신한 후, IP 처리부(303)는 수신된 TCP/UDP 패킷에 기초하여 데이터를 처리하고, 이렇게 처리된 데이터를 MAC 처리부(302) 및 PHY 처리부(301)를 통해 네트워크(109)로 전송한다.
한편, IPSec 하드웨어 처리부(304)가 정지되어 있는 것으로(즉, IPSec 하드웨어 처리부(304)가 현재 급전되지 않는 것으로) 결정되는 경우, CPU(101)는 TCP/UDP 처리부(306)가 TCP/UDP 패킷을 IPSec 소프트웨어 처리부(305)로 전송하도록 제어를 수행한다.
IPSec 소프트웨어 처리부(305)는 TCP/UDP 처리부(306)로부터 수신된 TCP/UDP 패킷을 ESP를 이용하여 인코딩하여 TCP/UDP 패킷을 ESP로 변환하고, ESP 변환된 TCP/UDP 패킷을 IP 처리부(303)로 전송한다. IPSec 소프트웨어 처리부(305)로부터 ESP 변환된 TCP/UDP 패킷을 수신한 후, IP 처리부(303)는 수신된 TCP/UDP 패킷에 기초하여 데이터를 처리하고, 처리된 데이터를 MAC 처리부(302) 및 PHY 처리부(301)를 통해 네트워크(109)로 전송한다.
TCP/UDP 패킷이 IPSec 소프트웨어 처리부(305)로 전송될 때, CPU(101)는 데이터 처리 장치(100)의 상태가 IPSec 하드웨어 처리부(304)를 활성화하기 위한 하드웨어 시작 조건을 만족시키는지를 결정한다. CPU(101)는 결정의 결과에 기초하여 IPSec 하드웨어 처리부(304)에 급전할지를 결정한다.
하드웨어 시작 조건은 IPSec 소프트웨어 처리부(305)를 이용하여 전송할 데이터를 처리하는 것이 부적절한 것으로 결정되는 조건에 대응한다. 구체적으로, CPU(101)는 전송한 TCP/UDP 패킷의 송신처 포트 번호가 사전 설정 포트 번호(즉, 도 5에서 단계 S501의 처리와 관련하여 설명된 바와 같이 데이터 통신을 완료하기 위해 다수의 패킷이 전송되는 프로토콜(예를 들어, LPR 프로토콜 또는 로 TCP 프로토콜)에 대한 포트 번호)와 일치하는지를 결정한다.
CPU(101)는 TCP/UDP 패킷의 송신처 포트 번호가 사전 설정 포트 번호와 일치하는 경우에 IPSec 소프트웨어 처리부(305)를 이용하여 전송할 TCP/UDP 패킷을 처리하는 것이 부적절한 것으로 결정한다. 반면, TCP/UDP 패킷의 송신처 포트 번호가 사전 설정 포트 번호와 일치하지 않는 경우, CPU(101)는 IPSec 소프트웨어 처리부(305)를 이용하여 TCP/UDP 패킷을 처리하는 것이 적절한 것으로 결정한다.
IPSec 소프트웨어 처리부(305)를 이용하여 데이터를 처리하는 것이 적절한 것으로(즉, 데이터 처리 장치(100)의 상태가 하드웨어 시작 조건을 만족시키지 않 는 것으로) 결정되는 경우, CPU(101)는 어떠한 구체적인 하드웨어 시작 처리도 수행하지 않는다.
반면, IPSec 소프트웨어 처리부(305)를 이용하여 전송할 데이터를 처리하는 것이 적절한 것으로(즉, 데이터 처리 장치(100)의 상태가 하드웨어 시작 조건을 만족하는 것으로) 결정되는 경우, CPU(101)는 하드웨어 시작 처리를 수행한다.
구체적으로, CPU(101)는 IPSec 하드웨어 처리부(304)에 전력 공급을 개시하기 위한 명령을 전원 제어기(999)에 대해 발행한다. 전력 공급을 개시하기 위한 명령을 수신한 후, 전원 제어기(999)는 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 개시한다.
따라서, 이후 이러한 경우에, TCP/UDP 패킷은 IPSec 하드웨어 처리부(304)에 의해 처리된다. 따라서, 데이터 통신을 완료하기 위해 많은 패킷이 전송되는 프로토콜을 처리할 때의 CPU(101) 상의 부하가 줄어들 수 있다.
<제4 실시예>
이제, 본 발명의 제4 실시예가 설명된다. 본 실시예에서, 데이터 처리 장치(100)의 동작 모드는 처리 속도 우선 모드 및 절전 우선 모드를 포함한다.
본 실시예에서, 사용자가 키보드(105)를 조작하여 데이터 처리 장치(100)의 동작 모드로서 처리 속도 우선 모드 또는 절전 우선 모드를 선택하고 지정할 때, CPU(101)는 지정된 동작 모드를 RAM(103)의 비휘발성 메모리 영역에 저장(설정)한다. 동작 모드는 디폴트 설정으로서 처리 속도 우선 모드로 설정된다.
처리 속도 우선 모드에서, CPU(101)는 도 6과 관련하여 설명된 바와 같은 전 술한 처리를 수행한다. 즉, 단계 S408 및 S409에서, CPU(101)는 데이터 처리 장치(100)의 상태가 하드웨어 시작 조건을 만족시키는 것으로 결정되는 경우에(도 6의 단계 S408) IPSec 하드웨어 처리부(304)에 대한 전력 공급을 개시하기 위한 제어를 수행한다. 전술한 구성을 갖는 본 실시예에 따르면, IPSec 처리를 수행하는 경우의 CPU(101) 상의 부하가 줄어들 수 있다. 따라서, IPSec 처리를 수행하는 경우의 데이터 처리 장치(100)의 처리 속도의 가능한 감소가 방지될 수 있다.
한편, 절전 우선 모드에서, CPU(101)는 단계 S408 및 S409(도 6)에서의 동작과 다른 동작을 수행한다. 구체적으로, CPU(101)는 데이터 처리 장치(100)의 상태가 하드웨어 시작 조건을 만족시키는 것으로 결정되는 경우에도(도 6의 단계 S408) IPSec 하드웨어 처리부(304)에 대한 전력 공급이 개시되지 않도록 제어를 수행한다. 전술한 구성을 갖는 본 실시예에 따르면, 데이터 처리 장치(100)의 전력 소모가 줄어들 수 있다.
따라서, 사용자는 단지 데이터 처리 장치(100)의 동작 모드를 선택하고 설정함으로써, IPSec 처리를 수행하는 경우에 데이터 처리 장치(100)의 처리 속도의 가능한 감소를 방지할 수 있고, 데이터 처리 장치(100)의 전력 소비를 줄일 수 있다.
<제5 실시예>
이제, 본 발명의 제5 실시예가 설명된다. 전술한 실시예들에서, 데이터 처리 장치(100)는 IPSec 가속기(110)를 포함한다. 본 실시예에서, 데이터 처리 장치(100)는 IPSec 가속기(110)를 별도로 포함하는 대신에 LAN I/F(107) 내에 IPSec 하드웨어 처리부(304)를 포함한다.
도 11은 본 발명의 제4 실시예에 따른 데이터 처리 장치(100)의 구성의 일례를 나타낸다.
도 12는 도 11에 도시된 LAN I/F(107)의 구성의 일례를 나타낸다.
도 12를 참조하면, 커낵터(888)는 LAN I/F(107)를 버스(108)를 통해 데이터 처리 장치(100)에 접속하기 위한 장치이다. 전원 제어기(999)는 데이터 처리 장치(100)의 전원부(도시되지 않음)로부터 전력을 공급받아, LAN I/F(107)의 각각의 요소에 전력을 공급한다. 또한, 전원 제어기(999)는 CPU(101)로부터의 명령에 기초하여, IPSec 하드웨어 처리부(304)에 전력을 공급하는 전력 공급 모드와 IPSec 하드웨어 처리부(304)에 대한 전력 공급을 중지하는 전력 공급 중지 모드 사이에서 스위칭한다.
전술한 점을 제외하면, 본 실시예의 구성은 전술한 제1 내지 제4 실시예의 구성과 유사하다. 따라서, 이에 대한 설명은 여기에 반복되지 않는다.
<제6 실시예>
이제, 본 발명의 제6 실시예가 설명된다. 전술한 실시예들에서, CPU(101)는 하드웨어 또는 소프트웨어에 의해 IPSec 프로토콜 처리의 제어를 수행한다. 그러나, 본 발명의 데이터 처리 장치(100)의 기능은 IPSec 프로토콜 처리를 수행하는 하드웨어 또는 소프트웨어의 제어로 한정되지 않는다. 즉, 본 발명은 CPU가 높은 처리 부하를 받는 보안 소켓 계층(SSL) 프로토콜과 같은 프로토콜에 의해 처리를 수행하는 하드웨어 또는 소프트웨어의 제어에 적용될 수 있다.
본 실시예에서, 데이터 처리 장치(100)는 SSL 하드웨어 처리부 및 SSL 소프 트웨어 처리부를 포함한다. SSL 하드웨어 처리부는 하드웨어에 의해 SSL 프로토콜 처리를 수행한다. SSL 소프트웨어 처리부는 SSL 하드웨어 처리부에 의해 수행되는 것과 유사한 SSL 프로토콜 처리를 소프트웨어에 의해 수행한다.
CPU(101)는 데이터 처리 장치(100)의 상태가 SSL 하드웨어 처리부에 대한 전력 공급을 중지하기 위한 조건을 만족시키는 것으로 결정되는 경우에 SSL 하드웨어 처리부에 대한 전력 공급을 중지한다. SSL 하드웨어 처리부에 대한 전력 공급을 중지하기 위한 조건은 어떠한 SSL 데이터도 수신되지 않거나, SSL 데이터가 수신되었고, 수신된 SSL 데이터를 SSL 소프트웨어 처리부를 이용하여 처리하는 것일 적절한 조건을 포함한다.
데이터에 대한 SSL 프로토콜 처리를 수행할 때 SSL 하드웨어 처리부가 급전되고 있는 경우, CPU(101)는 SSL 하드웨어 처리부가 SSL 프로토콜 처리를 수행하도록 제어를 수행한다. 반면, 데이터에 대한 SSL 프로토콜 처리를 수행할 때 SSL 하드웨어 처리부가 급전되지 않고 있는 경우(즉, SSL 하드웨어 처리부가 정지되어 있는 경우), CPU(101)는 SSL 소프트웨어 처리부가 SSL 프로토콜 처리를 수행하도록 제어를 수행한다.
또한, CPU(101)는 데이터 처리 장치(100)의 상태가 전력 공급 개시 조건을 만족시키는 경우에(즉, SSL 데이터가 수신되었고, SSL 소프트웨어 처리부를 이용하여 SSL 데이터를 처리하는 것일 부적절한 것으로 결정되는 경우) SSL 하드웨어 처리부에 대한 급전이 개시되도록 제어를 수행한다.
<제7 실시예>
이제, 본 발명의 제7 실시예가 설명된다. 전술한 제1 내지 제6 실시예에서, 데이터 처리 장치(100)는 통신 프로토콜 처리에 있어서 하드웨어에 의해 또는 소프트웨어에 의해 제어를 수행한다. 그러나, 본 발명은 이들 실시예로 한정되지 않는다. 예를 들어, 본 발명은 CPU 상에 높은 처리 부하를 발생시킬 수 있는 3차원(이하 간단히 "3D"라고 한다) 처리를 수행하는 하드웨어 또는 소프트웨어를 제어하는 데이터 처리 장치에 적용될 수 있다. 본 실시예에 따른 3D 처리의 경우에 수행되는 처리를 후술한다.
본 실시예에서, 데이터 처리 장치(100)는 3D 하드웨어 처리부 및 3D 소프트웨어 처리부를 포함한다. 3D 하드웨어 처리부는 하드웨어에 의해 3D 처리를 수행한다. 3D 소프트웨어 처리부는 3D 하드웨어 처리부에 의해 수행되는 것과 유사한 3D 처리를 소프트웨어에 의해 수행한다.
CPU(101)는 데이터 처리 장치(100)의 상태가 3D 하드웨어 처리부에 대한 전력 공급을 중지하기 위한 조건을 만족시키는 것으로 결정되는 경우에(즉, 사용자가 3D 처리를 개시하기 위한 명령을 발행하였거나, 사용자가 3D 처리를 개시하기 위한 명령을 발행하였고, 3D 소프트웨어 처리부를 이용하여 3D 처리를 수행하는 것이 적절한 경우) SSL 하드웨어 처리부에 대한 전력 공급을 중지한다.
3D 하드웨어 처리를 수행할 때 3D 하드웨어 처리부가 급전되고 있는 경우, CPU(101)는 3D 하드웨어 처리부가 3D 하드웨어 처리를 수행하도록 제어를 수행한다. 반면, 3D 하드웨어 처리를 수행할 때 3D 하드웨어 처리부가 급전되지 않고 있는 경우(즉, 3D 하드웨어 처리부에 대한 급전이 중지되어 있는 경우), CPU(101)는 3D 소프트웨어 처리부가 3D 처리를 수행하도록 제어를 수행한다.
또한, CPU(101)는 데이터 처리 장치(100)의 상태가 전력 공급 개시 조건을 만족시키는 경우에(즉, 사용자가 3D 처리를 수행하기 위한 명령을 발행한 경우, 그리고 3D 소프트웨어 처리부를 이용하여 3D 처리를 수행하는 것일 적절하지 않은 경우) 3D 하드웨어 처리부에 대한 급전이 개시되도록 제어를 수행한다. 이 경우, 사용자는 3D 소프트웨어 처리부에서 구현되는 경우에 문제를 제공하는 3D 처리를 사전 설정한다.
본 발명의 전술한 실시예들에 따르면, 종래의 방법에서 CPU 상의 부하의 증가 문제를 완화할 수 있다. 즉, 종래 방법에서는, 데이터 처리 장치가 IPSec 처리를 수행하는 하드웨어 가속기를 포함하는 경우에 CPU 상의 처리 부하가 줄어들 수 있지만, 전체 데이터 처리 장치의 평균 전력 소비는 증가할 수 있다. 본 발명의 전술한 실시예들에 따르면, 전체 데이터 처리 장치(100)의 평균 전력 소비의 가능한 증가를 방지하면서 IPSec 처리를 수행하는 하드웨어 가속기(IPSec 가속기 110)를 구비하는 데이터 처리 장치(100)를 제공함으로써 CPU 상의 부하가 줄어들 수 있다.
따라서, 본 발명의 전술한 실시예들에 따르면, 유사한 처리를 수행할 수 있는 복수의 처리부에 대한 전력 공급이 적절히 제어되고, 높은 데이터 처리 속도를 유지하면서 데이터 처리 장치의 전력 소비를 줄일 수 있다.
<기타 실시예>
본 발명의 실시예들은 전술한 바와 같다. 본 발명은, 예를 들면, 시스템, 장치, 방법, 프로그램, 또는 프로그램을 저장한 기억 매체로 구현될 수 있다. 구체적으로는，본 발명은 복수의 디바이스를 포함하는 시스템에도 적용될 수 있고 하나의 디바이스를 포함하는 장치에도 적용될 수 있다.
도 13은 본 발명의 일 실시예에 따른 데이터 처리 장치(100)에 의해 판독될 수 있는 다양한 데이터 처리 프로그램을 저장하는 저장 매체의 메모리 맵을 나타낸다.
도 13에는 도시되지 않았지만, 예를 들어 버전 정보, 및 프로그램의 작성자에 관한 정보와 같이 저장 매체에 저장된 프로그램들을 관리하기 위한 정보가 저장 매체에 저장될 수 있다. 또한, 프로그램을 식별하고 표시하기 위한 아이콘과 같이 프로그램을 판독하는 장치의 운영 체제(OS)에 의존하는 정보가 저장 매체에 저장될 수 있다.
또한, 다양한 프로그램에 종속하는 데이터도 저장 매체의 디렉토리에서 관리될 수 있다. 또한, 컴퓨터 상에 다양한 프로그램을 설치하기 위한 프로그램이 저장 매체에 저장될 수 있다. 또한, 설치할 프로그램이 압축된 경우에, 압축된 프로그램을 신장하기 위한 프로그램이 저장 매체에 저장될 수 있다.
또한, 도 5 및 도 6에 도시된 전술한 실시예들에 따른 기능들은 외부에 설치되는 프로그램을 이용하여 호스트 컴퓨터에 의해 구현될 수 있다. 이 경우, 본 발명은 CD-ROM, 플래시 메모리, 및 플로피 디스크(FD)와 같은 저장 매체로부터, 또는 네트워크를 통해 외부 저장 매체로부터 프로그램을 포함하는 정보가 출력 장치로 제공되는 경우에 적용된다.
본 발명은 또한 실시예들의 기능들을 구현하는 소프트웨어의 프로그램 코드를 저장하는 저장 매체를 구비하는 시스템 또는 장치를 제공함으로써, 그리고 시스템 또는 장치의 컴퓨터(CPU 또는 마이크로 처리부(MPU))로 저장 매체에 저장된 프로그램 코드를 판독하여 실행함으로써 구현될 수 있다.
이 경우, 기억 매체로부터 판독되는 프로그램 코드 자체는 전술한 실시예들의 기능들을 구현하며, 따라서 프로그램 코드를 저장하는 저장 매체는 본 발명을 구성한다.
따라서, 프로그램은, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램, 및 OS에 공급하는 스크립트 데이터 등의 어떠한 형태로도 구성될 수 있다.
이러한 프로그램 코드를 공급하기 위한 기록 매체로서는, 예를 들면, 플로피 디스크, 하드 디스크, 광 디스크, 광 자기 디스크(MO), CD-ROM, CD-R, CD-RW, 자기 테이프, 불휘발성의 메모리 카드, ROM, 및 DVD(DVD-ROM 및 DVD-R)가 이용될 수 있다.
전술한 프로그램은 또한, 클라이언트 컴퓨터의 브라우저를 이용하여 인터넷 상의 웹 사이트에 접속하고 이 웹 사이트로부터 하드 디스크 등의 기록 매체로 프로그램을 다운로드함으로써 공급될 수 있다. 또한, 전술한 프로그램은, 웹 사이트로부터 자동 인스톨 기능을 갖는 압축 파일을, 하드 디스크 등의 기록 매체에 다운로드함으로써 또한 공급될 수 있다. 전술한 실시 형태들의 기능은 또한 프로그램 코드를 복수의 파일로 분할하고 각 분할된 파일을 서로 다른 웹 사이트로부터 다운로드함으로써 구현될 수 있다. 즉, 기능 처리를 구현하기 위한 프로그램 파일을 복수의 사용자가 다운로드할 수 있게 해주는 WWW 서버도 본 발명을 구성하는 것이다.
또한，전술한 프로그램은 또한, 프로그램을 암호화하여 CD-ROM 등의 기억 매체에 저장하여 배포하고, 소정의 조건을 만족한 사용자가 인터넷을 통하여 웹 사이트로부터 암호화를 풀기 위한 키 정보를 다운로드할 수 있게 해주고, 그 키 정보를 사용하여 암호화된 프로그램 코드를 실행하여 컴퓨터에 인스톨시킴으로써 공급될 수 있다.
또한，전술한 실시 형태에 따른 기능은, 컴퓨터가 판독한 프로그램 코드를 실행함으로써 구현될 수도 있고, 또한 그 프로그램 코드에 의해 주어지는 지시에 기초하여 0S 등이, 실제의 처리의 일부 또는 전부를 행하는 처리에 의해서 구현될 수도 있다.
또한，본 발명의 실시 형태의 다른 양태에서는, 기록 매체로부터 판독된 프로그램 코드가, 컴퓨터에 삽입된 기능 확장 보드 또는 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 기능 확장 보드 또는 기능 확장 유닛에 구비되는 CPU 등이 처리의 일부 또는 전부를 행하여 전술한 실시 형태의 기능을 구현한다.
또한, 본 발명은 복수의 디바이스를 포함하는 시스템에도 적용될 수 있고 하나의 디바이스를 포함하는 장치에도 적용될 수 있다. 또한, 본 발명은 시스템 또는 장치에 프로그램을 제공함으로써 구현될 수 있다. 이 경우, 시스템 또는 장치로 본 발명을 구현할 수 있는 소프트웨어로 기술되는 프로그램을 저장한 저장 매체 를 판독함으로써, 시스템 또는 장치가 본 발명을 구현할 수 있다.
본 발명에 대해 예시적인 실시 형태들을 참조하여 설명하였지만, 본 발명은 이러한 개시된 예시적인 실시 형태들에 국한되지 않음을 알아야 한다. 이하의 특허청구범위의 범주는 모든 변경들, 등가적인 구조들, 및 기능들을 포함하도록 하는 가장 넓은 해석에 따라야 한다.
도 1은 본 발명의 제1 실시예에 따른 데이터 처리 장치의 구성을 나타내는 도면.
도 2는 범용 전송 제어 프로토콜/인터넷 프로토콜(TCP/IP)에 따른 OSI 참조 모델 및 계층 구조를 나타내는 도면.
도 3은 본 발명의 일 실시예에 따른 데이터 처리 장치에 의해 수행되는 LAN 인터페이스 처리를 나타내는 도면.
도 4는 본 발명의 일 실시예에 따른 도 1에 도시된 IPSec 가속기의 구성을 나타내는 도면.
도 5는 본 발명의 일 실시예에 따른 제어 처리를 나타내는 흐름도.
도 6은 본 발명의 일 실시예에 따른 제어 처리를 나타내는 흐름도.
도 7은 본 발명의 일 실시예에 따라 정상 IP 패킷이 수신되는 경우에 수행되는 LAN 인터페이스 처리를 나타내는 도면.
도 8은 본 발명의 일 실시예에 따라 IPSec 하드웨어 처리부가 정지되지 않은 때 IPSec 패킷이 수신되는 경우에 수행되는 LAN 인터페이스 처리를 나타내는 도면.
도 9는 본 발명의 일 실시예에 따라 IPSec 하드웨어 처리부가 정지된 때, 소프트웨어만으로 IPSec 처리를 수행할 수 있는 IPSec 데이터(예를 들어, 인터넷 제어 메시지 프로토콜(ICMP) 또는 어드레스 해결 프로토콜(ARP)에 따르는 데이터)가 수신되는 경우에 수행되는 LAN 인터페이스 처리를 나타내는 도면.
도 10은 본 발명의 일 실시예에 따라 IPSec 하드웨어 처리부가 정지된 때, 소프트웨어만으로 IPSec 처리를 수행할 수 있는 IPSec 데이터(예를 들어, 라인 프린터(LPR) 프로토콜 또는 로(raw) 전송 제어 프로토콜(TCP)에 따르는 데이터)가 수신되는 경우에 수행되는 LAN 인터페이스 처리를 나타내는 도면.
도 11은 본 발명의 제4 실시예에 따른 데이터 처리 장치의 구성을 나타내는 도면.
도 12는 본 발명의 제4 실시예에 따른 도 11에 도시된 LAN 인터페이스(I/F)의 구성을 나타내는 도면.
도 13은 본 발명의 일 실시예에 따른 데이터 처리 장치에 의해 판독될 수 있는 다양한 데이터 처리 프로그램을 저장하는 저장 매체의 메모리 맵을 나타내는 도면.
<도면의 주요 부분에 대한 설명>
100: 데이터 처리 장치
101: CPU
102: ROM
103: RAM
104: 프린터
105: 키보드
106: 디스플레이
107: LAN I/F
108: 시스템 버스
109: 네트워크
110: IPSec 가속기

Claims (16)

  1. 데이터 처리 장치로서,
    데이터를 수신하는 수신 수단;
    상기 수신 수단에 의해 수신된 데이터에 대해 소정의 처리를 수행하는 제1 처리 수단;
    상기 수신 수단에 의해 수신된 데이터에 대해 상기 소정의 처리를 수행하는 제2 처리 수단;
    상기 데이터 처리 장치가 상기 제1 처리 수단 및 상기 제2 처리 수단 양자에 전력을 공급하는 제1 동작 모드, 및 상기 제1 처리 수단에 대한 전력의 공급을 중단하는 한편, 상기 제2 처리 수단에 전력을 공급하는 제2 동작 모드 중 하나로 동작하도록 제어를 수행하는 제1 제어 수단; 및
    상기 데이터 처리 장치가 상기 제1 동작 모드로 동작하는 경우에는 상기 제1 처리 수단이 상기 소정의 처리를 수행하고, 상기 데이터 처리 장치가 상기 제2 동작 모드로 동작하는 경우에는 상기 제2 처리 수단이 상기 소정의 처리를 수행하도록 제어를 수행하는 제2 제어 수단
    을 포함하는 데이터 처리 장치.
  2. 제1항에 있어서,
    상기 제1 처리 수단은 하드웨어에 의해 상기 소정의 처리를 수행하고,
    상기 제2 처리 수단은 소프트웨어에 의해 상기 소정의 처리를 수행하는 데이터 처리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 소정의 처리는 소정의 통신 프로토콜에 따르는 처리인 데이터 처리 장치.
  4. 제3항에 있어서,
    상기 소정의 통신 프로토콜은 IPSec 프로토콜 또는 SSL 프로토콜을 포함하는 데이터 처리 장치.
  5. 제3항에 있어서,
    상기 데이터 처리 장치가 상기 소정의 통신 프로토콜에 따라 처리를 수행하는 데이터를 상기 수신 수단이 수신하는 경우에, 상기 제1 제어 수단은 상기 데이터 처리 장치의 동작 모드를 상기 제2 동작 모드에서 상기 제1 동작 모드로 스위칭하기 위한 제어를 수행하는 데이터 처리 장치.
  6. 제5항에 있어서,
    상기 수신 수단에 의해 수신된 데이터가 상기 소정의 통신 프로토콜에 따르는 데이터인 것으로 결정되고, 상기 수신된 데이터에 포함된 송신처 포트 번호가 사전 설정된 포트 번호와 일치하는 것으로 더 결정된 경우에, 상기 제1 제어 수단은 상기 데이터 처리 장치의 동작 모드를 상기 제2 동작 모드에서 상기 제1 동작 모드로 스위칭하기 위한 제어를 수행하는 데이터 처리 장치.
  7. 제3항에 있어서,
    상기 수신 수단에 의해 수신된 데이터가 상기 소정의 통신 프로토콜에 따르는 데이터인 것으로 결정된 경우에, 상기 제1 제어 수단은 상기 데이터 처리 장치의 동작 모드를 상기 제2 동작 모드에서 상기 제1 동작 모드로 스위칭하기 위한 제어를 수행하는 데이터 처리 장치.
  8. 제1항 또는 제2항에 있어서,
    처리 속도 우선 모드 또는 절전 우선 모드를 설정하는 설정 수단을 더 포함하고,
    상기 제1 제어 수단은, 상기 설정 수단에 의해 상기 처리 속도 우선 모드가 설정되는 경우에는, 상기 수신 수단이 데이터를 수신하는 경우에 수행되는 상기 데이터 처리 장치의 동작 모드의 상기 제2 동작 모드에서 상기 제1 동작 모드로의 스위칭을 허가하고, 상기 설정 수단에 의해 상기 절전 우선 모드가 설정되는 경우에는, 상기 수신 수단이 데이터를 수신하는 경우에 수행되는 상기 데이터 처리 장치의 동작 모드의 상기 제2 동작 모드에서 상기 제1 동작 모드로의 스위칭을 금지하는 데이터 처리 장치.
  9. 데이터를 수신하는 수신 수단, 상기 수신 수단에 의해 수신된 데이터에 대해 소정의 처리를 수행하는 제1 처리 수단, 및 상기 수신 수단에 의해 수신된 데이터에 대해 상기 소정의 처리를 수행하는 제2 처리 수단을 포함하는 데이터 처리 장치를 제어하는 방법으로서,
    상기 데이터 처리 장치가 상기 제1 처리 수단 및 상기 제2 처리 수단 양자에 전력을 공급하는 제1 동작 모드, 및 상기 제1 처리 수단에 대한 전력의 공급을 중단하는 한편, 상기 제2 처리 수단에 전력을 공급하는 제2 동작 모드 중 어느 하나로 동작하도록 제어를 수행하는 단계; 및
    상기 데이터 처리 장치가 상기 제1 동작 모드로 동작하는 경우에는 상기 제1 처리 수단이 상기 소정의 처리를 수행하고, 상기 데이터 처리 장치가 상기 제2 동작 모드로 동작하는 경우에는 상기 제2 처리 수단이 상기 소정의 처리를 수행하도록 제어를 수행하는 단계
    를 포함하는 방법.
  10. 제9항에 있어서,
    상기 제1 처리 수단은 하드웨어에 의해 상기 소정의 처리를 수행하고,
    상기 제2 처리 수단은 소프트웨어에 의해 상기 소정의 처리를 수행하는 방법.
  11. 제9항에 있어서,
    상기 소정의 처리는 소정의 통신 프로토콜에 따르는 처리인 방법.
  12. 제11항에 있어서,
    상기 소정의 통신 프로토콜은 IPSec 프로토콜 또는 SSL 프로토콜을 포함하는 방법.
  13. 제11항에 있어서,
    상기 데이터 처리 장치가 상기 소정의 통신 프로토콜에 따라 처리를 수행하는 데이터를 상기 수신 수단이 수신하는 경우에, 상기 데이터 처리 장치의 동작 모드를 상기 제2 동작 모드에서 상기 제1 동작 모드로 스위칭하기 위한 제어를 수행하는 단계를 더 포함하는 방법.
  14. 제13항에 있어서,
    상기 수신 수단에 의해 수신된 데이터가 상기 소정의 통신 프로토콜에 따르는 데이터인 것으로 결정되고, 상기 수신된 데이터에 포함된 송신처 포트 번호가 사전 설정된 포트 번호와 일치하는 것으로 더 결정된 경우에, 상기 데이터 처리 장치의 동작 모드를 상기 제2 동작 모드에서 상기 제1 동작 모드로 스위칭하기 위한 제어를 수행하는 단계를 더 포함하는 방법.
  15. 제11항에 있어서,
    상기 수신 수단에 의해 수신된 데이터가 상기 소정의 통신 프로토콜에 따르는 데이터인 것으로 결정된 경우에, 상기 데이터 처리 장치의 동작 모드를 상기 제2 동작 모드에서 상기 제1 동작 모드로 스위칭하기 위한 제어를 수행하는 단계를 더 포함하는 방법.
  16. 제9항, 제10항 또는 제12항 내지 제15항 중 어느 한 항에 있어서,
    처리 속도 우선 모드 또는 절전 우선 모드를 설정하는 단계; 및
    상기 처리 속도 우선 모드가 설정되는 경우에는, 상기 수신 수단이 데이터를 수신하는 경우에 수행되는 상기 데이터 처리 장치의 동작 모드의 상기 제2 동작 모드에서 상기 제1 동작 모드로의 스위칭을 허가하기 위한 제어를 수행하고, 상기 절전 우선 모드가 설정되는 경우에는, 상기 수신 수단이 데이터를 수신하는 경우에 수행되는 상기 데이터 처리 장치의 동작 모드의 상기 제2 동작 모드에서 상기 제1 동작 모드로의 스위칭을 금지하기 위한 제어를 수행하는 단계
    를 더 포함하는 방법.
KR1020080064095A 2007-07-03 2008-07-02 데이터 처리 장치 및 데이터 처리 장치의 제어 방법 KR100992236B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007175327A JP5084372B2 (ja) 2007-07-03 2007-07-03 データ処理装置およびデータ処理装置の制御方法
JPJP-P-2007-00175327 2007-07-03

Publications (2)

Publication Number Publication Date
KR20090004695A true KR20090004695A (ko) 2009-01-12
KR100992236B1 KR100992236B1 (ko) 2010-11-05

Family

ID=39874088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080064095A KR100992236B1 (ko) 2007-07-03 2008-07-02 데이터 처리 장치 및 데이터 처리 장치의 제어 방법

Country Status (5)

Country Link
US (1) US8732494B2 (ko)
EP (1) EP2012495B1 (ko)
JP (1) JP5084372B2 (ko)
KR (1) KR100992236B1 (ko)
CN (1) CN101340438B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5299057B2 (ja) * 2009-04-21 2013-09-25 コニカミノルタ株式会社 画像処理装置及び同装置の省電力モード時の電源管理方法
CN101997834B (zh) * 2009-08-10 2015-01-07 北京多思科技发展有限公司 支持高性能安全协议的装置
JP2011088318A (ja) * 2009-10-21 2011-05-06 Ricoh Co Ltd 画像形成装置
JP5817287B2 (ja) * 2011-07-25 2015-11-18 株式会社リコー 情報処理装置と情報処理方法とプログラム
JP6312528B2 (ja) * 2014-05-26 2018-04-18 キヤノン株式会社 情報処理装置、及びその電力状態を変更する方法
JP2016063234A (ja) * 2014-09-12 2016-04-25 富士通株式会社 通信装置の通信制御方法，通信装置，通信制御システム
US9742946B2 (en) 2014-11-20 2017-08-22 Ricoh Company, Ltd. System and method for shifting electric power modes in an image forming system
CN108683558B (zh) * 2018-05-10 2020-08-04 中国铁路总公司 铁路安全通信协议一致性测试方法
CN108897624B (zh) * 2018-07-06 2021-07-20 北京奇艺世纪科技有限公司 一种https服务器的加密计算方法及装置
US11811877B2 (en) * 2021-05-13 2023-11-07 Agora Lab, Inc. Universal transport framework for heterogeneous data streams

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280474A (en) * 1990-01-05 1994-01-18 Maspar Computer Corporation Scalable processor to processor and processor-to-I/O interconnection network and method for parallel processing arrays
DE69123770T2 (de) * 1990-03-23 1997-06-19 Matsushita Electric Ind Co Ltd Hand-Datenverarbeitungsgerät mit reduziertem Leistungsverbrauch
US6782483B2 (en) * 1990-03-23 2004-08-24 Matsushita Electric Industrial Co., Ltd. Data processing apparatus
US5682491A (en) * 1994-12-29 1997-10-28 International Business Machines Corporation Selective processing and routing of results among processors controlled by decoding instructions using mask value derived from instruction tag and processor identifier
US5742180A (en) * 1995-02-10 1998-04-21 Massachusetts Institute Of Technology Dynamically programmable gate array with multiple contexts
JP3872118B2 (ja) * 1995-03-20 2007-01-24 富士通株式会社 キャッシュコヒーレンス装置
KR970028958A (ko) 1995-11-17 1997-06-26 배순훈 자동 절전회로
KR100252316B1 (ko) 1997-10-28 2000-04-15 윤종용 리드 프레임의 코팅장치
US6501999B1 (en) * 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US6766460B1 (en) 2000-08-23 2004-07-20 Koninklijke Philips Electronics N.V. System and method for power management in a Java accelerator environment
AU2002236667A1 (en) * 2000-10-31 2002-05-21 Millennial Net, Inc. Networked processing system with optimized power efficiency
JP4200668B2 (ja) 2001-05-21 2008-12-24 トヨタ自動車株式会社 ハイブリッド自動車
JP3491626B2 (ja) 2001-05-29 2004-01-26 ソニー株式会社 送信装置、受信装置、及び送受信装置
DE10136335B4 (de) * 2001-07-26 2007-03-22 Infineon Technologies Ag Prozessor mit mehreren Rechenwerken
US6922783B2 (en) * 2002-01-16 2005-07-26 Hewlett-Packard Development Company, L.P. Method and apparatus for conserving power on a multiprocessor integrated circuit
JP4192509B2 (ja) * 2002-06-13 2008-12-10 ソニー株式会社 電子機器、電源管理方法およびネットワーク制御装置
US7100060B2 (en) * 2002-06-26 2006-08-29 Intel Corporation Techniques for utilization of asymmetric secondary processing resources
US7028196B2 (en) * 2002-12-13 2006-04-11 Hewlett-Packard Development Company, L.P. System, method and apparatus for conserving power consumed by a system having a processor integrated circuit
JP2004304696A (ja) * 2003-04-01 2004-10-28 Matsushita Electric Ind Co Ltd 暗号通信装置
JP4095501B2 (ja) * 2003-06-25 2008-06-04 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ装置、無線アクセスポイント、無線ネットワークを介した電源投入方法、フレーム聴取方法、フレーム送信方法、およびプログラム
US7016249B2 (en) * 2003-06-30 2006-03-21 Intel Corporation Reference voltage generator
JP4712325B2 (ja) * 2003-09-12 2011-06-29 株式会社リコー 通信装置、通信システム、通信方法及びプログラム
US7363411B2 (en) * 2003-10-06 2008-04-22 Intel Corporation Efficient system management synchronization and memory allocation
JP2005117232A (ja) * 2003-10-06 2005-04-28 Matsushita Electric Ind Co Ltd データ通信装置、データ通信方法、データ変換装置および変換選択方法
JP2006007638A (ja) * 2004-06-28 2006-01-12 Oki Data Corp データ処理装置
KR100628320B1 (ko) 2004-12-09 2006-09-27 한국전자통신연구원 ＶＰＮ ＩＰｓｅｃ 가속 장치
JP4759382B2 (ja) * 2004-12-21 2011-08-31 株式会社リコー 通信機器、通信方法、通信プログラム、及び記録媒体
EP1836824A1 (en) 2004-12-30 2007-09-26 Telefonaktiebolaget LM Ericsson (publ) Method and apparatus for controlling an sctp protocol instance
US7571332B2 (en) * 2005-06-13 2009-08-04 Lenovo (Singapore) Pte. Ltd. Reducing power consumed by a computer system during a hibernation or an off state by remotely waking up the computer system
US7417482B2 (en) * 2005-10-31 2008-08-26 Qualcomm Incorporated Adaptive voltage scaling for an electronics device
JP5076317B2 (ja) * 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
WO2007081218A1 (en) * 2006-01-10 2007-07-19 Cupp Computing As Dual mode power-saving computing system
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US7650483B2 (en) * 2006-11-03 2010-01-19 Arm Limited Execution of instructions within a data processing apparatus having a plurality of processing units
JP4275168B2 (ja) * 2006-11-30 2009-06-10 シャープ株式会社 Ｎｉｃを備えるシステム機器および同システム機器の省電力制御方法
JP4275169B2 (ja) * 2006-11-30 2009-06-10 シャープ株式会社 Ｎｉｃを備えたシステム機器および同システム機器の省電力制御方法
US7552269B2 (en) * 2007-01-11 2009-06-23 International Business Machines Corporation Synchronizing a plurality of processors
US7853808B2 (en) * 2007-01-18 2010-12-14 International Business Machines Corporation Independent processor voltage supply
US8238233B2 (en) * 2007-03-28 2012-08-07 Intel Corporation Maintaining network services across multiple physical interfaces
JP4946582B2 (ja) * 2007-04-11 2012-06-06 富士ゼロックス株式会社 情報処理装置及び情報処理プログラム
US8010821B2 (en) * 2007-09-19 2011-08-30 Intel Corporation Systems and methods for wake on event in a network
KR101008473B1 (ko) * 2008-10-30 2011-01-14 삼성전기주식회사 수면모드와 활성모드를 포함하는 지그비 디바이스 및 수면모드를 포함하는 웨이크업 방법

Also Published As

Publication number Publication date
US20090013200A1 (en) 2009-01-08
CN101340438A (zh) 2009-01-07
JP5084372B2 (ja) 2012-11-28
EP2012495B1 (en) 2017-02-15
KR100992236B1 (ko) 2010-11-05
EP2012495A2 (en) 2009-01-07
JP2009015507A (ja) 2009-01-22
CN101340438B (zh) 2012-09-26
EP2012495A3 (en) 2012-04-11
US8732494B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
KR100992236B1 (ko) 데이터 처리 장치 및 데이터 처리 장치의 제어 방법
US8417976B2 (en) Image processing apparatus, communication system, control method thereof, and storage medium
JP4984903B2 (ja) 管理装置、及びプログラム
US8817785B2 (en) Communication apparatus having a plurality of network interfaces, method of communication by the communication apparatus, and storage medium
US8127340B2 (en) Communication apparatus
JP2007018330A (ja) ネットワーク端末装置、アプリケーションプログラム、それを記録した記録媒体、インストールプログラム、それを記録した記録媒体
JP2006270894A (ja) ゲートウェイ装置、端末装置、通信システムおよびプログラム
JP4405933B2 (ja) 制御装置、通信制御方法、通信制御プログラム、及び記憶媒体
US20120062952A1 (en) Apparatus and method for transferring data to remote printer
US8156329B2 (en) Network device management apparatus and control method thereof
US8646066B2 (en) Security protocol control apparatus and security protocol control method
US7849231B2 (en) Method of controlling information processing apparatus, information processing apparatus, and control program therefor
JP2007008069A (ja) プリンタ装置及びプログラム
JP6555027B2 (ja) 情報処理システム、通信中継装置及び情報処理装置
JP5016475B2 (ja) 通信装置，制御方法，プログラム，および記録媒体
JP4965144B2 (ja) 通信装置
JP2008131386A (ja) 情報処理装置
JP2009267629A (ja) 通信装置、プログラム、および画像形成装置
JP2009152849A (ja) 通信装置及びその制御方法、プログラム、記憶媒体
US20120087248A1 (en) Communication apparatus having network communication function, control method for the communication apparatus, and storage medium
JP2007251568A (ja) ネットワーク機器
JP2004038550A (ja) ネットワーク装置およびその制御方法
JP2009071518A (ja) ネットワーク通信システム及び通信方法
JP2005157446A (ja) ネットワークデバイス管理方法及びネットワークシステムとデバイス管理をする情報処理装置
JP2005173839A (ja) データ格納システムおよび方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee