KR20080114480A - Semiconductor device and wire bonding method - Google Patents
Semiconductor device and wire bonding method Download PDFInfo
- Publication number
- KR20080114480A KR20080114480A KR1020080010629A KR20080010629A KR20080114480A KR 20080114480 A KR20080114480 A KR 20080114480A KR 1020080010629 A KR1020080010629 A KR 1020080010629A KR 20080010629 A KR20080010629 A KR 20080010629A KR 20080114480 A KR20080114480 A KR 20080114480A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- wire
- capillary
- pad
- bonding
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
- B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
- B23K20/004—Wire welding
- B23K20/005—Capillary welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
- H01L2224/78743—Suction holding means
- H01L2224/78744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
- H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
- H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
Description
본 발명은 반도체 장치의 구조 및 반도체 장치의 와이어 본딩 방법에 관한 것이다. The present invention relates to a structure of a semiconductor device and a wire bonding method of the semiconductor device.
IC 등의 반도체 장치의 조립 공정에는 반도체의 칩과 리드 프레임을 와이어로 접속하는 와이어 본딩 공정이 있다. 와이어 본딩 공정은 와이어가 삽입 통과된 캐필러리를 이용하여, 토치 전극으로부터의 방전에 의해 캐필러리로부터 돌출된 와이어의 선단에 볼을 형성하고, 캐필러리를 반도체 칩의 패드 상에 위치시켜 1차 본딩을 행한 후, 캐필러리를 리드 프레임의 리드 상으로 이동시켜 2차 본딩을 행함으로써 반도체 칩과 리드 프레임을 와이어에 의해 접속하는 방법이 일반적으로 이용되고 있다(예컨대, 특허 문헌 1 참조). In the assembling process of semiconductor devices such as an IC, there is a wire bonding step of connecting a chip of a semiconductor and a lead frame with a wire. The wire bonding process uses a capillary through which a wire is inserted, forms a ball at the tip of the wire protruding from the capillary by discharge from the torch electrode, and places the capillary on the pad of the semiconductor chip. After performing primary bonding, the method of connecting a semiconductor chip and a lead frame by a wire is generally used by moving a capillary onto the lead of a lead frame, and performing secondary bonding (for example, refer patent document 1). ).
상기와 같은 와이어 본딩 방법에서는, 2차 본딩의 와이어와 리드와의 접합 면적은 캐필러리의 페이스부와 리드 사이에 끼인 와이어의 면적으로서, 볼 본딩에 의해 접합되는 1차 본딩의 와이어와 패드와의 접합 면적보다 작고, 그 접합 강도가 낮아 본딩의 신뢰성이 낮아질 수가 있다. In the wire bonding method as described above, the bonding area between the wire and the lead of the secondary bonding is the area of the wire sandwiched between the face portion and the lid of the capillary, and the wire and the pad of the primary bonding bonded by the ball bonding. It is smaller than the bonding area and the bonding strength is low, so that the reliability of the bonding can be lowered.
따라서, 이러한 2차 본딩의 본딩부의 강도를 향상시켜 본딩의 신뢰성을 높이는 방법으로서, 특허 문헌 1에는, 일단 리드에 2차 본딩을 행한 후, 와이어를 꺾어 다시 리드에 본딩하는 방법이 제안된 바 있다. 또한, 특허 문헌 2에는, 와이어를 리드에 접속시키면서 캐필러리를 이동시키고, 2차 본딩의 본딩부를 띠형으로 형성하여 접합 면적을 증가시켜 2차 본딩의 본딩부의 강도 향상을 도모하는 방법이 제안된 바 있다. Therefore, as a method of improving the bonding reliability by improving the strength of the bonding portion of the secondary bonding,
한편, 반도체 장치는 반도체 칩과 리드를 와이어로 접합한 후, 전체를 수지로 밀봉하여 반도체 패키지로 하는 방법이 많이 이용되고 있다. 그러나, 반도체 패키지의 실장 공정에 있어서, 수지 밀봉된 반도체 패키지의 온도가 상승하면 수지의 열팽창으로 인해 와이어에 응력이 가해지는 경우가 있다. 이 경우, 2차 본딩의 본딩부는 리드와의 접합부의 두께가 얇게 되어 있으며, 열팽창으로 인한 응력이 집중하여 접합부에 크랙이 생기는 경우가 있다. 따라서, 특허 문헌 3에서는 와이어 접속용 본딩부보다 두께가 두꺼운 본드부를 2차 본딩의 본딩부의 반도체 칩측에 인접 설치하여 수지의 열팽창으로 인한 크랙의 발생을 저감하는 방법이 제안된 바 있다. 더욱이, 특허 문헌 4에서는, 리드와 와이어 사이에 수지가 들어가지 않도록 2차 본딩시에 캐필러리를 리드 단부에서 리드면으로 평행하게 이동시켜 와이어를 리드에 밀착시키는 방법이 제안된 바 있다. On the other hand, in the semiconductor device, after bonding a semiconductor chip and a lead with a wire, the method of sealing a whole with resin and forming a semiconductor package is used. However, in the process of mounting a semiconductor package, when the temperature of the resin-sealed semiconductor package rises, stress may be applied to the wire due to thermal expansion of the resin. In this case, the bonding portion of the secondary bonding is thin in the joining portion with the lead, and the stress due to thermal expansion may concentrate, causing cracks in the joining portion. Therefore, Patent Document 3 has proposed a method of reducing the occurrence of cracks due to thermal expansion of a resin by providing a bonding portion thicker than the bonding portion for wire connection adjacent to the semiconductor chip side of the bonding portion of the secondary bonding. Furthermore, in Patent Document 4, a method has been proposed in which the capillary is brought into close contact with the lead by moving the capillary in parallel from the lead end to the lead surface during secondary bonding so that resin does not enter between the lead and the wire.
[특허 문헌 1] 일본 특허 공고 평 3-63814호 공보 [Patent Document 1] Japanese Patent Application Laid-open No. 3-63814
[특허 문헌 2] 일본 특허 공개 소 52-67262호 공보 [Patent Document 2] Japanese Patent Laid-Open No. 52-67262
[특허 문헌 3] 일본 특허 공개 평 2-30153호 공보 [Patent Document 3] Japanese Patent Application Laid-Open No. 2-30153
[특허 문헌 4] 일본 특허 공개 평 8-293512호 공보[Patent Document 4] Japanese Patent Application Laid-Open No. 8-293512
그런데, 최근의 반도체 장치의 제조에 있어서는, 각 반도체 칩을 개별적으로 수지 밀봉하는 개별 밀봉법 대신, 복수의 반도체 칩을 일괄적으로 수지 밀봉하는 일괄 밀봉법이 많이 이용되게 되었다. 이 일괄 밀봉법을 이용하는 경우에는, 반도체 칩이 부착되는 복수의 아일랜드와 그에 대응하는 복수의 리드를 밀집시켜 하나의 블록으로서 배치하고, 뒷쪽에 밀봉제 누설 방지용 테이프가 붙여진 리드 프레임이 사용된다. 이러한 리드 프레임을 본딩을 위하여 본딩 스테이지에 고정하는 경우, 뒷면의 테이프를 통하여 본딩 스테이지에 진공 흡착되고, 또한 복수의 반도체 칩이 밀집한 블록의 주변에서 리드 프레임을 위에서 누르므로 리드 프레임의 본딩 스테이지에의 고정 상태가 별로 양호하지 않으므로, 와이어 본딩시에 와이어가 진동을 일으킨다는 문제가 있었다. By the way, in the manufacture of the recent semiconductor device, instead of the individual sealing method of resin-sealing each semiconductor chip individually, the batch sealing method of resin-sealing plural semiconductor chips collectively came to be used. In the case of using this collective sealing method, a plurality of islands to which a semiconductor chip is attached and a plurality of leads corresponding thereto are densely arranged and arranged as one block, and a lead frame on which a sealing agent leakage preventing tape is attached to the back side is used. When the lead frame is fixed to the bonding stage for bonding, the lead frame is vacuum-adsorbed to the bonding stage through the tape on the back side, and the lead frame is pressed from the periphery of the block where the plurality of semiconductor chips are concentrated, so that the lead frame is bonded to the bonding stage. Since the fixed state is not very good, there is a problem that the wire causes vibration at the time of wire bonding.
특히, 어떤 와이어를 본딩할 때 그 와이어에의 초음파 가진에 의해 이미 본딩이 종료한 다른 와이어의 리드와의 본딩부 또는 패드측의 볼 네크에 크랙이 생겨단선의 원인이 된다는 문제가 있었다. In particular, when bonding a wire, there is a problem that cracks are generated in the ball neck on the side of the pad or the bonding portion with the lead of another wire which has already been bonded due to the ultrasonic excitation of the wire, which causes breakage.
그러나, 특허 문헌 1 내지 4에는 이러한 본딩할 때의 초음파 가진에 의해 다른 본딩된 와이어에 손상이 발생한다는 것에 대해서는 기재가 없으며, 특허 문헌 1∼4에 기재된 종래 기술에서는 이러한 문제는 해결되지 않았다. However,
본 발명은 본딩할 때의 초음파 가진에 의해 다른 본딩된 와이어에 손상이 발생하는 것을 억제하는 것을 목적으로 한다. It is an object of the present invention to suppress the occurrence of damage to other bonded wires by ultrasonic excitation at the time of bonding.
본 발명의 반도체 장치는, 반도체 칩 표면의 패드와 리드를 와이어로 접속하고, 리드 프레임의 반도체 칩 부착면과 반대측의 면에 테이프를 붙여 제조하는 반도체 장치로서, 캐필러리에 삽입 통과되고, 그 하단보다 돌출시킨 와이어의 선단에 형성한 이니셜 볼을 패드에 본딩한 볼 본딩부와, 볼 본딩부에서 리드로 뻗어 리드에 본딩되는 와이어를 포함하고, 와이어는, 볼 본딩후의 와이어 공급 공정에서 리드와 반대 방향으로 볼록한 제1 킹크와 리드의 방향으로 볼록한 제2 킹크가 설치되고, 그 후 루핑되어 리드에 본딩되고, 패드에서 리드 쪽으로 뻗어 반도체 칩의 두께 방향으로 굴곡되는 제1 굴곡부와, 제1 굴곡부와 반대 방향으로 굴곡되는 제2 굴곡부와, 제2 굴곡부에서 리드 쪽으로 리드 표면을 따른 방향으로 뻗는 직선부와, 리드에 본딩되는 직선부측 단부가 형성되고, 직선부의 리드 측면이 리드 표면 쪽으로 가압되어 있는 것을 특징으로 한다. The semiconductor device of this invention is a semiconductor device which connects the pad and lead of the semiconductor chip surface with a wire, and sticks a tape to the surface on the opposite side to the semiconductor chip attachment surface of a lead frame, and is inserted into a capillary, and the lower end A ball bonding portion in which the initial ball formed at the tip of the more protruding wire is bonded to the pad, and a wire extending from the ball bonding portion to the lead and bonded to the lead, and the wire is opposite to the lead in the wire supply step after ball bonding. A first bend convex in the direction and a second kink convex in the direction of the lead, which are then looped and bonded to the lead, extending from the pad toward the lead and bent in the thickness direction of the semiconductor chip; A second bend bent in the opposite direction, a straight portion extending in the direction along the lead surface from the second bend to the lead, and a straight portion bonded to the lead And the end portion is formed, it characterized in that the lead-side straight portion is pressed into the lead surface.
본 발명의 반도체 장치는, 반도체 칩 표면의 패드와 리드를 와이어로 접속하고, 리드 프레임의 반도체 칩 부착면과 반대측의 면에 테이프를 붙여 제조하는 반도체 장치로서, 캐필러리에 삽입 통과되고, 그 하단보다 돌출시킨 와이어의 선단에 형성한 이니셜 볼을 패드에 본딩한 볼 본딩부 상에 형성된 볼 네크를 압궤하고, 압궤한 볼 네크 상으로 꺽은 와이어의 측면을 가압하여 형성한 가압부와, 가압부에서 리드로 뻗어 리드에 본딩되는 와이어를 포함하고, 와이어는, 가압부 형성후의 와이어 공급 공정에서 리드와 반대 방향으로 볼록한 제1 킹크와 리드의 방향으로 볼록한 제2 킹크가 설치되고, 그 후 루핑되어 리드에 본딩되고, 가압부에서 리드 쪽으 로 뻗어 반도체 칩의 두께 방향으로 굴곡되는 제1 굴곡부와, 제1 굴곡부와 반대 방향으로 굴곡되는 제2 굴곡부와, 제2 굴곡부에서 리드 쪽으로 리드 표면을 따른 방향으로 뻗는 직선부와, 리드에 본딩되는 직선부측 단부가 형성되고, 직선부의 리드 측면이 리드 표면 쪽으로 가압되어 있는 것을 특징으로 한다. The semiconductor device of this invention is a semiconductor device which connects the pad and lead of the semiconductor chip surface with a wire, and sticks a tape to the surface on the opposite side to the semiconductor chip attachment surface of a lead frame, and is inserted into a capillary, and the lower end Pressing part formed by crushing the ball neck formed on the ball bonding part which bonded the initial ball formed at the front-end | tip of the wire which protruded more to the pad, and pressurizing the side surface of the wire bent on the collapsed ball neck, and pressurization part. A wire extending from the lead to the lead and bonded to the lead, wherein the wire is provided with a first kink convex in the opposite direction to the lead and a second kink convex in the direction of the lead in the wire supply process after the pressing portion is formed, and then looped A first bend which is bonded to the lead and extends from the pressing portion toward the lead and is bent in the thickness direction of the semiconductor chip, and is bent in the opposite direction to the first bend; The second curved portion, the straight portion extending in the direction along the lead surface from the second curved portion to the lead, and the straight portion side end portion bonded to the lead are formed, and the lead side of the straight portion is pressed against the lead surface.
본 발명의 와이어 본딩 방법은, 반도체 칩 표면의 패드와 리드를 와이어로 접속하고, 캐필러리에 삽입 통과되고, 그 하단보다 돌출시킨 와이어의 선단에 형성한 이니셜 볼을 패드에 본딩한 볼 본딩부에서 리드 쪽으로 뻗고, 반도체 칩의 두께 방향으로 굴곡되는 제1 굴곡부와, 제1 굴곡부와 반대 방향으로 굴곡되는 제2 굴곡부와, 제2 굴곡부에서 리드 쪽으로 리드 표면을 따른 방향으로 뻗는 직선부와, 리드에 본딩되는 직선부측 단부를 가지며, 직선부의 리드 측면이 리드 표면 쪽으로 가압되어, 리드 프레임의 반도체 칩 부착면과 반대측의 면에 테이프를 붙여 제조하는 반도체 장치의 와이어 본딩 방법으로서, 캐필러리에 삽입 통과되고, 그 하단보다 돌출시킨 와이어의 선단에 형성한 이니셜 볼을 패드에 가압하여 본딩하는 제1 본딩 공정과, 와이어를 공급하면서 캐필러리를 상승시킨 후, 캐필러리를 리드와 반대 방향으로 이동시키는 리버스 공정과, 리버스 공정보다 길게 와이어를 공급하면서 캐필러리를 상승시킨 후, 캐필러리를 리드의 방향으로 패드 상의 본딩 중심을 넘어가는 위치까지 이동시키고, 와이어에 리드와 반대 방향으로 볼록한 제1 킹크를 형성하는 제1 킹크 형성 공정과, 와이어를 공급하면서 캐필러리를 상승시킨 후, 캐필러리를 리드와 반대 방향으로 패드 상의 본딩 중심 위치까지 이동시키고, 리드의 방향으로 볼록한 제2 킹크와 제2 킹크에 계속되는 스트레이트부를 형성하는 제2 킹 크 형성 공정과, 캐필러리를 리드 쪽으로 루핑시키고, 캐필러리를 리드에 가압하여 와이어를 리드에 본딩하는 제2 본딩 공정을 갖는 것을 특징으로 한다. The wire bonding method of this invention connects the pad and lead of the surface of a semiconductor chip with a wire, and inserts in the capillary, and the ball bonding part which bonded the initial ball formed in the front end of the wire which protruded rather than the lower end to the pad is carried out. A first curved portion extending toward the lead and bent in the thickness direction of the semiconductor chip, a second curved portion bent in a direction opposite to the first curved portion, a straight portion extending in the direction along the lead surface from the second curved portion to the lead, and A wire bonding method of a semiconductor device having a straight portion side end portion to be bonded, and a lead side of the straight portion is pressed toward the lead surface, and is taped to a surface opposite to the semiconductor chip attaching surface of the lead frame to be inserted into the capillary. And a first bonding step of pressing and bonding the initial ball formed on the tip of the wire protruding from the lower end to the pad, and the wire. After raising the capillary in a hurry, the reverse process of moving the capillary in the opposite direction to the lead, and the capillary is raised while supplying the wire longer than the reverse process, and then the capillary is padded in the direction of the lead. After moving to the position beyond the bonding center of the phase and forming a first kink convex in the direction opposite to the lead on the wire, and raising the capillary while supplying the wire, the capillary is A second kink forming process of moving to the bonding center position on the pad in the opposite direction, forming a second portion that is convex in the direction of the lid and a straight portion following the second kink, and looping the capillary towards the lid and capillary It is characterized by having a 2nd bonding process which bonds a wire to a lead by pressing to a lead.
본 발명의 와이어 본딩 방법은, 반도체 칩 표면의 패드와 리드를 와이어로 접속하고, 캐필러리에 삽입 통과되고, 그 하단보다 돌출시킨 와이어의 선단에 형성한 이니셜 볼을 패드에 본딩한 볼 본딩부 상에 형성된 볼 네크를 압궤하고, 압궤한 볼 네크 상에 꺾은 와이어의 측면을 가압하여 형성한 가압부와, 가압부에서 리드 쪽으로 뻗어 반도체 칩의 두께 방향으로 굴곡되는 제1 굴곡부와, 제1 굴곡부와 반대 방향으로 굴곡되는 제2 굴곡부와, 제2 굴곡부에서 리드 쪽으로 리드 표면을 따른 방향으로 뻗는 직선부와, 리드에 본딩되는 직선부측 단부를 가지며, 직선부의 리드 측면이 리드 표면 쪽으로 가압되어, 리드 프레임의 반도체 칩 부착면과 반대측의 면에 테이프를 붙여 제조하는 반도체 장치의 와이어 본딩 방법으로서, 캐필러리에 삽입 통과되고, 그 하단보다 돌출시킨 와이어의 선단에 형성한 이니셜 볼을 패드에 가압하여 본딩하는 제1 본딩 공정과, 와이어를 공급함과 아울러 캐필러리를 상승시키면서 리드와 반대 방향으로 이동시킨 후, 캐필러리를 하강시켜 캐필러리의 페이스부에서 볼 네크를 압궤하고, 다시 와이어를 공급함과 아울러 캐필러리를 상승시키면서 리드의 방향으로 이동시킨 후, 다시 캐필러리를 하강시켜 압궤된 볼 네크 상에 와이어 측면을 가압하여 가압부를 형성하는 가압부 형성 공정과, 와이어를 공급하면서 캐필러리를 상승시킨 후, 캐필러리를 리드와 반대 방향으로 패드 상의 본딩 중심을 넘어가는 위치까지 이동시키는 리버스 공정과, 리버스 공정보다 길게 와이어를 공급하면서 캐필러리를 상승시킨 후, 캐필러리를 리드 방향으로 패드 상 의 본딩 중심을 넘어가는 위치까지 이동시키고, 와이어에 리드와 반대 방향으로 볼록한 제1 킹크를 형성하는 제1 킹크 형성 공정과, 와이어를 공급하면서 캐필러리를 상승시킨 후, 캐필러리를 리드와 반대 방향으로 패드 상의 본딩 중심 위치까지 이동시키고, 리드의 방향으로 볼록한 제2 킹크와 제2 킹크에 계속되는 스트레이트부를 형성하는 제2 킹크 형성 공정과, 캐필러리를 리드 쪽으로 루핑시키고, 캐필러리를 리드에 가압하여 와이어를 리드에 본딩하는 제2 본딩 공정을 갖는 것을 특징으로 한다. The wire bonding method of this invention connects the pad and lead of the surface of a semiconductor chip with a wire, is inserted through a capillary, and bonded to the pad the initial ball formed in the front end of the wire which protruded rather than the lower end. A pressing portion formed by crushing the ball neck formed on the crushed ball neck and pressing the side surface of the wire bent on the crushed ball neck, a first bending portion extending from the pressing portion toward the lead and bending in the thickness direction of the semiconductor chip, and the first bending portion; A second curved portion bent in the opposite direction, a straight portion extending in the direction along the lead surface from the second curved portion to the lead, and a straight portion side end portion bonded to the lead, and the lead side of the straight portion is pressed toward the lead surface, A wire bonding method of a semiconductor device manufactured by attaching a tape to a surface on the side opposite to the semiconductor chip attaching surface of the semiconductor chip, is inserted into a capillary, The first bonding step of pressing and bonding the initial ball formed at the tip of the wire protruding from the end to the pad, and moving the capillary in the opposite direction to the lead while supplying the wire and raising the capillary, and then lowering the capillary The ball neck is crushed at the face of the capillary, the wire is supplied again, and the capillary is moved in the direction of the lead while raising the capillary, and the capillary is lowered again to press the wire side onto the collapsed ball neck. A pressurization portion forming step of forming a pressurization portion, a reverse process of moving the capillary to a position beyond the bonding center on the pad in a direction opposite to the lead, after raising the capillary while supplying a wire; After raising the capillary while supplying the wire for a long time, the capillary is beyond the bonding center on the pad in the lead direction The first kink forming process of moving the paper, forming the first kink convex in the opposite direction to the lead on the wire, and raising the capillary while supplying the wire, and then the capillary is bonded to the pad in the opposite direction to the lead. A second kink forming step of moving to a position and forming a second kink convex in the direction of the lead and a straight portion following the second kink; the capillary is looped toward the lid, and the capillary is pressed against the lid to lead the wire. It is characterized by having a 2nd bonding process bonding to.
본 발명은 본딩할 때의 초음파 가진에 의해 다른 본딩된 와이어에 손상이 발생하는 것을 억제할 수 있다는 효과를 가져온다. The present invention brings the effect that it is possible to suppress the occurrence of damage to other bonded wires by ultrasonic excitation at the time of bonding.
이하, 본 발명의 반도체 장치의 실시 형태에 대하여 도면을 참조하면서 설명한다. 도 1에 도시한 바와 같이, 수지 일괄 밀봉법에 의해 반도체 장치를 제조하는 경우의 리드 프레임(12)은, 반도체 칩이 부착되는 아일랜드(15)와 아일랜드(15)에 부착되는 반도체 칩 표면의 패드에 대응하는 리드(17)가 복수개 설치되어 있다. 각 아일랜드(15)와 각 아일랜드(15)에 대응하는 리드의 한 세트는 하나의 세그먼트(50)를 구성한다. 각 세그먼트(50)는 반도체 칩의 부착, 와이어 본딩, 수지 밀봉 후, 그 사이에 마련된 절단 영역(60)을 절단함으로써 각각이 하나의 반도체 장치가 되는 구역을 말한다. 세그먼트(50)는 리드 프레임(12)에 밀집하여 설치되며, 복수의 세그먼트(50)에 의해 하나의 블록(70)이 구성된다. 블록(70)은 수지 밀봉 시에 일괄적으로 밀봉되는 범위이다. 또한, 와이어 본딩시에 블록(70)의 외주를 누름 프레임(71)에 의해 위에서 눌러 고정할 수 있도록 각 블록의 주위에는 스페이스가 설치되어 있다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of the semiconductor device of this invention is described, referring drawings. As shown in FIG. 1, the
도 2에 도시한 바와 같이, 리드 프레임(12)의 뒷면에는 밀봉용 수지가 아일랜드(15)와 리드(17) 사이로부터 새지 않도록 재박리 가능한 테이프(16)가 붙여져 있다. 이러한 리드 프레임(12)은, 아일랜드(15) 상에 반도체 칩(11)이 부착된 후, 본딩 스테이지(53) 상으로 반송되고, 본딩 스테이지(53)의 진공 흡착공(55)에 의해 테이프(16)를 통하여 본딩 스테이지(53)에 진공 흡착됨과 아울러, 누름 프레임(71)에 의해 각 블록(70)의 주위가 위에서 눌려져서 본딩 스테이지(53)에 고정된다. 그리고, 각 반도체 칩(11)의 각 리드(17)와의 사이가 와이어(21)에 의해 접속된다. As shown in FIG. 2, the
리드 프레임(12)이 본딩 스테이지(53) 상에 고정되면, 도 3에 도시한 바와 같이, 각 아일랜드(15)에 부착된 각 반도체 칩(11)의 표면의 각 패드(13)와 그에 대응하는 각 리드(17)가 차례대로 와이어(21)에 의해 접속되어 간다. 따라서, 와이어 본딩 공정에서는 본딩된 와이어(21)에 인접한 위치에서 다음 패드(13) 또는 리드(17)에의 본딩이 행해진다. 그리고, 리드 프레임(12)에 있는 모든 반도체 칩(11)의 패드(13)와 대응하는 리드(17)간의 접속이 종료되면, 다음 공정에서 리드 프레임(12)은 블록(70)마다 수지에 의해 일괄 밀봉되고, 그 후 절단 영역(60)을 절단하여 각 반도체 장치(10)가 제조된다. When the
이러한 반도체 장치는 수지 밀봉한 패키지로부터 외부 접속 전극이 돌출하지 않고, 패키지 뒷면에 외부 접속 전극이 형성되어 있는 것으로서, QFN(Quad Flat Non-leaded Package)이라 불린다. In such a semiconductor device, the external connection electrode does not protrude from the resin-sealed package, and the external connection electrode is formed on the back side of the package, and is called QFN (Quad Flat Non-leaded Package).
도 4에 도시한 바와 같이, 반도체 장치(10)는 뒷면에 테이프(16)가 붙여진 리드 프레임(12)의 아일랜드(15)에 부착된 반도체 칩(11)의 표면에 있는 패드(13)와 리드 프레임(12)의 리드(17)가 와이어(21)에 의해 접속되어 있다. 와이어(21)는 반도체 칩(11)의 표면에 있는 패드(13) 상에 접합된 압착 볼(23)과, 압착 볼(23)에서 와이어(21) 쪽으로 단면적이 변화하는 볼 네크(25)와, 볼 네크(25)로부터 반도체 칩(11)의 두께 방향으로 상승하고, 리드(17) 쪽으로 뻗어 반도체 칩(11)의 두께 방향을 따라 하향으로 굴곡되는 제1 굴곡부(27)와, 제1 굴곡부(27)와 반대 방향인 상방향으로 굴곡되는 제2 굴곡부(29)와, 제2 굴곡부(29)에서 리드(17) 쪽으로 리드(17) 표면을 따른 방향으로 뻗는 직선부(31)와, 리드(17)에 본딩되는 직선부측 단부(33)가 형성되어 있다. As shown in FIG. 4, the
도 5에 도시한 바와 같이, 와이어(21)의 직선부측 단부(33)는 본딩시에 캐필러리에 의해 리드(17)에 초음파 가진되면서 가압되고, 리드(17)에 접합되어 있다. 직선부측 단부(33)는 본딩시에 캐필러리의 선단의 형상을 따른 형상으로 변형되어 있으며, 봉형상의 직선부(31)에서 직선부측 단부(33) 쪽으로 점차 그 두께가 얇아지는 형상으로 되어 있다. As shown in FIG. 5, the linear part
와이어(21)는, 패드측의 압착 볼(23)과 리드측의 직선부측 단부(33)의 2점에 의해 양측이 고정되어, 직선부(31)의 리드 측면이 리드(17) 표면 쪽으로 가압되도록 구성되어 있다. 이 가압력은 도 6에 도시한 바와 같은 본딩 공정에 의해 와이어(21)를 본딩함으로써 얻어진다. Both sides of the
도 6(a)에 도시한 바와 같이, 캐필러리(41)에 의해 와이어(21)의 선단부에 형성된 도시하지 않은 이니셜 볼을 패드(13) 상에 초음파 가진하면서 함께 가압하여 접합함과 아울러, 패드(13) 상에 압착 볼(23)과 볼 네크(25)를 형성하는 제1 본딩 공정 후, 와이어(21)를 캐필러리(41)의 선단에서 공급하면서 캐필러리(41)를 상승시킨 후, 리드(17)와 반대 방향으로 이동시키는 리버스 공정을 행한다. 이 리버스 공정에 의해 캐필러리(41)의 위치는 패드(13) 상의 본딩 중심선(28)보다 리드(17)와 반대 방향으로 치우친 위치로 되어 있다. 리버스 공정이 종료한 상태에서는, 와이어(21)는 패드(13)로부터 리드(17)와 반대 방향으로 경사져 있다. 한편, 캐필러리(41)에 의해 와이어(21)는 패드(13)의 면에 대략 수직한 방향으로 유지되어 있으므로, 리버스 공정이 종료한 상태의 캐필러리(41)의 선단 부근의 와이어(21)에는 리드(17)와 반대 방향으로 볼록해지려는 구부러짐 자국이 형성되어 있다. As shown in Fig. 6 (a), the initial balls (not shown) formed by the capillary 41 at the distal end portion of the
리버스 공정에 이어 제1 킹크 형성 공정이 행해진다. 도 6(b)에 도시한 바와 같이, 와이어(21)를 공급하면서 캐필러리(41)를 상승시키면, 와이어(21)에는 이전의 리버스 공정에서 리드(17)와 반대 방향으로 볼록한 자국이 형성되어 있으므로, 캐필러리(41)의 상승에 의해 구부러짐부(34)가 형성된다. 캐필러리(41)의 상승에 의해 공급되는 와이어(21)의 길이는 이전의 리버스 공정시의 와이어 공급 길이보다 길게 되어 있다. 그리고, 도 6(c)에 도시한 바와 같이, 캐필러리(41)를 패드(13) 상의 본딩 중심선(28)을 넘어가서 리드(17)의 방향으로 이동시키면, 구부러짐부(34)는 더 크게 굴곡되어 리드(17)와 반대 방향으로 볼록한 제1 킹크(35)가 형 성된다. 캐필러리(41)는 패드(13) 상의 본딩 중심선(28)보다 리드(17) 측으로 치우쳐져 있고, 제1 킹크(35)는 패드(13) 상의 본딩 중심선(28)보다 리드(17)와 반대측에 형성되어 있으므로, 와이어(21)는 제1 킹크(35)와 캐필러리(41) 사이에서 리드(17)와 반대 방향에서 리드(17)의 방향 쪽으로 경사진 상태로 되어 있다. 한편, 캐필러리(41)에 의해 와이어(21)는 패드(13)의 면에 대략 수직한 방향으로 유지되어 있으므로, 제1 킹크 형성 공정이 종료한 상태의 캐필러리(41)의 선단 부근의 와이어(21)에는 리드(17)의 방향으로 볼록해지는 구부러짐 자국이 형성되어 있다. The first kink forming step is performed following the reverse step. As shown in FIG. 6B, when the capillary 41 is raised while supplying the
제1 킹크 형성 공정에 이어 제2 킹크 형성 공정이 행해진다. 도 6(d)에 도시한 바와 같이, 와이어(21)를 공급하면서 캐필러리(41)를 상승시킨 후, 캐필러리(41)의 중심 위치가 패드(13) 상의 본딩 중심선(28)의 위치가 되도록 캐필러리(41)를 리드(17)와 반대 방향으로 이동시킨다. 와이어(21)에는 이전의 제1 킹크 형성 공정에 있어서, 리드(17)의 방향으로 볼록한 구부러짐 자국이 형성되어 있으므로, 캐필러리(41)의 상승과 리드(17)와 반대측으로의 이동에 의해, 리드(17)의 방향으로 볼록한 제2 킹크(37)가 형성된다. 또한, 제2 킹크(37)와 캐필러리(41) 사이에는 직선형으로 와이어(21)가 뻗은 스트레이트부(38)가 형성된다. The second kink forming step is performed following the first kink forming step. As shown in FIG. 6 (d), after raising the capillary 41 while supplying the
제2 킹크(37)의 형성 공정에 이어 제2 본딩 공정이 행해진다. 도 6(e)에 도시한 바와 같이, 제2 킹크 형성 공정 이후, 캐필러리(41)를 패드(13) 상의 본딩 중심선(28)에서 리드(17) 쪽으로 루핑한다. 이 루핑에 의해 제1 킹크(35)는 더 굴곡되고, 볼 네크(25)로부터 반도체 칩(11)의 두께 방향으로 상승하고, 리드(17) 쪽으로 뻗어 반도체 칩(11)의 두께 방향을 따라 하향으로 굴곡되는 제1 굴곡부(27)가 된다. 또한, 제2 킹크(37)는 제1 굴곡부(27)와 반대 방향인 상방향으로 굴곡되는 제2 굴곡부(29)가 된다. 그리고, 제2 킹크 형성 공정에서 제2 킹크(37)와 캐필러리(41) 사이에 형성된 스트레이트부(38)는, 제2 굴곡부(29)로부터 리드(17)의 표면을 따라 뻗는 직선부(31)가 된다. 직선부(31)의 단부는 리드(17)에 본딩되는 직선부측 단부(33)가 된다. A second bonding step is performed following the forming step of the
이상 설명한 바와 같이, 본 실시 형태는, 와이어(21)를 반도체 칩(11) 표면의 패드(13) 상에 본딩한 후, 와이어(21)를 공급하면서 캐필러리(41)를 리드(17)의 방향 및 리드(17)와 반대 방향으로 이동시키고, 와이어(21)를 리드와 반대 방향으로 볼록한 제1 킹크(35)와 리드(17)의 방향으로 볼록한 제2 킹크(37)와 제2 킹크(37)에 계속되는 스트레이트부(38)를 형성한 후, 캐필러리(41)를 루핑하여 와이어(21)를 리드(17)에 본딩하므로, 본딩시에 스트레이트부(38)를 리드(17)의 표면을 따른 방향의 직선부(31)에 형성함과 아울러, 직선부(31)를 리드(17)의 표면에 가압한 상태에서 와이어(21)를 접합할 수 있다. As described above, in the present embodiment, after the
이상 설명한 바와 같은 방법으로 본딩된 와이어(21)는, 직선부(31)가 리드(17)에 의해 반도체 칩(11)의 두께 방향으로 서포트된 상태로 되어 있다. 따라서, 다른 와이어(21)의 본딩시에 초음파 가진을 행하여도, 본딩된 와이어(21)의 직선부(31)가 와이어(21)의 반도체 칩(11)의 두께 방향 또는 리드(17)의 표면에 대하여 수직한 방향의 진동을 억제할 수 있으므로, 본딩된 와이어(21)가 다른 와이어(21)의 초음파 가진에 의해 손상되는 것을 억제할 수 있다는 효과를 가져온다. In the
또한, 직선부(31)는 리드(17)에 가압되어 있으므로, 본딩된 와이어(21)가 다 른 와이어(21)의 본딩시의 초음파 가진에 의해 리드(17)의 표면을 따른 방향으로 진동을 일으킨 경우라 하더라도, 그 진동 에너지를 직선부(31)와 리드(17) 사이의 마찰로서 소비할 수 있고, 리드(17)의 표면을 따른 방향의 진동을 억제하여 와이어(21)의 손상을 억제할 수 있다는 효과를 가져온다. In addition, since the
이와 같이 와이어(21)는 직선부(31)가 리드(17)에 가압되어 있으므로, 리드(17)의 표면에 수직한 방향 및 리드(17)의 표면을 따른 방향의 양방향의 진동을 동시에 억제할 수 있다는 효과를 가져온다. In this way, since the
본 실시 형태는 도 1 내지 도 3에서 설명한 바와 같은 일괄 밀봉법에 의해 반도체 장치(10)를 제조하는 경우와 같이, 리드 프레임(12)이 테이프(16)를 통하여 본딩 스테이지(53)에 흡착되고, 각 블록(70)의 외주에서 위에서 눌려져 있는 리드 프레임(12)의 고정 상태가 별로 양호하지 않은 경우라 하더라도, 직선부(31)의 서포트 및 마찰력에 의한 진동 저감에 의해 본딩된 와이어(21)의 리드(17)에의 본딩부가 다른 와이어(21)의 초음파 가진에 의해 손상되는 것을 저감할 수 있다는 효과를 가져온다.In this embodiment, as in the case of manufacturing the
도 7 내지 도 10을 참조하면서 다른 실시 형태에 대하여 설명한다. 또한, 앞에서 설명한 실시 형태와 동일한 부분에는 동일한 부호를 붙이고 설명은 생략한다. 도 7에 도시한 바와 같이, 반도체 장치(10)는 뒷면에 테이프(16)가 붙여진 리드 프레임(12)의 아일랜드(15)에 부착된 반도체 칩(11)의 표면에 있는 패드(13)와 리드 프레임(12)의 리드(17)가 와이어(21)에 의해 접속되어 있다. 와이어(21)는 반도체 칩(11)의 표면에 있는 패드(13) 상에 본딩에 의해 접합된 압착 볼(23)과, 압착 볼(23)에서 와이어(21) 쪽으로 단면적이 변화되는 볼 네크(25)를 압궤하고, 압궤한 볼 네크(25) 상에 꺾은 와이어(21)의 측면을 가압하여 형성한 가압부(26)와, 가압부(26)에서 리드(17) 쪽으로 뻗어 반도체 칩(11)의 두께 방향을 따라 하향으로 굴곡되는 제1 굴곡부(27)와, 제1 굴곡부(27)와 반대 방향인 상방향으로 굴곡되는 제2 굴곡부(29)와, 제2 굴곡부(29)에서 리드(17) 쪽으로 리드(17) 표면을 따른 방향으로 뻗는 직선부(31)와, 리드(17)에 본딩되는 직선부측 단부(33)가 형성되어 있다. Another embodiment will be described with reference to FIGS. 7 to 10. In addition, the same code | symbol is attached | subjected to the same part as embodiment mentioned above, and description is abbreviate | omitted. As shown in FIG. 7, the
도 8에 도시한 바와 같이, 반도체 칩(11) 표면의 패드(13) 상에 형성된 가압부(26)는, 패드(13) 상의 압착 볼(23) 상에 볼 네크(25)가 압궤되어 그 상면이 평면형으로 형성된 압궤부(25a)와, 이 압궤부(25a)로부터 리드(17)와 반대측으로 볼록해지도록 와이어(21)가 꺾인 꺾임부(26a)와, 꺾임부(26a)에 이어지는 와이어(21) 측면이 압궤부(25a) 쪽으로 가압되고, 상측의 면이 가압시에 캐필러리에 의해 평면형으로 형성된 평면부(26b)가 형성되어 있다. 이 평면부(26b)의 패드(13) 측의 면은 압궤부(25a)의 상측의 면에 가압되어 있다. 또한, 와이어(21)의 직선부(31)와 직선부측 단부(33)는 도 5를 참조하여 설명한 앞의 실시 형태와 동일한 구성으로 되어 있다. As shown in FIG. 8, in the
와이어(21)는, 패드측의 압착 볼(23)과 리드(17) 측의 직선부측 단부(33)의 2점에 의해 양측이 고정되어, 가압부(26)의 패드(13) 측면이 압궤부(25a)에 가압되고, 직선부(31)의 리드 측면이 리드(17) 표면 쪽으로 가압되도록 구성되어 있다. 이 가압력은 도 9 및 도 10에 도시한 바와 같은 본딩 공정에 의해 와이어(21)를 본 딩함으로써 얻어진다. Both sides of the
앞에서 설명한 실시 형태와 마찬가지로, 캐필러리(41)에 의해 와이어(21)의 선단부에 형성된 도시하지 않은 이니셜 볼을 패드(13) 상에 초음파 가진함과 아울러 가압하여 접합하고, 아울러 패드(13) 상에 압착 볼(23)과 볼 네크(25)를 형성하는 제1 본딩 공정을 행한다. Similarly to the above-described embodiment, the initial ball (not shown) formed by the capillary 41 at the distal end portion of the
제1 본딩 공정 후, 도 9(a) 내지 도 9(f)에 도시한 바와 같은 가압부 형성 공정이 행해진다. 또한, 도 9(a) 내지 도 9(f)에서는 리드(17)의 기재가 생략되어 있으나, 도면의 우측이 리드(17) 측이다. 가압부 형성 공정에서는, 도 9(a)에 도시한 바와 같이, 와이어(21)를 공급함과 아울러 캐필러리(41)를 상승시킨 후, 도 9(b)에 도시한 바와 같이 캐필러리(41)의 리드(17) 측의 페이스부(43)가 볼 네크(25)의 상부에 올 때까지 리드(17)와 반대 방향으로 캐필러리(41)를 이동시킨다. 이 때 와이어(21)는 볼 네크(25)로부터 리드(17)와 반대 방향으로 경사진 상태로 되어 있다. 그리고, 도 9(c)에 도시한 바와 같이, 캐필러리(41)를 하강시켜 캐필러리(41)의 페이스부(43)에서 볼 네크(25)를 압궤하고, 압착 볼(23) 상에 압궤부(25a)를 형성한다. 압궤부(25a)의 상면은 캐필러리(41)의 페이스부(43)에 의해 압궤되어 있으므로 페이스부(43)의 형상을 따른 평면형으로 되어 있다. 또한, 와이어(21)는 압궤부(25a)의 리드(17)와 반대측으로 절곡됨과 아울러, 캐필러리(41)의 스트레이트공(47)의 리드(17)와 반대측의 내면을 따라 패드(13)의 수직 방향 쪽으로 뻗은 상태로 되어 있다. After the first bonding step, a pressing part forming step as shown in Figs. 9A to 9F is performed. In addition, although description of the
그리고, 도 9(d)에 도시한 바와 같이, 다시 와이어(21)를 공급함과 아울러 캐필러리(41)를 상승시킨다. 그러면, 와이어(21)는 캐필러리(41)의 스트레이트공(47)을 따라 직선형으로 공급된다. 그리고, 도 9(e)에 도시한 바와 같이, 캐필러리(41)를 리드(17)의 방향으로 이동시킨다. 그러면 캐필러리(41)의 이너 챔퍼부(45)에 의해 와이어(21)는 리드(17)의 방향 쪽으로 눌리고, 압궤부(25a)에 이어지는 구부러짐부(25b)에서 절곡된다. 그리고, 캐필러리(41)의 리드(17)와 반대측에 있는 페이스부(43)가 압착 볼(23) 위에 오는 위치까지 캐필러리(41)를 리드(17)의 방향으로 이동시킨다. 그리고, 도 9(f)에 도시한 바와 같이, 캐필러리(41)를 하강시키고, 볼 네크(25)를 압궤하여 형성된 압궤부(25a) 상에 와이어(21)의 측면을 가압한다. 이 와이어(21)의 가압에 의해 와이어(21)의 절곡 부분은 압궤부(25a)의 방향 쪽으로 꺾여 꺾임부(26a)가 형성된다. 와이어(21)의 가압부(26)의 패드(13) 측은 가압에 의해 압궤부(25a)의 상면에 가압되고, 가압부(26)의 상면은 캐필러리(41)의 페이스부(43)에 의해 평면이 형성된다. 가압부 형성 공정이 종료한 상태에서는 캐필러리(41)는 패드(13)의 본딩 중심선(28)보다 리드(17) 측으로 치우쳐진 위치로 되어 있다. And as shown in FIG.9 (d), while supplying the
이상 설명한 바와 같은 본딩 방법에 의해 패드(13)의 표면에 와이어(21)가 꺾여 가압되어 있는 가압부(26)가 형성된다. 이 가압부(26)는 그 하면이 패드(13)의 압착 볼(23) 상에 형성된 압궤부(25a)에 가압되어 반도체 칩(11)의 두께 방향 또는 패드(13)에 대하여 수직한 방향으로 서포트되어 있음과 아울러, 가압력에 의해 압궤부(25a)에 가압되어 있다. By the bonding method described above, the
따라서, 다른 와이어(21)의 본딩시에 초음파 가진을 행하여도, 본딩된 와이 어(21)의 가압부(26)가 와이어(21)의 반도체 칩(11)의 두께 방향 또는 패드(13)의 표면에 대하여 수직한 방향의 진동을 억제할 수 있으므로, 본딩된 와이어(21)가 다른 와이어(21)의 초음파 가진에 의해 손상되는 것을 억제할 수 있다는 효과를 가져온다. Therefore, even when ultrasonic excitation is performed at the time of bonding the
또한, 가압부(26)는 패드(13) 상에 형성된 압궤부(25a)의 상면에 가압되어 있으므로, 본딩된 와이어(21)가 다른 와이어(21)의 본딩시의 초음파 가진에 의해 패드(13)의 표면을 따른 방향으로 진동을 일으킨 경우라 하더라도, 그 진동 에너지를 가압부(26)의 하면과 압궤부(25a)의 상면 사이의 마찰로서 소비할 수 있고, 패드(13)의 표면을 따른 방향의 진동을 억제하고, 와이어(21)의 손상을 억제할 수 있다는 효과를 가져온다. In addition, since the
이와 같이, 와이어(21)는 가압부(26)가 패드(13) 상에 형성된 압궤부(25a)에 가압되어 있으므로, 패드(13)의 표면에 수직한 방향 및 패드(13)의 표면을 따른 방향의 양방향의 진동을 동시에 억제할 수 있다는 효과를 가져온다. In this way, the
이상과 같은 공정에 의해 패드(13) 상에 와이어(21)를 꺾은 가압부(26)를 형성한 후, 와이어(21)를 성형, 루핑하여 리드(17)에 본딩하는 공정에 대하여 설명한다. After forming the
도 10(a)에 도시한 바와 같이, 도 9를 참조하여 설명한 가압부 형성 공정 이후, 와이어(21)를 캐필러리(41)의 선단에서 공급하면서 캐필러리(41)를 상승시킨 후, 이전의 가압부 형성 공정의 종료시에 패드(13)의 본딩 중심선(28)보다 리드(17) 측으로 치우쳐져 있는 캐필러리(41)를 리드(17)와 반대 방향으로 이동시키 는 리버스 공정을 행한다. 이 리버스 공정에 의해 패드(13)의 리드(17) 측으로부터 상승해 있는 와이어(21)는 리드(17)와 반대 방향 쪽으로 구부러지면서 경사진 형상이 된다. 한편, 캐필러리(41) 내의 와이어(21)는 패드(13)의 면에 대략 수직한 방향으로 유지되어 있으므로, 리버스 공정이 종료한 상태의 캐필러리(41)의 선단 부근의 와이어(21)에는 리드(17)와 반대 방향으로 볼록해지는 구부러짐 자국이 형성되어 있다. As shown in FIG. 10A, after the pressing unit forming step described with reference to FIG. 9, the capillary 41 is raised while supplying the
도 10(b) 내지 도 10(d)에 도시한 바와 같이, 리버스 공정에 이어 이전의 실시 형태와 마찬가지로 제1 킹크 형성 공정과, 제2 킹크 형성 공정이 행해진다. 그리고, 제2 킹크 형성 공정에 이어, 도 10(e)에 도시한 바와 같이 제2 본딩 공정이 행해진다. 도 10(e)에 도시한 바와 같이, 제2 킹크 형성 공정 이후, 캐필러리(41)를 패드(13) 상의 본딩 중심선(28)에서 리드(17) 쪽으로 루핑한다. 이 루핑에 의해 제1 킹크(35)는 제1 굴곡부(27)로, 제2 킹크(37)는 제2 굴곡부(29)로, 스트레이트부(38)는 제2 굴곡부(29)로부터 리드(17)의 표면을 따라 뻗는 직선부(31)가 되고, 직선부(31)의 단부는 리드(17)에 본딩되는 직선부측 단부(33)가 된다. As shown in Figs. 10 (b) to 10 (d), following the reverse process, the first kink forming step and the second kink forming step are performed in the same manner as in the previous embodiment. Then, after the second kink forming step, as shown in FIG. 10E, the second bonding step is performed. As shown in FIG. 10E, after the second kink forming process, the capillary 41 is looped from the
이상 설명한 바와 같이, 본 실시 형태는, 와이어(21)를 반도체 칩(11) 표면의 패드(13) 상에 본딩한 후, 와이어(21)를 꺾어 볼 네크(25)의 압궤부(25a)에 가압하는 가압부(26)를 형성하고, 와이어(21)를 공급하면서 캐필러리(41)를 리드(17)의 방향 및 리드(17)와 반대 방향으로 이동시켜, 와이어(21)를 리드(17)와 반대 방향으로 볼록한 제1 킹크(35)와 리드(17)의 방향으로 볼록한 제2 킹크(37)와 제2 킹크(37)에 계속되는 스트레이트부(38)를 형성한 후, 캐필러리(41)를 루핑하여 와이 어(21)를 리드(17)에 본딩하므로 본딩시에 스트레이트부(38)를 리드(17)의 표면을 따른 방향의 직선부(31)로 성형함과 아울러, 직선부(31)에 이어지는 직선부측 단부(33)를 리드(17)의 표면에 가압한 상태로서 접합할 수 있다. 이상 설명한 바와 같은 방법으로 본딩된 와이어(21)는, 직선부(31)가 리드(17)에 의해 반도체 칩(11)의 두께 방향으로 서포트된 상태가 된다. As described above, in the present embodiment, after the
본 실시 형태는 이 가압부(26)가 그 하면이 패드(13)의 압착 볼(23) 상에 형성된 압궤부(25a)에 가압되어 반도체 칩(11)의 두께 방향 또는 패드(13)에 대하여 수직한 방향으로 서포트되어 있음과 아울러, 가압력에 의해 패드(13)의 면을 따른 방향의 진동 에너지를 소비시킬 수 있으므로, 와이어(21)의 패드(13) 측에 있어서 와이어(21)의 진동을 억제할 수 있다. 더욱이, 이전의 실시 형태와 동일하게 와이어(21)의 직선부(31)가 와이어(21)의 반도체 칩(11)의 두께 방향 또는 리드(17)의 표면에 대하여 수직한 방향으로 서포트됨과 아울러, 리드(17)에 가압되어 진동 에너지를 직선부(31)와 리드(17) 사이의 마찰로서 소비할 수 있으므로, 와이어(21)의 리드(17) 측에서도 와이어(21)의 진동을 억제할 수 있다. 따라서, 이전의 실시 형태보다 와이어(21) 전체적으로 보다 큰 진동의 억제를 행할 수 있고, 본딩된 와이어(21)의 패드(13) 및 리드(17)에의 본딩부가 다른 와이어(21)의 초음파 가진에 의해 손상되는 것을 보다 효과적으로 저감할 수 있다는 효과를 가져온다. In this embodiment, the
본 실시 형태는 앞에서 설명한 실시 형태와 마찬가지로 도 1 내지 도 3에서 설명한 바와 같은 일괄 밀봉법에 의해 반도체 장치(10)를 제조하는 경우와 같이, 리드 프레임(12)이 테이프(16)를 통하여 본딩 스테이지(53)에 흡착되고, 각 블 록(70)의 외주에서 위에서 눌려져 있는 리드 프레임(12)의 고정 상태가 별로 양호하지 않은 경우라 하더라도, 가압부(26) 및 직선부(31)의 서포트 및 마찰력에 의한 진동 저감에 의해 본딩된 와이어(21)의 패드(13)와의 접합부 및 와이어(21)와 리드(17)간 접합부가 다른 와이어(21)의 초음파 가진에 의해 손상되는 것을 보다 효과적으로 저감할 수 있다는 효과를 가져온다. In the present embodiment, as in the case of manufacturing the
도 1은 일괄 밀봉법에 사용되는 리드 프레임의 평면도이다. 1 is a plan view of a lead frame used in a batch sealing method.
도 2는 일괄 밀봉법에 사용되는 리드 프레임이 본딩 스테이지에 고정된 상태를 도시한 단면도이다. 2 is a cross-sectional view showing a state in which a lead frame used in the batch sealing method is fixed to a bonding stage.
도 3은 일괄 밀봉법에 사용되는 리드 프레임에 와이어 본딩을 한 상태를 도시한 부분 평면도이다. 3 is a partial plan view illustrating a state in which wire bonding is performed on a lead frame used in a batch sealing method.
도 4는 본 발명의 실시 형태의 반도체 장치의 반도체 칩과 리드를 접속하는 와이어를 도시한 도면이다. It is a figure which shows the wire which connects the semiconductor chip and lead of the semiconductor device of embodiment of this invention.
도 5는 본 발명의 실시 형태의 반도체 장치의 리드측의 와이어를 도시한 사시도이다. It is a perspective view which shows the wire of the lead side of the semiconductor device of embodiment of this invention.
도 6은 본 발명의 실시 형태의 반도체 장치의 와이어 본딩 공정을 도시한 설명도이다. It is explanatory drawing which shows the wire bonding process of the semiconductor device of embodiment of this invention.
도 7은 본 발명의 다른 실시 형태의 반도체 장치의 반도체 칩과 리드를 접속하는 와이어를 도시한 도면이다. It is a figure which shows the wire which connects the semiconductor chip and lead of the semiconductor device of other embodiment of this invention.
도 8은 본 발명의 다른 실시 형태의 반도체 장치의 패드측의 가압부를 도시한 사시도이다. It is a perspective view which shows the press part of the pad side of the semiconductor device of other embodiment of this invention.
도 9는 본 발명의 다른 실시 형태의 반도체 장치의 가압부 형성을 위한 와이어 본딩 공정을 도시한 설명도이다. It is explanatory drawing which shows the wire bonding process for forming the press part of the semiconductor device of other embodiment of this invention.
도 10은 본 발명의 다른 실시 형태의 반도체 장치의 가압부 형성후의 와이어 본딩 공정을 도시한 설명도이다. It is explanatory drawing which shows the wire bonding process after formation of the press part of the semiconductor device of other embodiment of this invention.
<부호의 설명><Description of the code>
10: 반도체 장치, 11: 반도체 칩, 10: semiconductor device, 11: semiconductor chip,
12: 리드 프레임, 13: 패드, 12: lead frame, 13: pad,
15: 아일랜드, 16: 테이프, 15: ireland, 16: tape,
17: 리드, 21: 와이어, 17: lead, 21: wire,
23: 압착 볼, 25: 볼 네크, 23: crimp ball, 25: ball neck,
25a: 압궤부, 25b: 구부러짐부, 25a: crushed portion, 25b: bent portion,
26: 가압부, 26a: 꺾임부, 26: pressurization part, 26a: bending part,
26b: 평면부, 27: 제1 굴곡부, 26b: flat part, 27: first bent part,
28: 본딩 중심선, 29: 제2 굴곡부, 28: bonding centerline, 29: second bend,
31: 직선부, 33: 직선부측 단부, 31: straight portion, 33: straight portion side end,
34: 구부러짐부, 35: 제1 킹크, 34: bend, 35: first kink,
37: 제2 킹크, 38: 스트레이트부, 37: second kink, 38: straight portion,
41: 캐필러리, 43: 페이스부, 41: capillary, 43: face part,
45: 이너 챔퍼부, 47: 스트레이트공, 45: inner chamfer portion, 47: straight ball,
50: 세그먼트, 53: 본딩 스테이지, 50: segment, 53: bonding stage,
55: 진공 흡착공, 60: 절단 영역, 55: vacuum adsorption hole, 60: cutting area,
70: 블록, 71: 누름 프레임 70: block, 71: push frame
Claims (4)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2007-00168401 | 2007-06-27 | ||
JP2007168401A JP2009010064A (en) | 2007-06-27 | 2007-06-27 | Semiconductor device and wire bonding method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080114480A true KR20080114480A (en) | 2008-12-31 |
KR100925379B1 KR100925379B1 (en) | 2009-11-09 |
Family
ID=40159432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080010629A KR100925379B1 (en) | 2007-06-27 | 2008-02-01 | Semiconductor device and wire bonding method |
Country Status (5)
Country | Link |
---|---|
US (1) | US20090001608A1 (en) |
JP (1) | JP2009010064A (en) |
KR (1) | KR100925379B1 (en) |
CN (1) | CN101335252A (en) |
TW (1) | TW200901344A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101464189B1 (en) * | 2013-04-17 | 2014-11-21 | 대우전자부품(주) | Method of heavy wire bonding |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4625858B2 (en) * | 2008-09-10 | 2011-02-02 | 株式会社カイジョー | Wire bonding method, wire bonding apparatus, and wire bonding control program |
US8192048B2 (en) * | 2009-04-22 | 2012-06-05 | 3M Innovative Properties Company | Lighting assemblies and systems |
US8384228B1 (en) * | 2009-04-29 | 2013-02-26 | Triquint Semiconductor, Inc. | Package including wires contacting lead frame edge |
JP2012004464A (en) * | 2010-06-18 | 2012-01-05 | Toshiba Corp | Semiconductor device, method of manufacturing the semiconductor device, and apparatus for manufacturing the semiconductor device |
JP5917817B2 (en) * | 2011-03-25 | 2016-05-18 | シチズン電子株式会社 | Wire bonding structure |
JP6002461B2 (en) * | 2011-08-26 | 2016-10-05 | ローム株式会社 | Semiconductor device and electronic device |
WO2013049965A1 (en) * | 2011-10-08 | 2013-04-11 | Sandisk Semiconductor (Shanghai) Co., Ltd. | Dragonfly wire bonding |
JP2018137342A (en) * | 2017-02-22 | 2018-08-30 | 株式会社村田製作所 | Semiconductor device and manufacturing method of the same |
KR102460014B1 (en) | 2018-08-24 | 2022-10-26 | 삼성전자주식회사 | Semiconductor package |
CN110491793B (en) * | 2019-08-26 | 2020-03-13 | 广东工业大学 | Three-dimensional rapid lead arcing method and device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2531099B2 (en) * | 1993-07-13 | 1996-09-04 | 日本電気株式会社 | Wire-bonding method |
JP3377747B2 (en) | 1998-06-23 | 2003-02-17 | 株式会社新川 | Wire bonding method |
JP2005116915A (en) | 2003-10-10 | 2005-04-28 | Sanyo Electric Co Ltd | Semiconductor device |
JP3946730B2 (en) | 2004-04-26 | 2007-07-18 | 株式会社カイジョー | Bond wire loop shape, semiconductor device having the loop shape, and wire bonding method |
US8105932B2 (en) * | 2004-08-19 | 2012-01-31 | Infineon Technologies Ag | Mixed wire semiconductor lead frame package |
CN101675510B (en) * | 2007-05-16 | 2011-12-14 | 库利克和索夫工业公司 | Wire bonding methods and bonding force calibration |
-
2007
- 2007-06-27 JP JP2007168401A patent/JP2009010064A/en not_active Withdrawn
-
2008
- 2008-01-03 TW TW097100151A patent/TW200901344A/en unknown
- 2008-02-01 KR KR1020080010629A patent/KR100925379B1/en not_active IP Right Cessation
- 2008-06-20 CN CNA2008101292020A patent/CN101335252A/en active Pending
- 2008-06-26 US US12/215,317 patent/US20090001608A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101464189B1 (en) * | 2013-04-17 | 2014-11-21 | 대우전자부품(주) | Method of heavy wire bonding |
Also Published As
Publication number | Publication date |
---|---|
CN101335252A (en) | 2008-12-31 |
US20090001608A1 (en) | 2009-01-01 |
TW200901344A (en) | 2009-01-01 |
KR100925379B1 (en) | 2009-11-09 |
JP2009010064A (en) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100925379B1 (en) | Semiconductor device and wire bonding method | |
US8097942B2 (en) | Semiconductor device including power supply bar having jutted portion, parallel running portion and bent portion and manufacturing method therefor | |
JP3205235B2 (en) | Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method | |
US7843049B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100967544B1 (en) | Semiconductor device and wire bonding method | |
US20060006505A1 (en) | Lead frame for improving molding reliability and semiconductor package with the lead frame | |
KR20070044812A (en) | System and method for low wire bonding | |
TW200805526A (en) | Semiconductor device, and method of manufacturing the same | |
KR20070120984A (en) | Semiconductor device and semiconductor device manufacturing method | |
KR100721280B1 (en) | A method of forming semiconductor chip assembly and an apparatus for forming wire bonds from circuitry on a substrate to a semiconductor chip | |
CN101978491A (en) | Semiconductor chip package assembly method and apparatus for countering leadfinger deformation | |
US20080067643A1 (en) | Semiconductor device and method of manufacturing the same | |
US7332804B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2009038196A (en) | Electronic device and wire bonding method | |
CN107039398B (en) | Bond wire connection | |
US20090020872A1 (en) | Wire bonding method and semiconductor device | |
WO2011033566A1 (en) | Semiconductor device and method for manufacturing same | |
US8258611B2 (en) | Leadframe structure for electronic packages | |
CN211858636U (en) | Lead frame | |
JP2009044115A (en) | Wire bonding method, and semiconductor device | |
JP2001185671A (en) | Method of manufacturing for semiconductor device and method of manufacturing for lead frame used for the same | |
JP3293757B2 (en) | Method of manufacturing lead frame assembly for manufacturing semiconductor device | |
JP2011054626A (en) | Semiconductor device, and method of manufacturing the same | |
JP3404735B2 (en) | Semiconductor device manufacturing lead frame and semiconductor device manufacturing lead frame assembly manufacturing method | |
US20090294939A1 (en) | Lead frame and semiconductor device utilizing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |