KR20080114166A - 클럭 데이터 복원회로 - Google Patents

클럭 데이터 복원회로 Download PDF

Info

Publication number
KR20080114166A
KR20080114166A KR1020070063482A KR20070063482A KR20080114166A KR 20080114166 A KR20080114166 A KR 20080114166A KR 1020070063482 A KR1020070063482 A KR 1020070063482A KR 20070063482 A KR20070063482 A KR 20070063482A KR 20080114166 A KR20080114166 A KR 20080114166A
Authority
KR
South Korea
Prior art keywords
data
phase
delay
clock
recovery circuit
Prior art date
Application number
KR1020070063482A
Other languages
English (en)
Other versions
KR100889337B1 (ko
Inventor
정춘석
박기덕
유창식
박정준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063482A priority Critical patent/KR100889337B1/ko
Publication of KR20080114166A publication Critical patent/KR20080114166A/ko
Application granted granted Critical
Publication of KR100889337B1 publication Critical patent/KR100889337B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 회로 면적을 줄인 클럭 데이터 복원회로에 관한 것으로, 본 발명에 따른 클럭 데이터 복원회로는, 지연 정보에 응답하여 입력되는 데이터의 지연값을 조절하는 지연조절부; 상기 지연조절부에서 출력되는 데이터와 다중 위상 클럭들 간의 위상을 비교하여, 데이터의 지연량을 조절하기 위한 상기 지연정보를 출력하는 위상비교부; 및 상기 지연조절부에서 출력되는 지연값이 조절된 데이터를 상기 다중 위상 클럭들을 이용하여 복원해 출력하는 데이터복원부를 포함한다.
클럭, 데이터, 위상고정루프

Description

클럭 데이터 복원회로{Clock Data Recovery Circuit}
도 1은 클럭 데이터 복원회로의 개념을 설명하기 위한 블록도.
도 2는 클럭 데이터 복원회로를 통해 데이터에 정렬된 클럭을 보여주는 도면.
도 3은 다중 위상 클럭들을 이용하여 데이터를 복원하는 종래의 클럭 데이터 복원회로의 구성도.
도 4는 도 3의 클럭 데이터 복원회로에서의 다중 위상 클럭들(CLK0~7)과 데이터(DATA)와의 정렬을 보여주는 도면.
도 5는 본 발명의 일실시예에 따른 클럭 데이터 복원회로의 구성도.
*도면의 주요 부분에 대한 부호의 설명
510: 지연조절부 520: 위상비교부
530: 데이터복원부 511: 전압제어지연라인
521: 위상비교기 522: 차지펌프
523: 루프필터
본 발명은 칩에서 칩으로의 통신이나 광케이블 통신과 같이 고속으로 데이터를 수신하는 시스템에서 사용되는 클럭 데이터 복원회로(CDR: Clock Data Recovery)에 관한 것으로, 더욱 자세하게는 클럭 데이터 복원회로의 면적을 줄이기 위한 것이다.
칩들 사이의 통신 시스템이 점차 고속화, 대용량화됨에 따라, 시스템들의 직접화 및 고속화가 요구되고 있다. 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 송신단에서는 동기를 맞추는 클럭(clock)을 제외한 데이터(data) 정보만을 수신단으로 보내는 방식이 사용되어 진다. 이때 수신단은 제한된 채널 대역폭(bandwidth)으로 인해 왜곡된 데이터를 정확히 복원할 수 있는 클럭을 필요로 하게 된다. 대용량의 데이터 전송시 이런 클럭의 필요성은 더욱 커지게 되고, 수신된 데이터에 동기화된 안정적인 클럭을 발생시키는 구조는 시스템의 성능에 많은 영향을 주게 된다. 이에 따라 높은 전송률을 가지는 데이터로부터 동기화된 안정적인 클럭을 추출하는 클럭 데이터 복원회로(CDR)가 사용된다.
도 1은 클럭 데이터 복원회로의 개념을 설명하기 위한 블록도이다.
도 1은 종래의 클럭 데이터 복원회로를 대략적으로 나타낸 블록도로써, 종래의 클럭 데이터 복원회로는, 위상고정루프(110), 전압제어지연라인(120), 위상비교기(130), 차지펌프(140), 루프필터(150), 리타이머(160)를 포함하여 구성된다.
위상고정루프(PLL: Phase Locked Loop)(110)는 주파수가 일정한 안정적인 클럭을 전압제어지연라인(120)에 출력한다.
전압제어지연라인(VCDL: Voltage Controlled Delay Line)(120)은 위상고정루프(110)로부터 출력된 클럭을 입력받아 입력되는 전압에 따라 클럭의 지연값을 조절한다. 전압제어지연라인(120)으로는 위상비교기(130)에서 생성되는 데이터와 클럭의 타이밍에 대한 정보가 차지펌프(140)와 루프필터(150)를 통해 전압의 형태로 입력되는데, 전압제어지연라인(120)은 그 정보를 토대로 클럭을 지연시켜 데이터와 클럭의 타이밍이 일치하도록 조절한다.
위상비교기(Phase Detector)(130)는 전압제어지연라인(120)으로부터 출력되는 클럭과 데이터(DATA)를 입력받아 데이터(DATA)와 클럭의 위상을 비교하여, 그 정보를 업/다운(up/down) 신호로 차지펌프(140)로 출력한다.
차지펌프(Charge Pump)(140)는 위상비교기(130)에서 출력된 업/다운 신호를 입력받아 충전전류(Charging current) 및 방전전류(Discharging current)를 루프필터(150)에 출력한다.
루프필터(Loop Filter)(150)는 차지펌프(140)로부터 입력받은 전류를 완만한 변화를 가지는 전압으로써 전압제어지연라인(120)에 출력해 전압제어지연라인(120)의 지연값을 결정한다.
리타이머(Retimer)는(160) 전압제어지연라인(120)에서 출력되는 지연값이 조절된 클럭을 이용하여 데이터(DATA)를 복원해 출력한다. 여기서 데이터(DATA)를 복원(recover)한다는 의미는 데이터(DATA)와 정렬된 클럭을 이용하여 데이터(DATA)를 래치(latch)해(또는 catch) 출력한다는 의미이다.
전체적인 동작을 정리하면, 클럭 데이터 복원회로(CDR)는 위상고정루프(110)에서 출력된 클럭의 라이징 에지(rising edge)가 데이터(DATA) 펄스의 가운데에 정렬되도록 조절한다. 그리고 데이터(DATA)에 정렬된 클럭을 이용하여 데이터를 복원해 출력한다.
도 2는 클럭 데이터 복원회로를 통해 데이터에 정렬된 클럭을 보여주는 도면이며, 도면과 같이 데이터에 정렬된 클럭을 이용하여 데이터를 복원하게 된다.
도 3은 다중 위상 클럭들을 이용하여 데이터를 복원하는 종래의 클럭 데이터 복원회로의 구성도이다.
도 3의 클럭 데이터 복원회로는, 도 2의 클럭 데이터 복원회로와 달리 다중 위상 클럭들을 이용하여 데이터(DATA)를 복원한다. 기본적으로 위상고정루프(310), 다수개의 전압제어지연라인(320), 위상비교기(330), 차지펌프(340), 루프필터(350), 리타이머(360)를 포함하기 때문에 동작은 도 2와 동일하지만 다중 위상 클럭들을 사용하기 때문에 전압제어지연라인(320)도 이에 따라 다수 개가 필요하다.
다중 위상 클럭들을 사용하는 이유는, 데이터 레이트(Data Rate)가 높아질수록 이를 복원하기 위한 클럭의 주파수도 높아져야 하고, 이는 위상고정루프(PLL)(310)을 설계하는데 있어서 부담이 되기 때문이다. 따라서 데이터보다 주파수가 낮은 대신에 여러 가지의 위상을 가지는 다중 위상 클럭을 사용하여 데이터(DATA)를 복원한다.
도면에는 8개의 다중 위상 클럭들을 사용하여 데이터(DATA)를 복원하는 경우를 도시하였다. 도면과 같이 8개의 다중 위상 클럭들을 사용하여 데이터(DATA)를 복원하는 경우에 데이터 레이트(Data rate)가 1Ghz라면 125Mhz의 주파수를 가지며 45도씩 위상의 차이가 나는 8개의 다중위상 클럭을 사용하여 데이터(DATA)를 복원할 수 있다. 이러한 경우 리타이머(360)에서도 8개의 다중위상 클럭을 사용하여 데이터를 복원(latch or catch)하게 되며 직렬(serial)로 입력되는 데이터를 8개씩 병렬(parallel)로 출력하게 된다.
즉, 1Ghz의 주파수를 갖고 직렬로 입력되는 데이터를 125Mhz의 주파수를 가지는 8개의 다중 위상 클럭들로 복원하면, 복원된 데이터(Recovered DATA)의 형태는 125Mhz의 병렬(8개) 데이터가 된다.
도 4는 도 3의 클럭 데이터 복원회로에서의 다중 위상 클럭들(CLK0~7)과 데이터(DATA)와의 정렬을 보여주는 도면이다. 도면을 보면, 다중 위상 클럭들(CLK0~7)의 라이징 에지(rising edge)들이 데이터(DATA)의 중앙에 정렬되는 것을 확인할 수 있다.
상술한 다중 위상 클럭들을 사용하는 클럭 데이터 복원회로(CDR)는 다수개의 클럭을 사용하는 관계로 이의 지연값을 조절하기 위한 전압제어지연라인(VCDL)이 다수개 필요하다. 전압제어지연라인(VCDL)은 클럭 데이터 복원회로(CDR)에 있어서 면적이 큰 부분에 해당하며, 따라서 많은 수의 다중 위상 클럭을 사용하면 사용할수록 클럭 데이터 복원회로(CDR)의 면적이 넓어진다는 문제점이 있다.
또한, 전압제어지연라인(VCDL)의 수가 많아지면 클럭 데이터 복원회로에서 소모하게 되는 전류도 증가하게 된다는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 다중 위상 클럭들을 사용하여 데이터를 복원하는 클럭 데이터 복원회로(CDR)에 사용되는 전압제어지연라인(VCDL)의 수를 줄여 회로면적 및 전류소모를 줄이고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 클럭 데이터 복원회로는, 지연 정보에 응답하여 입력되는 데이터의 지연값을 조절하는 지연조절부; 상기 지연조절부에서 출력되는 데이터와 다중 위상 클럭들 간의 위상을 비교하여, 데이터의 지연량을 조절하기 위한 상기 지연정보를 출력하는 위상비교부; 및 상기 지연조절부에서 출력되는 지연값이 조절된 데이터를 상기 다중 위상 클럭들을 이용하여 복원해 출력하는 데이터복원부를 포함한다.
즉, 종래의 클럭 데이터 복원회로는 클럭의 지연값을 조절하여 클럭과 데이터를 정렬하고 데이터를 복원했지만, 본 발명의 클럭 데이터 복원회로는 데이터의 지연값을 조절하여 클럭과 데이터를 정렬하고 데이터를 복원한다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 5는 본 발명의 일실시예에 따른 클럭 데이터 복원회로의 구성도이다.
본 발명에 따른 클럭 데이터 복원회로는, 지연정보에 응답하여 입력되는 데이터의 지연값을 조절하는 지연조절부(510)와, 지연조절부(510)에서 출력되는 데이터와 다중 위상 클럭들간의 위상을 비교하여 데이터의 지연량을 조절하기 위한 지연정보를 출력하는 위상비교부(520), 및 지연조절부(510)에서 출력되는 지연값이 조절된 데이터를 다중 위상 클럭들을 이용하여 복원해 출력하는 데이터복원부(530)를 포함한다.
지연조절부(510)로는 지연정보에 응답하여 데이터의 지연값을 조절하며, 이러한 지연조절부(510)로는 전압제어지연라인(VCDL)(511)이 사용될 수 있다. 종래의 다중 위상 클럭들을 사용하는 클럭 데이터 복원회로(도 3)의 경우에는 전압제어지연라인이 다중 위상 클럭들의 지연값을 조절하였기 때문에 전압제어지연라인이 클럭의 수만큼 필요했다. 하지만 본 발명에서는 지연조절부(510)인 전압제어지연라인(511)이 데이터의 지연값을 조절하기 때문에 전압제어지연라인(511)은 하나만 있어도 된다. 따라서 클럭 데이터 복원회로의 전체 면적은 줄어들 수 있다.
위상비교부(520)는 지연조절부(510)에서 출력되는 데이터와 다중 위상 클럭들 간의 위상을 비교하여 데이터의 지연량을 조절하기 위한 지연정보를 지연조절부로(510) 다시 피드백(feedback)한다.
이러한 위상비교부(520)는 종래와 마찬가지로 데이터와 다중 위상 클럭들의 위상을 비교하여 업/다운 신호를 출력하는 위상비교기(521), 업/다운 신호에 응답하여 충전전류(Charging current) 및 방전전류(Discharging current)를 출력하는 차지펌프(522), 차지펌프(522)의 출력에 응답하여 완만한 변화를 갖는 전압을 지연정보로써 전압제어지연라인(511)으로 출력하는 루프필터(523)를 포함하여 구성될 수 있다.
상기 위상비교기(521)에서는 데이터와 다중 위상 클럭들의 위상을 비교하여 즉 다중 위상 클럭들의 라이징 에지가 데이터의 중앙에 정렬되었는지 아닌지를 감지하여 업/다운 신호를 출력한다. 데이터와 다중 위상 클럭들의 위상을 비교한다는 것은, 반드시 다중 위상 클럭들 전체와 데이터의 위상을 비교한다는 의미는 아니다. 실제로 다중 위상 클럭들은 동일한 클럭에서 분주되어 생성되기 때문에 다중 위상 클럭들 중 하나와 데이터를 비교해도, 데이터와 다중 위상 클럭들의 위상을 비교하는 것이 가능하다.
즉, 다중 위상 클럭 8개와 데이터의 위상을 모두 비교하여 이 정보(8개의 업/다운 신호)를 물리적으로 8개인 차지펌프로 보내고(이 경우 도면의 차지펌프(522)는 물리적으로 8개인 차지펌프를 의미한다.) 이 차지펌프들(522)의 출력을 하나의 루프필터에 입력해서(8개의 충전/방전전류가 입력되어 루프필터의 출력전압을 결정) 루프필터(523)의 출력전압을 이용해 데이터의 지연값을 결정하게 구성할 수도 있으며, 다중 위상 클럭 중 하나와 데이터의 위상을 비교하여 하나의 차지펌프(522)로 보내고 차지펌프(522)의 출력을 입력받는 루프필터(523)를 이용해 데이터의 지연값을 결정하게 구성할 수도 있다.
데이터복원부(530)는 리타이머(retimer)로써 다중 위상 클럭들을 이용해 데이터를 복원한다. 직렬로 입력되는 데이터를 여러 개의 다중 위상 클럭들을 이용하여 복원하므로 데이터복원부에서 출력되는 데이터는 다중 위상 클럭들의 갯수만큼 병렬로 출력된다. 도면에는 8개의 다중 위상 클럭을 사용하는 경우를 도시하고 있으므로, 도면과 같은 경우에는 복원된 데이터가 8개의 라인으로 병렬로 출력된다.
이러한 데이터복원부(530)는 잘 알려진 바와 같이 전압제어지연라인(511)에서 출력되는 지연값이 조절된 데이터를 다중 위상 클럭들을 이용해 각각 래치하는 복수의 D플립플롭들을 포함하여 구성될 수 있다.
다중 위상 클럭들은 여러가지 경로로 공급받는 것이 가능하며, 일반적으로는 위상고정루프(PLL)를 통해 공급받을 수 있다. 다중 위상 클럭들로는 데이터의 주파수보다는 낮은 주파수를 가지는 클럭이 사용되며, 주파수는 동일하지만 서로 다른 위상을 가지게 된다. 만약 도 5에 입력되는 데이터의 데이터 레이트(data rate)가 1Ghz라면, 125Mhz의 주파수를 가지며 서로 위상이 45도씩 차이나는 8개의 다중 위상 클럭이 사용될 수 있다.
정리하면 본 발명에 따른 클럭 데이터 복원회로(CDR)는 데이터를 복원하기 위해 다중 위상 클럭들과 데이터를 정렬할 때, 종래와 달리 데이터를 쉬프트 시켜가며 정렬한다. 도 4를 참조하면 종래의 클럭 데이터 복원회로는 8개의 다중 위상 클럭(CLK0~7)을 쉬프트(shift) 시켰기 때문에 8개의 전압제어지연라인(VCDL)이 필요했지만, 본 발명은 다중 위상 클럭들(CLK0~7)은 그대로 두고 데이터(DATA)를 쉬프트 시키기 때문에 단 하나의 전압제어지연라인(VCDL)으로 클럭 데이터 복원회 로(CDR)를 구현하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
상술한 본 발명은, 다중 위상 클럭들을 이용해 데이터를 복원하는 클럭 데이터 복원회로(CDR)에 있어서, 다중 위상 클럭들이 아닌 데이터를 쉬프트 시켜가며 데이터와 클럭을 정렬해 데이터를 복원한다.
따라서, 전압제어지연라인(VCDL) 하나만으로 클럭 데이터 복원회로의 구성이 가능해, 회로의 전체 면적을 줄일 수 있다는 장점이 있다.
또한, 전압제어지연라인(VCDL)의 갯수가 줄어들기 때문에 클럭 데이터 복원회로에서 소모하는 전체전류도 줄어든다는 장점이 있다.

Claims (8)

  1. 지연 정보에 응답하여 입력되는 데이터의 지연값을 조절하는 지연조절부;
    상기 지연조절부에서 출력되는 데이터와 다중 위상 클럭들 간의 위상을 비교하여, 데이터의 지연량을 조절하기 위한 상기 지연정보를 출력하는 위상비교부; 및
    상기 지연조절부에서 출력되는 지연값이 조절된 데이터를 상기 다중 위상 클럭들을 이용하여 복원해 출력하는 데이터복원부
    를 포함하는 클럭 데이터 복원회로.
  2. 제 1항에 있어서,
    상기 데이터 복원부는,
    상기 지연값이 조절된 데이터를 상기 다중 위상 클럭들로 각각 래치하여 병렬로 출력하는 것을 특징으로 하는 클럭 데이터 복원회로.
  3. 제 2항에 있어서,
    상기 데이터 복원부에서 출력되는 복원된 데이터는,
    상기 다중 위상 클럭들의 갯수만큼 병렬로 출력되는 것을 특징으로 하는 클럭 데이터 복원회로.
  4. 제 1항에 있어서,
    상기 위상비교부는,
    상기 데이터와 상기 다중 위상 클럭들의 위상을 비교하여 업/다운 신호를 출력하는 위상비교기;
    상기 업/다운 신호에 응답하여 충전전류 및 방전전류를 출력하는 차지펌프;
    상기 차지펌프의 출력에 응답하여 완만한 변화를 갖는 전압을 상기 지연정보로 출력하는 루프필터
    를 포함하는 것을 특징으로 하는 클럭 데이터 복원회로.
  5. 제 4항에 있어서,
    상기 지연조절부는,
    상기 루프필터로부터 출력되는 전압에 따라 상기 데이터의 지연값을 조절하는 전압제어 지연라인을 포함하여 구성되는 것을 특징으로 하는 클럭 데이터 복원회로.
  6. 제 1항에 있어서,
    상기 다중 위상 클럭들의 주파수는,
    상기 클럭 데이터 복원회로로 입력되는 데이터의 주파수보다 낮은 것을 특징으로 하는 클럭 데이터 복원회로.
  7. 제 1항에 있어서,
    상기 데이터복원부는,
    상기 지연값의 조절된 데이터를 상기 다중 위상 클럭들로 각각 래치하는 복수의 D플립플롭을 포함하는 것을 특징으로 하는 클럭 데이터 복원회로.
  8. 제 1항에 있어서,
    상기 다중 위상 클럭들은,
    위상고정루프에서 출력되는 동일한 주파수를 가지며 서로 다른 위상을 가지는 클럭들인 것을 특징으로 하는 클럭 데이터 복원회로.
KR1020070063482A 2007-06-27 2007-06-27 클럭 데이터 복원회로 KR100889337B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063482A KR100889337B1 (ko) 2007-06-27 2007-06-27 클럭 데이터 복원회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063482A KR100889337B1 (ko) 2007-06-27 2007-06-27 클럭 데이터 복원회로

Publications (2)

Publication Number Publication Date
KR20080114166A true KR20080114166A (ko) 2008-12-31
KR100889337B1 KR100889337B1 (ko) 2009-03-18

Family

ID=40371310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063482A KR100889337B1 (ko) 2007-06-27 2007-06-27 클럭 데이터 복원회로

Country Status (1)

Country Link
KR (1) KR100889337B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082386B1 (ko) 2010-02-09 2011-11-11 고려대학교 산학협력단 임베디드 클록 및 데이터 복원 회로 및 그 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456464B1 (ko) * 2002-04-09 2004-11-10 주식회사 케이티 다중 위상 클럭을 이용한 다중 링크용 데이터 복원 및리타이밍 장치
JP2006287484A (ja) 2005-03-31 2006-10-19 Kawasaki Microelectronics Kk クロック・データリカバリ回路

Also Published As

Publication number Publication date
KR100889337B1 (ko) 2009-03-18

Similar Documents

Publication Publication Date Title
EP1154595B1 (en) Oversampling clock recovery circuit
US7672417B2 (en) Clock and data recovery
KR101169210B1 (ko) 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
US7321248B2 (en) Phase adjustment method and circuit for DLL-based serial data link transceivers
US7913104B1 (en) Method and apparatus for receive channel data alignment with minimized latency variation
US7978802B1 (en) Method and apparatus for a mesochronous transmission system
US8170168B2 (en) Clock data recovery circuit
US20090086872A1 (en) Method for binary clock and data recovery for fast acquisition and small tracking error
US11190191B2 (en) Correction signaling between lanes in multi-chip-modules
GB2331416A (en) Continuously adjustable delay circuit
US7940095B2 (en) Semiconductor memory device and method for driving the same
US8243867B2 (en) Receiver and communication system having the same
TW200935857A (en) Communication system, receiving apparatus, and receiving method
US10116433B2 (en) Circuit arrangement and method for clock and data recovery
CN111277262B (zh) 一种时钟数据恢复电路
KR100513385B1 (ko) 선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치 및 그 방법
US20070081619A1 (en) Clock generator and clock recovery circuit utilizing the same
EP1913696A1 (en) Delay-locked loop
CN111049516B (zh) 集成电路以及包括该集成电路的时钟和数据恢复电路
KR100889337B1 (ko) 클럭 데이터 복원회로
CN111756370A (zh) 半导体装置
KR100892683B1 (ko) 클럭 및 데이터 복원 회로
KR20080051662A (ko) 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법
KR100646336B1 (ko) 데이터 샘플링 장치 및 방법과 이를 이용한 고속 직렬수신기
CN111277263B (zh) 一种时钟数据恢复电路、串行接口电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 12