KR100513385B1 - 선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치 및 그 방법 - Google Patents
선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치 및 그 방법 Download PDFInfo
- Publication number
- KR100513385B1 KR100513385B1 KR10-2003-0039613A KR20030039613A KR100513385B1 KR 100513385 B1 KR100513385 B1 KR 100513385B1 KR 20030039613 A KR20030039613 A KR 20030039613A KR 100513385 B1 KR100513385 B1 KR 100513385B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase difference
- signal
- signals
- generating
- data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 47
- 238000011084 recovery Methods 0.000 claims description 24
- 230000003139 buffering effect Effects 0.000 claims description 2
- 230000010355 oscillation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 10
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
제공되는 신호들의 위상차를 고속으로 검출할 수 있는 위상차 검출 방법에 관한 발명을 개시한다. 본 발명에 따른 위상차 검출 방법은 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하는 단계, 상기 검출된 각 위상차에 대한 제 1 위상차 정보들을 각기 가지는 복수의 위상차 정보 신호들을 발생시키는 단계, 상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 단계 및 상기 복수의 조합 신호들을 이용하여 위상차 신호를 발생시키는 단계를 포함한다. 본 발명에 따른 위상차 검출 방법은 입력되는 신호들의 위상차를 고속으로 검출할 수 있다.
Description
본 발명은 선형 위상 검출기, 위상차 검출 방법, 클럭 및 데이터를 복원(이하, CDR)하는 장치 및 방법에 관한 것으로서, 더욱 상세하게는 입력되는 신호들의 위상을 비교하여 위상차를 검출하고, 검출된 상기 위상차를 보상하여 클럭 및 데이터를 복원시키는 선형 위상 검출기, 위상차 검출 방법, CDR 장치 및 방법에 관한 발명이다.
많은 기술 분야에서, 데이터가 송수신되고 있으며, 송신기는 데이터 신호를 전송하고, 수신기는 상기 데이터 신호를 수신한다. 상기 데이터 신호가 수신될 때, 상기 송신기에서 전송된 상기 데이터 신호는 상기 수신기에 에러없이 수신되어 정확하게 복원되어야 한다. 상기 데이터 신호를 정확하게 복원하기 위해서, 상기 수신기 측에서는 전송 주파수에 상응하는 주파수 클럭 신호를 이용하여 상기 데이터 신호를 복원시킨다. 이 때, 상기 전송된 데이터 신호가 정확하게 복원되기 위해서는 상기 데이터 신호의 위상과 상기 주파수 클럭 신호의 위상이 동기(synchronization) 되어야 한다. 그러나, 상기 데이터 신호가 전송 선로 등을 통과하는 경우, 상기 데이터 신호에 전송 지연(propagation delay)이 발생된다. 즉, 상기 데이터 신호의 위상과 상기 주파수 클럭 신호의 위상이 동기(synchronization) 되지 않는다. 그러므로, 전송된 데이터 신호가 정확하게 복원되지 않을 수 있다. 이러한 문제점을 해결하기 위한 장치가 선형 위상 검출기 및 CDR 장치이다.
종래의 CDR 장치는 위상 검출기, P/V 변환기, 전압 제어 발진기 및 결정 회로부를 포함하고 있다. 상기 위상 검출기는 입력되는 신호들의 위상차를 비교하는 장치로서, 종래에는, 입력되는 신호들이 상호 동일한 동작속도를 가지는 신호들이었다. 예를 들어, 데이터 신호와 주파수 클럭 신호가 입력된다고 하면, 상기 데이터 신호의 전송율이 10Gb/s일 때, 상기 주파수 클럭 신호의 주파수도 10GHz였다.
기술이 급속히 발전하여, 초당 전송되어야 하는 데이터의 전송량이 계속하여 증가하고 있다. 즉, 대용량의 데이터를 고속으로 전송할 수 있는 매체가 필요하게 되었다. 그러나, 종래의 상기 전압 제어 발진기는 한정된 범위의 주파수 클럭 신호만을 발진시킬 수 있거나 높은 주파수에서 발진시킬 수 있다고 하더라도 지터 또는 위상 잡음을 최적화 시킬 수 없었다. 그러므로, 상기 위상 검출기는 한정된 범위의 전송율을 가지는 데이터 신호만을 처리할 수 있었다. 예를 들어, 사용자가 상기 데이터 신호를 20Gb/s로 전송할 필요가 있다고 가정하자. 상기 전압 제어 발진기가 최대 5GHz의 주파수 클럭 신호만을 발진시킬 수 있다면, 종래의 기술(full rate)에서는, 상기 위상 검출기는 5Gb/s의 데이터 신호만을 고속으로 처리할 수 있었다.
이러한 문제점을 해결하기 위해서, 또 다른 종래의 CDR 장치는 1/2 비율(1/2-rate) 위상 검출기를 제안하였다. 상기 1/2 비율 위상 검출기는 2배의 전송율의 차이를 가지는 신호들을 제공받아 이들의 위상차를 검출할 수 있는 장치이다. 예를 들어, 상기 전압 제어 발진기로부터 발진된 주파수 클럭 신호의 주파수가 5GHz인 경우, 상기 위상 검출기는 최대 10Gb/s의 상기 데이터 신호를 고속으로 처리할 수 있었다. 즉, 상기 위상 검출기는 종전의 기술보다 동작 속도가 2배 빨라졌다고 할 수 있다. 그러나, 상기 1/2 비율(1/2-rate) 위상 검출기는 상기의 문제점을 근본적으로 해결할 수 없었다. 즉, 더 많은 데이터 신호를 고속으로 전송해야 할 경우, 동일한 문제가 다시 발생된다. 기술이 급격하게 발전함에 따라 대용량의 데이터가 빠른 시간 내에 처리될 필요가 있으며, 이에 따라 고속으로 데이터 신호를 처리할 수 있는 위상 검출기 및 CDR 장치가 요구된다.
본 발명에서는 상기한 바와 같은 종래 기술의 문제점을 해결하기 위해, 입력되는 신호들의 위상차를 고속으로 검출할 수 있는 위상차 검출 방법을 제안한다.
본 발명의 다른 목적은 입력되는 신호들의 위상차를 고속으로 검출할 수 있는 선형 위상 검출기를 제안한다.
본 발명의 또 다른 목적은 입력되는 클럭 신호 및 데이터 신호를 고속으로 복원시킬 수 있는 클럭 및 데이터 복원 방법을 제안한다.
본 발명의 또 다른 목적은 입력되는 클럭 신호 및 데이터 신호를 고속으로 복원시킬 수 있는 클럭 및 데이터 복원 장치를 제안한다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 위상차 검출 방법은 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하는 단계; 상기 검출된 각 위상차에 대한 제 1 위상차 정보들을 각기 가지는 복수의 위상차 정보 신호들을 발생시키는 단계; 상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 단계 및 상기 복수의 조합 신호들을 이용하여 위상차 신호를 발생시키는 단계를 포함할 수 있다. 상기 각각의 위상차를 검출하는 단계는, 상기 N은 4이며, 상기 복수의 클럭 신호들은 서로 다른 위상을 가질 수 있다. 본 발명에 따른 위상차 검출 방법은 상기 위상차 정보 신호들을 이용하여 기준 신호에 대한 정보를 가지는 복수의 기준 정보 신호들을 발생시키는 단계; 및 상기 복수의 기준 정보 신호들을 이용하여, 패턴 의존성을 보상하는 상기 기준 신호를 발생시키는 단계를 더 포함할 수 있다. 상기 복수의 기준 정보 신호들을 발생시키는 단계는, 상기 복수의 위상차 정보 신호들을 래치시키는 단계를 포함할 수 있다. 상기 기준 신호를 발생시키는 단계는, 상기 복수의 기준 정보 신호들을 멀티플렉싱시키는 단계 및 상기 멀티플렉싱된 신호들에 대하여 하나 이상의 XOR 연산을 수행하는 단계를 포함할 수 있다. 상기 위상차 정보 신호들을 발생시키는 단계는, 상기 데이터 신호를 상호 병렬로 결합된 각 래치에 각기 통과시키는 단계를 포함할 수 있다. 상기 복수의 조합 신호들을 발생시키는 단계는, 하나 이상의 XOR 연산을 수행하는 단계를 포함할 수 있다. 상기 위상차 신호를 발생시키는 단계는, 상기 복수의 조합 신호들을 멀티플렉싱시키는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따른 위상차 검출 방법은 제1주기(c1)를 가지는 데이터 신호열을 입력하는 단계; 상기 제1주기 보다 긴 제2주기(c2=c1/n ; 여기서 n≥4)를 가지며, 순차적으로 2π/n의 위상차를 가진 n개의 클럭 신호들을 각각 입력하는 단계; 상기 각 클럭 신호들에 대응하는 상기 데이터 신호열의 각 데이터 신호들을 대응하는 클럭 신호에 응답하여 각기 래치하고 n 개의 위상차 정보 신호들을 각각 발생시키는 단계; 상기 n 개의 위상차 정보 신호들을 조합하여 n 개의 조합 신호들을 각각 발생시키는 단계; 및 상기 n 개의 조합 신호들을 상기 n 개의 클럭 신호들로 멀티플렉싱하여 상기 제1주기와 동일한 주기를 가지며, 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 위상차 신호열을 출력하는 단계를 포함할 수 있다. 상기 데이터신호열의 전송율은 적어도 수십Gb/s 이상일 수 있다. 본 발명의 일 실시예에 따른 상기 데이터신호열의 전송율은 40Gb/s이고, 상기 n은 4일 수 있다. 상기 위상차 정보 신호들의 조합은 임의의 로직 회로 조합일 수 있다. 상기 방법은 상기 n 개의 위상차 정보 신호들을 상기 n 개의 클럭 신호들 중 대응하는 클럭 신호에 응답하여 각각 래치하고, 상기 제2주기와 동일한 n 개의 기준 정보 신호들을 발생시키는 단계; 및 상기 n 개의 기준 정보 신호들을 상기 n 개의 클럭 신호들로 멀티플렉싱하고 조합하여 상기 제1주기와 동일한 주기를 가지며, 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 기준 신호열을 발생시키는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 선형 위상 검출기는 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하고, 상기 검출된 각 위상차에 대한 제 1 위상차 정보들을 각기 가지는 복수의 위상차 정보 신호들을 발생시키는 위상차 정보부; 상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 조합부 및 상기 복수의 조합 신호들을 이용하여 위상차 신호를 발생시키는 위상차 신호 발생부를 포함할 수 있다. 상기 위상차 정보부는, 상기 N은 4이고, 상기 복수의 클럭 신호들은 서로 다른 위상을 가질 수 있다. 본 발명의 일 실시예에 따른 선형 위상 검출기는 상기 복수의 위상차 정보 신호들을 이용하여 기준 신호에 대한 정보를 가지는 복수의 기준 정보 신호들을 발생시키는 기준 신호 정보부; 및 상기 복수의 기준 정보 신호들을 이용하여, 패턴 의존성을 보상하는 상기 기준 신호를 발생시키는 기준 신호 발생부를 더 포함할 수 있다. 상기 기준 신호 발생부는, 상기 기준 신호 정보부에 결합되어 있는 제 1 멀티플렉서; 상기 기준 신호 정보부에 결합되어 있는 제 2 멀티플렉서; 및 상기 제 1 멀티플렉서 및 상기 제 2 멀티플렉서에 결합되어 있는 제 1 XOR 게이트를 포함할 수 있다. 상기 위상차 정보부는 상호 병렬로 결합된 제 1 래치, 제 2 래치, 제 3 래치 및 제 4 래치를 포함할 수 있다. 상기 기준 신호 정보부는, 상기 제 1 래치의 출력단에 결합되어 있는 제 5 래치; 상기 제 2 래치의 출력단에 결합되어 있는 제 6 래치; 상기 제 3 래치의 출력단에 결합되어 있는 제 7 래치; 및 상기 제 4 래치의 출력단에 결합되어 있는 제 8 래치를 포함할 수 있다. 상기 조합부는, 상기 제 1 래치의 상기 출력단 및 상기 제 4 래치의 상기 출력단에 결합되어 있는 제 2 XOR 게이트; 상기 제 1 래치의 상기 출력단 및 상기 제 2 래치의 상기 출력단에 결합되어 있는 제 3 XOR 게이트; 상기 제 2 래치의 상기 출력단 및 상기 제 3 래치의 상기 출력단에 결합되어 있는 제 4 XOR 게이트; 및 상기 제 3 래치의 상기 출력단 및 상기 제 4 래치의 상기 출력단에 결합되어 있는 제 5 XOR 게이트를 포함할 수 있다. 상기 위상차 신호 발생부는 상기 제 2 XOR 게이트의 출력단, 상기 제 3 XOR 게이트의 출력단, 상기 제 4 XOR 게이트의 출력단 및 상기 제 5 XOR 게이트의 출력단에 결합되어 있는 제 3 멀티플렉서를 포함할 수 있다.
본 발명의 다른 실시예에 따른 위상차 검출 장치는 제1주기(c1)를 가지는 데이터 신호열을 입력하고, 상기 제1주기 보다 긴 제2주기(c2=c1/n ; 여기서 n≥4)를 가지며, 순차적으로 2π/n의 위상차를 가진 n개의 클럭 신호들을 각각 입력하고, 상기 각 클럭 신호들에 대응하는 상기 데이터 신호열의 각 데이터 신호들을 대응하는 클럭 신호에 응답하여 n 개의 위상차 정보 신호들을 각각 발생시키는 n 개의 래치수단들; 상기 n 개의 래치수단들과 연결되고, 상기 n 개의 위상차 정보 신호들을 조합하여 n 개의 조합 신호들을 각각 발생시키는 n 개의 논리조합수단들; 및 상기 n 개의 논리조합수단들과 연결되고, 상기 n 개의 조합 신호들을 상기 n 개의 클럭 신호들에 응답하여 상기 제1주기와 동일한 주기를 가지며, 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 위상차 신호열을 출력하는 멀티플렉서를 포함할 수 있다.
본 발명의 다른 실시예에 따른 클럭 및 데이터 복원 방법은 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 주파수 클럭 신호들에 각기 위상을 비교하여 위상차 신호, 기준 신호 및 상기 데이터 신호의 일부 데이터 정보를 가지는 복수의 서브 데이터 신호들을 발생시키는 단계; 상기 위상차 신호 및 상기 기준 신호를 이용하여 제어 전압을 제어하는 전압 제어 신호를 발생시키는 단계; 상기 전압 제어 신호에 따라 상기 복수의 주파수 클럭 신호들을 보상시키는 단계; 상기 보상된 복수의 주파수 클럭 신호들을 제공하여 상기 데이터 신호와 위상을 비교하는 단계; 상기 복수의 서브 데이터 신호들과 상기 보상된 복수의 주파수 클럭 신호들을 이용하여 데이터 신호를 리타이밍시키는 단계를 포함할 수 있다. 상기 위상차 신호, 상기 기준 신호 및 상기 복수의 서브 데이터 신호들을 발생시키는 단계는, 상기 N은 4이고, 상기 복수의 주파수 클럭 신호들은 서로 다른 위상을 가질 수 있다. 상기 위상차 신호, 상기 기준 신호 및 상기 복수의 서브 데이터 신호들을 발생시키는 단계는, 상기 데이터 신호를 상기 복수의 주파수 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하는 단계; 상기 검출된 각 위상차에 대한 제 1 위상차 정보를 각기 가지는 복수의 위상차 정보 신호들을 발생시키는 단계; 상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 상기 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 단계; 및 상기 복수의 조합 신호들을 이용하여 상기 위상차 신호를 발생시키는 단계를 포함할 수 있다. 본 발명에 따른 상기 클럭 및 데이터 복원 방법은 상기 복수의 위상차 정보 신호들을 이용하여, 패턴 의존성을 보상하는 기준 신호에 대한 정보를 가지는 복수의 기준 정보 신호들을 발생시키는 단계; 상기 복수의 기준 정보 신호들을 이용하여 상기 기준 신호를 발생시키는 단계를 더 포함할 수 있다. 그리고, 상기 복수의 위상차 정보 신호들을 이용하여 상기 데이터 신호의 상기 복수의 서브 데이터 신호들을 발생시키는 단계를 더 포함할 수 있다. 상기 전압 제어 신호를 발생시키는 단계는, 상기 기준 신호를 이용하여 패턴 의존성을 보상하는 단계, 상기 위상차 신호 및 상기 기준 신호에 따라 전하량 제어 신호를 발생시키는 단계 및 상기 전하량 제어 신호에 따라 상기 전압 제어 신호를 발생시키는 단계를 포함할 수 있다. 그리고, 본 발명에 따른 클럭 및 데이터 복원 방법은 상기 전압 제어 신호에서 노이즈에 해당하는 지터 신호를 제거하는 단계를 더 포함할 수 있다. 상기 복수의 주파수 클럭 신호들을 보상하는 단계는 상기 전압 제어 신호에 따라 주파수를 변화시키는 단계; 및 상기 변화된 주파수에 상응하여 상기 복수의 주파수 클럭 신호들을 보상시키는 단계를 포함할 수 있다. 상기 데이터 신호를 리타이밍시키는 단계는, 상기 복수의 서브 데이터 신호들을 버퍼링시키는 단계 및 상기 버퍼링된 복수의 서브 데이터 신호들을 멀티플렉싱시켜 상기 데이터 신호를 리타이밍시키는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 클럭 및 데이터 복원 방법은 제1주기(c1)를 가진 데이터 신호열을 입력하고, 상기 제1주기 보다 긴 제2주기(c2 = c1/n ; 여기서 n≥4)를 가지며, 순차적으로 2π/n의 위상차를 가진 n개의 주파수 클럭 신호들을 각각 입력하여, 상기 제1주기와 동일한 주기를 가지며 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 위상차 신호열 및 기준 신호열과, 상기 제2주기와 동일한 주기를 가지며, 순차적으로 2π/n의 위상차를 가진 n 개의 서브 데이터 신호열들을 각각 출력하는 단계; 상기 위상차 신호열과 상기 기준 신호열을 입력하여 상기 위상차 신호열에 응답하여 레벨이 가변되는 전압제어신호를 발생시키는 단계; 상기 전압제어신호의 레벨에 응답하여 주파수 제어된 n 개의 주파수 클럭 신호들을 상기 n 개의 주파수 클럭 신호들로 발생시키는 단계; 및 상기 n 개의 서브 데이터 신호열들을 상기 주파수 제어된 n 개의 클럭 신호들로 리타이밍시켜 상기 제1주기와 동일한 주기를 가진 복원 데이터 신호열을 발생시키는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 클럭 및 데이터 복원 장치는 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 주파수 클럭 신호들에 각기 위상을 비교하여 위상차 신호, 기준 신호 및 상기 데이터 신호의 일부 데이터 정보를 가지는 서브 데이터 신호들을 발생시키는 선형 위상 검출기; 상기 위상차 신호 및 상기 기준 신호를 이용하여 전압 제어 신호를 발생시키는 P/V 변환기; 상기 전압 제어 신호에 따라 상기 복수의 주파수 클럭 신호들을 발생시키고, 상기 전압 제어 신호에 따라 상기 복수의 주파수 클럭 신호들을 보상시키며, 상기 보상된 주파수 클럭 신호들을 상기 선형 위상 검출기에 제공하는 전압 제어 발진기; 및 상기 복수의 서브 데이터 신호들과 상기 보상된 복수의 주파수 클럭 신호들을 이용하여 상기 데이터 신호를 리타이밍시키고, 상기 리타이밍된 데이터 신호를 발생시키는 결정 회로부를 포함할 수 있다. 상기 선형 위상 검출기는, 상기 N은 4이고, 상기 복수의 주파수 클럭 신호들은 서로 다른 위상을 가질 수 있다. 상기 선형 위상 검출기는, 상기 데이터 신호를 상기 복수의 주파수 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하고, 상기 검출된 각 위상차에 대한 제 1 위상차 정보를 각기 가지는 위상차 정보 신호들을 발생시키는 위상차 정보부; 상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 조합부; 및 상기 복수의 조합 신호들을 이용하여 상기 위상차 신호를 발생시키는 위상차 신호 발생부를 포함할 수 있다. 상기 선형 위상 검출기는, 상기 복수의 위상차 정보 신호들을 이용하여 기준 신호에 대한 정보를 가지는 복수의 기준 정보 신호들을 발생시키는 기준 신호 정보부; 및 상기 복수의 기준 정보 신호들을 이용하여, 패턴 의존성을 보상하는 상기 기준 신호를 발생시키는 기준 신호 발생부를 더 포함할 수 있다. 상기 P/V 검출기는, 상기 위상차 신호 및 상기 기준 신호에 따라 전하량 제어 신호를 발생시키는 차지 펌프; 및 상기 전하량 제어 신호에 따라 상기 전압 제어 신호를 발생시키는 필터부를 포함할 수 있다. 상기 차지 펌프는, 상기 위상차 신호 및 상기 기준 신호에 따라 상기 필터부에 전하를 제공하는 전하 충전부; 상기 위상차 신호 및 상기 기준 신호에 따라 상기 필터부에 축전된 전하를 방전시키는 전하 방전부; 및 상기 기준 신호를 이용하여 패턴 의존성을 보상하는 패턴 보상부를 포함할 수 있다. 상기 필터부는 저대역 통과 필터이다. 상기 필터부는 상기 전하량 제어 신호에 따라 상기 전압 제어 신호를 발생시키는 전압 신호 발생부를 포함할 수 있다. 상기 전압 제어 발진기는, 상기 전압 제어 신호에 따라 주파수를 변화시키는 튜닝부; 및 상기 변화된 주파수에 따라 상기 복수의 주파수 클럭 신호들을 보상시키고, 상기 보상된 복수의 주파수 클럭 신호들을 상기 선형 위상 검출기에 제공하는 주파수 신호 발생부를 포함할 수 있다. 상기 결정 회로부는 상기 기준 신호 정보부에 결합된 멀티플렉서를 포함할 수 있다. 상기 결정 회로부는, 상기 기준 신호 정보부에 결합된 버퍼 및 상기 버퍼의 출력단에 결합된 멀티플렉서를 포함할 수 있다.
본 발명의 다른 실시예에 따른 클럭 및 데이터 복원 장치는 제1주기(c1)를 가진 데이터 신호열을 입력하고, 상기 제1주기 보다 긴 제2주기(c2 = c1/n ; 여기서 n≥4)를 가지며, 순차적으로 2π/n의 위상차를 가진 n개의 주파수 클럭 신호들을 각각 입력하여, 상기 제1주기와 동일한 주기를 가지며 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 위상차 신호열 및 기준 신호열과, 상기 제2주기와 동일한 주기를 가지며, 순차적으로 2π/n의 위상차를 가진 n 개의 서브 데이터 신호열들을 각각 출력하는 위상차 검출수단; 상기 위상차 검출수단과 연결되고, 상기 위상차 신호열과 상기 기준 신호열을 입력하여 상기 위상차 신호열에 응답하여 레벨이 가변되는 전압제어신호를 발생하는 P/V 변환수단; 상기 P/V 변환수단에 연결되고, 상기 전압제어신호의 레벨에 응답하여 주파수 제어된 n 개의 주파수 클럭 신호들을 상기 n 개의 주파수 클럭 신호들로 발생하는 전압제어발진수단; 및 상기 n 개의 서브 데이터 신호열들을 상기 주파수 제어된 n 개의 주파수 클럭 신호들로 리타이밍시켜 상기 제1주기와 동일한 주기를 가지는 복원 데이터 신호열을 발생시키는 결정수단을 포함할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 선형 위상 검출기, 위상차 검출 방법, CDR 장치 및 방법의 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명의 바람직한 일 태양에 따른 선형 위상 검출기의 구성을 도시한 블록도이다.
도 1을 참조하면, 본 발명에 따른 선형 위상 검출기는 위상차 정보부(200), 조합부(220), 위상차 신호 발생부(240), 기준 신호 정보부(260) 및 기준 신호 발생부(280)를 포함할 수 있다.
본 발명에 따른 위상 검출기는 선형 위상 검출기이다.
선형 위상 검출기는 제공되는 신호들의 위상이 동기되어 있는 지의 여부를 검출할 수 있을 뿐만 아니라 제공되는 신호들의 위상차 폭을 검출할 수 있다. 그러나, 비선형 위상 검출기는 제공되는 신호들의 위상이 동기되어 있는 지의 여부만을 검출할 수 있다.
데이터 신호(10)는 주기 신호일 수도 있고 비주기 랜덤 신호일 수도 있다. 또한, 데이터 신호(10)는 RZ 신호 또는 NRZ 신호일 수도 있다. 이하에서는, 상기 데이터 신호(10)를 주기적인 NRZ 신호로 가정하겠다.
본 발명에 따른 선형 위상 검출기는 제공되는 데이터 신호(10)의 위상과 복수의 클럭 신호들(15)의 위상을 비교하여 위상차를 검출한다.
복수의 클럭 신호들(15)은 상기 데이터 신호(10)의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가진다. 또한, 복수의 클럭 신호들(15)은 서로 다른 위상을 가진다.
본 발명의 일 실시예에 따른 상기 선형 위상 검출기는 상기 N이 4인 위상 검출기이다. 이하에서는 N을 4로 가정한다. 상기 N이 4인 경우, 데이터 신호(10)가 40Gb/s의 전송율을 가지고 위상차 정보부(200)에 입력되는 동안 복수의 클럭 신호들(15)은 10GHz의 주파수를 가지고 위상차 정보부(200)에 입력된다. 복수의 클럭 신호들(15)의 주파수가 10GHz인 경우, 종래의 선형 위상 검출기는 20Gb/s의 데이터 신호(10)를 고속으로 처리할 수 있었지만, 본 발명에 따른 선형 위상 검출기는 40Gb/s의 데이터 신호(10)를 고속으로 처리할 수 있다. 상기 N이 8인 경우, 본 발명의 다른 실시예에 따른 선형 위상 검출기는 10GHz의 주파수를 가지는 클럭 신호들(15)에 상응하여 80Gb/s의 데이터 신호(10)를 처리할 수 있다. 즉, 본 발명에 따른 선형 위상 검출기는 데이터 신호(10)의 위상과 복수의 클럭 신호들(15)의 위상을 비교하여 고속으로 위상차를 검출할 수 있다.
위상차 정보부(200)는 데이터 신호(10)를 복수의 클럭 신호들(15)에 각기 위상을 비교하여 각각의 위상차를 검출하고, 상기 검출된 각각의 위상차에 해당하는 제 1 위상차 정보들을 각기 가지는 복수의 위상차 정보 신호들을(20)을 발생시킨다. 위상차 정보부(200)로부터 발생된 복수의 위상차 정보 신호들(20)은 조합부(220) 및 기준 신호 정보부(260)에 제공된다.
조합부(220)는 복수의 위상차 정보 신호들(20)을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 제 2 위상차 정보를 가지는 복수의 조합 신호들(30)을 발생시킨다. 즉, 각 조합 신호들(30)은 적어도 2개의 상기 제 1 위상차 정보를 각기 포함하고 있다. 조합부(220)로부터 발생된 복수의 조합 신호들(30)은 위상차 신호 발생부(240)에 제공된다.
위상차 신호 발생부(240)는 복수의 조합 신호들(30)을 이용하여 위상차 신호(50)를 발생시킨다. 위상차 신호(50)는 데이터 신호(10)와 복수의 클럭 신호들(15)의 위상차에 해당하는 신호이다.
기준 신호 정보부(260)는 위상차 정보 신호들(20)을 이용하여 기준 신호(60)에 대한 정보를 가지는 기준 정보 신호들(40)을 발생시킨다. 기준 신호 정보부(260)로부터 발생된 기준 정보 신호들(40)은 기준 신호 발생부(280)에 제공된다.
기준 신호 발생부(280)는 기준 정보 신호들(40)을 이용하여 기준 신호(60)를 발생시킨다. 기준 신호(60)는 패턴 의존성(pattern dependency)을 보상시킨다. 상기 패턴 의존성(pattern dependency)은 이하 첨부된 도면을 참조하여 상술하겠다.
도 2a는 도 1에 도시된 선형 위상 검출기의 바람직한 일 실시예에 따른 구성을 도시한 회로도이다.
도 2a를 참조하면, 위상차 정보부(200)는 상호 병렬로 결합된 제 1 래치, 제 2 래치, 제 3 래치 및 제 4 래치를 포함할 수 있다. 본 발명에 따른 상기 제 1 래치, 제 2 래치, 제 3 래치 및 제 4 래치는 파지티브-레벨 트리거드 래치(positive-level triggered latch)이다. 상기 파지티브-레벨 트리거드 래치(positive-level triggered latch)는 클럭이 "1"인 동안에만 데이터 신호(10)를 제공받는다. 그리고, 상기 파지티브-레벨 트리거드 래치(positive-level triggered latch)는 상기 클럭이 "1"인 동안에 상기 제공받은 데이터 신호(10)를 동일하게 출력한다. 상기 제 1 래치, 제 2 래치, 제 3 래치 및 제 4 래치에는 각기 위상이 다른 4개의 클럭 신호들이 입력된다. 본 발명의 일 실시예에 따른 상기 4개의 클럭 신호들은 서로 90°의 위상차를 가진다. 즉, 상기 제 1 래치에 제공되는 클럭 신호(이하, I 클럭 신호)를 기준으로 하면, 상기 제 2 래치에 제공되는 클럭 신호는 상기 I 클럭 신호와 90°의 위상차를 가지고, 상기 제 3 래치에 제공되는 클럭 신호는 상기 I 클럭 신호와 180°의 위상차를 가지며, 상기 제 4 래치에 제공되는 클럭 신호는 상기 I 클럭 신호와 270°의 위상차를 가진다.
조합부(220)는 제 2 XOR 게이트, 제 3 XOR 게이트, 제 4 XOR 게이트 및 제 5 XOR 게이트를 포함할 수 있다. 상기 제 2 XOR 게이트는 상기 제 1 래치의 출력단 및 상기 제 4 래치의 출력단에 결합되어 있고, 상기 제 3 XOR 게이트는 상기 제 1 래치의 출력단 및 상기 제 2 래치의 출력단에 결합되어 있으며, 상기 제 4 XOR 게이트는 상기 제 2 래치의 출력단 및 상기 제 3 래치의 출력단에 결합되어 있고, 상기 제 5 XOR 게이트는 상기 제 3 래치의 출력단 및 상기 제 4 래치의 출력단에 결합되어 있다. 조합부(220)는 상기 제 2 XOR 게이트, 제 3 XOR 게이트, 제 4 XOR 게이트 및 제 5 XOR 게이트들을 이용하여 XOR 연산을 수행한다. 조합부(220)에 의해 XOR 연산된 복수의 조합 신호들(30)은 e1 신호, e2 신호, e3 신호 및 e4 신호이다. 상기 XOR 연산은 오드 함수(odd function)로서, 입력 신호들에서 홀수개의 "1"이 존재할 경우에 "1"의 값, 즉, 하이 로직 레벨의 값을 갖는 연산을 의미한다.
위상차 신호 발생부(240)는 제 3 멀티플렉서를 포함하고 있다. 상기 제 3 멀티플렉서는 4:1 멀티플렉서로서, 4개의 신호를 입력받아 하나의 출력 신호를 발생시키는 멀티플렉서이다. 본 발명에 따른 위상차 신호 발생부(240)는 상기 e1 신호, e2 신호, e3 신호 및 e4 신호를 제공받아 멀티플렉싱시켜 위상차 신호(50)를 발생시킨다.
기준 신호 정보부(260)는 제 5 래치, 제 6 래치, 제 7 래치 및 제 8 래치를 포함하고 있다. 상기 제 5 래치는 상기 제 1 래치의 상기 출력단에 결합되어 있고, 상기 제 6 래치는 상기 제 2 래치의 상기 출력단에 결합되어 있으며, 상기 제 7 래치는 상기 제 3 래치의 상기 출력단에 결합되어 있고, 상기 제 8 래치는 상기 제 4 래치의 상기 출력단에 결합되어 있다. 상기 제 5 래치, 제 6 래치, 제 7 래치 및 제 8 래치는 각기 하나의 클럭 신호를 제공받는다. 본 발명의 일 실시예에 따른 기준 신호 정보부(260)는 서로 다른 위상을 가지는 4개의 클럭 신호들을 제공받는다. 상세하게는, 상기 제 5 래치는 상기 제 1 래치의 클럭 신호와 180°의 위상차가 나는 클럭 신호를 제공받고, 상기 제 6 래치는 상기 제 2 래치의 클럭 신호와 180°의 위상차가 나는 클럭 신호를 제공받으며, 상기 제 7 래치는 상기 제 3 래치의 클럭 신호와 180°의 위상차가 나는 클럭 신호를 제공받고, 상기 제 8 래치는 상기 제 4 래치의 클럭 신호와 180°의 위상차가 나는 클럭 신호를 제공받는다.
기준 신호 발생부(280)는 제 1 멀티플렉서, 제 2 멀티플렉서 및 제 1 XOR 게이트를 포함하고 있다. 상기 제 1 멀티플렉서 및 제 2 멀티플렉서는 기준 신호 정보부(260)에 결합되어 있고, 상기 제 1 XOR 게이트는 상기 제 1 멀티플렉서 및 상기 제 2 멀티플렉서에 결합되어 있다. 본 발명에 일 실시예에 따른 상기 제 1 멀티플렉서는 상기 제 5 래치의 출력단 및 제 7 래치의 출력단에 결합되어 있고, 상기 제 2 멀티플렉서는 상기 제 6 래치의 출력단 및 상기 제 8 래치의 출력단에 결합되어 있다. 기준 신호 발생부(280)는 복수의 기준 정보 신호들(40)을 멀티플렉싱시키고, 상기 멀티플렉싱된 복수의 기준 정보 신호들(40)을 XOR 연산시킨다.
도 2b는 도 1에 도시된 선형 위상 검출기의 바람직한 일 실시예에 따른 4:1 멀티플렉서의 구성을 도시한 회로도이다.
도 2b를 참조하면, 상기 제 3 멀티플렉서는 3개의 2:1 멀티플렉서를 포함하고 있다. 그리고, 상기 제 3 멀티플렉서는 도 2b에 도시된 바와 같이 서로 다른 위상을 가지는 2개의 클럭 신호들을 제공받는다. 상기 e1 신호, e2 신호, e3 신호 및 e4 신호는 서로 다른 위상을 가지는 상기 클럭 신호들(15)에 의해 소정의 순서로 출력되어 위상차 신호(50)를 발생시킨다.
본 발명의 다른 실시예에 따른 선형 위상 검출기는 복수의 제 1 래치수단들, 복수의 제 1 논리 조합 수단들, 제 3 멀티플렉서, 복수의 제 2 래치 수단들, 제 1 멀티플렉서, 제 2 멀티플렉서 및 제 2 논리 수단들을 포함할 수 있다.
상기 복수의 제 1 래치수단들은 상호 병렬로 결합되어 있다. 제 1 주기(c1)를 가지는 데이터 신호열과 제 2 주기(c2=c1/n, 여기서 n≥4)를 가지는 복수의 클럭 신호들이 제공된다. 상기 데이터 신호열은 각 래치에 각기 병렬로 제공된다. 상기 데이터 신호열은 상기 복수의 클럭 신호에 응답하여 n개의 위상차 정보 신호들을 발생시킨다. 본 발명의 일 실시예에 따른 상기 데이터 신호열의 전송율은 수십 Gb/s일 수 있다.
상기 복수의 제 1 논리 조합 수단들은 상기 위상차 정보 신호들을 이용하여 조합 신호들을 발생시킨다. 본 발명의 일 실시예에 따른 상기 복수의 제 1 논리 조합 수단들은 복수의 XOR 게이트를 포함할 수 있다. 상기 조합 신호들은 상기 제 3 멀티플렉서에 제공된다.
상기 제 3 멀티플렉서는 상기 n개의 조합 신호들을 상기 n/2개의 클럭 신호들에 응답하여 위상차 신호열을 발생시킨다. 상기 위상차 신호는 상기 제 1 주기와 동일한 주기를 가지며, 상기 입력되는 데이터 신호열의 순서에 대응하는 순서로 나열된다.
상기 위상차 정보 신호들은 복수의 래치들을 포함하는 상기 제 2 래치 수단들에 제공된다. 상기 제 2 래치 수단들은 상기 제 2 주기와 동일한 주기를 가지는 n개의 기준 정보 신호들을 발생시킨다.
상기 제 2 멀티플렉서 및 상기 제 2 논리 조합 수단은 상기 기준 정보 신호들을 이용하여 기준 신호열을 발생시킨다. 상기 기준 신호열은 상기 제 1 주기와 동일한 주기를 가진다.
도 3은 도 1에 도시된 선형 위상 검출기의 바람직한 일 실시예에 따른 선형 위상 검출기의 신호 흐름을 도시한 신호도이다.
도 3에 도시된 바와 같이, 데이터 신호(10)는 디퍼렌셜(differential) 신호이고, 상기 4개의 클럭 신호들은 소정의 순서로 각기 90°위상차를 가진 신호들이다. 이하에서는, 상기 4개의 클럭 신호들을 I 클럭 신호, Q 클럭 신호, I1 클럭 신호 및 Q1 클럭 신호라 하겠다.
도 3을 참조하면, 본 발명에 따른 상기 선형 위상 검출기는 데이터 신호(10)를 각 클럭 신호에 각기 위상을 비교하여 각각 위상차를 검출하고, 상기 검출된 각 위상차에 대한 상기 제 1 위상차 정보들을 각기 가지는 4개의 위상차 정보 신호들(20)을 발생시킨다. 본 발명의 일 실시예에 따른 위상차 정보 신호들(20)은 m1, m2, m3 및 m4 신호이다. 상기 m1 신호는 데이터 신호(10)와 I 클럭 신호의 위상차에 해당하는 제 1 위상차 정보를 가지는 신호이고, 상기 m2 신호는 데이터 신호(10)와 Q 클럭 신호의 위상차에 해당하는 제 1 위상차 정보를 가지는 신호이며, 상기 m3 신호는 데이터 신호(10)와 I1 클럭 신호의 위상차에 해당하는 제 1 위상차 정보를 가지는 신호이고, 상기 m4 신호는 데이터 신호(10)와 Q1 클럭 신호의 위상차에 해당하는 제 1 위상차 정보를 가지는 신호이다.
조합부(220)에 제공된 상기 m1 신호 및 상기 m4 신호가 조합부(220)의 상기 제 2 XOR 게이트에 입력된다. 그 결과 상기 e1 신호가 발생된다. 조합부(220)에 제공된 상기 m1 신호와 상기 m2 신호가 상기 제 3 XOR 게이트에 입력된다. 그 결과 상기 e2 신호가 발생된다. 조합부(220)에 입력된 상기 m2 신호와 상기 m3 신호가 상기 제 4 XOR 게이트에 입력된다. 그 결과 상기 e3 신호를 발생된다. 조합부(220)에 제공된 상기 m3 신호와 상기 m4 신호가 상기 제 5 XOR 게이트에 입력된다. 그 결과 상기 e4 신호를 발생된다. 상기 e1 신호, e2 신호, e3 신호 및 e4 신호는 복수의 조합 신호들(30)에 해당한다.
상기 e1 신호, e2 신호, e3 신호 및 e4 신호는 2개 이상의 제 1 위상차 정보를 포함하는 제 2 위상차 정보를 각기 가지고 있다. 예를 들어, 상기 e2 신호는 데이터 신호(10)와 상기 I 클럭 신호의 위상차에 해당하는 제 1 위상차 정보 및 데이터 신호(10)와 상기 Q 클럭 신호의 위상차에 해당하는 제 1 위상차 정보를 포함하는 제 2 위상차 정보를 가지고 있다.
상기 제 3 멀티플렉서는 상기 e1 신호, e2 신호, e3 신호 및 e4 신호를 조합부(220)로부터 제공받아 위상차 신호(50)를 발생시킨다. 즉, 상기 제 3 멀티플렉서는 상기 I 클럭 신호와 상기 Q 클럭 신호를 이용하여 상기 e1 신호, e2 신호, e3 신호 및 e4 신호를 소정의 순서로 발생시킨다. 이 신호가 위상차 신호(50)이다. 예를 들어, 상기 I 클럭 신호가 "0"이고, 상기 Q 클럭 신호가 "0"인 경우, 상기 제 3 멀티플렉서는 상기 e1 신호를 출력하고, 상기 I 클럭 신호가 "0"이고, 상기 Q 클럭 신호가 "1"인 경우, 상기 제 3 멀티플렉서는 상기 e2 신호를 출력하며, 상기 I 클럭 신호가 "1"이고, 상기 Q 클럭 신호가 "0"인 경우, 상기 제 3 멀티플렉서는 상기 e3 신호를 출력하고, 상기 I 클럭 신호가 "1"이고, 상기 Q 클럭 신호가 "1"인 경우, 상기 제 3 멀티플렉서는 상기 e4 신호를 출력한다.
기준 신호 정보부(260)는 위상차 정보 신호들(20)-상기 m1 신호, m2 신호, m3 신호 및 m4 신호-을 제공받아 상기 기준 신호에 대한 정보를 가지는 기준 정보 신호들(40)을 발생시킨다. r1 신호, r2 신호, r3 신호 및 r4 신호가 기준 정보 신호들(40)에 해당한다. 상기 r1 신호와 상기 r3 신호는 상기 제 1 멀티플렉서에 제공되고, 상기 r2 신호와 상기 r4 신호는 상기 제 2 멀티플렉서에 제공된다. 상기 제 1, 2 멀티플렉서를 통과한 신호들이 상기 제 1 XOR 게이트에 입력된다. 상기 제 1 XOR 게이트는 상기 제 1, 2 멀티플렉서를 통과한 신호들에 대하여 XOR 연산을 수행하여 기준 신호(60)를 발생시킨다.
도 4는 본 발명의 다른 태양으로서, 도 1에 도시된 선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치의 구성을 도시한 블록도이다.
도 4를 참조하면, 본 발명에 따른 상기 CDR 장치는 선형 위상 검출기(300), P/V 변환기(320), 전압 제어 발진기(340) 및 결정 회로부(360)를 포함할 수 있다.
선형 위상 검출기(300)는 데이터 신호(70)와 주파수 클럭 신호들(120)을 입력받아 위상차 신호(90), 기준 신호(100) 및 데이터 신호(70)의 일부 데이터 정보를 가지는 복수의 서브 데이터 신호들(80)을 발생시킨다. 위상차 신호(90)는 데이터 신호(70)와 복수의 주파수 클럭 신호들(120)의 위상차에 해당하는 신호이고, 기준 신호(100)는 패턴 의존성(pattern dependency)을 보상하는 신호이다. 상기 복수의 서브 데이터 신호들(80)은 데이터 신호(70)의 일부 데이터 정보를 가지고 있는 신호이다.
P/V 변환기(320)는 위상차 신호(90)와 기준 신호(100)를 입력받아 전압 제어 신호(110)를 발생시킨다. 전압 제어 신호(110)는 전압 제어 발진기(340)의 제어 전압을 제어하는 신호이다. P/V 변환기(320)는 기준 신호(100)를 이용하여 패턴 의존성(pattern dependency)을 보상한다. 또한, P/V 변환기(320)는 위상차 신호(90)에 따라 전하량을 제어한다. 즉, 위상차 신호(90)가 양의 신호인 경우, P/V 변환기(320)는 전하를 충전시키고, 위상차 신호(90)가 음의 신호인 경우, P/V 변환기(320)는 전하를 방전시킨다.
전압 제어 발진기(340)는 복수의 주파수 클럭 신호들(120)을 발생시켜 선형 위상 검출기(300)에 제공하고, P/V 변환기(320)로부터 제공된 전압 제어 신호(110)를 이용하여 복수의 주파수 클럭 신호들(120)을 보상시킨다. 즉, 전압 제어 발진기(340)는 복수의 주파수 클럭 신호들(120)을 보상시켜 보상된 복수의 주파수 클럭 신호들(130)을 발생시킨다. 데이터 신호(70)는 복수의 주파수 클럭 신호들(120)에 위상이 동기(synchronization) 되어있지 않다. 따라서, 데이터 신호(70)가 복원되지 않을 수 있다. 그러므로, 데이터 신호(70)를 복원시키기 위하여 데이터 신호(70)를 복수의 주파수 클럭 신호들(120)에 위상을 동기시켜야 한다. 그래서, 본 발명의 CDR 장치는 데이터 신호(70)와 주파수 클럭 신호들(120)의 위상차를 검출하여 상기 위상차만큼 위상을 보상시켜준다. 그 결과, 주파수 클럭 신호들(120)이 보상된다. 이 신호가 보상된 복수의 주파수 클럭 신호들(130)이다. 복수의 주파수 클럭 신호들(130)은 선형 위상 검출기(300) 및 결정 회로부(360)에 제공된다.
결정 회로부(360)는 데이터 신호(70)의 일부 데이터 정보를 가지는 복수의 서브 데이터 신호들(80)과 보상된 복수의 주파수 클럭 신호들(130)을 이용하여 데이터 신호를 리타이밍(retiming)시킨다. 즉, 결정 회로부(360)는 복원된 주파수 클럭 신호(130)를 이용하여 데이터 신호(70)를 복원시킨다.
이상에서 살펴본 바와 같이, 본 발명의 CDR 장치는 데이터 신호(70)의 전송율의 1/N (N은 4이상의 정수)의 전송율을 가지는 선형 위상 검출기(300)를 사용하므로, 종전의 CDR에 비해 더 높은 동작 속도를 구현할 수 있고 상기 제어 전압의 리플이 적다. 이하에서는, 이와 같은 특성의 선형 위상 검출기를 쿼터-비율(quarter-rate) 선형 위상 검출기라 하겠다.
선형 위상 검출기(300)는 위에서 상술하였으므로 이하에서는 P/V 변환기(320), 전압 제어 발진기(340) 및 결정 회로부(360)에 대하여 상술하겠다.
도 5는 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 P/V 변환기의 구성을 도시한 블록도이다.
도 5를 참조하면, P/V 변환기(320)는 차지 펌프(400) 및 필터부(420)를 포함할 수 있다.
차지 펌프(400)는 선형 위상 검출기(300)로부터 위상차 신호(90)와 기준 신호(100)를 제공받아 전하량 제어 신호(150)를 발생시킨다. 그리고, 차지 펌프(400)는 상기 전하량 제어 신호(150)를 필터부(420)에 제공한다. 차지 펌프(400)는 위상차 신호(90)에 따라 필터부(420)의 축적 전하량을 제어한다.
필터부(420)는 차지 펌프(400)로부터 전하량 제어 신호(150)를 제공받아 전압 제어 신호(110)를 발생시킨다.
도 6은 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 차지 펌프의 구성을 도시한 블록도이다.
도 6을 참조하면, 본 발명의 일 실시예에 따른 차지 펌프(400)는 전하 충전부(500), 패턴 보상부(520) 및 전하 방전부(540)를 포함할 수 있다.
선형 위상 검출기(300)에 입력되는 데이터 신호(70)가 랜덤(random) 신호이므로, 위상차 신호(90)는 랜덤 신호가 된다. 즉, 상기 데이터 신호(70)의 패턴(pattern)에 따라 위상차 신호(90)의 패턴(pattern)이 변한다. 이 현상을 패턴 의존성(pattern dependency)이라 한다. 상기 패턴 의존성(pattern dependency)때문에, 패턴 의존성 지터가 발생될 수 있다. 그 결과, 주파수 클럭 신호(120)가 복원되지 않을 수도 있다. 그러므로, 상기 패턴 의존성(pattern dependency)은 보상되어야 한다.
패턴 보상부(520)는 상기 패턴 의존성(pattern dependency)을 보상하여 준다. 즉, 패턴 보상부(520)는 기준 신호(100)로 위상차 신호(90)를 보상하여 상기 패턴 의존성 지터의 발생을 방지한다.
전하 충전부(500)는 위상차 신호(90)가 양의 신호인 경우, 위상차 신호(90)와 기준 신호(100)의 차에 해당하는 전하를 필터부(420)에 제공한다.
전하 방전부(540)는 위상차 신호(90)가 음의 신호인 경우, 필터부(420)에 축전된 전하를 위상차 신호(90)와 기준 신호(100)의 차에 상응하여 방전시킨다.
이와 같은 차지 펌프(400)의 동작을 분기 동작이라 한다. 선형 위상 검출기(300)는 상기 비선형 위상 검출기보다 상기 분기 동작이 적다. 그러므로, 상기 제어 전압의 리플이 적다. 즉, 발진기의 지터 또는 위상 잡음을 줄일 수 있다.
도 7은 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 필터부의 구성을 도시한 블록도이다.
도 7을 참조하면, 본 발명에 일 실시예에 따른 필터부(420)는 전압 제어부(600)를 포함할 수 있다.
전압 제어부(600)는 차지 펌프(400)의 전하량 제어에 따라 전압 제어 신호(110)를 발생시킨다.
도 8은 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 전압 제어 발진기의 구성을 도시한 블록도이다.
도 8을 참조하면, 본 발명의 일 실시예에 따른 전압 제어 발진기(340)는 튜닝부(700) 및 주파수 신호 발생부(720)를 포함할 수 있다.
튜닝부(700)는 전압 제어 신호(110)를 필터부(420)로부터 제공받아 튜닝 신호(160)를 발생시킨다. 튜닝부(700)는 전압 제어 신호(110)를 이용하여 상기 제어 전압을 보상한다. 즉, 튜닝부(700)는 상기 제어 전압을 보상하여 복수의 주파수 클럭 신호들(120)을 보상시키는 튜닝 신호(160)를 발생시킨다.
주파수 신호 발생부(720)는 복수의 주파수 클럭 신호들(120)을 발생시켜 선형 위상 검출기(300)에 제공하고, 튜닝부(700)로부터 발생된 튜닝 신호(160)를 이용하여 복수의 주파수 클럭 신호들(120)을 보상하고, 보상된 복수의 주파수 클럭 신호들(130)을 선형 위상 검출기(300)에 제공한다. 복수의 주파수 클럭 신호들(130)의 위상이 데이터 신호(70)의 위상과 동기(synchronization)되는 경우, 주파수 클럭 신호가 복원되었다고 한다.
도 9는 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 결정 회로부의 구성을 도시한 블록도이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 결정 회로부(360)는 버퍼부(800) 및 멀티플렉서부(820)를 포함할 수 있다.
결정 회로부(360)는 복수의 서브 데이터 신호들(80)을 보상된 복수의 주파수 클럭 신호들(130)로 리타이밍(retiming)시켜 리타이밍(retiming)된 데이터 신호들을 발생시킨다. 즉, 데이터 신호(70)가 복원된다. 리타이밍(retiming)은 데이터 신호(70)를 복원시키는 과정을 의미한다.
버퍼부(800)는 적어도 하나의 버퍼를 포함할 수 있다. 상기 버퍼는 입력단의 임피던스(impedance) 값이 무한대이고, 출력단의 임피던스 값이 "0"이다. 그러므로, 상기 버퍼는 상기 버퍼의 출력단에 결합된 회로의 임피던스에 관계없이 상기 버퍼에 입력된 입력 신호와 동일한 신호를 출력할 수 있다. 따라서, 버퍼부(800)는 상기 버퍼의 출력단에 결합된 회로의 임피던스에 관계없이 버퍼부(800)에 입력된 복수의 서브 데이터 신호들(80)과 동일한 신호를 멀티플렉서부(820)에 제공한다.
멀티플렉서부(820)는 버퍼부(800)를 통과한 신호들을 멀티플렉싱하여 리타이밍(retiming)된 데이터 신호(140)를 발생시킨다. 예를 들어, 40Gb/s의 전송율을 가지는 데이터 신호(70)가 선형 위상 검출기에(300)에 입력된 경우, 선형 위상 검출기(300)는 10Gb/s의 전송율을 가지는 4개의 서브 데이터 신호들(80)을 결정 회로부(360)에 제공한다. 10Gb/s의 전송율을 가지는 4개의 서브 데이터 신호들(80)이 결정 회로부(360)에 입력된 경우, 결정 회로부(360)는 상기 4개의 서브 데이터 신호들(80)을 리타이밍(retiming)시켜 40Gb/s의 전송율을 가지는 리타이밍된 데이터 신호(140)를 발생시킨다. 즉, 데이터 신호(70)가 복원된다.
도 10은 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 클럭 및 데이터를 복원하는 방법의 전체적인 순서도이다.
도 10을 참조하면, 선형 위상 검출기(300)는 데이터 신호(70)의 위상과 주파수 클럭 신호들(120)의 위상을 비교하여 위상차 신호(90) 및 기준 신호(100)를 발생시킨다(S100). 위상차 신호(90)가 양의 신호인 경우, 차지 펌프(400)는 위상차 신호(90)와 기준 신호(100)의 차에 해당하는 전하를 필터부(420)에 제공하고(S200), 위상차 신호(90)가 음의 신호인 경우, 차지 펌프(400)는 필터부(420)에 축전된 전하를 위상차 신호(90)와 기준 신호(100)의 차에 상응하여 방전시킨다(S300). P/V 변환기(320)는 상기 전하량 제어에 따라 전압 제어 신호(110)를 발생시켜 전압 제어 발진기(340)에 제공한다(S400). 전압 제어 발진기(340)는 전압 제어 신호(110)에 따라 복수의 주파수 클럭 신호들(120)을 보상시켜 복수의 주파수 클럭 신호들(130)을 발생시킨다(S500). 그리고, 전압 제어 발진기(340)는 보상된 복수의 주파수 클럭 신호들(130)을 선형 위상 검출기(300)에 제공한다(S600).
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경 및 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허 청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 선형 위상 검출기 및 위상차 검출 방법은 데이터 신호의 위상과 복수의 클럭 신호들의 위상을 비교하여 고속으로 위상차를 검출할 수 있고, 자동적으로 1/N의 전송율로 리타이밍되고 디멀티플렉스된 데이터가 나오는 장점이 있다.
본 발명에 따른 CDR 장치 및 방법은 주파수 클럭 신호를 복원하여 고속으로 데이터 신호를 복원시킬 수 있는 장점이 있다. 그러므로, 대용량의 데이터를 처리해야 할 경우, 빠른 시간 내에 데이터를 복원시킬 수 있다.
도 1은 본 발명의 바람직한 일 태양에 따른 선형 위상 검출기의 구성을 도시한 블록도이다.
도 2a는 도 1에 도시된 선형 위상 검출기의 바람직한 일 실시예에 따른 구성을 도시한 회로도이다.
도 2b는 도 1에 도시된 선형 위상 검출기의 바람직한 일 실시예에 따른 4:1 멀티플렉서의 구성을 도시한 회로도이다.
도 3은 도 1에 도시된 선형 위상 검출기의 바람직한 일 실시예에 따른 선형 위상 검출기의 신호 흐름을 도시한 신호도이다.
도 4는 본 발명의 다른 태양으로서, 도 1에 도시된 선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치의 구성을 도시한 블록도이다.
도 5는 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 P/V 변환기의 구성을 도시한 블록도이다.
도 6은 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 차지 펌프의 구성을 도시한 블록도이다.
도 7은 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 필터부의 구성을 도시한 블록도이다.
도 8은 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 전압 제어 발진기의 구성을 도시한 블록도이다.
도 9는 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 결정 회로부의 구성을 도시한 블록도이다.
도 10은 도 4에 도시된 클럭 및 데이터 복원 장치의 바람직한 일 실시예에 따른 클럭 및 데이터를 복원하는 방법의 전체적인 순서도이다.
Claims (44)
- 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하는 단계;상기 검출된 각 위상차에 대한 제 1 위상차 정보들을 각기 가지는 복수의 위상차 정보 신호들을 발생시키는 단계;상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 단계; 및상기 복수의 조합 신호들을 이용하여 위상차 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
- 제 1항에 있어서,상기 각각의 위상차를 검출하는 단계는,상기 N은 4이며, 상기 복수의 클럭 신호들은 서로 다른 위상을 가지는 것을 특징으로 하는 위상차 검출 방법.
- 제 1항에 있어서,상기 위상차 정보 신호들을 이용하여 기준 신호에 대한 정보를 가지는 복수의 기준 정보 신호들을 발생시키는 단계; 및상기 복수의 기준 정보 신호들을 이용하여, 패턴 의존성을 보상하는 상기 기준 신호를 발생시키는 단계를 더 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
- 제 3항에 있어서,상기 복수의 기준 정보 신호들을 발생시키는 단계는,상기 복수의 위상차 정보 신호들을 래치시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
- 제 3항에 있어서,상기 기준 신호를 발생시키는 단계는,상기 복수의 기준 정보 신호들을 멀티플렉싱시키는 단계; 및상기 멀티플렉싱된 신호들에 대하여 하나 이상의 XOR 연산을 수행하는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
- 제 1 항에 있어서,상기 위상차 정보 신호들을 발생시키는 단계는,상기 데이터 신호를 상호 병렬로 결합된 각 래치에 각기 통과시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
- 제 1 항에 있어서,상기 복수의 조합 신호들을 발생시키는 단계는, 하나 이상의 XOR 연산을 수행하는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
- 제 1 항에 있어서,상기 위상차 신호를 발생시키는 단계는, 상기 복수의 조합 신호들을 멀티플렉싱시키는 단계를 포함하고 있는 것을 특징으로 하는 위상차 검출 방법.
- 제1주기(c1)를 가지는 데이터 신호열을 입력하는 단계;상기 제1주기 보다 긴 제2주기(c2=c1/n ; 여기서 n≥4)를 가지며, 순차적으로 2π/n의 위상차를 가진 n개의 클럭 신호들을 각각 입력하는 단계;상기 각 클럭 신호들에 대응하는 상기 데이터 신호열의 각 데이터 신호들을 대응하는 클럭 신호에 응답하여 각기 래치하고 n 개의 위상차 정보 신호들을 각각 발생시키는 단계;상기 n 개의 위상차 정보 신호들을 조합하여 n 개의 조합 신호들을 각각 발생시키는 단계; 및상기 n 개의 조합 신호들을 상기 n 개의 클럭 신호들로 멀티플렉싱하여 상기 제1주기와 동일한 주기를 가지며, 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 위상차 신호열을 출력하는 단계를 포함하는 것을 특징으로 하는 위상차 검출 방법.
- 제 9 항에 있어서, 상기 데이터신호열의 전송율은 적어도 1Gb/s 이상인 것을 특징으로 하는 위상차 검출 방법.
- 제 10 항에 있어서, 상기 데이터신호열의 전송율은 40Gb/s이고, 상기 n은 4인 것을 특징으로 하는 위상차 검출 방법.
- 제 9 항에 있어서, 상기 위상차 정보 신호들의 조합은 XOR 연산조합인 것을 특징으로 하는 위상차 검출 방법.
- 제 9 항에 있어서,상기 n 개의 위상차 정보 신호들을 상기 n 개의 클럭 신호들 중 대응하는 클럭 신호에 응답하여 각각 래치하고, 상기 제 2 주기와 동일한 주기를 가지는 n 개의 기준 정보 신호들을 발생하는 단계; 및상기 n 개의 기준 정보 신호들을 상기 n 개의 클럭 신호들로 멀티플렉싱하고 조합하여 상기 제1주기와 동일한 주기를 가지며, 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 기준 신호열을 발생하는 단계를 더 포함하는 것을 특징으로 하는 위상차 검출 방법.
- 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하고, 상기 검출된 각 위상차에 대한 제 1 위상차 정보들을 각기 가지는 복수의 위상차 정보 신호들을 발생시키는 위상차 정보부;상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 조합부; 및상기 복수의 조합 신호들을 이용하여 위상차 신호를 발생시키는 위상차 신호 발생부를 포함하고 있는 것을 특징으로 하는 선형 위상 검출기.
- 제 14항에 있어서,상기 위상차 정보부는,상기 N은 4이고, 상기 복수의 클럭 신호들은 서로 다른 위상을 가지는 것을 특징으로 하는 선형 위상 검출기.
- 제 14항에 있어서,상기 복수의 위상차 정보 신호들을 이용하여 기준 신호에 대한 정보를 가지는 복수의 기준 정보 신호들을 발생시키는 기준 신호 정보부; 및상기 복수의 기준 정보 신호들을 이용하여, 패턴 의존성을 보상하는 상기 기준 신호를 발생시키는 기준 신호 발생부를 더 포함하고 있는 것을 특징으로 하는 선형 위상 검출기.
- 제 16항에 있어서,상기 기준 신호 발생부는,상기 기준 신호 정보부에 결합되어 있는 제 1 멀티플렉서;상기 기준 신호 정보부에 결합되어 있는 제 2 멀티플렉서; 및상기 제 1 멀티플렉서 및 상기 제 2 멀티플렉서에 결합되어 있는 제 1 XOR 게이트를 포함하고 있는 것을 특징으로 하는 선형 위상 검출기.
- 제 16 항에 있어서,상기 위상차 정보부는 상호 병렬로 결합된 제 1 래치, 제 2 래치, 제 3 래치 및 제 4 래치를 포함하고 있는 것을 특징으로 하는 선형 위상 검출기.
- 제 18 항에 있어서,상기 기준 신호 정보부는,상기 제 1 래치의 출력단에 결합되어 있는 제 5 래치;상기 제 2 래치의 출력단에 결합되어 있는 제 6 래치;상기 제 3 래치의 출력단에 결합되어 있는 제 7 래치; 및상기 제 4 래치의 출력단에 결합되어 있는 제 8 래치를 포함하고 있는 것을 특징으로 하는 선형 위상 검출기.
- 제 18 항에 있어서,상기 조합부는,상기 제 1 래치의 상기 출력단 및 상기 제 4 래치의 상기 출력단에 결합되어 있는 제 2 XOR 게이트;상기 제 1 래치의 상기 출력단 및 상기 제 2 래치의 상기 출력단에 결합되어 있는 제 3 XOR 게이트;상기 제 2 래치의 상기 출력단 및 상기 제 3 래치의 상기 출력단에 결합되어 있는 제 4 XOR 게이트; 및상기 제 3 래치의 상기 출력단 및 상기 제 4 래치의 상기 출력단에 결합되어 있는 제 5 XOR 게이트를 포함하고 있는 것을 특징으로 하는 선형 위상 검출기.
- 제 20 항에 있어서,상기 위상차 신호 발생부는 상기 제 2 XOR 게이트의 출력단, 상기 제 3 XOR 게이트의 출력단, 상기 제 4 XOR 게이트의 출력단 및 상기 제 5 XOR 게이트의 출력단에 결합되어 있는 제 3 멀티플렉서를 포함하고 있는 것을 특징으로 하는 선형 위상 검출기.
- 제1주기(c1)를 가지는 데이터 신호열을 입력하고, 상기 제1주기 보다 긴 제2주기(c2=c1/n ; 여기서 n≥4)를 가지며, 순차적으로 (2π/n)의 위상차를 가진 n개의 클럭 신호들을 각각 입력하고, 상기 각 클럭 신호들에 대응하는 상기 데이터 신호열의 각 데이터 신호들을 대응하는 클럭 신호들에 응답하여 n 개의 위상차 정보 신호들을 각각 발생시키는 n 개의 래치수단들;상기 n 개의 래치수단들과 연결되고, 상기 n 개의 위상차 정보 신호들을 조합하여 n 개의 조합 신호들을 각각 발생시키는 n 개의 논리조합수단들; 및상기 n 개의 논리조합수단들과 연결되고, 상기 n 개의 조합 신호들을 상기 n 개의 클럭 신호들에 응답하여 상기 제1주기와 동일한 주기를 가지며, 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 위상차 신호열을 출력하는 멀티플렉서를 구비하는 것을 특징으로 하는 선형 위상 검출기.
- 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 주파수 클럭 신호들에 각기 위상을 비교하여 위상차 신호, 기준 신호 및 상기 데이터 신호의 일부 데이터 정보를 가지는 복수의 서브 데이터 신호들을 발생시키는 단계;상기 위상차 신호 및 상기 기준 신호를 이용하여 제어 전압을 제어하는 전압 제어 신호를 발생시키는 단계;상기 전압 제어 신호에 따라 상기 복수의 주파수 클럭 신호들을 보상시키는 단계;상기 보상된 복수의 주파수 클럭 신호들을 제공하여 상기 데이터 신호와 위상을 비교하는 단계;상기 데이터 신호의 상기 복수의 서브 데이터 신호들과 상기 보상된 복수의 주파수 클럭 신호들을 이용하여 데이터 신호를 리타이밍시키는 단계를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 방법.
- 제 23 항에 있어서,상기 위상차 신호, 상기 기준 신호 및 상기 복수의 서브 데이터 신호들을 발생시키는 단계는,상기 N은 4이고, 상기 복수의 주파수 클럭 신호들은 서로 다른 위상을 가지는 것을 특징으로 하는 클럭 및 데이터 복원 방법.
- 제 23 항에 있어서,상기 위상차 신호, 상기 기준 신호 및 상기 복수의 서브 데이터 신호들을 발생시키는 단계는,상기 데이터 신호를 상기 복수의 주파수 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하는 단계;상기 검출된 각 위상차에 대한 제 1 위상차 정보를 각기 가지는 복수의 위상차 정보 신호들을 발생시키는 단계;상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 상기 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 단계; 및상기 복수의 조합 신호들을 이용하여 상기 위상차 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 방법.
- 제 25 항에 있어서,상기 복수의 위상차 정보 신호들을 이용하여, 패턴 의존성을 보상하는 기준 신호에 대한 정보를 가지는 복수의 기준 정보 신호들을 발생시키는 단계;상기 복수의 기준 정보 신호들을 이용하여 상기 기준 신호를 발생시키는 단계를 더 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 방법.
- 제 26 항에 있어서, 상기 복수의 위상차 정보 신호들을 이용하여 상기 복수의 서브 데이터 신호들을 발생시키는 단계를 더 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 방법.
- 제 25 항에 있어서,상기 전압 제어 신호를 발생시키는 단계는,상기 기준 신호를 이용하여 패턴 의존성을 보상하는 단계;상기 위상차 신호 및 상기 기준 신호에 따라 전하량 제어 신호를 발생시키는 단계; 및상기 전하량 제어 신호에 따라 상기 전압 제어 신호를 발생시키는 단계를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 방법.
- 제 28 항에 있어서,상기 전압 제어 신호에서 노이즈에 해당하는 지터 신호를 제거하는 단계를 더 포함하는 것을 특징으로 하는 클럭 및 데이터 복원 방법.
- 제 23 항에 있어서,상기 복수의 주파수 클럭 신호들을 보상하는 단계는;상기 전압 제어 신호에 따라 주파수를 변화시키는 단계; 및상기 변화된 주파수에 상응하여 상기 복수의 주파수 클럭 신호들을 보상시키는 단계를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 방법.
- 제 23 항에 있어서,상기 데이터 신호를 리타이밍시키는 단계는,상기 복수의 서브 데이터 신호들을 버퍼링시키는 단계; 및상기 버퍼링된 복수의 데이터 신호들을 멀티플렉싱시켜 상기 데이터 신호를 리타이밍시키는 단계를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 방법.
- 제1주기(c1)를 가진 데이터 신호열을 입력하고, 상기 제1주기 보다 긴 제2주기(c2 = c1/n ; 여기서 n≥4)를 가지며, 순차적으로 2π/n의 위상차를 가진 n개의 주파수 클럭 신호들을 각각 입력하여,상기 제1주기와 동일한 주기를 가지며 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 위상차 신호열 및 기준 신호열과, 상기 제2주기와 동일한 주기를 가지며, 순차적으로 2π/n의 위상차를 가진 n 개의 서브 데이터 신호열들을 각각 출력하는 단계;상기 위상차 신호열과 상기 기준 신호열을 입력하여 상기 위상차 신호열에 응답하여 레벨이 가변되는 전압제어신호를 발생시키는 단계;상기 전압제어신호의 레벨에 응답하여 주파수 제어된 n 개의 주파수 클럭 신호들을 상기 n 개의 주파수 클럭 신호들로 발생시키는 단계; 및상기 n 개의 서브 데이터 신호열들을 상기 주파수 제어된 n 개의 주파수 클럭 신호들로 리타이밍시켜 상기 제1주기와 동일한 주기를 가진 복원 데이터 신호열을 발생하는 단계를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원방법.
- 데이터 신호를 상기 데이터 신호의 전송율의 1/N (N은 4이상의 정수)의 주파수를 가지는 복수의 주파수 클럭 신호들에 각기 위상을 비교하여 위상차 신호, 기준 신호 및 상기 데이터 신호의 일부 데이터 정보를 가지는 서브 데이터 신호들을 발생시키는 선형 위상 검출기;상기 위상차 신호 및 상기 기준 신호를 이용하여 제어 전압을 제어하는 전압 제어 신호를 발생시키는 P/V 변환기;상기 제어 전압에 따라 상기 복수의 주파수 클럭 신호들을 발생시키고, 상기 전압 제어 신호에 따라 상기 복수의 주파수 클럭 신호들을 보상시키며, 상기 보상된 주파수 클럭 신호들을 상기 선형 위상 검출기에 제공하는 전압 제어 발진기; 및상기 데이터 신호의 상기 복수의 서브 데이터 신호들과 상기 보상된 복수의 주파수 클럭 신호들을 이용하여 상기 데이터 신호를 리타이밍시키고, 상기 리타이밍된 데이터 신호를 발생시키는 결정 회로부를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 33 항에 있어서,상기 선형 위상 검출기는,상기 N은 4이고, 상기 복수의 주파수 클럭 신호들은 서로 다른 위상을 가지는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 33 항에 있어서,상기 선형 위상 검출기는,상기 데이터 신호를 상기 복수의 주파수 클럭 신호들에 각기 위상을 비교하여 각각의 위상차를 검출하고, 상기 검출된 각 위상차에 대한 제 1 위상차 정보를 각기 가지는 위상차 정보 신호들을 발생시키는 위상차 정보부;상기 복수의 위상차 정보 신호들을 2 이상 조합하여 2 이상의 상기 제 1 위상차 정보들을 포함하는 제 2 위상차 정보를 가지는 복수의 조합 신호들을 발생시키는 조합부; 및상기 복수의 조합 신호들을 이용하여 상기 위상차 신호를 발생시키는 위상차 신호 발생부를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 35 항에 있어서,상기 선형 위상 검출기는,상기 복수의 위상차 정보 신호들을 이용하여 기준 신호에 대한 정보를 가지는 복수의 기준 정보 신호들을 발생시키는 기준 신호 정보부; 및상기 복수의 기준 정보 신호들을 이용하여, 패턴 의존성을 보상시키는 상기 기준 신호를 발생시키는 기준 신호 발생부를 더 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 33 항에 있어서,상기 P/V 검출기는,상기 위상차 신호 및 상기 기준 신호에 따라 전하량 제어 신호를 발생시키는 차지 펌프; 및상기 전하량 제어 신호에 따라 상기 전압 제어 신호를 발생시키는 필터부를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 37 항에 있어서,상기 차지 펌프는,상기 위상차 신호 및 상기 기준 신호에 따라 상기 필터부에 전하를 제공하는 전하 충전부;상기 위상차 신호 및 상기 기준 신호에 따라 상기 필터부에 축전된 전하를 방전시키는 전하 방전부; 및상기 위상차 신호 및 상기 기준 신호를 이용하여 패턴 의존성을 보상하는 패턴 보상부를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 37 항에 있어서,상기 필터부는 저대역 통과 필터인 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 37 항에 있어서,상기 필터부는, 상기 전하량 제어 신호에 따라 상기 전압 제어 신호를 발생시키는 전압 신호 발생부를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 33 항에 있어서,상기 전압 제어 발진기는,상기 전압 제어 신호에 따라 주파수를 변화시키는 튜닝부; 및상기 변화된 주파수에 따라 상기 복수의 주파수 클럭 신호들을 상기 선형 위상 검출기에 제공하는 주파수 신호 발생부를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 33 항에 있어서,상기 결정 회로부는, 상기 기준 신호 정보부에 결합된 멀티플렉서를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제 33 항에 있어서,상기 결정 회로부는,상기 기준 신호 정보부에 결합된 버퍼; 및상기 버퍼의 출력단에 결합된 멀티플렉서를 포함하고 있는 것을 특징으로 하는 클럭 및 데이터 복원 장치.
- 제1주기(c1)를 가진 데이터 신호열을 입력하고, 상기 제1주기 보다 긴 제2주기(c2 = c1/n ; 여기서 n≥4)를 가지며, 순차적으로 2π/n의 위상차를 가진 n개의 주파수 클럭 신호들을 각각 입력하여,상기 제1주기와 동일한 주기를 가지며 상기 입력되는 데이터신호열의 순서에 대응하는 순서로 나열된 위상차 신호열 및 기준 신호열과, 상기 제2주기와 동일한 주기를 가지며, 순차적으로 2π/n의 위상차를 가진 n 개의 서브 데이터 신호열들을 각각 출력하는 위상차 검출수단;상기 위상차 검출수단과 연결되고, 상기 위상차 신호열과 상기 기준 신호열을 입력하여 상기 위상차 신호열에 응답하여 레벨이 가변되는 전압제어신호를 발생시키는 상기 P/V 변환수단;상기 P/V 변환수단에 연결되고, 상기 전압제어신호의 레벨에 응답하여 주파수 제어된 n 개의 주파수 클럭 신호들을 상기 n 개의 주파수 클럭 신호들로 발생시키는 전압제어발진수단; 및상기 n 개의 서브 데이터 신호열들을 상기 주파수 제어된 n 개의 클럭 신호들로 리타이밍시켜 상기 제1주기와 동일한 주기를 가지는 복원 데이터 신호열을 발생하는 결정수단을 구비하는 것을 특징으로 하는 클럭 및 데이터 복원장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0039613A KR100513385B1 (ko) | 2003-06-19 | 2003-06-19 | 선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치 및 그 방법 |
| US10/779,677 US7697652B2 (en) | 2003-06-19 | 2004-02-18 | Recovery of clock and data using quadrature clock signals |
| TW093112461A TWI334300B (en) | 2003-06-19 | 2004-05-04 | Recovery of clock and data using quadrature clock signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0039613A KR100513385B1 (ko) | 2003-06-19 | 2003-06-19 | 선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치 및 그 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040109971A KR20040109971A (ko) | 2004-12-29 |
| KR100513385B1 true KR100513385B1 (ko) | 2005-09-07 |
Family
ID=33516390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0039613A KR100513385B1 (ko) | 2003-06-19 | 2003-06-19 | 선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치 및 그 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7697652B2 (ko) |
| KR (1) | KR100513385B1 (ko) |
| TW (1) | TWI334300B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101002242B1 (ko) | 2010-04-11 | 2010-12-20 | 인하대학교 산학협력단 | 쿼터-레이트 선형 위상 검출기를 이용한 듀얼 레이트 클록 및 데이터 복원 회로 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7433442B2 (en) * | 2004-09-23 | 2008-10-07 | Standard Microsystems Corporation | Linear half-rate clock and data recovery (CDR) circuit |
| US7751521B2 (en) * | 2004-11-16 | 2010-07-06 | Electronics And Telecommunications Research Institute | Clock and data recovery apparatus |
| KR100633774B1 (ko) | 2005-08-24 | 2006-10-16 | 삼성전자주식회사 | 넓은 위상 여유를 가지는 클럭 및 데이터 리커버리 회로 |
| US7865872B2 (en) * | 2006-12-01 | 2011-01-04 | Murex S.A.S. | Producer graph oriented programming framework with undo, redo, and abort execution support |
| US8307337B2 (en) | 2006-12-01 | 2012-11-06 | Murex S.A.S. | Parallelization and instrumentation in a producer graph oriented programming framework |
| US8191052B2 (en) | 2006-12-01 | 2012-05-29 | Murex S.A.S. | Producer graph oriented programming and execution |
| US8332827B2 (en) * | 2006-12-01 | 2012-12-11 | Murex S.A.S. | Produce graph oriented programming framework with scenario support |
| KR100844313B1 (ko) * | 2006-12-06 | 2008-07-07 | 한국전자통신연구원 | 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법 |
| US8497708B2 (en) * | 2011-05-06 | 2013-07-30 | National Semiconductor Corporation | Fractional-rate phase frequency detector |
| KR101624739B1 (ko) | 2014-10-15 | 2016-05-26 | 윌커슨벤자민 | 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로 |
| KR101704722B1 (ko) * | 2015-12-03 | 2017-02-08 | 연세대학교 산학협력단 | 클럭 및 데이터 복원 장치 |
| US11341002B1 (en) | 2020-10-01 | 2022-05-24 | Cadence Design Systems, Inc. | Differential clock skew detector |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5506874A (en) * | 1993-11-01 | 1996-04-09 | Texas Instruments Incorporated | Phase detector and method |
| US6072337A (en) * | 1998-12-18 | 2000-06-06 | Cypress Semiconductor Corp. | Phase detector |
| US6847789B2 (en) | 2000-02-17 | 2005-01-25 | Broadcom Corporation | Linear half-rate phase detector and clock and data recovery circuit |
| JP3636657B2 (ja) * | 2000-12-21 | 2005-04-06 | Ｎｅｃエレクトロニクス株式会社 | クロックアンドデータリカバリ回路とそのクロック制御方法 |
| US6642771B1 (en) * | 2002-04-30 | 2003-11-04 | Applied Micro Circuits Corporation | Integrated XOR/summer/multiplexer for high speed phase detection |
| US7170964B2 (en) * | 2002-08-07 | 2007-01-30 | Broadcom Corporation | Transition insensitive timing recovery method and apparatus |
| US7103131B1 (en) * | 2002-08-14 | 2006-09-05 | Applied Micro Circuits Corporation (Amcc) | System and method for half-rate clock phase detection |
| US7209525B2 (en) * | 2002-11-18 | 2007-04-24 | Agere Systems Inc. | Clock and data recovery with extended integration cycles |
-
2003
- 2003-06-19 KR KR10-2003-0039613A patent/KR100513385B1/ko active IP Right Grant
-
2004
- 2004-02-18 US US10/779,677 patent/US7697652B2/en not_active Expired - Fee Related
- 2004-05-04 TW TW093112461A patent/TWI334300B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101002242B1 (ko) | 2010-04-11 | 2010-12-20 | 인하대학교 산학협력단 | 쿼터-레이트 선형 위상 검출기를 이용한 듀얼 레이트 클록 및 데이터 복원 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI334300B (en) | 2010-12-01 |
| US20040258187A1 (en) | 2004-12-23 |
| KR20040109971A (ko) | 2004-12-29 |
| TW200509631A (en) | 2005-03-01 |
| US7697652B2 (en) | 2010-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8442178B2 (en) | Linear phase detector and clock/data recovery circuit thereof | |
| US9106399B2 (en) | Phase control block for managing multiple clock domains in systems with frequency offsets | |
| US5953386A (en) | High speed clock recovery circuit using complimentary dividers | |
| US8090067B2 (en) | Circuits and methods for clock and data recovery | |
| KR100513385B1 (ko) | 선형 위상 검출기를 이용한 클럭 및 데이터 복원 장치 및 그 방법 | |
| US7450677B2 (en) | Clock and data recovery apparatus and method thereof | |
| WO2020210359A1 (en) | Measurement and correction of multiphase clock duty cycle and skew | |
| JPH11168376A (ja) | 連続的に調整可能な遅延ロック・ループ | |
| US8023605B2 (en) | Oversampling circuit and oversampling method | |
| US6738922B1 (en) | Clock recovery unit which uses a detected frequency difference signal to help establish phase lock between a transmitted data signal and a recovered clock signal | |
| US7266169B2 (en) | Phase interpolater and applications thereof | |
| US6263034B1 (en) | Circuit and technique for digital reduction of jitter transfer | |
| US20020186159A1 (en) | Amplitude detection for controlling the decision instant for sampling as a data flow | |
| KR100400225B1 (ko) | 잡음에 강한 버스트 모드 수신 장치 및 그의 클럭 신호 및데이타 복원 방법 | |
| US20040114702A1 (en) | Bang-bang phase detector for full-rate and half-rate schemes clock and data recovery and method therefor | |
| EP1408643B1 (en) | Phase detector having improved timing margins | |
| US20070081619A1 (en) | Clock generator and clock recovery circuit utilizing the same | |
| EP1113616B1 (en) | Method for recovering a clock signal in a telecommunications system and circuit thereof | |
| US7088976B2 (en) | Device for reconstructing data from a received data signal and corresponding transceiver | |
| US6259278B1 (en) | Phase detector | |
| US6888906B2 (en) | Clock and data regenerator with demultiplexer function | |
| KR20140135112A (ko) | 클록 및 데이터 복원 회로에서 수신된 데이터 신호를 획득하는 시스템 및 방법 | |
| KR20230087029A (ko) | 디스플레이의 클럭 데이터 복원 회로 및 그의 클럭 복원 회로 | |
| KR100192525B1 (ko) | 광통신 수신기용 클럭 및 데이타 복구회로 | |
| KR100261287B1 (ko) | 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180831 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20190830 Year of fee payment: 15 |