KR20080105651A - 솔더 범프 제조공정 - Google Patents

솔더 범프 제조공정 Download PDF

Info

Publication number
KR20080105651A
KR20080105651A KR1020070053495A KR20070053495A KR20080105651A KR 20080105651 A KR20080105651 A KR 20080105651A KR 1020070053495 A KR1020070053495 A KR 1020070053495A KR 20070053495 A KR20070053495 A KR 20070053495A KR 20080105651 A KR20080105651 A KR 20080105651A
Authority
KR
South Korea
Prior art keywords
layer
solder
copper layer
plating
gold
Prior art date
Application number
KR1020070053495A
Other languages
English (en)
Inventor
최해준
이상진
Original Assignee
주식회사 코리아써키트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코리아써키트 filed Critical 주식회사 코리아써키트
Priority to KR1020070053495A priority Critical patent/KR20080105651A/ko
Publication of KR20080105651A publication Critical patent/KR20080105651A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따르면, 기판 상면 및 기판 상부에 형성된 회로인 구리층 상면에 제1PSR층을 형성하는 제1PSR 형성 단계; 제1PSR층 상면을 연마하여 구리층 상면을 외부로 노출시키는 제1PSR 연마 단계; 구리층 중에서 금도금과 솔더도금이 수행될 각각의 구리층 부분인 제1구리층과 제2구리층을 제외한 나머지 구리층 부분인 비도금구리층 상면에 제2PSR층을 형성하는 제2PSR 형성 단계; 제2구리층 상면에 금레지스트층을 형성하는 금레지스트 형성 단계; 제1구리층 상면에 금도금을 수행하여 금도금층을 형성하고 제2구리층 상면의 금레지스트층을 박리하는 금도금 단계; 제1구리층의 금도금층 상면에 솔더레지스트층을 형성하는 솔더레지스트 형성 단계; 및 제2구리층 상면에 솔더도금을 수행하여 솔더도금층을 형성하고 제1구리층 상면의 솔더레지스트층을 박리하는 솔더도금 단계를 포함하는 솔더 범프 제조공정이 제공된다. 개시된 솔더 범프 제조공정에 따르면, 솔더층 형성시 도금방식을 이용함에 따라 상호 미세한 간격을 갖는 패드면에 각각에 관한 솔더층 형성이 안정적으로 수행될 수 있어 제품 수율 향상 및 원가 절감의 효과가 있고, 패키지 기판 표면상의 각기 다른 표면처리(금도금, 솔더도금)를 통해 IC 소자간의 다양한 접속이 가능하도록 한다.
기판, 솔더, 금도금, 솔더도금, PSR

Description

솔더 범프 제조공정{Process for manufacturing solder bump}
도 1은 본 발명의 실시예에 따른 솔더 범프 제조공정을 나타내는 흐름도,
도 2 내지 도 4는 도 1의 제조 공정을 나타내는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10...기판 21...제1구리층
22...제2구리층 23...비도금구리층
110...제1PSR층 120...제2PSR층
130...금레지스트층 140...금도금층
150...솔더레지스트층 160...솔더도금층
본 발명은 솔더 범프 제조공정에 관한 것으로서, 보다 상세하게는 기판에 형성된 회로의 패드면에 전기적 접속을 위한 솔더층(솔더 범프)을 형성하기 위한 솔더 범프 제조공정에 관한 것이다.
일반적으로 상기 패드면에 솔더층을 형성하기 위한 방법으로서, 종래에는 상기 솔더층이 패드면 상부에 인쇄 방식으로 형성되는 스크린 프린팅(Screen Printing) 방식이 적용되고 있다.
그런데, 이러한 상기 스크린 프린팅 방식에 따르면, 솔더층 형성을 위해 별도의 스크린 장비가 구비되어야 하므로 장비구입 및 유지관리 등의 비용이 소요되는 단점이 있다.
한편, 전자부품의 IC 집약기술이 발전함에 따라 상기 IC의 크기는 점차로 소형화되고 있는 추세이며, IC 상의 패드면 간의 피치 간격 또한 축소됨에 따라 상술한 스크린 장비를 이용하는 경우 서로 격리되어야 할 패드면 간이 서로 단락되어 제품의 불량률을 증가시키는 문제점이 있다.
즉, 서로 인접된 패드면 즉, 패드면과 패드면 사이의 간격이 좁은 경우 스크린 장비의 인쇄능력 한계로 인해, 인접된 각 패드면 상에 상기 솔더층이 개별적으로 형성되지 않고 서로 붙은 상태인 하나의 단일 솔더층으로 형성되어 회로가 단락되는 등과 같은 제품 수율 저하 문제를 유발하고 그에 따른 제품생산비 및 제작단가의 상승을 초래할 수 있는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위하여 창출된 것으로서, 기판의 패드면 상부에 솔더층 형성시 도금 방식을 적용함에 따라 별도의 스크린 장비가 구비될 필요가 없으며 상호 미세 간격을 갖는 패드면 간 솔더층 형성이 용이한 솔더 범프 제조공정을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 솔더 범프 제조공정은, 기판 상면 및 상기 기판 상부에 형성된 회로인 구리층 상면에 제1PSR층을 형성하는 제1PSR 형성 단계; 상기 제1PSR층 상면을 연마하여 상기 구리층 상면을 외부로 노출시키는 제1PSR 연마 단계; 상기 구리층 중에서 금도금과 솔더도금이 수행될 각각의 구리층 부분인 제1구리층과 제2구리층을 제외한 나머지 구리층 부분인 비도금구리층 상면에 제2PSR층을 형성하는 제2PSR 형성 단계; 상기 제2구리층 상면에 금레지스트층을 형성하는 금레지스트 형성 단계; 상기 제1구리층 상면에 금도금을 수행하여 금도금층을 형성하고 상기 제2구리층 상면의 상기 금레지스트층을 박리하는 금도금 단계; 상기 제1구리층의 금도금층 상면에 솔더레지스트층을 형성하는 솔더레지스트 형성 단계; 및 상기 제2구리층 상면에 솔더도금을 수행하여 솔더도금층을 형성하고 상기 제1구리층 상면의 상기 솔더레지스트층을 박리하는 솔더도금 단계를 포함한다.
또한, 상기 제1PSR 연마 단계는, 세라믹 소재를 이용한 세라믹 연마 또는 폴리머 소재를 이용한 폴리머 연마가 적용될 수 있다.
그리고, 상기 솔더도금 단계는, SnPb 전해도금 방식이 적용될 수 있다.
이하 첨부된 도면을 참조로 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적인 사상에 부합하는 의미와 개념으로 해석되어야만 한 다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 실시예에 따른 솔더 범프 제조공정을 나타내는 흐름도, 도 2 내지 도 4는 도 1의 제조 공정을 나타내는 단면도이다.
이하에서는 본 발명의 실시예에 따른 솔더 범프 제조공정에 관하여 도 1 내지 도 4을 참고로 하여 상세히 설명하고자 한다.
먼저, 도 2의 (a)와 같이, 기판(10) 상면 및 상기 기판(10) 상부에 형성된 회로인 구리층(21,22,23) 상면에 제1PSR층(110)을 형성한다(S110).
여기서, 상기 구리층(21,22,23)은 상기 제1PSR형성 단계(S110) 이전에 에칭 등과 같은 공지된 다양한 방식에 의해 형성된 회로를 의미할 수 있다.
상기 구리층(21,22,23) 각각은 제1구리층(21), 제2구리층(22), 제3구리층(23)으로 분류될 수 있으며, 그 중에서 상기 제1구리층(21)과 제2구리층(22)은 IC 접속용 패드면에 해당되는 것으로서 추후 금도금과 솔더도금이 각각 수행될 패드면에 해당되며, 상기 제3구리층(23)은 일반 회로, 회로배선, 접지패드 부분 중 선택된 하나 이상의 부분을 포괄하는 개념으로서 추후 제2PSR층(120)으로 보호되어야 하는 영역에 해당된다.
한편, 상기 제1PSR층(110)은 상기 기판(10) 상면 및 구리층(21,22,23) 상면 에 PSR(Photo Solder Resist)의 인쇄 도포 및 경화를 통해 형성될 수 있다.
이러한 상기 PSR은 일반적으로 공지된 바와 같이 비전도 특성을 갖는 물질로서, 상기 PSR로 이루어진 제1PSR층(110)은 상기 각 구리층(21,22,23) 간을 안정되게 격리시킬 수 있다.
다음으로, 도 2의 (b)와 같이, 상기 제1PSR층(110) 상면을 연마하여 상기 구리층(21,22,23) 상면을 외부로 노출시킨다(S120).
즉, 이러한 상기 제1PSR 연마 단계(S120)시, 상기 제1PSR층(110)은 그 높이가 상기 구리층(21,22,23) 높이에 대응되는 높이에 도달될 만큼 연마되는 것이 바람직하다. 여기서, 상기 연마는 세라믹 소재로 된 세라믹 봉을 이용한 세라믹 연마 방식 또는 폴리머 소재로 된 폴리머 브러쉬(또는 폴리머 봉)를 이용한 폴리머 연마 방식이 적용될 수 있다.
세라믹 소재의 경우 그 경도가 강하여 연마되는 공구로 사용되기 적합하며, 폴리머 소재는 또한 강성이 있는 폴리머 재질로 이루어지는 것에 의해 충분히 경도가 있는 공구로 사용될 수 있는데, 일반적으로 상기 세라믹 연마가 폴리머 연마에 비해 그 연마되는 강성이 강력한 이점이 있다.
한편, 상기 제1PSR 연마 단계(S120) 이후에는, 도 2의 (c)와 같이, 상기 구리층(21,22,23) 중에서 금도금과 솔더도금이 수행될 각각의 구리층 부분인 제1구리층(21)과 제2구리층(22)을 제외한 나머지 구리층 부분인 비도금구리층(23) 상면에 제2PSR층(120)을 형성한다(S130).
상기 제2PSR층(120) 또한, 상기 비도금구리층(23) 상면에 PSR(Photo Solder Resist)의 인쇄 도포 및 경화를 통해 형성될 수 있다.
일반적으로, 기판(10) 상면에 형성된 구리층 중에는 금도금이 수행될 부분, 솔더도금이 수행될 부분, 그리고 어떠한 도금 없이 단지 외부로부터 회로의 보호가 필요한 회로나 회로배선 부분 또는 회로 접지 부분으로 나뉠 수 있다.
여기서, 상기 비도금구리층(23)은 상술한 마지막 경우와 같이 도금이 수행될 필요없거나 도금이 수행되지 않아야 하는 부분 즉, 회로 보호가 수반되어야 하는 신호라인 영역 또는 회로 접지 영역 등에 해당되는 부분으로서, 상술한 바와 같은 제2PSR층(120)을 통해 각 원하는 회로 부분의 보호가 이루어질 수 있다.
다음으로, 도 3의 (d)와 같이, 상기 제2구리층(22) 상면에 금레지스트층(130)을 형성한다(S140).
상기한 금레지스트(Au Resist)는, 이후에 있을 제1구리층(21) 금도금 단계(S150)시, 솔더도금이 수행될 상기 제2구리층(22) 상면이 금도금 되는 일이 없도록 사전에 차단하기 위함이다.
이러한 상기 금레지스트는 일반적인 드라이필름, 폴리머 잉크 등일 수 있다.
상기 금레지스트 형성 단계(S140) 이후에는, 도 3의 (e)와 같이, 상기 제1구리층(21) 상면에 금도금을 수행하여 금도금층(140)을 형성하고, 도 4의 (f)와 같이 상기 제2구리층(22) 상면의 상기 금레지스트층(130)을 박리하여 추후에 있을 상기 제2구리층(22)의 솔더도금을 준비한다(S150).
상기 금도금은 전해 소프트 도금이 적용될 수 있으나 반드시 상술한 방식으로 한정되는 것은 아니다.
또한, 금레지스트층(130)의 박리는 별도의 화학약품 또는 용액을 이용하여 제거하는 방식 등이 적용될 수 있으나 상술한 방식으로 반드시 한정되는 것은 아니다.
상기 금도금 단계(S150) 이후에는, 도 4의 (f)와 같이, 상기 제1구리층(21)의 금도금층(140) 상면에 솔더레지스트층(150)을 형성한다(S160).
상기한 솔더레지스트(Solder Resist)는, 이후에 있을 제2구리층(22)의 솔더도금 단계(S170)시, 상기 제1구리층(21) 상면의 금도금층(140)에 솔더도금이 수행되는 일이 없도록 미리 차단하기 위함이다.
이러한 상기 솔더레지스트 또한, 상기 금레지스트와 같은 일반적인 드라이필름, 폴리머 잉크 등일 수 있다.
다음으로, 도 4의 (g)와 같이, 상기 제2구리층(22) 상면에 솔더도금을 수행하여 솔더도금층(160)을 형성하고 상기 제1구리층(21) 상면의 상기 솔더레지스트층(150)을 박리한다(S170).
여기서, 상기 솔더레지스트층(150)의 박리는 별도의 화학약품 또는 용액을 이용하여 제거하는 방식 등이 적용될 수 있으나 상술한 방식으로 반드시 한정되는 것은 아니다.
한편, 이러한 상기 솔더도금 단계(S170)의 도금 방식으로는 SnPb(주석납) 전해도금 방식이 적용될 수 있다.
상기 SnPb 도금은 도금 특성에 관한 신뢰성이 충분히 확보된 도금 방식 중의 하나로서 본 발명의 방법에 의해 형성된 솔더도금층(160)의 도금 특성에 관한 신뢰 성 또한 확보 가능하다.
한편, 무전해 도금 방식의 경우, 전기 소스가 사용되지 않는 것에 의해 솔더도금이 일정 두께 이상으로 확보되기 어렵고 솔더도금면에 기공이 발생되어 솔더도금층(160)이 견고하지 못할 수 있는 단점이 있으나, 상술한 전해도금 방식을 사용하는 경우 솔더도금의 두께 조절이 용이하므로 상기 솔더도금층(160)의 두께를 충분히 확보할 수 있는 이점이 있음은 물론이며 솔더도금면에 기공이 발생되지 않으므로 견고하고 결정성 있는 솔더도금층(160)을 형성할 수 있는 이점이 있다.
또한, 구리층 상면, 즉 패드 상면에 솔더층 형성시 본 발명과 같은 도금 방식을 이용하는 것에 따르면, 서로 인접된 패드면 즉, 패드면과 패드면 사이의 간격이 좁은 경우, 종래의 인쇄 능력의 한계를 갖는 스크린 장비와는 달리, 인접된 각 패드면 상에 상기 솔더층이 개별적으로 형성될 수 있어 패드면 간이 단락되는 일이 없으며 이에 따라 제품 수율 향상 및 원가 절감의 효과가 있다.
즉, 본 발명과 같이 솔더층 형성시 도금 방식을 이용하는 것에 의해, 상호 미세한 간격을 갖는 패드면 각각에 관한 솔더층 형성이 안정적이고 용이하게 가능하다는 것은, 전자부품의 소형화 추세에 현실적으로 대응된다는 점에서 산업적 효용성이 충분히 있다.
또한, 본 발명에 따르면, 1개의 패키지 기판 표면상에 여러가지 접속(Connection)이 이루어질 수 있도록, 즉 도금이 수행되지 않는 부분에는 제2PSR층(120) 형성, 금도금이 수행되는 부분에는 금도금층(140) 형성, 솔더도금이 수행될 부분에는 솔더도금층(160) 형성과 같이, 용도별 각기 다른 표면처리가 가능하고 이에 따라 IC 소자간의 다양한 접속이 가능한 이점이 있다.
이러한 본 발명의 솔더 범프 제조 공정은, 일반적인 IC 소자뿐만 아니라 플립칩(Flip Chip) 소자 등의 다양한 분야에 적용 및 응용될 수 있음은 물론이다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 따른 솔더 범프 제조공정에 따르면, 솔더층 형성시 도금방식을 이용함에 따라 상호 미세한 간격을 갖는 패드면 각각에 관한 솔더층 형성이 안정적이고 용이하게 수행될 수 있어 제품 수율을 향상시키고 원가를 절감시킬 수 있으며, 패키지 기판 표면상에 용도별 각기 다른 표면처리(금도금, 솔더도금)가 가능하여 IC 소자간의 다양한 접속이 이루어질 수 있는 이점이 있다.

Claims (3)

  1. 기판 상면 및 상기 기판 상부에 형성된 회로인 구리층 상면에 제1PSR층을 형성하는 제1PSR 형성 단계;
    상기 제1PSR층 상면을 연마하여 상기 구리층 상면을 외부로 노출시키는 제1PSR 연마 단계;
    상기 구리층 중에서 금도금과 솔더도금이 수행될 각각의 구리층 부분인 제1구리층과 제2구리층을 제외한 나머지 구리층 부분인 비도금구리층 상면에 제2PSR층을 형성하는 제2PSR 형성 단계;
    상기 제2구리층 상면에 금레지스트층을 형성하는 금레지스트 형성 단계;
    상기 제1구리층 상면에 금도금을 수행하여 금도금층을 형성하고 상기 제2구리층 상면의 상기 금레지스트층을 박리하는 금도금 단계;
    상기 제1구리층의 금도금층 상면에 솔더레지스트층을 형성하는 솔더레지스트 형성 단계; 및
    상기 제2구리층 상면에 솔더도금을 수행하여 솔더도금층을 형성하고 상기 제1구리층 상면의 상기 솔더레지스트층을 박리하는 솔더도금 단계를 포함하는 솔더 범프 제조공정.
  2. 제 1항에 있어서, 상기 제1PSR 연마 단계는,
    세라믹 소재를 이용한 세라믹 연마 또는 폴리머 소재를 이용한 폴리머 연마 가 적용되는 것을 특징으로 하는 솔더 범프 제조공정.
  3. 제 1항에 있어서, 상기 솔더도금 단계는,
    SnPb 전해도금 방식이 적용되는 것을 특징으로 하는 솔더 범프 제조공정.
KR1020070053495A 2007-05-31 2007-05-31 솔더 범프 제조공정 KR20080105651A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070053495A KR20080105651A (ko) 2007-05-31 2007-05-31 솔더 범프 제조공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053495A KR20080105651A (ko) 2007-05-31 2007-05-31 솔더 범프 제조공정

Publications (1)

Publication Number Publication Date
KR20080105651A true KR20080105651A (ko) 2008-12-04

Family

ID=40366903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053495A KR20080105651A (ko) 2007-05-31 2007-05-31 솔더 범프 제조공정

Country Status (1)

Country Link
KR (1) KR20080105651A (ko)

Similar Documents

Publication Publication Date Title
KR101131288B1 (ko) 인쇄회로기판 및 그 제조방법
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
KR100890447B1 (ko) 매립형 인쇄회로기판 제조방법
KR101609016B1 (ko) 반도체 소자용 기판의 제조 방법 및 반도체 장치
US20040222015A1 (en) Printed circuit board manufacturing method and printed circuit board
JP6840935B2 (ja) 配線回路基板の製造方法
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
KR20090030192A (ko) 패키지 기판 구조체 및 그 제조방법
KR20110038457A (ko) 무전해 니켈 도금층을 갖는 금속배선 구조 및 그 제조방법
US20130032485A1 (en) Method of fabricating circuit board
KR100648916B1 (ko) 반도체 패키지용 인쇄회로기판의 윈도우 가공방법
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
CN109714903A (zh) 一种ic载板表面处理方法
CN109661124A (zh) 一种ic载板新型表面处理方法
JP2006294670A (ja) 半導体装置の製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR20080105651A (ko) 솔더 범프 제조공정
KR20040076165A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
TWI741325B (zh) 印刷電路板
KR100841777B1 (ko) 솔더 범프 제조공정
KR101114260B1 (ko) 양면 금도금 공법을 이용하는 인쇄회로기판의 제조 방법
KR100582425B1 (ko) 회로기판의 비어홀 필링방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application