KR20080104547A - 실리콘 탐침 카드 조립체 및 이의 접합 방법 - Google Patents

실리콘 탐침 카드 조립체 및 이의 접합 방법 Download PDF

Info

Publication number
KR20080104547A
KR20080104547A KR1020070051461A KR20070051461A KR20080104547A KR 20080104547 A KR20080104547 A KR 20080104547A KR 1020070051461 A KR1020070051461 A KR 1020070051461A KR 20070051461 A KR20070051461 A KR 20070051461A KR 20080104547 A KR20080104547 A KR 20080104547A
Authority
KR
South Korea
Prior art keywords
probe
silicon
terminal
circuit board
lower circuit
Prior art date
Application number
KR1020070051461A
Other languages
English (en)
Other versions
KR100896502B1 (ko
Inventor
최우범
서상원
박상용
박길수
최완섭
Original Assignee
(주)미코엠에스티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)미코엠에스티 filed Critical (주)미코엠에스티
Priority to KR1020070051461A priority Critical patent/KR100896502B1/ko
Publication of KR20080104547A publication Critical patent/KR20080104547A/ko
Application granted granted Critical
Publication of KR100896502B1 publication Critical patent/KR100896502B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 실리콘 탐침 구조체의 제조시에 실리콘 기판 자체를 탐침 카드의 구성체로 제작하여 원하는 크기로 절단하여 하부 기판에 직접 접합하는 것에 의해 제작 및 사용의 효율성을 높인 실리콘 탐침 구조체 및 이의 접합 방법에 관한 것으로, 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부를 포함하는 실리콘 탐침 구조체;다층의 배선으로 이루어진 하부 회로 기판;을 포함하고, 전도성 접합 물질층에 의해 상기 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자가 접합 연결되는 것을 특징으로 한다.
탐침 카드, MLC, 다층 전극 세라믹, 탐침 구조체, 범프 본딩, 열압착 본딩

Description

실리콘 탐침 카드 조립체 및 이의 접합 방법{Silicon probe card assembly and method for bonding the same}
도 1은 종래 기술의 탐침 구조체의 하부 기판 접합 구조를 나타낸 단면도
도 2a와 도 2b는 종래 기술의 탐침 구조체의 평면 사진 및 페일 상태의 구성도
도 3a와 도 3b는 본 발명에 따른 실리콘 웨이퍼 구조체 마스크 구성도 및 탐침 구조체의 단위 셀 구성도
도 4a내지 도 4d는 본 발명에 따른 실리콘 웨이퍼 구조체의 상태에 따른 개별 평면 구성도
도 5는 본 발명에 따른 실리콘 탐침 카드 조립체의 접합 상태의 단면 구성도
도 6a내지 도 6c는 본 발명에 따른 실리콘 탐침 카드 조립체의 접합 공정 단면도
도 7a와 도 7b는 본 발명의 다른 실시예에 따른 실리콘 탐침 카드 조립체의 접합 구조 단면도
도면의 주요 부분에 대한 부호의 설명
41. 실리콘 유닛 42. 탐침 구조체
43, 64. 홈 51, 61, 71. 하부 회로 기판
52. 하부 기판 접합 단자 53. 접합 물질층
54, 63, 73. 탐침 기둥부 55, 66, 75. 탐침 빔부
56, 67, 74. 탐침 62. 정렬 돌기
65. 단자 68, 78. 전도성 접합 물질층
79. 확장 형태의 단자
본 발명은 실리콘 탐침 구조체에 관한 것으로, 구체적으로 실리콘 기판 자체를 탐침 카드의 구성체로 제작하여 원하는 크기로 절단하여 하부 기판에 직접 접합하는 것에 의해 제작 및 사용의 효율성을 높인 실리콘 탐침 구조체 및 이의 접합 방법에 관한 것이다.
일반적으로 반도체 제조 공정에서는 웨이퍼 제조 프로세스를 종료한 후 프로빙 테스트에 의해 양품을 선별하고, 이 양품을 패키지에 수납하여 최종 제품의 형태로 마무리한다.
웨이퍼 상태에서 다이소트 전에 프로브 카드와 프로버를 사용하여 프로빙을 행할 때에는, 효율을 고려하면 웨이퍼상의 모든 집적회로 칩 영역상의 프로빙시에 칩 영역상의 패드에 대하여 프로브 카드의 프로브 팁을 동시에 접촉시켜서 전압 및 전기적 신호를 인가하는 것이 이상적이다.
물론, 프로브 카드를 이용한 검사는 반도체 메모리 소자 이외에도 디스플레 이 소자를 포함하는 다양한 반도체 장치의 검사에도 적용된다.
이하에서 첨부된 도면을 참고하여 종래 기술의 탐침 구조체에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 탐침 구조체의 하부 기판 접합 구조를 나타낸 단면도이다.
종래 기술의 탐침 카드의 구조를 보면 탐침 카드 구조의 하부에 위치한 하부 기판(Multi-Level Cell;MLC, 다층전극세라믹)(11)에서 하부 기판 단자(12)상에 직접 금속 기둥을 형성하여 탐침 카드가 움직일 수 있는 공간을 형성한 것이다.
즉, 하부 기판(11)에서 금속 기둥(stud)을 형성하고, 탐침을 받쳐주는 수평팔(beam)(13)(14)을 형성하고, 탐침의 끝단(tip/post)을 형성하고 팁 부분을 반도체 장치(16)들의 단자(15)에 접촉시키는 구조이다.
그러나 이와 같은 공정 방법은 하부 기판의 어느 한 부분에서 공정 진행 중에 문제가 발생하게 되면 하부 기판 자체를 사용할 수 없게 되는 문제가 발생하게 된다.
이럴 경우에는 현재까지의 공정에 투입된 노력 모두를 손실로 처리해야 하는 상황이 발생하게 되며, 이로 인해 생산자는 공정의 위험성을 고려해야 하여 결국 높은 생산 비용을 유발하게 된다.
도 2a와 도 2b는 종래 기술의 탐침 구조체의 평면 사진 및 페일 상태의 구성도이다.
도 2b에서와 같이, 탐침 카드 구조의 하부에 위치한 하부 기판의 단자상에 직접 금속 기둥을 형성하여 탐침 카드가 움직일 수 있는 공간을 형성하는 구조이기 때문에 수천개의 핀 중에서 2개의 페일에 의해 제품 전체를 사용하지 못하고 불량 처리를 하여야 하는 문제가 있다.
본 발명은 이와 같은 종래 기술의 탐침 구조체의 문제를 해결하기 위한 것으로, 탐침 구조체의 제조시에 실리콘 기판 자체를 탐침 카드의 구성체로 제작하여 원하는 크기로 절단하여 하부 기판에 직접 접합하는 것에 의해 제작 및 사용의 효율성을 높인 실리콘 탐침 구조체 및 이의 접합 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 실리콘 탐침 구조체는 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부를 포함하는 실리콘 탐침 구조체;다층의 배선으로 이루어진 하부 회로 기판;을 포함하고, 전도성 접합 물질층에 의해 상기 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자가 접합 연결되는 것을 특징으로 한다.
다른 목적을 달성하기 위한 본 발명에 따른 실리콘 탐침 구조체는 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부와, 상기 탐침 기둥부와 이격되어 하부 방향으로 형성되는 정렬 홈을 포함하는 실리콘 탐침 구조체; 상기 정렬 홈에 대응되는 위치에 형성되는 정렬 돌기를 갖는 다층의 배선으로 이루어진 하부 회로 기판;을 포함하고, 상기 정렬 홈에 정렬 돌기가 삽입되고 상기 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자가 전도성 접합 물질층에 의해 접합 연결되는 것을 특징으로 한다.
또 다른 목적을 달성하기 위한 본 발명에 따른 실리콘 탐침 구조체는 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부를 포함하는 실리콘 탐침 구조체;다층의 배선으로 이루어진 하부 회로 기판;을 포함하고, 비전도성 접합 물질층에 의해 상기 실리콘 탐침 구조체와 하부 회로 기판이 기계적으로 접합되고, 전도성 접합 물질층에 의해 상기 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자가 전기적으로 연결되는 것을 특징으로 한다.
그리고 다른 목적을 달성하기 위한 본 발명에 따른 실리콘 탐침 구조체의 접합 방법은 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부를 포함하는 실리콘 탐침 구조체를 형성하는 단계;상기 실리콘 탐침 구조체의 상태에 따라 선택적으로 절단하는 단계;상기 선택적으로 절단된 실리콘 탐침 구조체를 하부 회로 기판과 접합하는 단계를 포함하는 것을 특징으로 한다.
다른 목적을 달성하기 위한 본 발명에 따른 실리콘 탐침 구조체의 접합 방법은 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결 하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부와, 상기 탐침 기둥부와 이격되어 하부 방향으로 형성되는 정렬 홈을 포함하는 실리콘 탐침 구조체를 형성하는 단계;상기 정렬 홈에 대응되는 위치에 형성되는 정렬 돌기를 갖는 다층의 배선으로 이루어진 하부 회로 기판을 형성하는 단계;상기 실리콘 탐침 구조체를 선택적으로 절단하는 단계;상기 선택적으로 절단된 실리콘 탐침 구조체의 정렬 홈에 정렬 돌기를 삽입시켜, 상기 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자를 전도성 접합 물질층을 사용하여 접합 연결하는 단계를 를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 실리콘 탐침 구조체 및 이의 접합 방법의 바람직한 실시예에 관하여 상세히 설명하면 다음과 같다.
본 발명에 따른 실리콘 탐침 구조체 및 이의 접합 방법의 특징 및 이점들은 이하에서의 각 실시예에 대한 상세한 설명을 통해 명백해질 것이다.
도 3a와 도 3b는 본 발명에 따른 실리콘 웨이퍼 구조체 마스크 구성도 및 탐침 구조체의 단위 셀 구성도이고, 도 4a내지 도 4d는 본 발명에 따른 실리콘 웨이퍼 구조체의 상태에 따른 개별 평면 구성도이다.
본 발명은 전기적 소자들의 전기적 특성 검사에 사용되는 탐침 카드를 제작하는 방법으로 실리콘 공정을 이용하여 실리콘 기판 자체를 탐침 카드의 구성체로 제작하고, 원하는 크기로 절단하여 탐침 카드의 하부기판에 직접 접합시키는 것에 의해 제조 및 사용의 효율성을 높인 것이다.
본 발명에서는 실리콘 공정의 용이성을 이용하여 탐침 구조물이 형성되어 있 는 상부 기판을 제작하고 원하는 크기로 절단하여 하부 기판(MLC기판)에 접합하는 구조이다.
여기서, 절단하는 탐침의 크기 및 개수는 공정 편의성과 생산수율에 맞도록 절단한다.
먼저, 실리콘 공정을 이용하여 도 3a에서와 같이 탐침 구조체를 형성하고, 제조된 기판의 탐침 구조체들이 도 3b에서와 같이 완벽하다면 공정을 진행 한 실리콘 웨이퍼 전체를 하부 기판과 접합해 사용할 수 있다.
만약, 실리콘 웨이퍼에서 개개의 유닛 셀이 완벽하게 형성된 부분과 그렇지 못한 부분이 존재하는 경우에는 완벽하게 형성된 부분만을 선택적으로 절단하여 하부 기판에 접합한다.
이와 같이 페일이 발생한 단위 셀들을 제외하고 사용할 수 있는 것은 탐침 구조체가 실리콘 웨이퍼상에서 이루어지기 때문이다.
만약, 본 발명에서와 같이 실리콘 공정의 용이성을 이용하여 탐침 구조물이 형성되어 있는 상부 기판을 제작하는 방법이 아니고, 하부 기판상에 기둥층을 형성하고 탐침 빔부 및 탐침을 형성하는 구조인 경우에는 이미 제조된 하부 기판 때문에 절단을 할 수가 없다.
본 발명의 실리콘 탐침 카드 조립체 및 이의 접합 방법에서 절단하는 실리콘에 포함되는 유닛 셀의 갯수나 절단해 접합하는 모양 등은 도 4a내지 도 4d에서와 같이 유닛 셀의 상태뿐만 아니라 공정의 편의성과 탐침 구조체의 수율에 따라 결정한다.
여기서, 유닛 셀은 하나의 반도체 칩을 프로빙하는 최소 단위이다.
그리고 유닛 셀(41)은 탐침 구조체들(42)과 이 탐침 구조체들(42)이 형성된 주변 영역에 형성되는 정렬 홈(43)을 포함한다.
본 발명에 따른 실리콘 탐침 카드 조립체의 구조는 다음과 같다.
도 5는 본 발명에 따른 실리콘 탐침 카드 조립체의 접합 상태의 단면 구성도이다.
도 5와 같이, 실리콘 탐침 카드 조립체는 검사 대상물의 단자에 접촉되는 탐침(56)과, 상기 탐침(56)을 지지하고 전기적으로 연결하는 탐침 빔부(55) 그리고 상기 탐침 빔부(55)와 하부 기판의 단자를 연결하는 탐침 기둥부(54)를 포함하는 실리콘 탐침 구조체와, 다층의 배선으로 이루어진 하부 회로 기판(51)을 포함하고 구성된다.
여기서, 상기 하부 회로 기판(51)의 배선에 연결되는 하부 기판 접합 단자(52)와 상기 실리콘 탐침 구조체의 탐침 기둥부(54)에 연결되는 단자는 전도성 접합 물질층(53)에 의해 전기적으로 연결된다.
이와 같이 검사 대상물의 단자에 접촉되는 탐침(56)과, 상기 탐침(56)을 지지하고 전기적으로 연결하는 탐침 빔부(55) 그리고 상기 탐침 빔부(55)와 하부 기판의 단자를 연결하는 탐침 기둥부(54)를 포함하는 실리콘 탐침 구조체가 실리콘 기판에 일체형으로 형성되는 구조이기 때문에, 하부 회로 기판과 접합 이전 단계에서 양호한 상태(또는 하부 회로 기판의 칩 사이즈 등의 기준으로)의 실리콘 탐침 구조체만을 선택적으로 절단하여 접합할 수 있는 구조이다.
이하에서 상기한 도 5에서 설명한 실리콘 탐침 구조체와는 다른 실시예에 따른 실리콘 탐침 카드 조립체의 접합 구조 및 접합 방법을 설명한다.
도 6a내지 도 6c는 본 발명에 따른 실리콘 탐침 카드 조립체의 접합 공정 단면도이고, 도 7a와 도 7b는 본 발명의 다른 실시예에 따른 실리콘 탐침 카드 조립체의 접합 구조 단면도이다.
도 6a내지 도 6c에서의 실리콘 탐침 구조체는 실리콘 탐침 구조체가 형성되는 실리콘 기판(상부 기판)과 하부 회로 기판(61)의 접합 단계에서의 정확성 및 용이성을 확보하기 위하여 상부 기판에 정렬 홈(64)을 형성하고, 하부 회로 기판(61)에 상기 정렬 홈에 대응되는 위치에 정렬 돌기(62)를 형성한 것이다.
그 구성은 검사 대상물의 단자에 접촉되는 탐침(67)과, 상기 탐침(67)을 지지하고 전기적으로 연결하는 탐침 빔부(66) 그리고 상기 탐침 빔부(66)와 하부의 단자를 연결하는 탐침 기둥부(63)와, 상기 탐침 기둥부(63)와 이격되어 하부 방향으로 형성되는 정렬 홈(64) 및 탐침 기둥부(63)에 연결되는 단자(65)를 포함하고 실리콘 탐침 구조체가 구성된다.
그리고 다층의 배선으로 이루어진 하부 회로 기판(61)에 상기 실리콘 탐침 구조체가 형성되는 기판의 하부 방향으로 형성되는 정렬 홈(64)에 대응되는 위치에 정렬 돌기(62)가 형성된다.
여기서, 상기 정렬 홈(64)에 정렬 돌기(62)가 삽입되고 상기 하부 회로 기판(61)의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부(63)에 연결된 단자(65)가 전도성 접합 물질층(68)에 의해 접합 연결된다.
그리고 상기 실리콘 탐침 구조체의 탐침 기둥부(63)에 연결되어 확장되는 형태의 단자(65)에 의해 다층의 배선으로 이루어진 하부 회로 기판(61)의 단자와 탐침 기둥부(63)는 정확히 얼라인되지 않고도 서로 전기적으로 연결될 수 있다.
이는 상부 기판에서의 실리콘 탐침 구조체의 제조 공정 및 하부 회로 기판의 제조 공정의 여유도 그리고 설계 마진을 확보하기 위한 것이다.
이와 같은 구조를 갖는 실리콘 탐침 구조체의 하부 회로 기판과의 접합 공정은 다음과 같다.
본 발명에 따른 실리콘 탐침 구조체의 하부 회로 기판과의 접합 공정은 제 1 공정으로 실리콘기판을 이용한 탐침 구조물을 형성하고, 제 2 공정으로 상기 제작된 탐침 구조물이 형성된 실리콘기판을 원하는 크기로 절단한 후, 제 3 공정으로 상기 절단된 탐침 구조물이 형성된 실리콘 기판을 플립칩(flip-chip) 방식으로 하부 회로 기판 위에 정렬한 후 접합하여 이루어진다.
여기서, 접합은 도전성 접합물질을 이용하여 전극 연결과 함께 접합할 수도 있으며, 스프링구조와 같은 전극 연결구조물을 형성한 후 별도의 위치에 도전성이나 비전도성 접합물질을 이용하여 접합하여 고정시킬 수 있다.
구체적으로, 도 6a에서와 같이, 다층 배선으로 이루어진 하부 회로 기판(61)상에 접합 단계에서의 정확성을 높이고 기계적인 결합 강도를 높이기 위한 정렬 돌기(62)를 형성한다.
그리고 도 6b에서와 같이, 검사 대상물의 단자에 접촉되는 탐침(67)과, 상기 탐침(67)을 지지하고 전기적으로 연결하는 탐침 빔부(66) 그리고 상기 탐침 빔 부(66)와 하부의 단자를 연결하는 탐침 기둥부(63)와, 상기 탐침 기둥부(63)와 이격되어 하부 방향으로 형성되는 정렬 홈(64) 및 탐침 기둥부(63)에 연결되는 단자(65)를 포함하는 실리콘 탐침 구조체를 일체형으로 형성한다.
그리고 상기 탐침 구조체가 형성된 실리콘 기판을 원하는 크기로 절단한다.
이어, 도 6c에서와 같이, 상기 선택적으로 절단된 실리콘 탐침 구조체의 정렬 홈(64)에 정렬 돌기(62)를 삽입시켜, 상기 하부 회로 기판(61)의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부(63)에 연결된 단자(65)를 전도성 접합 물질층(68)을 사용하여 접합 연결한다.
이와 같은 접합 공정은 도전성 페이스트를 이용한 범프 본딩 방법 또는 AuSn, AgSn 등을 이용하는 공정 본딩(eutectic bonding) 방법 또는 Au 본딩을 이용하는 열압착 방식의 본딩들이 이용될 수 있다.
다른 실시예에 따른 실리콘 탐침 카드 조립체의 접합 구조를 설명한다.
도 7a의 탐침 카드 조립체는 실리콘 탐침 구조체의 탐침 기둥부(73)에 연결되어 확장되는 형태의 단자(79)에 의해 다층의 배선으로 이루어진 하부 회로 기판(71)의 단자(78)와 탐침 기둥부(73)는 정확히 얼라인되지 않고도 서로 전기적으로 연결될 수 있도록한 구조이다.
그 구성은 검사 대상물의 단자에 접촉되는 탐침(74)과, 상기 탐침(74)을 지지하고 전기적으로 연결하는 탐침 빔부(75) 그리고 상기 탐침 빔부(75)와에 연결되는 탐침 기둥부(73)와, 탐침 기둥부(73)에 연결되어 확장되는 형태의 단자(79)를 포함하는 실리콘 탐침 구조체와, 다층의 배선으로 이루어진 하부 회로 기판(71)을 포함하고 구성된다.
여기서, 상기 하부 회로 기판의 배선에 연결되는 하부 기판 접합 단자(78)와 상기 실리콘 탐침 구조체의 탐침 기둥부(73)에 연결되는 확장 형태의 단자(79)는 전도성 접합 물질층(72)에 의해 전기적으로 연결된다.
이와 같이 실리콘 탐침 구조체가 실리콘 기판에 일체형으로 형성되는 구조이기 때문에, 하부 회로 기판과 접합 이전 단계에서 양호한 상태(또는 하부 회로 기판의 사이즈 등의 기준으로)의 실리콘 탐침 구조체만을 선택적으로 절단하여 접합할 수 있는 구조이다.
또한, 실리콘 탐침 구조체의 탐침 기둥부(73)에 연결되어 확장되는 형태의 단자(79)에 의해 실리콘 탐침 구조체의 제조 공정 및 하부 회로 기판의 제조 공정의 여유도 그리고 설계 마진을 확보할 수 있도록한 구조이다.
그리고 도 7b의 탐침 카드 조립체는 비전도성 접합 물질층을 사용하여 실리콘 탐침 구조체와 하부 회로 기판이 기계적으로 접합하고, 전도성 접합 물질층에 의해 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자를 전기적으로 연결하는 구조이다.
그 구성은 검사 대상물의 단자에 접촉되는 탐침(74)과, 상기 탐침(74)을 지지하고 전기적으로 연결하는 탐침 빔부(75) 그리고 상기 탐침 빔부(75)와 하부의 단자를 연결하는 탐침 기둥부(73)를 포함하는 실리콘 탐침 구조체와, 다층의 배선으로 이루어진 하부 회로 기판(71)을 포함하고, 비전도성 접합 물질층(76)에 의해 상기 실리콘 탐침 구조체와 하부 회로 기판이 기계적으로 접합되고, 전도성 접합 물질층(77)에 의해 상기 하부 회로 기판의 배선에 연결되는 단자(78)와 상기 실리콘 탐침 구조체의 탐침 기둥부(73)에 연결된 단자(79)가 전기적으로 연결되는 구조이다.
이 구조 역시 실리콘 탐침 구조체가 실리콘 기판에 일체형으로 형성되는 구조이기 때문에, 하부 회로 기판과 접합 이전 단계에서 양호한 상태(또는 하부 회로 기판의 사이즈 등의 기준으로)의 실리콘 탐침 구조체만을 선택적으로 절단하여 접합할 수 있는 구조이다.
이상에서 설명한 본 발명에 따른 실리콘 탐침 카드 조립체 및 이의 접합 방법은 용이한 실리콘 공정을 사용함으로써 용이하게 탐침 구조체를 갖는 실리콘 상부 기판을 형성할 수 있다.
따라서, 형성된 상부 기판을 셀 단위로 절단하여 하부 기판에 접합할 수 있기 때문에 공정하기 힘든 하부 기판에 직접 제작하는 방식으로 인한 손실을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이와 같은 본 발명에 따른 실리콘 탐침 카드 조립체 및 이의 접합 방법은 탐침 구조체의 제조시에 실리콘 기판 자체를 탐침 카드의 구성체로 제작하여 원하는 크기로 절단하여 하부 기판에 직접 접합하는 것에 의해 제작 및 사용의 효율성을 높일 수 있는 효과가 있다.
또한, 실리콘 공정을 사용함으로써 용이하게 탐침 구조체를 갖는 실리콘 상부 기판을 형성할 수 있고, 형성된 상부 기판을 셀 단위로 절단하여 하부 기판에 접합할 수 있기 때문에 공정하기 힘든 하부 기판에 직접 제작하는 방식으로 인한 손실을 방지할 수 있다.
이는 실리콘기판에 형성된 탐침 구조체들의 수율에 따라서 원하는 크기로 실리콘을 절단하여 사용함으로써 생산성을 높이는 효과를 갖는다.

Claims (7)

  1. 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부를 포함하는 실리콘 탐침 구조체;
    다층의 배선으로 이루어진 하부 회로 기판;을 포함하고,
    전도성 접합 물질층에 의해 상기 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자가 접합 연결되는 것을 특징으로 하는 실리콘 탐침 카드 조립체.
  2. 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부와, 상기 탐침 기둥부와 이격되어 하부 방향으로 형성되는 정렬 홈을 포함하는 실리콘 탐침 구조체;
    상기 정렬 홈에 대응되는 위치에 형성되는 정렬 돌기를 갖는 다층의 배선으로 이루어진 하부 회로 기판;을 포함하고,
    상기 정렬 홈에 정렬 돌기가 삽입되고 상기 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자가 전도성 접합 물질층에 의해 접합 연결되는 것을 특징으로 하는 실리콘 탐침 카드 조립체.
  3. 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부를 포함하는 실리콘 탐침 구조체;
    다층의 배선으로 이루어진 하부 회로 기판;을 포함하고,
    비전도성 접합 물질층에 의해 상기 실리콘 탐침 구조체와 하부 회로 기판이 기계적으로 접합되고, 전도성 접합 물질층에 의해 상기 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자가 전기적으로 연결되는 것을 특징으로 하는 실리콘 탐침 카드 조립체.
  4. 제 1 항 내지 제 3 항의 어느 하나의 항에 있어서,
    탐침 기둥부에 연결되는 단자가 탐침 기둥부보다 확장되는 형태로 형성되어 하부 회로 기판의 단자와 탐침 기둥부와 얼라인되지 않는 상태에서 전기적으로 연결되는 것을 특징으로 하는 실리콘 탐침 조립체.
  5. 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부를 포함하는 실리콘 탐침 구조체를 형성하는 단계;
    상기 실리콘 탐침 구조체의 상태에 따라 선택적으로 절단하는 단계;
    상기 선택적으로 절단된 실리콘 탐침 구조체를 하부 회로 기판과 접합하는 단계를 포함하는 것을 특징으로 하는 실리콘 탐침 카드 조립체의 접합 방법.
  6. 검사 대상물의 단자에 접촉되는 탐침과, 상기 탐침을 지지하고 전기적으로 연결하는 탐침 빔부 그리고 상기 탐침 빔부와 하부의 단자를 연결하는 탐침 기둥부와, 상기 탐침 기둥부와 이격되어 하부 방향으로 형성되는 정렬 홈을 포함하는 실리콘 탐침 구조체를 형성하는 단계;
    상기 정렬 홈에 대응되는 위치에 형성되는 정렬 돌기를 갖는 다층의 배선으로 이루어진 하부 회로 기판을 형성하는 단계;
    상기 실리콘 탐침 구조체를 선택적으로 절단하는 단계;
    상기 선택적으로 절단된 실리콘 탐침 구조체의 정렬 홈에 정렬 돌기를 삽입시켜, 상기 하부 회로 기판의 배선에 연결되는 단자와 상기 실리콘 탐침 구조체의 탐침 기둥부에 연결된 단자를 전도성 접합 물질층을 사용하여 접합 연결하는 단계를 포함하는 것을 특징으로 하는 실리콘 탐침 카드 조립체의 접합 방법.
  7. 제 5 항 또는 제 6 항에 있어서, 실리콘 탐침 구조체와 하부 회로 기판의 접합 단계에서,
    도전성 페이스트를 이용한 범프 본딩 방법 또는 AuSn, AgSn을 이용하는 공정 본딩(eutectic bonding) 방법 또는 Au 본딩을 이용하는 열압착 방식을 사용하여 접합하는 것을 특징으로 하는 실리콘 탐침 카드 조립체의 접합 방법.
KR1020070051461A 2007-05-28 2007-05-28 실리콘 탐침 카드 조립체 및 이의 접합 방법 KR100896502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070051461A KR100896502B1 (ko) 2007-05-28 2007-05-28 실리콘 탐침 카드 조립체 및 이의 접합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070051461A KR100896502B1 (ko) 2007-05-28 2007-05-28 실리콘 탐침 카드 조립체 및 이의 접합 방법

Publications (2)

Publication Number Publication Date
KR20080104547A true KR20080104547A (ko) 2008-12-03
KR100896502B1 KR100896502B1 (ko) 2009-05-08

Family

ID=40366151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070051461A KR100896502B1 (ko) 2007-05-28 2007-05-28 실리콘 탐침 카드 조립체 및 이의 접합 방법

Country Status (1)

Country Link
KR (1) KR100896502B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102154987B1 (ko) 2018-12-31 2020-09-11 주식회사 인팩 기어구동 액추에이터 장치의 고장 판별 방법 및 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100328540B1 (ko) * 1998-10-29 2002-11-22 에이엠에스티 주식회사 수직형 탐침카드

Also Published As

Publication number Publication date
KR100896502B1 (ko) 2009-05-08

Similar Documents

Publication Publication Date Title
US11193953B2 (en) 3D chip testing through micro-C4 interface
US6672876B1 (en) Probe card with pyramid shaped thin film contacts
US8067267B2 (en) Microelectronic assemblies having very fine pitch stacking
US7317249B2 (en) Microelectronic package having stacked semiconductor devices and a process for its fabrication
US8362620B2 (en) Electronic devices with extended metallization layer on a passivation layer
US8531039B2 (en) Micro pin grid array with pin motion isolation
US20080054434A1 (en) Semiconductor stack package for optimal packaging of components having interconnections
TWI229401B (en) A wafer lever test and bump process and a chip structure with test pad
JP2002005960A (ja) プローブカードおよびその製造方法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US20080150101A1 (en) Microelectronic packages having improved input/output connections and methods therefor
US9412691B2 (en) Chip carrier with dual-sided chip access and a method for testing a chip using the chip carrier
US20040012405A1 (en) Probe card with full wafer contact configuration
CN114944380A (zh) 测试结构、量子芯片及其制作和测试方法
CN109585317B (zh) 测试设备及测试方法
JP2000121673A (ja) コンタクタ
KR100896502B1 (ko) 실리콘 탐침 카드 조립체 및 이의 접합 방법
JP6092729B2 (ja) プローブカード及びその製造方法
US7474113B2 (en) Flexible head probe for sort interface units
CN105390471A (zh) 扇出晶圆级封装结构
TW201303309A (zh) 探針卡及其製作方法
KR20110115306A (ko) 반도체 칩
CN105304507A (zh) 扇出晶圆级封装方法
JP4490978B2 (ja) コンタクタ
JP6697999B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130313

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 11