KR20080100489A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20080100489A
KR20080100489A KR1020087024860A KR20087024860A KR20080100489A KR 20080100489 A KR20080100489 A KR 20080100489A KR 1020087024860 A KR1020087024860 A KR 1020087024860A KR 20087024860 A KR20087024860 A KR 20087024860A KR 20080100489 A KR20080100489 A KR 20080100489A
Authority
KR
South Korea
Prior art keywords
display
discharge
electrodes
electrode
address
Prior art date
Application number
KR1020087024860A
Other languages
Korean (ko)
Inventor
노부유끼 다까하시
Original Assignee
히다찌 플라즈마 디스플레이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다찌 플라즈마 디스플레이 가부시키가이샤 filed Critical 히다찌 플라즈마 디스플레이 가부시키가이샤
Priority to KR1020087024860A priority Critical patent/KR20080100489A/en
Publication of KR20080100489A publication Critical patent/KR20080100489A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/24Sustain electrodes or scan electrodes
    • H01J2211/245Shape, e.g. cross section or pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/34Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444Means for improving contrast or colour purity, e.g. black matrix or light shielding means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

Provided is a plasma display panel for reducing a black luminance by forming a shielding film partially so that the light emission of a reset discharge may be shielded, while keeping the display luminance by the reset discharge and the stability of the drive. In the plasma display panel, a front-side substrate, in which discharge slit are formed between a plurality of display electrodes by arranging the display electrodes in a predetermined direction, and a back-side substrate, in which a plurality of address electrodes are arranged in a direction to intersect with the display electrodes, are so arranged to confront each other that the intersecting portions between the display electrodes and the address electrodes may become cells, thereby to generate a reset discharge for address preparations with the discharge slits and a sustained discharge for the display with the addressed cells. A shielding film (31) is arranged in the light emitting area of the front-side substrate by the reset discharge.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}Plasma Display Panel {PLASMA DISPLAY PANEL}

본 발명은, 플라즈마 디스플레이 패널(PDP)에 관한 것으로,더욱 상세하게는, 3전극 면방전형 PDP의 전극 구조에 관한 것이다.The present invention relates to a plasma display panel (PDP), and more particularly, to an electrode structure of a three-electrode surface discharge type PDP.

종래의 PDP로서, AC 구동형의 3전극 면방전형 PDP가 알려져 있다. 이 PDP는, 한쪽의 기판(예를 들면 전면측 또는 표시면측의 기판)의 내면에 면방전이 가능한 표시 전극을 수평 방향으로 다수 설치하고, 다른 쪽의 기판(예를 들면 배면측의 기판)의 내면에 발광 셀 선택용의 어드레스 전극을 표시 전극과 교차하는 방향으로 다수 설치하고, 표시 전극과 어드레스 전극의 교차부를 1개의 셀(단위 발광 영역)로 하는 것이다. 1화소는, 적색(R) 셀과, 녹색(G) 셀과, 청색(B) 셀의 3개의 셀로 구성된다.As a conventional PDP, an AC drive type three-electrode surface discharge type PDP is known. The PDP is provided with a plurality of display electrodes capable of surface discharge in the horizontal direction on the inner surface of one substrate (for example, the substrate on the front side or the display surface side), and the other substrate (for example, the substrate on the back side). A plurality of address electrodes for light emitting cell selection are provided on the inner side in the direction crossing the display electrodes, and the intersection of the display electrodes and the address electrodes is one cell (unit light emitting region). One pixel is comprised of three cells, a red (R) cell, a green (G) cell, and a blue (B) cell.

PDP는, 이와 같이 제작한 전면측의 기판과 배면측의 기판을 대향시켜 주변을 밀봉한 후, 내부에 방전 가스를 봉입함으로써 제조되어 있다.The PDP is manufactured by sealing the periphery by facing the substrate on the front side and the substrate on the back side thus produced, and then sealing the discharge gas therein.

이 구조의 PDP는, 일반적으로 어드레스·표시 분리 방식으로 구동된다. 이 구동에서는,1프레임을, 휘도의 가중치를 부여한 복수의 서브프레임(이하 'SF'라 함)으로 구성한다. 예를 들면, 1:2:4:8:16:32:64:128의 휘도비를 갖는 8개의 서브 프레임 SF1∼SF8로 구성한다. 각 SF는, 모든 셀을 초기화하는 리세트 기간(어드레 스 준비 기간)과, 발광시킬 셀을 선택하는 어드레스 기간과, 선택한 셀의 발광을 유지하는 서스테인 기간으로 구성한다. 그리고,원하는 서브프레임의 기간만큼 셀을 발광시킴으로써, 계조 표시를 행하도록 하고 있다.The PDP of this structure is generally driven by the address / display separation method. In this driving, one frame is composed of a plurality of subframes (hereinafter, referred to as 'SF') to which weights of luminance are assigned. For example, eight subframes SF1 to SF8 having a luminance ratio of 1: 2: 4: 8: 16: 32: 64: 128 are configured. Each SF comprises a reset period (address preparation period) for initializing all cells, an address period for selecting a cell to emit light, and a sustain period for maintaining light emission of the selected cell. Then, the gray scale display is performed by emitting the cells for the period of the desired subframe.

상기한 리세트 기간에서는, 모든 셀에 리세트 방전을 발생시킨다. 어드레스 기간에서는, 발광시킬 셀에 어드레스 방전을 발생시킨다. 서스테인 기간에서는, 어드레스 방전을 발생시킨 셀에 서스테인 방전(유지 방전)을 발생시킨다.In the above reset period, reset discharge is generated in all cells. In the address period, address discharge is generated in a cell to emit light. In the sustain period, sustain discharge (sustain discharge) is generated in the cell in which the address discharge is generated.

이 PDP의 표시에서는, 전술한 바와 같이, 리세트 기간에서는 초기화를 위해서 모든 셀에 대하여 방전을 발생시킨다. 이 때문에, 화면의 흑 표시의 부분도 약간 발광하고 있으며, 이 리세트 방전에 의한 발광이 크면, 화면의 콘트라스트가 저하한다. 또한,화면에 흑 표시를 행하였을 때의 휘도를 본 발명에서는 흑 휘도(또는 '배경 휘도')라 한다.In the display of this PDP, as described above, in the reset period, discharge is generated for all cells for initialization. For this reason, the part of the black display of a screen is also light-emitted lightly, and when light emission by this reset discharge is large, the contrast of a screen will fall. In addition, in the present invention, the luminance when black display is performed is referred to as black luminance (or 'background luminance').

종래에서는, 이와 같은 흑 휘도를 저감시키기 위해서 리세트 방전용의 전압으로서 둔파 또는 램프 파형의 전압을 인가하고, 방전 강도가 약한 리세트 방전을 발생시키는 방법이 취해지고 있었다(특허 문헌 1 참조).Conventionally, in order to reduce such black brightness, the method of applying the obtuse wave or the ramp waveform voltage as a voltage for reset discharge, and generating a reset discharge with weak discharge intensity was taken (refer patent document 1).

[특허 문헌 1] 일본 특허 공개 평11-352924호 공보[Patent Document 1] Japanese Patent Application Laid-Open No. 11-352924

<발명의 개시><Start of invention>

<발명이 해결하고자 하는 과제>Problems to be Solved by the Invention

그러나, 콘트라스트의 개선을 위해서는 흑 휘도는 될 수 있는 한 낮은 쪽이 바람직하다.However, in order to improve the contrast, the lower the black luminance is, the better.

본 발명은, 이와 같은 사정을 고려하여 이루어진 것으로,리세트 방전과 서 스테인 방전의 발광 형태의 상위에 주목하여, 리세트 방전의 발광이 차폐되도록 부분적으로 차광막을 형성함으로써, 리세트 방전에 의한 표시 휘도나 구동의 안정성 효과를 유지하면서, 흑 휘도를 저감하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and it has been noted that the light shielding film is partially formed so as to shield the light emission of the reset discharge from the light emission forms of the reset discharge and the sustain discharge. It is to reduce the black luminance while maintaining the luminance and the stability effect of driving.

<과제를 해결하기 위한 수단>Means for solving the problem

본 발명은, 복수의 표시 전극을 일정한 방향으로 배치함으로써 표시 전극 간에 면방전을 위한 슬릿을 형성한 전면측의 기판과, 복수의 어드레스 전극을 표시 전극과 교차하는 방향으로 배치한 배면측의 기판을, 표시 전극과 어드레스 전극의 교차부가 셀로 되도록 대향 배치하고, 상기 표시 전극 간의 슬릿에서 어드레스 준비를 위한 리세트 방전과 어드레스된 셀의 표시 전극 간에서 표시를 위한 서스테인 방전을 발생시키는 플라즈마 디스플레이 패널로서, 상기 전면측의 기판의 리세트 방전에 의한 발광 영역에 차광막을 배치한 것을 특징으로 하는 플라즈마 디스플레이 패널이다.The present invention provides a substrate on the front side in which slits for surface discharge are formed between display electrodes by arranging a plurality of display electrodes in a predetermined direction, and a substrate on the back side in which a plurality of address electrodes are arranged in a direction crossing the display electrodes. A plasma display panel which is disposed so that an intersection of a display electrode and an address electrode becomes a cell, and generates a reset discharge for address preparation and a sustain discharge for display between display electrodes of an addressed cell in a slit between the display electrodes, A light shielding film is disposed in a light emitting area caused by reset discharge of a substrate on the front side.

<발명의 효과>Effect of the Invention

본 발명에 의하면, 리세트 방전에 의한 발광이 차광되므로,흑 휘도의 저감과 표시 휘도의 향상을 양립시킬 수 있어,표시의 콘트라스트를 향상시킬 수 있다.According to the present invention, since the light emission due to the reset discharge is shielded, it is possible to make both the reduction of the black luminance and the improvement of the display luminance compatible, and the display contrast can be improved.

도 1은 본 발명의 PDP의 구성을 나타내는 설명도.1 is an explanatory diagram showing a configuration of a PDP of the present invention.

도 2는 본 발명의 제1 실시예를 나타내는 설명도.2 is an explanatory diagram showing a first embodiment of the present invention;

도 3은 도 2의 (a)의 Ⅲ-Ⅲ 단면을 도시한 도면.3 is a sectional view taken along the line III-III of FIG.

도 4는 본 발명의 제2 실시예를 나타내는 설명도.4 is an explanatory diagram showing a second embodiment of the present invention;

도 5는 도 4의 V-V 단면을 도시한 도면.5 is a cross-sectional view taken along the line V-V in FIG.

도 6은 본 발명의 제3 실시예를 나타내는 설명도.6 is an explanatory diagram showing a third embodiment of the present invention;

도 7은 도 6의 Ⅶ-Ⅶ 단면을 도시한 도면.FIG. 7 is a sectional view taken along line VIII-VIII in FIG. 6. FIG.

도 8은 차광막을 배치하지 않은 경우의 비교예를 나타내는 설명도.8 is an explanatory diagram showing a comparative example when no light shielding film is disposed;

도 9는 도 8의 (a)의 Ⅸ-Ⅸ 단면을 도시한 도면.FIG. 9 is a sectional view taken along line VIII-VIII in FIG. 8A. FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: PDP10: PDP

11: 전면측의 기판11: Front side board

12: 투명 전극12: transparent electrode

13: 버스 전극13: bus electrode

17, 24: 유전체층17, 24: dielectric layer

19: 보호막19: shield

21: 배면측의 기판21: back side substrate

28R, 28G, 28B: 형광체층28R, 28G, 28B: phosphor layer

29: 격벽29: bulkhead

30: 방전 공간30: discharge space

A: 어드레스 전극A: address electrode

L: 표시 라인L: display line

X, Y: 표시 전극X, Y: display electrode

<발명을 실시하기 위한 최량의 형태><Best Mode for Carrying Out the Invention>

본 발명에서, 전면측의 기판 및 배면측의 기판으로서는, 글래스, 석영, 세라믹스 등의 기판이나, 이들 기판 위에, 전극, 절연막, 유전체층, 보호막 등의 원하는 구성물을 형성한 기판이 포함된다.In the present invention, the substrate on the front side and the substrate on the back side include substrates such as glass, quartz, ceramics, and the like, and substrates on which the desired components such as electrodes, insulating films, dielectric layers, and protective films are formed.

복수의 표시 전극은, 전면측의 기판에 일정한 방향으로 배치되며, 표시 전극 간에 방전 슬릿을 형성한 것이면 된다. 또한,복수의 어드레스 전극은, 배면측의 기판에, 표시 전극과 교차하는 방향으로 배치된 것이면 된다.The plurality of display electrodes may be disposed on the substrate on the front side in a constant direction, and may have a discharge slit formed between the display electrodes. In addition, the plurality of address electrodes may be disposed on the back side substrate in a direction crossing the display electrodes.

표시 전극 및 어드레스 전극은, 해당 분야에서 공지의 각종 재료와 방법을 이용하여 형성할 수 있다. 전극에 이용되는 재료로서는, 예를 들면, ITO, SnO2 등의 투명한 도전성 재료나, Ag, Au, Al, Cu, Cr 등의 금속의 도전성 재료를 들 수 있다. 전극의 형성 방법으로서는, 해당 분야에서 공지의 각종 방법을 적용할 수 있다. 예를 들면, 인쇄 등의 후막 형성 기술을 이용하여 형성하여도 되며, 물리적 퇴적법 또는 화학적 퇴적법으로 이루어지는 박막 형성 기술을 이용하여 형성하여도 된다. 후막 형성 기술로서는, 스크린 인쇄법 등을 들 수 있다. 박막 형성 기술 중, 물리적 퇴적법으로서는, 증착법이나 스퍼터법 등을 들 수 있다. 화학적 퇴적 방법으로서는, 열 CVD법이나 광 CVD법, 또는 플라즈마 CVD법 등을 들 수 있다.The display electrode and the address electrode can be formed using various materials and methods known in the art. As the material used for the electrode includes, for example, a conductive material of metal such as ITO, a transparent conductive material such as SnO 2 or, Ag, Au, Al, Cu, Cr. As a method for forming the electrode, various methods known in the art can be applied. For example, it may be formed using a thick film forming technique such as printing, or may be formed using a thin film forming technique consisting of physical deposition or chemical deposition. As a thick film formation technique, the screen printing method etc. are mentioned. As a physical deposition method, a vapor deposition method, a sputtering method, etc. are mentioned among thin film formation techniques. Examples of the chemical deposition method include a thermal CVD method, an optical CVD method, a plasma CVD method, and the like.

본 발명에서, 차광막은, 전면측의 기판의 리세트 방전에 의한 발광 영역에 배치되어 있으면 된다. 이 차광막은, 해당 분야에서 공지의 각종 재료와 방법을 이용하여 형성할 수 있다. 예를 들면, 차광막은, 흑색 안료나, 어두운 색의 유전체를 이용하여 형성할 수 있다. 차광막은, 그 밖에, 절연성이 필요로 되지 않는 영역이면, 전술한 전극과 동일한 재료를 이용하여 형성하여도 된다.In this invention, the light shielding film should just be arrange | positioned in the light emitting area | region by reset discharge of the board | substrate of the front side. This light shielding film can be formed using various materials and methods well-known in the said field | area. For example, the light shielding film can be formed using a black pigment or a dark dielectric. In addition, as long as the light shielding film is a region where insulation is not required, the light shielding film may be formed using the same material as the above-described electrode.

상기 구성에서, 차광막은, 슬릿의 중앙부에 배치되어 있는 것이 바람직하다. 또한,차광막은, 한쪽의 표시 전극이 리세트 방전 발생시에서 양극으로 되는 경우에는, 슬릿의 한쪽의 표시 전극측의 엣지부에 배치되어 있어도 된다.In the above configuration, the light shielding film is preferably disposed at the center portion of the slit. Further, the light shielding film may be disposed at the edge portion of one side of the display electrode of the slit when one display electrode becomes an anode at the time of reset discharge occurrence.

본 발명은, 또한,면방전을 위한 복수의 표시 전극을 한 방향으로 배열시켜 설치한 전면측의 기판과, 복수의 어드레스 전극을 표시 전극과 교차하는 방향으로 설치한 배면측의 기판을, 표시 전극과 어드레스 전극의 교차부가 셀로 되도록 대향 배치하고, 상기 표시 전극과 어드레스 전극 간에서 어드레스 준비를 위한 리세트 방전과 어드레스된 셀의 표시 전극 간에서 표시를 위한 서스테인 방전을 발생시키는 플라즈마 디스플레이 패널로서, 상기 전면측의 기판의 리세트 방전에 의한 발광 영역에 차광막을 배치한 것을 특징으로 하는 플라즈마 디스플레이 패널이다.The present invention also provides a display electrode comprising a substrate on the front side provided by arranging a plurality of display electrodes for surface discharge in one direction, and a substrate on the back side provided by a plurality of address electrodes in a direction intersecting the display electrode. And a plasma display panel which is disposed so that an intersection of the and address electrodes becomes a cell, and generates a reset discharge for address preparation between the display electrode and the address electrode and a sustain discharge for display between the display electrode of the addressed cell. A light shielding film is disposed in a light emitting area caused by reset discharge of a substrate on the front side.

이하, 도면에 나타내는 실시 형태에 기초하여 본 발명을 상술한다. 또한, 본 발명은 이것에 의해 한정되는 것이 아니라, 각종의 변형이 가능하다.Hereinafter, this invention is explained in full detail based on embodiment shown in drawing. In addition, this invention is not limited by this, A various deformation | transformation is possible.

도 1의 (a) 및 도 1의 (b)는 본 발명의 PDP의 구성을 나타내는 설명도이다. 도 1의 (a)는 전체도, 도 1의 (b)는 부분 분해 사시도이다. 이 PDP는 컬러 표시용의 AC 구동형 3전극 면방전형 PDP이다.1 (a) and 1 (b) are explanatory diagrams showing the configuration of the PDP of the present invention. FIG. 1A is an overall view, and FIG. 1B is a partially exploded perspective view. This PDP is an AC drive type 3-electrode surface discharge PDP for color display.

본 PDP(10)는, 전면측의 기판(11)과 배면측의 기판(21)으로 구성되어 있다. 전면측의 기판(11)과 배면측의 기판(21)으로서는, 글래스 기판, 석영 기판, 세라믹스 기판 등을 사용할 수 있다.The PDP 10 is composed of a substrate 11 on the front side and a substrate 21 on the back side. As the substrate 11 on the front side and the substrate 21 on the back side, a glass substrate, a quartz substrate, a ceramic substrate, or the like can be used.

전면측의 기판(11)의 내측면에는, 수평 방향으로 표시 전극 X와 표시 전극 Y 가 등간격으로 배치되어 있다. 인접하는 표시 전극 X와 표시 전극 Y 간이 모두 표시 라인 L로 된다. 각 표시 전극 X, Y는, ITO, SnO2 등의 폭이 넓은 투명 전극(12)과, 예를 들면 Ag, Au, Al, Cu, Cr 및 그들의 적층체(예를 들면 Cr/Cu/Cr의 적층 구조) 등으로 이루어지는 금속제의 폭이 좁은 버스 전극(13)으로 구성되어 있다. 표시 전극 X, Y는, Ag, Au에 대해서는 스크린 인쇄와 같은 후막 형성 기술을 이용하고, 그 밖에 대해서는 증착법, 스퍼터법 등의 박막 형성 기술과 에칭 기술을 이용함으로써, 원하는 개수, 두께, 폭 및 간격으로 형성할 수 있다.On the inner surface of the substrate 11 on the front side, the display electrodes X and the display electrodes Y are arranged at equal intervals in the horizontal direction. Both the adjacent display electrode X and the display electrode Y become display lines L. FIG. Each display electrode X, Y is a wide transparent electrode 12 such as ITO, SnO 2 , and the like, for example, Ag, Au, Al, Cu, Cr, and a laminate thereof (for example, Cr / Cu / Cr. Lamination structure), and the narrow metal bus electrode 13 is comprised. The display electrodes X and Y use a thick film formation technique such as screen printing for Ag and Au, and other thin film formation techniques such as vapor deposition and sputtering, and etching techniques for the desired number, thickness, width, and spacing. It can be formed as.

또한,본 PDP에서는, 표시 전극 X와 표시 전극 Y가 등간격으로 배치되고, 인접하는 표시 전극 X와 표시 전극 Y 간이 모두 표시 라인 L로 되는, 소위 ALIS 구조의 PDP로 되어 있지만, 쌍을 이루는 표시 전극 X, Y가 방전이 발생하지 않는 간격(비방전 갭)을 두고 배치된 구조의 PDP이어도, 본 발명을 적용할 수 있다.In this PDP, the display electrodes X and the display electrodes Y are arranged at equal intervals, and the display electrodes L and the adjacent display electrodes X and Y are both display lines L. However, the display is paired. Even if the electrodes X and Y are PDPs arranged at intervals (non-discharge gaps) in which discharge does not occur, the present invention can be applied.

표시 전극 X, Y의 위에는, 표시 전극 X, Y를 피복하도록 유전체층(17)이 형성되어 있다. 유전체층(17)은, 저융점 글래스 페이스트를, 전면측의 기판(11) 위에 스크린 인쇄법으로 도포하고, 소성함으로써 형성되어 있다. 유전체층(17)은, 플라즈마 CVD법에 의해 SiO2막을 성막함으로써 형성하여도 된다.On the display electrodes X and Y, the dielectric layer 17 is formed so as to cover the display electrodes X and Y. The dielectric layer 17 is formed by applying a low melting glass paste onto the substrate 11 on the front side by screen printing and firing. The dielectric layer 17 may be formed by forming a SiO 2 film by plasma CVD.

유전체층(17) 위에는, 표시시의 방전에 의해 생기는 이온의 충돌에 의한 손상으로부터 유전체층(17)을 보호하기 위한 보호막(18)이 형성되어 있다. 이 보호막은 MgO으로 형성되어 있다. 보호막은, 전자빔 증착법이나 스퍼터법과 같은, 해당 분야에서 공지의 박막 형성 프로세스에 의해 형성할 수 있다.On the dielectric layer 17, a protective film 18 for protecting the dielectric layer 17 from damage caused by collision of ions caused by discharge during display is formed. This protective film is formed of MgO. The protective film can be formed by a thin film formation process known in the art, such as electron beam vapor deposition or sputtering.

배면측의 기판(21)의 내측면에는, 평면적으로 보아 표시 전극 X, Y와 교차하는 방향으로 복수의 어드레스 전극 A가 형성되고, 그 어드레스 전극 A를 덮어 유전체층(24)이 형성되어 있다. 어드레스 전극 A는, 한쪽의 표시 전극 Y와의 교차부에서 발광 셀을 선택하기 위한 어드레스 방전을 발생시키는 것이며, Cr/Cu/Cr의 3층 구조로 형성되어 있다. 이 어드레스 전극 A는, 그 밖에, 예를 들면 Ag, Au, Al, Cu, Cr 등으로 형성할 수도 있다. 어드레스 전극 A도, 표시 전극 X ,Y와 마찬가지로,Ag, Au에 대해서는 스크린 인쇄와 같은 후막 형성 기술을 이용하고, 그 밖에 대해서는 증착법, 스퍼터법 등의 박막 형성 기술과 에칭 기술을 이용함으로써, 원하는 개수, 두께, 폭 및 간격으로 형성할 수 있다. 유전체층(24)은, 유전체층(17)과 동일한 재료, 동일한 방법을 이용하여 형성할 수 있다.On the inner surface of the substrate 21 on the back side, a plurality of address electrodes A are formed in a direction intersecting the display electrodes X and Y in plan view, and a dielectric layer 24 is formed covering the address electrodes A. FIG. The address electrode A generates address discharge for selecting a light emitting cell at an intersection with one display electrode Y, and is formed in a three-layer structure of Cr / Cu / Cr. In addition, this address electrode A can also be formed with Ag, Au, Al, Cu, Cr, etc., for example. Similarly to the display electrodes X and Y, the address electrode A uses a thick film formation technique such as screen printing for Ag and Au, and other thin film formation techniques such as a vapor deposition method and a sputtering method and an etching technique. , Thickness, width and spacing. The dielectric layer 24 can be formed using the same material and the same method as the dielectric layer 17.

인접하는 어드레스 전극 A와 어드레스 전극 A 간의 유전체층(24) 위에는, 스트라이프 형상의 복수의 격벽(29)이 형성되어 있다. 격벽(29)의 형상은 이것에 한정되지 않고, 방전 공간을 셀마다 구획하는 메쉬 형상이어도 된다. 격벽(29)은, 샌드 블러스트법, 인쇄법, 포토에칭법 등에 의해 형성할 수 있다. 예를 들면, 샌드 블러스트법에서는, 저융점 글래스 플릿, 바인더 수지, 용매 등으로 이루어지는 글래스 페이스트를 유전체층(24) 위에 도포하여 건조시킨 후, 그 글래스 페이스트층 위에 격벽 패턴의 개구를 갖는 절삭 마스크를 형성한 상태에서 절삭 입자를 뿌려서, 마스크의 개구에 노출된 글래스 페이스트층을 절삭하고, 더욱 소성함으로써 형성한다. 또한,포토 에칭법에서는, 절삭 입자로 절삭하는 것 대신에, 바인더 수지에 감광성의 수지를 사용하여, 마스크를 이용한 노광 및 현상의 후, 소성함으로 써 형성한다.On the dielectric layer 24 between the adjacent address electrode A and the address electrode A, a plurality of stripe barrier ribs 29 are formed. The shape of the partition wall 29 is not limited to this, The mesh shape which partitions discharge space for every cell may be sufficient. The partition 29 can be formed by a sand blast method, a printing method, a photo etching method, or the like. For example, in the sand blasting method, a glass paste made of a low melting glass fleet, a binder resin, a solvent, or the like is applied onto the dielectric layer 24 and dried, and then a cutting mask having an opening of a partition pattern is formed on the glass paste layer. It forms by cutting cutting particle in the state which formed, cutting the glass paste layer exposed to the opening of a mask, and baking further. In the photoetching method, instead of cutting into cutting particles, a photosensitive resin is used for the binder resin, and is formed by baking after exposure and development using a mask.

격벽(29) 간의 오목홈 형상의 방전 공간의 측면 및 저면에는, 적(R), 녹(G), 청(B)의 형광체층(28R, 28G, 28B)이 형성되어 있다. 형광체층(28R, 28G, 28B)은, 형광체 분말과 바인더 수지와 용매를 함유하는 형광체 페이스트를 격벽(29) 간의 오목홈 형상의 방전 공간 내에 스크린 인쇄, 또는 디스펜서를 이용한 방법 등으로 도포하고, 이것을 각 색마다 반복한 후, 소성함으로써 형성하고 있다. 이 형광체층(28R, 28G, 28B)은, 형광체 분말과 감광성 재료와 바인더 수지를 함유하는 시트 형상의 형광체층 재료(소위 '그린 시트')를 사용하여, 포토리소그래피 기술에 의해 형성할 수도 있다. 이 경우, 원하는 색의 시트를 기판 위의 표시 영역 전체면에 접착하여, 노광, 현상을 행하고, 이것을 각 색마다 반복함으로써, 대응하는 격벽 간에 각 색의 형광체층을 형성할 수 있다.Phosphor layers 28R, 28G, and 28B of red (R), green (G), and blue (B) are formed on the side and bottom of the concave groove-shaped discharge space between the partition walls 29. The phosphor layers 28R, 28G, and 28B apply a phosphor paste containing phosphor powder, a binder resin, and a solvent into a recessed groove-shaped discharge space between the partition walls 29 by a screen printing method or a method using a dispenser. After repeating for each color, it forms by baking. The phosphor layers 28R, 28G and 28B may be formed by photolithography using a sheet-like phosphor layer material (so-called 'green sheet') containing phosphor powder, a photosensitive material and a binder resin. In this case, by attaching a sheet of a desired color to the entire display area on the substrate, performing exposure and development, and repeating this for each color, a phosphor layer of each color can be formed between the corresponding partition walls.

PDP는, 상기한 전면측의 기판(11)과 배면측의 기판(21)을, 표시 전극 X, Y와 어드레스 전극 A가 교차하도록 대향 배치하여, 주위를 밀봉하고, 격벽(29)으로 둘러싸인 방전 공간(30)에 Xe과 Ne을 혼합한 방전 가스를 충전함으로써 제작되어 있다. 이 PDP에서는, 표시 전극 X, Y와 어드레스 전극 A의 교차부의 방전 공간(30)이, 표시의 최소 단위인 1개의 셀(단위 발광 영역)로 된다. 1화소는 R, G, B의 3개의 셀로 구성된다.The PDP disposes the above-described substrate 11 on the front side and the substrate 21 on the back side to face each other so that the display electrodes X, Y and the address electrode A intersect, seal the periphery, and are discharged surrounded by the partition 29. It is produced by filling the space 30 with the discharge gas which mixed Xe and Ne. In this PDP, the discharge space 30 at the intersection of the display electrodes X, Y and the address electrode A is one cell (unit light emitting area) which is the minimum unit of display. One pixel is composed of three cells of R, G, and B.

표시는, 어드레스·표시 분리 방식으로 행한다. 이 구동에서는,1프레임을, 휘도의 가중치를 부여한 8개의 서브 프레임 SF1∼SF8로 구성한다. 서브프레임 SF1∼SF8의 휘도비는, 1:2:4:8:16:32:64:128이다.The display is performed by the address / display separation method. In this driving, one frame is composed of eight subframes SF1 to SF8 to which luminance weight is assigned. The luminance ratio of the subframes SF1 to SF8 is 1: 2: 4: 8: 16: 32: 64: 128.

그리고,각 SF를, 모든 셀을 초기화하는 리세트 기간과, 발광시킬 셀을 선택하는 어드레스 기간과, 선택한 셀의 발광을 유지하는 서스테인 기간으로 구성한다. 그리고,원하는 서브 프레임의 기간만큼 셀을 발광시킴으로써, 계조 표시를 행한다.Each SF is composed of a reset period for initializing all cells, an address period for selecting a cell to emit light, and a sustain period for maintaining light emission of the selected cell. Then, gradation display is performed by emitting the cells for the period of the desired subframe.

리세트 기간에서는, 모든 표시 전극 X, Y 간에 리세트 전압을 인가하여 리세트 방전을 발생시켜서, 각 셀의 대전 상태를 균일하게 해 둔다.In the reset period, a reset voltage is applied between all the display electrodes X and Y to generate a reset discharge, thereby making the charged state of each cell uniform.

어드레스 기간에서는, 표시 전극 Y에 주사 전압을 순차적으로 인가하고, 그 동안에 원하는 어드레스 전극 A에 전압을 인가함으로써, 표시 전극 Y와 어드레스 전극 A의 교차부에서 어드레스 방전을 발생시켜서 발광 셀을 선택한다.In the address period, a scanning voltage is sequentially applied to the display electrode Y, and a voltage is applied to the desired address electrode A during this time, thereby generating an address discharge at the intersection of the display electrode Y and the address electrode A, thereby selecting the light emitting cells.

서스테인 기간에서는, 어드레스 방전에 의해 셀의 표시 전극 Y 위에 형성된 벽전하를 이용하여, 표시 전극 X와 표시 전극 Y 간에서 서스테인 방전('표시 방전' 또는 '유지 방전'이라고도 함)을 발생시킨다.In the sustain period, sustain discharge (also referred to as 'display discharge' or 'sustain discharge') is generated between the display electrode X and the display electrode Y by using wall charges formed on the display electrode Y of the cell by the address discharge.

어드레스 방전은, 상하 방향에 대향하는 어드레스 전극 A와 표시 전극 Y 간의 대향 방전이며, 서스테인 방전은, 평면상에 평행하게 배치된 표시 전극 X, Y 간의 면방전이다.The address discharge is a counter discharge between the address electrode A and the display electrode Y that face the vertical direction, and the sustain discharge is a surface discharge between the display electrodes X and Y arranged in parallel on the plane.

<제1 실시예><First Embodiment>

도 2의 (a), 도 2의 (b), 도 2의 (c) 및 도 3은 본 발명의 제1 실시예를 나타내는 설명도이다. 도 2의 (a)는 PDP를 평면적으로 본 상태를 나타내고 있다. 도 2의 (b)는 도 2의 (a)의 Ⅲ-Ⅲ 단면에서의 리세트 방전시의 발광 강도를 나타내고 있다. 이 도면에서 알 수 있는 바와 같이 리세트 방전은 투명 전극 간의 슬릿 에서 발생하고 있다. 도 2의 (b)는 도 2의 (a)의 Ⅲ-Ⅲ 단면에서의 서스테인 방전시의 발광 강도를 나타내고 있다. 이 도면에서 알 수 있는 바와 같이 서스테인 방전은 버스 전극 간의 투명 전극 전체에서 발생하고 있다. 도 3은 도 2의 (a)의 Ⅲ-Ⅲ 단면을 도시하고 있다.2 (a), 2 (b), 2 (c) and 3 are explanatory diagrams showing the first embodiment of the present invention. Fig. 2A shows a state where the PDP is viewed in a plan view. FIG. 2B shows the light emission intensity during reset discharge in the III-III cross section of FIG. 2A. As can be seen from this figure, the reset discharge is generated in the slits between the transparent electrodes. (B) of FIG. 2 has shown the light emission intensity at the time of sustain discharge in III-III cross section of (a) of FIG. As can be seen from this figure, the sustain discharge is generated in the entire transparent electrode between the bus electrodes. FIG. 3 shows a III-III cross section of FIG.

본 예에서는, 전면측의 기판(11)의 표시 전극 X와 표시 전극 Y 간의 슬릿에 어두운 색의 차광막(31)을 배치하고 있다. 이 차광막(31)에 의해, 리세트 방전시의 발광은, 도 2의 (b)의 점선 부분이 차광된다. 또한,서스테인 방전시의 발광은, 도 2의 (c)의 점선 부분이 차광된다. 이와 같이 차광함으로써, 리세트 방전에 의한 발광의 대부분을 차광하고, 서스테인 방전에 의한 발광의 차광을 작게 억제할 수 있다. 따라서,방전 공간에서 표시면측에의 광의 취출 효율이, 리세트 방전시에 의한 발광보다도 서스테인 방전시에 의한 발광의 쪽이 커진다.In this example, the dark light shielding film 31 is disposed in the slit between the display electrode X and the display electrode Y of the front substrate 11. By this light shielding film 31, the dotted line part of FIG.2 (b) shields light emission at the time of reset discharge. In addition, in the light emission at the time of sustain discharge, the dotted line part of FIG.2 (c) is shielded. By shielding in this way, most of light emission by reset discharge can be shielded, and light shielding of light emission by sustain discharge can be suppressed small. Therefore, the extraction efficiency of the light toward the display surface side in the discharge space is larger in light emission by sustain discharge than light emission by reset discharge.

차광막(31)은, 흑색 안료나, 어두운 색의 유전체를 이용하여 형성한다. 차광막(31)은, 그 밖에, 절연성이 요구되지 않는 영역이면, 버스 전극(13)과 동일한 재료를 이용하여 형성하여도 된다.The light shielding film 31 is formed using a black pigment or a dark dielectric. The light shielding film 31 may be formed using the same material as that of the bus electrode 13 as long as it is a region where insulation is not required.

이 차광막의 배치는 XY 전극간(표시 전극 X와 표시 전극 Y 간)의 면방전을 주로 하여 리세트 방전에 이용하고 있는 구동 방식의 경우에 유효하다. 이것에 의해,리세트 방전시의 발광을 보다 효율 좋게 차단하고, 또한 서스테인 방전시의 발광을 효율적으로 취출할 수 있어, 흑 휘도를 저감하면서, 표시 휘도를 향상시킬 수 있다.Arrangement of this light shielding film is effective in the case of the drive system used for reset discharge mainly by surface discharge between XY electrodes (between display electrode X and display electrode Y). Thereby, the light emission at the reset discharge can be blocked more efficiently, and the light emission at the sustain discharge can be taken out efficiently, and the display brightness can be improved while reducing the black brightness.

<제2 실시예>Second Embodiment

도 4 및 도 5는 본 발명의 제2 실시예를 나타내는 설명도이다. 도 4는 PDP를 평면적으로 본 상태를 나타내고 있다. 도 5는 도 4의 V-V 단면을 도시하고 있다.4 and 5 are explanatory views showing a second embodiment of the present invention. 4 shows a plan view of the PDP. FIG. 5 shows a V-V cross section of FIG. 4.

본 예에서는, 전면측의 기판(11)의 표시 전극 Y측의 슬릿 단연부에 차광막(32)을 배치하고 있다. 이 배치는, 표시 전극 X 또는 표시 전극 Y 중 어느 한쪽을 양극으로서 발생시키는 면방전을 주로 하여 리세트 방전에 이용하고 있는 구동 방식의 경우에 유효하다. 본 예의 경우에는, 양극의 표시 전극 Y측에서 강한 리세트 방전이 발생되므로,차광막(32)에 의해 효과적으로 리세트 방전을 차광할 수 있다. 이와는 반대로, 표시 전극 X측을 양극으로 한 경우에는, 표시 전극 X측의 슬릿 단연부에 차광막(32)을 배치한다.In this example, the light shielding film 32 is arrange | positioned at the slit edge of the display electrode Y side of the board | substrate 11 of the front side. This arrangement is effective in the case of the drive system which is mainly used for the surface discharge which generates either the display electrode X or the display electrode Y as an anode, and is used for reset discharge. In the case of this example, since strong reset discharge is generated on the display electrode Y side of the anode, it is possible to effectively shield the reset discharge by the light shielding film 32. On the contrary, when the display electrode X side is used as the anode, the light shielding film 32 is disposed on the slit edge of the display electrode X side.

이와 같은 차광막의 배치이면, 리세트 방전은 슬릿 중앙부로부터 표시 전극 X 또는 표시 전극 Y 중 어느 한쪽으로 치우친 발광을 한다. 이것에 의해,리세트 방전시의 발광을 보다 효율 좋게 차단하고, 또한 서스테인 방전을 보다 효율 좋게 취출할 수 있어, 표시 휘도의 향상과 흑 휘도의 저감을 도모할 수 있다.In the arrangement of such a light shielding film, the reset discharge emits light which is biased toward either the display electrode X or the display electrode Y from the slit center portion. As a result, light emission during reset discharge can be blocked more efficiently, and sustain discharge can be taken out more efficiently, thereby improving display brightness and reducing black brightness.

<제3 실시예>Third Embodiment

도 6 및 도 7은 본 발명의 제3 실시예를 나타내는 설명도이다. 도 6은 PDP를 평면적으로 본 상태를 나타내고 있다. 도 7은 도 6의 Ⅶ-Ⅶ 단면을 도시하고 있다.6 and 7 are explanatory views showing the third embodiment of the present invention. 6 shows a state in which the PDP is viewed in a plan view. FIG. 7 shows the VIII-VIII cross section of FIG. 6.

본 예에서는, 전면측의 기판(11)의 어드레스 전극 A와 표시 전극 Y의 교차 영역에 차광막(33)을 배치하고 있다.In this example, the light shielding film 33 is arrange | positioned in the intersection area | region of the address electrode A and the display electrode Y of the board | substrate 11 of the front side.

이 배치는, 주로 어드레스 전극 A와 표시 전극 Y 간의 대향 방전을 리세트 방전으로서 이용하고 있는 구동 방식의 경우에서, 효과적으로 리세트 방전을 차광할 수 있다. 이와는 반대로, 어드레스 전극 A와 표시 전극 X 간의 대향 방전을 리세트 방전으로서 이용하고 있는 구동 방식의 경우에서는,전면측의 기판(11)의 어드레스 전극 A와 표시 전극 X의 교차 영역에 차광막(33)을 배치한다.This arrangement can effectively shield the reset discharge in the case of the drive system which mainly uses the counter discharge between the address electrode A and the display electrode Y as the reset discharge. On the contrary, in the case of the drive system using the counter discharge between the address electrode A and the display electrode X as the reset discharge, the light shielding film 33 is formed at the intersection of the address electrode A and the display electrode X of the front substrate 11. Place it.

즉, 이 차광막의 배치는, AY 전극 간(어드레스 전극 A와 표시 전극 Y 간), 또는 AX 전극 간(어드레스 전극 A와 표시 전극 X 간)의 대향 방전을 주로 하여 리세트 방전에 이용하고 있는 구동 방식의 경우에 유효하다. 이것에 의해, 리세트 방전시의 발광을 보다 효율 좋게 차단하고, 또한 서스테인 방전의 발광을 보다 효율 좋게 취출할 수가 있어, 표시 휘도의 향상과 흑 휘도의 저감을 도모할 수 있다.That is, the arrangement of the light shielding film is a drive which is mainly used for reset discharges by mainly opposing discharges between the AY electrodes (between the address electrodes A and the display electrodes Y) or between the AX electrodes (between the address electrodes A and the display electrodes X). Valid in the case of a scheme. As a result, the light emission at the reset discharge can be blocked more efficiently, and the light emission at the sustain discharge can be taken out more efficiently, and the display brightness can be improved and the black brightness can be reduced.

<비교예>Comparative Example

도 8의 (a), 도 8의 (b), 도 8의 (c) 및 도 9는 본 발명의 차광막을 배치하지 않은 경우의 비교예를 나타내는 설명도이다. 도 8의 (a)는 PDP를 평면적으로 본 상태를 나타내고 있다. 도 8의 (b)는 도 8의 (a)의 Ⅸ-Ⅸ 단면에서의 리세트 방전시의 발광 강도를 나타내고 있다. 도 8의 (c)는 도 8의 (a)의 Ⅸ-Ⅸ 단면에서의 서스테인 방전시의 발광 강도를 나타내고 있다. 도 9는 도 8의 (a)의 Ⅸ-Ⅸ 단면을 도시하고 있다.8 (a), 8 (b), 8 (c) and 9 are explanatory diagrams showing a comparative example when the light shielding film of the present invention is not arranged. FIG. 8A shows a state where the PDP is viewed in a plan view. FIG. 8B shows the luminescence intensity at the time of reset discharge in the VIII-VIII cross-section of FIG. 8A. FIG. 8C shows the luminescence intensity at the time of sustain discharge in the VIII-VIII cross section of FIG. 8A. FIG. 9 shows a VIII-VIII cross section in FIG. 8A.

AC형의 PDP에서는, 흑 휘도는 리세트 방전의 발광 휘도에 의존하고, 표시 휘도는 서스테인 방전의 발광 휘도에 의존하여, 각각 그 발광 휘도가 결정된다. 디스플레이의 성능으로서는, 흑 휘도를 저감하고, 표시 휘도를 크게 하는 것이 바람 직하다.In an AC type PDP, black brightness depends on the light emission luminance of the reset discharge, and display brightness depends on the light emission luminance of the sustain discharge, and the light emission luminance is determined, respectively. As the performance of the display, it is desirable to reduce the black luminance and increase the display luminance.

리세트 방전은, 일반적으로, 둔파(전압이 서서히 상승 또는 하강하는 전압 펄스)에 의한 전압 파형을, XY 전극 간(표시 전극 X와 표시 전극 Y 간)이나, AY 전극 간, 또는 AX 전극 간에 인가하고, 방전을 발생시킴으로써 행하고 있다. 따라서,XY전극 간의 면방전에 의한 리세트 방전에서는, 전극의 한쪽의 단부로부터 전극 간의 중앙부의 좁은 영역에 한정된 개소에서 발광한다(도 8의 (b) 참조). 또한,AY 전극 간의 대향 방전에 의한 리세트 방전에서도 마찬가지로, AY전극 간의 교차 영역을 중심으로 하는 좁은 영역에 한정된 개소에서 발광한다.Generally, the reset discharge applies a voltage waveform due to an obtuse wave (a voltage pulse whose voltage gradually rises or falls) between XY electrodes (between the display electrode X and the display electrode Y), between the AY electrodes, or between the AX electrodes. And discharge is generated. Therefore, in the reset discharge caused by the surface discharge between the XY electrodes, light is emitted from a portion limited to a narrow region of the center portion between the electrodes from one end of the electrode (see FIG. 8B). Similarly, the reset discharge caused by the counter discharge between the AY electrodes emits light at a location limited to a narrow region centered on the cross region between the AY electrodes.

이것에 대하여, 서스테인 방전은, 구형파에 의한 전압 파형을 XY 전극 간에 인가시켜서 방전시키기 때문에, 버스 전극 간의 방전 공간 전체에 걸친 넓은 영역에서 발광한다(도 8의 (c) 참조).On the other hand, since sustain discharge discharges by applying the voltage waveform by a square wave between XY electrodes, it emits light in the wide area | region across the whole discharge space between bus electrodes (refer FIG.8 (c)).

즉, 서스테인 방전의 발광은 전극 전면으로 넓어진 발광인 것에 대하여, 둔파에 의한 리세트 방전의 발광은 전극의 단부 간(슬릿 영역)에만 한정된 발광이다.In other words, the light emission of the sustain discharge is light emission widened to the entire surface of the electrode, whereas the light emission of the reset discharge due to the obtuse wave is light emission limited between the ends of the electrode (slit region).

본 발명에서는, 이 2개의 발광 형태가 상이한 것을 이용하고 있다. 도 8의 (c)와 도 2의 (c)를 비교한 경우, 본 발명의 차광막이 없는 경우에는, 서스테인 방전의 휘도는 크다. 그러나,서스테인 방전과 리세트 방전의 휘도차라고 하는 점에서는, 본 발명의 차광막이 있는 쪽이, 차광막이 없는 경우보다도 커진다. 따라서 본 발명의 차광막을 배치함으로써, 화면의 콘트라스트를 향상시킬 수 있다.In the present invention, the two light emitting modes are different from each other. When FIG. 8C and FIG. 2C are compared, when there is no light shielding film of the present invention, the luminance of the sustain discharge is large. However, in terms of the luminance difference between the sustain discharge and the reset discharge, the light shielding film of the present invention is larger than the light shielding film. Therefore, the contrast of the screen can be improved by disposing the light shielding film of the present invention.

이와 같이, 본 발명의 차광막을 배치한 패널 구조이면, 차광막에 의한 차광에 의해, 서스테인 발광이 높은 취출 효율을 유지하면서, 효과적으로 리세트 발광 을 차폐할 수 있다.As described above, with the panel structure in which the light shielding film of the present invention is disposed, the light emission by the light shielding film can effectively shield the reset light emission while maintaining the high extraction efficiency of the sustain light emission.

이상 설명한 바와 같이, 본 실시예에 의하면, 리세트 방전에서 발광하는 영역에 차광막을 배치함으로써, 흑 휘도의 저감과 표시 휘도의 향상을 양립시킬 수 있어,화면의 콘트라스트를 향상시킬 수 있다. 이것에 의해,리세트 성능을 저하시키지 않고(구동 마진을 좁히지 않고), 배경 휘도를 저감할 수 있다.As described above, according to the present embodiment, by disposing the light shielding film in the region emitting light in the reset discharge, it is possible to make both the reduction of the black luminance and the improvement of the display luminance possible, thereby improving the contrast of the screen. As a result, the background luminance can be reduced without lowering the reset performance (without narrowing the driving margin).

Claims (4)

복수의 표시 전극을 일정한 방향으로 배치함으로써 표시 전극 간에 면방전을 위한 슬릿을 형성한 전면측의 기판과, 복수의 어드레스 전극을 표시 전극과 교차하는 방향으로 배치한 배면측의 기판을, 표시 전극과 어드레스 전극의 교차부가 셀로 되도록 대향 배치하고, 상기 표시 전극 간의 슬릿에서 어드레스 준비를 위한 리세트 방전과 어드레스된 셀의 표시 전극 간에서 표시를 위한 서스테인 방전을 발생시키는 플라즈마 디스플레이 패널로서,By arranging a plurality of display electrodes in a constant direction, a substrate on the front side in which slits for surface discharge are formed between the display electrodes, and a substrate on the back side in which the plurality of address electrodes are arranged in a direction intersecting the display electrode, A plasma display panel which is disposed so that an intersection of address electrodes becomes a cell, and generates reset discharge for address preparation and sustain discharge for display between display electrodes of addressed cells in slits between the display electrodes, 상기 전면측의 기판의 리세트 방전에 의한 발광 영역에 차광막을 배치한 것을 특징으로 하는 플라즈마 디스플레이 패널.A light shielding film is disposed in a light emitting area caused by reset discharge of the substrate on the front side. 제1항에 있어서,The method of claim 1, 상기 차광막은, 슬릿의 중앙부에 배치되어 있는 것을 특징으로 하는 플라즈마 디스플레이 패널.The light shielding film is disposed in the center portion of the slit. 제1항에 있어서,The method of claim 1, 상기 차광막은, 슬릿의 한 쪽의 표시 전극측의 엣지부에 배치되고, 상기 한쪽의 표시 전극이 리세트 방전 발생시에서 양극으로 되는 것을 특징으로 하는 플라즈마 디스플레이 패널.The light shielding film is disposed at an edge portion of one display electrode side of the slit, and the one display electrode becomes an anode when reset discharge occurs. 면방전을 위한 복수의 표시 전극을 한 방향으로 배열시켜 설치한 전면측의 기판과, 복수의 어드레스 전극을 표시 전극과 교차하는 방향으로 설치한 배면측의 기판을, 표시 전극과 어드레스 전극의 교차부가 셀로 되도록 대향 배치하고, 상기 표시 전극과 어드레스 전극 간에서 어드레스 준비를 위한 리세트 방전과 어드레스된 셀의 표시 전극 간에서 표시를 위한 서스테인 방전을 발생시키는 플라즈마 디스플레이 패널로서,A substrate on the front side provided by arranging a plurality of display electrodes for surface discharge in one direction and a substrate on the back side on which a plurality of address electrodes are arranged in a direction intersecting the display electrode are provided. A plasma display panel which is disposed so as to be a cell, and which generates a reset discharge for address preparation between the display electrode and the address electrode and a sustain discharge for display between the display electrodes of the addressed cell. 상기 전면측의 기판의 리세트 방전에 의한 발광 영역에 차광막을 배치한 것을 특징으로 하는 플라즈마 디스플레이 패널.A light shielding film is disposed in a light emitting area caused by reset discharge of the substrate on the front side.
KR1020087024860A 2008-10-10 2006-05-15 Plasma display panel KR20080100489A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020087024860A KR20080100489A (en) 2008-10-10 2006-05-15 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020087024860A KR20080100489A (en) 2008-10-10 2006-05-15 Plasma display panel

Publications (1)

Publication Number Publication Date
KR20080100489A true KR20080100489A (en) 2008-11-18

Family

ID=40286973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024860A KR20080100489A (en) 2008-10-10 2006-05-15 Plasma display panel

Country Status (1)

Country Link
KR (1) KR20080100489A (en)

Similar Documents

Publication Publication Date Title
JP2005285771A5 (en)
JP2004273265A (en) Plasma display panel
KR100708652B1 (en) Plasma display panel
KR100728217B1 (en) Film for shielding electromagnetic waves and display pannel thereof
EP1701373B1 (en) Plasma Display Panel (PDP)
JP2002170493A (en) Plasma display panel
US7557506B2 (en) Plasma display panel
KR20080100489A (en) Plasma display panel
US20090135101A1 (en) Plasma display panel
KR20090017267A (en) Plasma display panel
KR100719595B1 (en) Plasma display panel
KR100741130B1 (en) Plasma display panel
KR100669723B1 (en) Plasma display panel
KR100730194B1 (en) Plasma display panel
US20080158099A1 (en) Plasma display apparatus and driving method thereof
JPWO2008038360A1 (en) Plasma display panel and manufacturing method thereof
KR100570664B1 (en) Plasma display panel
KR100708733B1 (en) Plasma display panel
US7759870B2 (en) Plasma display panel (PDP)
KR100670336B1 (en) Plasma display panel
KR100581932B1 (en) Plasma display panel
KR100647650B1 (en) Plasma display panel
KR100726642B1 (en) Plasma Display Panel and Method of Manufacturing thereof
KR100708651B1 (en) Plasma display panel
KR100768220B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application