KR20080097399A - 디바운싱 회로 - Google Patents

Abstract

두 개의 접점 부재를 구비한 기계적 스위치를 포함하고, 상기 스위치는 상기 두 개의 접점 부재를 물리적으로 접촉시킴으로써 상기 스위치의 작동을 나타내는 아날로그 스위치 신호를 출력하며, 그리고 상기 아날로그 스위치 신호를 받고 그에 의존하여 디지털 스위치 신호를 출력하기 위해 배치되는 시그마-델타 변조기를 포함하고, 상기 시그마-델타 변조기는 상기 아날로그 입력 신호의 상대적으로 높은 주파수 성분을 억제할 수 있도록 주파수 응답을 가짐으로써 상기 스위치의 출력을 효과적으로 디바운스하는 것을 특징으로 하는 스위치 회로.

Description

디바운싱 회로 {A DEBOUNCING CIRCUIT}

본 발명은 스위치의 두 개의 접점 부재간에 접촉이 형성되고 차단될 때 발생할 수 있는 스위치 출력(output)에서 하이(high) 주파수 오실레이션(oscillations)을 제거하기 위한 디바운싱 회로에 관한 것이다.

스위치나 키들은 사용자 입력 장치로서 광범위하게 이용된다. 많은 스위치들은 기계적 장치들이다. 가장 간단한 경우에, 스위치는 회로를 형성하기 위해 접촉하고 회로를 차단하기 위해 분리하는 접점(contact)으로 불리는 금속의 두 부분으로 구성된다. 구동력을 상기 접점에 적용하는 상기 작동 장치는 예를 들면, 토글, 록커 또는 푸쉬 버튼처럼 기계적 연동의 어떠한 타입이 될 수도 있고, 또는 릴레이에서와 같이 자동적으로 일어날 수도 있다.

간단한 금속 접점 스위치는 회로의 두 부분에 접촉하기 위해 그들의 하부에 금속 조각으로 된 플런저를 가지는 스프링-장착 키들을 포함한다. 변형으로서, 상기 플런저와 상기 금속 조각의 바닥 사이에 폼(foam)의 작은 조각이 배치될 수도 있다. 그러한 스위치들은 양호한 택타일 응답(tactile response)과 생산하기에 비싸지 않은 장점을 갖는다. 그러나, 상기 접점은 상당히 빨리 닳아지거나 부식되는 경향이 있다. 다른 스위치들은 고무 돔 스위치들과 멤브레인(membrane) 스위치들을 포함한다.

고무 돔 스위치들은 하드 카본 센터를 가지는 작고 플렉시블한 고무 돔을 사용한다. 키가 눌러졌을 때, 상기 키의 바닥에 있는 플런저가 상기 돔에 대하여 푸쉬 다운하고 상기 카본 센터가 상기 키 표면 밑에 대항하여 누르는 것을 야기한다. 상기 키가 눌려있는 동안, 상기 카본 센터가 상기 표면을 완전하게 한다. 상기 키가 떼어졌을 때, 상기 돔 스프링은 원래의 위치로 돌아오고 상기 회로는 차단된다. 고무 돔 스위치들은 또한 적당한 택타일 응답을 제공하고 비싸지 않다.

멤브레인 스위치들은 전형적으로 키패드나 키보드용으로 이용된다. 각 키마다 스위치를 갖는 것보다는, 키가 눌러졌을때 회로를 완전하게 하는, 그 자체에 프린트된 패턴을 갖는 연속적인 멤브레인을 사용한다. 어떤 멤브레인 키보드들은 개별적인 키들에 대해 분리된 키 헤드를 사용하기보다는 각 키의 표시로 프린트된 평평한 표면을 사용한다. 멤브레인 키보드들은 양호한 택타일 응답을 갖지는 않지만 일반적으로 비싸지 않다.

스위치들은 종종 다중 스위치들을 갖는 키패드나 키보드들을 형성하기 위하여 함께 그룹지어진다. 개별적인 와이어에 연결되는 각각의 키나 스위치를 구비하기 보다는, 키보드들은 전형적으로, 상기 키나 스위치들이 매트릭스(matrix)를 형성하기 위해 로우(row)와 칼럼(column)으로 연결되도록 배치된다. 키 눌림을 감지하기 위하여 상기 키보드는 전형적으로 교대로 각 칼럼을 활성화함으로써 상기 매트릭스를 '스캔'하고 나서 어느 로우가 활성화되는지를 감지한다. 칼럼은 그것을 통하여 전기 흐름을 패스시킴으로써 활성화된다. 키 눌림은 로우에 의해 전기 흐름 이 출력될 때 감지된다. 칼럼이 활성화되고 상기 로우의 하나 또는 그 이상에 의해서 전기 흐름이 출력될 때, 이것은 상기 칼럼과 하나 또는 그 이상의 로우 사이의 교점(intersection)에 위치한 키가 눌려졌음을 의미한다. 간단한 키 매트릭스가 도 1에 도시된다.

상기 키가 기계적 장치일 때는, 상기 접점이 서로 합쳐지거나 그들이 분리될 때 접촉 바운스(contact bounce)(또는 채터(chatter))에 그러한 장치가 노출되는 경향이 있는 것과 같은 문제가 발생한다. 접촉 바운스(contact bounce)는 모멘텀과 상기 접점들의 탄성에 의해 야기되고, 도 2에 도시된 바와 같이, 빠르게 펄스된 전기 흐름으로 나타난다. 이러한 하이 주파수 오실레이션은 문제를 야기한다, 왜냐하면 키보드 컨트롤러에 의해 감지될 수 있고 상기 키보드 컨트롤러가 사용자에 의한 단일 키 내리눌림으로부터 다중 키 스트로크를 감지하는, 소위 '폴스-트리거링(false-triggering)'으로 나타나기 때문이다. 따라서, 기계적 스위치로부터의 상기 단일 출력은 이러한 하이 주파수 채터(chatter)를 없애기 위해 전형적으로 '디바운싱' 회로를 통하여 패스된다.

디바운싱 회로는 낮은 주파수 키잉 신호에 중첩된 하이 주파수 채터를 포함하는 입력 스위치 신호를 받는 회로이다. 상기 디바운싱 회로의 역할은 상기 낮은 주파수 키잉 신호를 유지하는 동안 상기 하이 주파수 채터를 없애는 것이다.

간단한 디바운싱 회로가 도 3에 도시된다. 상기 회로는 레지스터(301)와 캐퍼시터(302)를 포함한다. 상기 디바운싱 회로는 로우패스 필터로서 작용함으로써 상기 스위치 출력으로부터 하이 주파수 채터를 없애는 간단한 RC 회로이다. 상기 저항과 커패시턴스 값들은 예상되는 키잉과 채터 주파수에 대해 적합한 주파수 응답을 주기 위해 선택된다. 이러한 회로의 문제는 느린 응답이다. 따라서 몇몇 키 눌림은 상기 '디바운스된' 출력 신호에서 나타나지 않을 수도 있다.

개량된 디바운싱 회로가 도 4에 도시된다. 이 회로는 두 개의 NAND 게이트(401,402)가 '셋-리셋(set-reset)' 플립-플롭(403)으로서 배치된다. 상기 디바운스된 신호는 노드(404)에서 출력된다. 이 회로는 성공적으로 상기 스위치 신호로부터 하이 주파수 채터를 없애고, 빠른 응답을 가지고 키보드 컨트롤러로 제공하기에 적합한 디지털 신호를 출력한다. 그러나, 이 회로는 단일 신호를 받기만 하고 성공적으로 디바운스할 수 있는 단점이 있다. 따라서, 키 매트릭스로 배치된 스위치들에 대해서, 각 스위치에 대해서 분리된 디바운싱 회로가 제공된다. 전형적으로, 상기 스위치 디바운싱 회로가 상기 매트릭스 회로로 고정화된다(hardwired). 이것은 비용이 많이 들고 값비싼 스페이스를 사용한다.

상기 흐름(current) 신호는 상기 키보드가 상기 칼럼들의 각각을 순차적으로 활성화시킬 때 상기 매트릭스의 각 로우에 의해 다양한 진폭의 신호가 출력되도록, 전위 분배기와 같은, 임피던스에 패스시킴으로써 편리하게 검출될 수 있다. 따라서, 이 신호는 상기 키보드의 한 끝으로부터 다른 끝으로 스캔된 상기 키보들의 상기 키의 각각의 상태를 나타낸다. 만약 상기 신호가 이미 디바운스된다면, 상기 다양한 신호는 어느 키가 내리눌렸는지를 결정하는 아날로그 신호를 분석하고 결과 데이터를, 예를 들면 컴퓨터의 오퍼레이팅 시스템과 같은 전체 컨트롤러로 출력하는 키보드 컨트롤러로 전형적으로 입력된다.

각 스위치를 개별적으로 하드웨어로 디바운싱하는 한가지 대안은 스위치 신호를 소프트웨어로 디바운스하는 것이다. 그러나, 이것은 상기 키보드나 키패드가 어떤 장치와 결합되든지간에 상기 키보드나 키패드의 주위에 소프트웨어 제어 프로세서가 제공되기를 요구한다. 이것은 공간-제한적인 구현에 있어서는 문제가 있다. 예를 들면, MP3 플레이어와 같은 휴대용 오디오 플레어는 종종 상기 장치와 헤드폰의 셋트 간의 리드에 위치한 스위치들을 결합시키는 작은 사용자 입력 장치를 구비한다. 그러한 작은 사용자 입력 장치로서는, 최종 스위치 신호가 상기 리드를 거쳐 상기 휴대용 미디어 플레이어로 전송되기 전에 상기 장치 자체 내에서 상기 스위치들의 디바운싱이 하드웨어로 수행된다면 바람직하다.

도 1에 도시된 것에 대안적인 스위치 매트릭스가 도 5에 도시된다. 이 스위치 매트릭스는 전위 분배기(501)로서, 상기 분배기에서 서로 다른 레벨에 위치하는 각 스위치(502)와 함께 배치된다. 이러한 배치에 따른 스위치 매트릭스에서는, 각 스위치는 그것이 내리눌렸을 때 상기 매트릭스로부터 출력되는 서로 다른 전압을 야기한다. 따라서, 내리눌린 스위치는 상기 매트릭스에 의해 출력된 상기 전압에 의해 인식될 수 있다. 만약 상기 스위치들이 기계적이라면, 상술한 바와 같이 디바운스될 필요가 있다. 이러한 스위치 매트릭스의 형태는 어떠한 디바운싱 과정도, 서로 다른 스위치들 역시 인식될 수 있도록 각 스위치에 의해 출력되는 상기 신호들 간에 차이(difference)를 유지해야 하는 추가적인 요구사항을 갖는다.

따라서, 스위치 신호의 디바운싱을 위한 개량된 회로가 필요하다.

본 발명의 제1 측면에 의하면, 두 개의 접점 부재를 구비한 기계적 스위치를 포함하는 스위치 회로가 제공되며, 상기 스위치는 상기 두 개의 접점 부재를 물리적으로 접촉시킴으로써 상기 스위치의 작동을 나타내는 아날로그 스위치 신호를 출력한다. 그리고, 상기 아날로그 스위치 신호를 받고 거기에 의존하는 디지털 스위치 신호를 출력하기 위해 시그마-델타 변조기가 배치되고, 상기 시그마-델타 변조기는 상기 아날로그 입력 신호의 상대적으로 높은 주파수 성분을 억제할 수 있도록 주파수 응답을 가짐으로써 상기 스위치의 출력을 효과적으로 디바운스한다.

상기 스위치 회로는 복수의 기계적 스위치들을 포함할 수 있고, 상기 스위치 회로는 복수의 스위치들의 각각의 작동을 나타내는 하나의 아날로그 스위치 신호가 상기 다수의 스위치들에 의해 출력되고 상기 시그마-델타 변조기에 의해 받을 수 있도록 배치된다.

상기 스위치 회로는 2차원으로 확장되는 스위치들의 배열을 포함할 수 있고, 각 스위치는 1차원에 있는 로우와 2차원에 있는 칼럼에 배치되며, 상기 배열의 각 로우는 그 로우에 위치한 상기 스위치들의 각각의 작동을 나타내는 단일 아날로그 스위치 신호를 출력하도록 배치된다.

상기 스위치 회로는 교대로 각 칼럼에 전기 흐름을 적용함으로써 상기 배열의 각 칼럼을 순차적으로 활성화시키도록 배치될 수 있고, 상기 단일 아날로그 스위치 신호의 순간값이 상기 로우의 현재 활성화된 칼럼 안에 위치한 스위치의 작동을 나타내는 상기 배열의 로우에 의해 출력된다.

상기 스위치 회로는 복수의 스위치들 중 하나의 작동이 상기 단일 아날로그 스위치 신호가 특정 전압 레벨을 갖도록 하게끔 배치될 수 있다. 상기 특정 전압 레벨은 어떤 스위치가 작동되는지에 상관없이 같을 수 있다. 대안적으로, 상기 특정 전압 레벨은 어떤 스위치가 작동되는지에 의존한다.

상기 배열의 로우에 위치한 각 스위치는, 상기 로우에 있는 스위치의 작동이 상기 단일 아날로그 스위치 신호가 상기 작동되는 스위치와 관련된 상기 특정 전압 레벨을 갖도록 특정 전압 레벨과 관련될 수 있다. 상기 배열의 로우는 전위 분배기를 포함하고, 상기 로우에 위치한 각 스위치는 스위치의 작동이 상기 단일 아날로그 스위치 신호가 상기 작동되는 스위치와 연계된 상기 특정 전압 레벨을 갖도록 상기 전위 분배기 안에서 특정 전압 레벨과 연계될 수 있다.

상기 시그마-델타 변조기는 합산 출력 신호를 생성하기 위하여 상기 아날로그 스위치 신호를 조정 신호로 합산하기 위한 합산 유닛, 상기 합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위한 적분기, 상기 적분기 출력 신호를 받고 그에 의존하는 디지털 스위치 신호를 생성하기 위한 양자화기, 및 상기 조정 신호를 생성하기 위한 피드백 루프를 포함할 수 있다.

상기 피드백 루프는 상기 디지털 출력 신호를 받고 그에 의존하는 상기 조정 신호를 생성하기 위한 디지털-아날로그 변환기를 포함할 수 있다.

상기 피드백 루프는 상기 조정 신호에 대해서 두 개의 미리 정해진 값 중 하나를 선택하기 위하여 배치된 로직 회로를 포함할 수 있으며, 상기 선택은 상기 디지털 출력 신호 및 제어 신호 모두에 의존하여 수행된다.

상기 피드백 루프는 상기 조정 신호에 대해서 두 개의 한계값 중 하나를 선택하기 위하여 배치된 선택 회로를 포함할 수 있으며, 상기 선택은 상기 디지털 출력 신호에 의존하여 수행된다.

상기 시그마-델타 변조기는 사용자에 의한 상기 기계적 스위치의 작동의 최대 주파수를 초과하는 샘플링 비율로 상기 아날로그 입력 신호를 샘플하기 위하여 배치될 수 있다. 상기 기계적 스위치의 작동은 상기 두 개의 접점 부재를 물리적인 접촉으로 가져가도록 상기 스위치의 활성화를 일으킨다. 상기 샘플링 비율은 20Hz를 초과할 수 있다.

상기 시그마-델타 변조기는 5.12hz나 그 이상의 클럭 신호를 받도록 배치될 수 있다.

상기 시그마-델타 변조기는 상기 아날로그 스위치 신호를 로우-패스 필터링하기 위해 배열될 수 있다.

상기 델타-시그마 변조기는 사용자에 의한 상기 기계적 스위치의 작동을 나타내는 상기 아날로그 입력 신호의 낮은 주파수 성분에 비하여 상기 아날로그 입력 신호의 상대적으로 높은 주파수 성분을 억제할 수 있도록 주파수 응답을 가질 수 있다.

본 발명의 둘째 측면에 의하면, 기계적 스위치의 출력을 디바운스하는 시그마-델타 변조기의 사용법이 제공된다.

본 발명의 더 나은 이해를 위해, 다음 도면을 참조한다.

도 1은 스위치 매트릭스를 도시한다.

도 2는 채터(chatter)를 나타내는 스위치 신호를 도시한다.

도 3은 간단한 디바운싱 회로를 도시한다.

도 4는 '셋-리셋(set-reset)' 플립-플롭을 포함하는 디바운싱 회로를 도시한다.

도 5는 각 스위치가 내리눌러졌을 때 상기 매트릭스로부터 다른 전압 레벨이 출력되도록 하는 스위치 매트릭스를 도시한다.

도 6은 디바운싱 회로를 도시한다.

도 7a 내지 c는 ADC의 출력 노이즈 레벨에서 오버샘플링과 디지털 필터링의 효과를 도시한다.

도 8a 내지 b는 ADC의 출력 노이즈 레벨에서 노이즈 쉐이핑(shaping)의 효과를 도시한다.

도 9는 상기 출력 신호에서 노이즈 레벨을 감소시키는 데 적용되는 단계의 개략도이다.

도 10은 노이즈 감소에서 데시메이션의 효과를 도시한다.

도 11은 시그마-델타 변조기를 도시한다.

도 12는 시그마-델타 변조기에서 이득 함수(gain function)를 구현하기 위한 파형을 도시한다.

도 13은 시그마-델타 변조기에서 이득 함수를 구현하기 위한 파형을 도시한다.

도 14는 추가적인 시그마-델타 변조기를 도시한다.

도 15는 시그마-델타 변조기의 주파수 응답에 기여하는 요소의 구성을 도시한다.

스위치 회로는 기계적 스위치와 스위치 출력을 디바운싱하기 위한 시그마-델타 변조기를 포함한다. 상기 시그마-델타 변조기는 상기 기계적 스위치에 의한 상기 아날로그 신호 출력를 디지털 신호로 변환시킬 수 있다. 상기 시그마-델타 변조기의 주파수 응답은 예를 들면, 상기 아날로그 스위치 신호를 로우-패스 필터링함으로써 상기 스위치 출력으로부터 어떠한 높은 주파수 채터 성분을 제거할 수 있다.

시그마-델타 변조기는 연속적인 아날로그 입력 신호를 받을 수 있고, 상기 입력 신호를 계속적으로 디바운싱할 수 있다. 따라서 이것은 각 스위치마다 분리된 디바운싱 회로가 제공될 필요가 없는 잇점이 있다. 대신에, 다중의 스위치들은 단일 시그마-델타 변조기에 의해 디바운스될 수 있다. 이것은 다중의 스위치들의 상태를 나타내는 단일 아날로그 입력 신호를 형성하고, 이 신호를 상기 시그마-델타 변조기로 입력시킴으로써 달성된다. 예를 들면, 상기 시그마-델타 변조기는 스위치 매트릭스에서 스위치들의 로우에 의해 발생되는 아날로그 스위치 신호를 받을 수 있다. 그러한 신호는 스위치 매트릭스의 각 칼럼이 교대로 활성화되는, 예를 들면 도 1에 도시되고 상술한 바와 같은, 키 스캐닝 키보드에 의해 형성될 수 있다.

도 1에 나타낸 바와 같은 스위치 매트릭스의 로우에 의한 현재의 신호 출력은 전위 분배기와 같은 임피던스를 통과하도록 함으로써 편리하게 검출될 수 있다. 이것은 상기 키보드가 칼럼들의 각각을 순차적으로 활성화시킬 때 상기 매트릭스의 각 로우에 의해 출력되는 다양한 진폭의 아날로그 스위치 신호를 발생시킨다. 따라서 이 아날로그 신호는 상기 키보드의 한 끝으로부터 다른 끝으로 스캔된 키보드의 키 각각의 상태를 나타낸다. 이 신호는 디지털화되고 디바운스되기 위해 시그마-델타 변조기로 입력될 수 있다.

시그마-델타 변조기는, 각 스위치의 활성화가 상기 매트릭스로부터 다른 전압이 출력되도록 하는, 도 5에 나타낸 바와 같은 스위치 매트릭스에서 또한 유용한다. 도 5에서, 시그마-델타 변조기(503)가 어떤 스위치가 작동되는지에 따라 진폭이 변하는 스위치 매트릭스의 출력을 받기 위하여 배치된다. 전압 레벨에서의 이러한 다양성은 어떤 스위치가 작동하는지를 인식하기 위하여 사용될 수 있다. 상기 시그마-델타 변조기는 사실상 아날로그-디지털-변환기이기 때문에, 노드(504)에서의 디지털 스위치 신호 출력은 상기 아날로그 스위치 신호의 상기 전압 레벨을 나타낸다. 따라서, 상기 시그마-델타 변조기는 활성화된 스위치를 인식하기 위한 성능을 유지하는 동안 상기 스위치 출력을 디바운스한다.

디바운싱 회로로서 사용되기에 적합한 시그마-델타 변조기의 다른 구현예를 이하에 기술한다. 이러한 특정 구현예들은 단지 예시적인 목적으로 주어진 것이며, 본 발명은 시그마-델타 변조기의 어떠한 특정 구현에 한정되지 않음을 이해하여야 한다.

시그마-델타 변조기의 작동은 제일 간단한 1-비트 구현을 이용하여 잘 설명될 수 있다. 1-비트 시그마-델타 변조기가 도 6에 도시된다.

도 6에 도시된 기본적인 구현에서, 상기 시그마-델타 변조기는 합산 유닛(601), 적분기(602), 비교기(603) 및 디지털-아날로그 변환기(DAC)(604)를 포함한다. 상기 합산 유닛은, 예를 들면, 미분 증폭기가 될 수도 있다. 상기 비교기는 아날로그-디지털 변환기(ADC)일 수 있다.

도 6에서 보는 바와 같이, 상기 변조기의 상기 요소들은 피드백 루프에 연결된다. 상기 아날로그 입력 신호는, 적분기인 경우에, 루프 필터로 들어가기 이전에, 피드백 신호가 감산되는 곳에서, 상기 합산 유닛으로 들어가게 된다. 상기 적분기로부터 출력된 상기 신호는 사이 비교기에서 참조 신호와 비교된다. 만약 상기 적분기로부터의 출력 신호가 참조 신호보다 크면, '1'이 출력되고, 만약 상기 적분기 출력 신호가 상기 참조 신호보다 작으면, '0'이 출력된다. 따라서 상기 아날로그 입력 신호는 디지털 출력 신호로 변환된다.

상기 디지털 출력 신호는, 상기 입력 신호로부터 감산되는 곳에서, 상기 합산 유닛으로, 상기 DAC를 통하여 되돌아오게 된다. 상기 피드백 신호의 목적은 상기 아날로그 입력을 나타내는 상기 디지털 출력 신호의 1과 0을 만들어냄으로써 상기 비교기의 참조 레벨 근처로 상기 적분기의 평균 출력을 유지시키는 것이다.

상기 피드백 루프 안에 있는 DAC는 상단의 참조 전압과 하단의 참조 전압을 갖는다. 상기 비교기가 '1'을 출력한 때, 상기 DAC는 상기 상단의 전압에서 신호를 출력하고, 상기 비교기가 '0'을 출력한 때, 상기 DAC는 하단의 전압에서 신호를 출력한다. 상기 변조기는 상기 입력 신호가 상기 피드백 DAC의 상단이나 하단의 참조 전압과 같을 때 전-범위 스케일(full-range scale)에 있다. 예를 들면, 상기 피드 백 DAC가 -2.5V를 출력하면 0을 받은 때이고 2.5V를 출력하면 1을 받은 때이고 그래서 상기 입력의 범위는 ±2.5V이다. 상기 비교기의 참조 전압은 상기 입력 범위의 상기 상단과 하단의 한계 사이의 중간이다, 예를 들면 상기 비교기에 대한 ±2.5V 참조 전압의 입력 범위에 대해서는 0V이다. 상기 비교기에 대한 참조 전압은 상기 변조기에 대한 버츄얼 그라운드 레벨(virtual ground level)을 나타낸다. 0에 대해서 대칭적인 입력 범위를 갖는 변조기에 대해서, 상기 버츄얼 그라운드 레벨은 0이다.

상기 시그마-델타 변조기로부터의 출력은 0과 1의 스트림이다. 상기 1에서 0의 비율은 상기 변조기의 상기 입력 범위에 비교된 상기 입력 신호의 크기(magnitude)를 나타낸다. 예를 들면, 상기 변조기의 상기 범위가 ±2.5V이고 상기 입력신호가 1.0V의 크기를 가지면, 상기 입력 신호는 5V 범위의 하단 한계보다 높은 3.5V이다. 이 예에서, 상기 출력 신호의 70%는 1로 구성된다. 상기 아날로그 입력 신호의 정확한 표시인 디지털 출력 신호를 생성하기 위한 변조기에 대해서, 상기 변조기는 상기 아날로그 입력 신호의 변화율보다 큰 비율로 샘플되어야 한다.

상술한 1-비트 변조기보다 더 복잡한 시그마-델타 변조기는 다중의 변조기와 적분기를 가질 수 있다.

여기에 기술된 시그마-델타 변조기에 대해서, 디지털 출력 신호로 전환되는 상기 아날로그 입력 신호의 상기 요소는 사용자에 의한 상기 스위치(들)의 작동에 상응하는 신호이다. 따라서, 이 스위치나 키잉 신호가 디지털 출력 신호로 성공적으로 전환되기 위해서, 상기 변조기는 상기 스위치(들)이 상기 사용자에 의해 작동 될 것으로 예상되는 상기 비율보다 상당히 큰 비율로 샘플되어야 한다. 사용자에 의한 키 프레스는 20Hz를 초과하지 않을 것으로 예상될 수 있다(예를 들면 초당 20 키 프레스). 상기 변조기의 클록킹(clocking) 주파수는 적당하게 최소한 S × F Hz이다, S는 최대 측정값을 구성하는 펄스의 수이고, F는 상기 변환기의 상기 샘플링 비율이다. 상기 변조기는 최소한 5.12kHz로 적당하게 클럭된다. 그러나, 실제로, 더 높은 비율이 사용된다.

시그마-델타 변조기는 상기 스위치의 활성화와 비활성화를 나타내는 상기 스위치 출력의 일부를 유지하고 성공적으로 디지털화하는 동안 상기 스위치 출력의 높은 주파수 채터 성분을 성공적으로 억제하는 주파수 응답을 가질 수 있다. 상기 시그마-델타 변조기의 상기 주파수 응답은 상기 변조기의 정확한 구현에 따라 의존한다. 그러나, 만약 상기 시그마-델타 변조기가, 도 15에 도시된 바와 같이, 전송 함수 H(z)를 갖는 루프 필터와 이득(gain) gQ를 갖는 양자화 증폭기로 구성되는 것으로 일반적으로 여겨진다면, 상기 신호 전송 함수는 다음과 같다:

시그마-델타 변조기의 특정 구현에 대하여 적합한 샘플링 주파수를 선택함으로써, 상기 변조기의 상기 주파수 응답은 상기 스위치의 작동과 관련된 상기 스위치 신호의 주파수 성분을 유지하거나 증폭하고, 상기 스위치 접점들 사이의 바운싱(bouncing)과 관련된 주파수 성분을 제거하도록 선택될 수 있다. 전형적인 시그 마-델타 변조기에 대해서, 상기 샘플링 주파수의 적합한 범위는 0.4 내지 4.0 kHz이다.

상기 양자화기에 의해 도입되는 상기 양자화 노이즈 N(Z)에 대한 노이즈 전송 함수는 다음과 같다:

따라서, 만약 상기 변조기가 로우 패스 필터로서 상기 입력 스위치 신호에 작용한다면, 상기 양자화 노이즈에는 하이 패스 필터로 작용할 것임을 예상할 수 있다. 이것은 이하에 더 상세히 기술된다.

시그마-델타 변조기는 전형적인 ADC들보다 향상된 노이즈 성능을 제공한다. 이것은 오버샘플링, 노이즈 쉐이핑, 디지털 필터링과 데시메이션에 의해 성취된다.

전통적인 다중-비트 ADC는, 시간상 규칙적으로 나눠진 간격으로 입력 신호를 샘플링하고, 다수의 동등한 간격으로, 미리 정해진 크기 중의 하나로서 상기 입력 신호를 분류함으로써 아날로그 신호를 디지털 신호로 변환한다. 상기 간단한 1-비트 ADC는 미리 정해진 두 개의 크기 레벨(magnitude level)에 따라 상기 입력 신호를 분류하고, 상기 입력 신호가 상기 두 레벨 중 어디에 더 근접하는지에 따라 1 이나 0을 출력한다. 게다가, 2-비트 ADC는 미리 정해진 네 개의 레벨에 따라 상기 입력 신호를 분류하고, 각 샘플링 기간등등 동안 00, 01, 10 또는 11을 출력한다. 상기 입력 신호와 비교하여 크기 레벨의 수가 커질수록, 상기 변환기의 해상도(resolution)가 커진다. 동등하게 구분된 수의 값 중 하나인 상기 입력 신호에 따라 상기 ADC의 출력은 본래 부정확하다. 이것은 상기 ADC 입력은 가능한 상태의 부정의 수로 된 연속적인 신호인데, 상기 출력 신호는 서로 다른 상태의 수가 상기 변환기의 해상도에 의해 결정되는 이산 함수이기 때문이다. 아날로그로부터 디지털로의 변환은 몇몇 정보를 유실하고 상기 신호로 왜곡을 유발한다. 이런 에러의 정도는 ±LSB(상기 디지털 출력의 가장 작은 의미있는 비트(the least significant bit)까지의 수로 일정하지 않다.

싸인파(sine-wave) 입력 신호로 된 전통적인 멀티-비트 ADC로부터 상기 출력 신호의 FFT 분석으로부터 얻어진 전형적인 그래프가 도 7a에 도시된다. FS는 Nyquist 이론에 따라 상기 입력 신호의 대역폭의 최소한 2배이어야 하는, 상기 입력 신호의 샘플링 주파수이다. 상기 FFT 분석은 상기 신호를 그것의 주파수 성분으로 차단시킨다. 상기 싸인파는 단일 주파수에서 큰 스파이크로서 명백히 가시적이다. 그러나, 많은 랜덤 노이즈가 DC 에서 Fs/2로 확장하면서 또한 가시적이다. 이 노이즈는 상술한 왜곡의 결과이고 양자화 노이즈로 알려졌다.

상기 신호-대-노이즈 비율(SNR)은 노이즈를 나타내는 모든 주파수들의 RMS 합산에 의해서 상기 신호 진폭을 나눔으로써 얻어진다. 전통적인 ADC에서 SNR은 상기 해상도 예를 들면 비트의 수를 증가시킴으로써만 개선될 수 있다.

만약 상기 샘플링 주파수가 상기 오버샘플링 비 k에 의해서, kFs로 증가된다면, 상기 노이즈 층은 떨어진다. 이것은 도 7b에 도시된다. 상기 SNR은 도 7a에서 상기 상태로부터 변하지 않는다, 하지만 상기 노이즈는 더 넓은 주파수 범위로 퍼진다. 시그마-델타 변환기는 디지털 필터로 1-비트 ADC를 따름으로써 이 효과를 활 용할 수 있다. 상기 필터의 상기 효과는 도 7c에 도시된다. 상기 RMS 노이즈는 작다, 왜냐하면 상기 노이즈의 대부분은 상기 디지털 필터를 거쳐가기 때문이다. 이러한 작동은 시그마-델타 변조기로 하여금 로우-해상도 ADC로부터 광범위한 다이너믹 범위를 달성할 수 있게 한다.

그러나, 상기 시그마-델타 변조기는, 적당한 해상도에 대해 요구되는 오버샘플링 비는 실현되기에는 일반적으로 너무 높기 때문에 오버샘플링 자체로부터 높은 해상도를 달성할 수 없다. 상기 시그마-델타 변조기는 또한 상기 변조기의 상기 피크 이득 응답(peak gain response)으로부터 노이즈를 쉐이프(shape)한다.

도 6에 도시된 변조기에서, 상기 루프 필터는 적분기이다, 그래서 상기 변조기는 낮은 주파수에서 높은 주파수로 노이즈를 쉐이프한다. 이것은 상기 적분기가 상기 에러 전압을 더하고, 그럼으로써 상기 입력 신호에는 로우패스 필터로서 작용하고, 상기 양자화 노이즈에는 하이 패스 필터로 작용하기 때문이다. 따라서, 상기 양자화 노이즈의 대부분은 높은 주파수로 푸쉬되어진다.(도 8a 참조). 오버샘플링은 전체 노이즈 파워를 변화시키지는 않지만, 그것의 분포는 변화시킨다.

고차수 시그마-델타 변조기에 대해서, 노이즈 쉐이핑은 적분과 합산의 한 단계보다 많이 포함시킴으로써 달성된다.

만약 디지털 필터가 상기 시그마-델타 변조기의 상기 노이즈-쉐이프된 출력에 적용된다면, 도 8b에 도시된 바와 같이, 그것은 오버샘플링 단독으로 하는 것보다 더 많은 노이즈를 없앤다.

상기 시그마-델타 변조기의 출력은 상기 샘플링 비율에서 1과 0의 스트림이 다. 이 데이터 비율는 일반적으로 매우 높다, 그래서 디지털-데시메이션 필터는 상기 데이터 비율을 더 유용한 값으로 줄이는데 이용될 수 있다. 도 10에 도시된 바와 같이, 이 과정동안 유실되는 유용한 정보는 없다. 상기 디지털 출력 필터에 의해 상기 신호의 대역폭이 줄어들 때, 상기 출력 데이터 비율은 이것이 상기 오리지널 샘플링 비율보다 낮을지라도 상기 Nyqyist 기준(criterion)을 만족할 수 있다. 이것은 어떤 입력값을 유지하고, 나머지를 버림으로써 달성될 수 있다. 이 과정은 팩터(factor) M(상기 데시메이션 비)에 의한 데시메이션에 의해 알 수 있다. M은 상기 출력 데이터 비율이 상기 신호 대역폭의 2배 이상으로 제공된 어떤 정수 값을 가질 수 있다. 만약 상기 입력이 Fs에서 샘플된다면, 상기 필터된-출력 데이터 비율은 정보의 손실없이 Fs/M으로 줄어들 수 있다. 상술된 바와 같은 완전한 시스템이 도 9에 도시된다.

상기 시그마-델타 변조기는, 상기 입력 신호가 상기 변조기의 입력 범위의 상한과 하한 사이에서 변할때 가장 양호한 해상도를 제공한다. 상기 상한과 하한은 상기 변조기의 버츄얼 그라운드 레벨(virtual ground level)에 대해서 ±Vcc/2로 여겨질 수 있다(예를 들면 상기 변조기는 Vcc의 입력 범위를 가진다). 상기 시그마-델타 변조기의 해상도를 최대로 활용하는 한 가지 옵션은 트랜지션-사이클을 상기 피드백 패스로 도입함으로써 시그마-델타 변조기에서 이득 함수를 구현하는 것이다. 트랜지션 사이클은 상기 변조기의 버츄얼 그라운드 레벨(virtual ground level)과 동등한 네트(net) 평균 값을 가진다. 더 많은 트랜지션-사이클을 피드백 패스로 도입함으로써 상기 피드백의 전체의 평균 레벨은 감소한다.

도 11은 트랜지션-사이클이 피드백 패스로 도입된 시그마-델타 변조기를 나타낸다. 상기 루프 필터(1101)는 적분기 회로이고, 상기 양자화기는 래치(1102)이고 상기 피드백 DAC는 exclusive-OR 게이트(XOR 게이트)(1103)에 의해서 대체된다. 상기 XOR 게이트는 입력으로서 상기 디지털 피드백 신호와 제어 신호를 가진다.

도 12의 파형 A는 버츄얼 그라운드 레벨(virtual ground level)에서의 입력에 대한 전형적인 피드백 신호를 나타낸다. 도 12에서, 상기 버츄얼 그라운드 레벨은 1/2Vcc로 설정된다. 상기 신호를 50% 듀티 사이클을 가진다, 예를 들면 상기 사이클의 반은 Vcc의 상한을 갖고, 반은 0V의 하한을 갖는다. 따라서 상기 신호는 상기 변조기의 상기 입력 범위의 상한과 하한 사이의 중간인 크기, 예를 들면 이경우에 1/2Vcc, 를 갖는 입력을 나타낸다.

도 12의 파형 B는 트랜지션-사이클을 포함하는 동등한 피드백 신호를 나타낸다. non-return-to-zero나 NRZ 파형인 파형 A는 return-to-zero(RTZ)파형으로 변환한다. 도면에서 볼 수 있는 바와 같이, 상기 트랜지션-사이클은 1/2Vcc(버츄얼 그라운드)의 네트 평균값을 가진다.

도 12에 도시된 파형 B는 직접 합성하기가 어렵다. 그러나 상기 트랜지션-사이클에 대한 요구는 단지 그들의 네트 평균값이 상기 버츄얼 그라운드 레벨(virtual ground level)과 동등한 것이기 때문에, 도 12의 파형 C는 상기 적분기에 의해 보여지는 전체 피드백 레벨에 파형 B와 같은 효과를 가질 것이다. 사실상, 파형 C에서 상기 트랜지션-사이클은 1/2Vcc의 평균값을 가지는 펄스의 쌍으로서 구현된다.

파형 C는 XOR 게이트를 파형 D(또한 도 12에 도시됨)로 이용함으로써 파형 A로부터 쉽게 생성될 수 있다. 따라서, 도 7에 도시된 상기 시그마-델타 변조기에서, 상기 디지털 출력 신호(파형 A)와 상기 제어 신호(파형 D)는 상기 피드백 신호(파형 C)를 생성하기 위하여 XOR 게이트로 입력된다. 상기 피드백 신호는 여전히 50% 듀티 사이클을 가져서 상기 변조기는 여전히 1/2Vcc의 입력으로 밸런스됨을 주목하라. 즉, 버츄얼 그라운드(virtual ground)에서의 입력 신호에 대해서, 상기 상태는 상기 피드백 신호로의 트랜지션-사이클의 도입에 의해 피드백 신호로 변하지 않는다.

도 13의 파형 A, B,와 C는 상기 변조기가 풀 스케일 포지티브 입력(full scale positive input)(Vcc)를 가지는 상황에서 유사한 파형들이다. 상기 변조기의 상기 디지털 출력 신호는 파형 A이다. 상기 입력이 상한에 있을 때, 상기 출력 신호는 항상 높다(100% 1). 만약 같은 제어 신호(파형 C)가 상기 디지털 출력 신호와 함께 상기 XOR 게이트로 적용되었다면, 상기 피드백 파형 B가 생성된다. 이때, 상기 피드백 신호는 3/4Vcc의 네트 DC 컨텐츠(content)를 가진다. 따라서, 3/4Vcc의 입력은 이 피드백 신호에 의해 밸런스되고, 상기 변조기에 대한 상한 입력 제한은 1/4Vcc로 감소된다.

유사하게, 만약 상기 변조기로의 입력이 풀 스케일 네거티브 입력(full scale negative input) 입력(0V)을 가지면, 같은 제어 신호는 1/4Vcc의 네트 DC 컨텐츠(content)를 가지는 피드백 신호를 생성할 것이다.

따라서, 1/4Vcc의 입력은 이 피드백 신호에 의해 밸런스될 것이고, 상기 변 조기에 대한 상한 입력 제한은 1/4Vcc로 증가된다.

따라서, 전체로서, 도 12의 파형 D와 도 13의 파형 C는 Vcc에서 1/2Vcc로 상기 변조기의 입력 범위를 감소시키도록 다뤄진다. 상기 변조기는 두 개의 임플라이드(implied) 이득을 가진다. 상기 변조기로의 입력 범위를 반으로 줄임으로써, 상기 제어 신호는 이전의 두개의 시그마-델타 변조기의 팩터에 의한 증폭과 같은 결과를 효과적으로 달성한다.

상기 제어와 피드백 신호는 상기 디지털 출력 신호보다 높은 주파수를 가질 수 있다. 이것을 달성하기 위하여 상기 XOR 게이트와 상기 양자화기는 서로 다른 클럭 신호를 받을 수 있다.

상기 제어 신호는 또한 오프셋을 적용하는 데에 사용될 수 있다. 이것은 도 11에 나타낸 바와 같이 같은 베이직 회로를 사용하여 달성될 수 있다. 이 적용에서, 상기 제어 신호는 트랜지션-사이클이 비대칭 방식으로 상기 피드백 신호로 주입되도록 배치된다. '0'보다 '1'을 더 많이 상기 출력 신호로 대체하는 것은 상기 생성된 피드백 신호가 상기 입력 신호에 양의 오프셋을 적용하는 것을 야기한다. 이것은 상기 피드백 신호의 네트 DC 컨텐츠(content)가 같은 수의 트랜지션-사이클이 대칭 방식으로 상기 피드백 신호로 삽입되는 상황에서 상대적으로 감소하기 때문이다. 유사하게, '1'보다 '0'을 더 많이 대체하는 것은, 음의 오프셋이 적용될 수 있다.

트랜지션 사이클을 피드백 신호로 도입하는 것은 상기 스펙트럴 노이즈 쉐이핑 정보의 일부가 없어지는 것을 의미한다. 따라서 반드시 상기 변조기에 의해서 성취가능한 SNR에서 감소(Reduction)가 있다. 예를 들면, 상기 제어 신호가 도 12의 파형 D와 도 13의 파형 C의 형식인 상황에서, 우리는 상기 변조기로 되돌아오게 되는 상기 신호의 쿼터가 트랜지션-사이클로 대체되는 상황을 맞게 된다. 즉, 상기 피드백 신호의 단지 75%만이 노이즈 쉐이핑 컨텐츠(noise shaping content)를 포함하고 나머지 25%는 이득 스케일링(과 오프셋) 컨텐츠(content)를 포함한다. 따라서, 6dB(2의 팩터)의 이득에 대해서, 상기 SNR 디그러데이션(degradation)은 2.5dB이다(대략 1.3의 팩터).

향상된 노이즈 성능을 갖는 시그마-델타 변조기가 도 14에 도시된다.

앞서 설명한 바와 같이, 시그마-델타 변조기의 허용가능한 입력 범위는 상기 피드백 신호의 상단과 하단 전압에 의해 결정된다. 일실시예에서, 상기 피드백 신호의 상단과 하단 전압은 두 한계 전압에 의해 설정된다. 상기 피드백 신호는 상기 두 한계 전압 사이에서 선택되는 상기 디지털 출력 신호를 사용하여 형성된다. 상기 시그마-델타 변조기의 임플라이드(implied) 이득과 오프셋은 상기 한계 전압에 대해 적합한 값을 선택함으로써 제어된다.

한계 전압을 설정함으로써 효과적인 이득과 오프셋이 제어되는 시그마-델타 변조기가 도 14에 도시된다. 상기 변조기는 합산 유닛(1401), 적분기(1402), 양자화기(1403) 및 피드백 루프에 연결된 선택 회로(1404)를 포함한다.

상기 합산 유닛은 아날로그 입력 신호와 상기 선택 회로에 의해 출력된 조정 신호를 받도록 배치된다. 상기 합산 유닛은 상기 아날로그 입력 신호로부터 상기 조정 신호를 감산하고 상기 적분기로 상기 감산된 신호를 출력한다. 상기 적분기는 상기 감산된 신호를 필터하고 상기 결합된 신호를 상기 비교기에 있는 참조 신호와 비교하는 상기 양자화기로 상기 필터된 신호를 출력한다. 만약 상기 적분기로부터의 상기 출력 신호가 상기 참조 신호보다 크다면, '1'이 출력되고, 만약 상기 적분기 출력 신호가 상기 참조 신호보다 작다면, '0'이 출력된다. 따라서, 상기 아날로그 입력 신호는 디지털 출력 신호로 변환된다.

상기 변조기는 상기 디지털 출력 신호를 출력한다. 상기 디지털 출력 신호는 또한 상기 선택 회로로 되돌아오게 된다. 상기 선택 회로의 역할은 상기 조정 신호를 통하여 상기 시그마-델타 변조기의 입력 범위를 설정하는 것이다.

도 10에 도시된 상기 선택 회로는 멀티플렉서(1405), 제1 DAC(1406), 제 2 DAC(1407) 및 제어 유닛(1408)을 포함한다. 상기 멀티플렉서는 입력으로서 상기 디지털 출력 신호와 두 한계 값을 받는다. 각 한계 값은 두 DAC의 각각으로부터의 전압 출력이다. 제1 DAC는 첫번째 한계 값을 출력하고, 제2 DAC는 두번째 한계 값을 출력한다. 각 DAC에 의한 상기 전압 출력은 상기 제어 유닛에 의해 생성된 제어 신호에 의해 제어된다. 따라서 상기 제어 유닛은 상기 한계 값들이 상기 두 개의 제어 신호를 통하여 상기 멀티플렉서로 입력되도록 제어할 수 있다.

상기 제어 유닛은 소프트웨어로 구현될 수 있다. 상기 제어 유닛에 의해 생성되는 상기 제어 신호는 디지털 신호일 수 있다.

상기 디지털 출력 신호는 어떤 주어진 시간에 상기 멀티플렉서에 의해 두 한계 값 중 어느 것이 출력될지를 제어한다. 상기 디지털 출력신호가 높을 때, 예를 들면 상기 시그마-델타 변조기가 '1'을 출력할 때, 상기 멀티플렉서는 상기 두 한 계 값 중 하나를 출력한다. 상기 디지털 출력 신호가 낮을 때, 예를 들면 상기 시그마-델타 변조기가 '0'을 출력할 때, 상기 멀티플렉서는 상기 두 한계값의 다른 하나를 출력한다. 따라서 상기 멀티플렉서에 의한 상기 조정 신호 출력은 상기 디지털 출력 신호와 같은 1과 0의 순서를 포함한다, 하지만 상기 디지털 출력 신호에서 각 '1'과 '0'의 전압 레벨은 상기 두 한계 값의 각각에 의해 대체된다. 따라서 상기 조정 신호가 변하는 사이에서의 상한과 하한은 상기 두 한계 값을 조정함으로써 제어될 수 있다. 이러한 방식에서, 상기 시그마-델타 변조기에 의해 상기 아날로그 입력 신호에 적용되는 상기 이득과 오프셋은 상기 제어 유닛에 의해 직접적으로 제어될 수 있다.

따라서 스위치 회로는 스위치의 시리즈로부터 아날로그 신호 출력을 받고 원치 않는 채터 주파수를 없애기 위해 아날로그 신호를 로우 패스 필터하고, 디지털 스위치 신호를 출력하는 데에 시그마-델타 변조기를 편리하게 이용할 수 있다. 상기 디지털 스위치 신호는 예를 들면 키보드 컨트롤러에 의해 받을 수 있다.

시그마-델타 변조기로부터 출력된 상기 디지털 출력 신호는 1과 0의 비트 스트림으로서 상기 아날로그 입력 신호를 나타내는 펄스-밀도 변조된 신호이다. 상기 스위치 회로에서 상기 시그마-델타 변조기는 상기 아날로그 입력 신호를 적절하게 로우-패스 필터한다. 이것은 상기 아날로그 입력 신호의 높은 주파수 성분을 나타내는(접촉 바운스로 야기되는) 신호의 일부인 펄스 밀도 변조된 출력 신호가, 상기 아날로그 입력 신호의 낮은 주파수 성분을 나타내는(상기 스위치의 사용자-가동으로 야기되는) 신호의 일부에 비해 상대적으로 억제된다.

상술한 바와 같은 상기 1차 시그마-델타 변조기는 단지 예에 지나지 않고, 본 발명의 원리는 다른 변조기에 대해서도 동일하게 유지됨을 이해하여야 한다. 어떠한 종류의 시그마-델타 변조기도 사용될 수 있다, 예를 들면, 아날로그, 디지털 혹은 스위치된 커패시터. 상기 루프 필터는 적분기로서 특별하게 보여진다. 그러나, 상기 입력 신호에 대하여 로우 패스 주파수 응답을 갖는 변조기를 제공하는 어떤 루프 필터도 사용될 수 있다. 2-레벨 타입으로서 보여진 양자화기라 할지라도, 그것은 어떠한 수의 레벨을 가질 수 있다. 본 발명에 의한 방법은 변조기의 어떠한 차수(order)에도 적용될 수 있다.

상술한 바와 같이, 시그마-델타 변조기가 디방운싱 회로로서 유용하게 사용될 수 있는 한가지 응용은 미디어 플레이어와 이어폰의 세트 사이의 리드에 위치한 키패드를 적용하는 사용자 입력 장치를 갖는 휴대용 미디어 플레이어 분야이다. 그러한 응용에서, 시그마-델타 변조기는 다중의 키들로부터 단일 디지털 출력 스트림을 생성하기 위하여 유용하게 사용될 수 있다. 이러한 방식에서, 처리를 위한 상기 미디어 플레이어로의 키이(keyed) 입력을 나타내는 상기 디지털 신호를 전하기 위하여 단일 와이어만이 필요하다. 대안적으로, 상기 사용자 입력 장치는 자체적으로 키패드 컨트롤러를 포함함으로써, 상기 키이(keyed) 입력에 따라, 예를 들면 상기 이어폰으로 볼륨 제어 회로를 보내는 것에 의해 명령을 내보낼 수 있다.

각 시그마-델타 변조기는 스캔된 키 매트릭스에서 단일 로우에서 의해 생성되는 입력 신호를 받을 수 있다. 대안적으로, 상기 스캔된 키 매트릭스는 상기 매트릭스에서 상기 스위치들 각각의 상태를 나타내는 단일 출력 스트림을 생성할 수 있다. 이것은 로우에 의해 출력된 신호의 각각을, 단일 아날로그 출력 신호를 생성하기 위하여 교대로 매트릭스의 각 로우에 의해 출력된 아날로그 신호들 사이에서 선택하는 멀티플렉서로 공급함으로써 성취된다. 상기 멀티플렉서는 상기 매트릭스 칼럼들의 순차적인 가동보다 빠른 비율로 클럭될 수 있다, 그래서 상기 멀티플렉서는 단일 칼럼이 가동되는 시간 동안 각 로우에 대한 신호를 출력할 수 있다.

그 후 상기 단일 출력 신호는 필터링과 디지털 형식으로의 변환을 위해 상기 시그마-델타 변조기로 입력될 수 있다.

시그마-델타 변조기가 다중의 스위치들을 갖는 응용에 대해서 디바운싱 회로로서 편리하게 사용될 수 있을 지라도, 시그마-델타 변조기는 또한 단일 스위치를 적용하는 응용에서도 편리하게 사용될 수 있다. 시그마-델타 변조기는 빠른 응답을 제공하는 동안 채터를 효과적으로 제거하는 디바운싱 회로를 제공한다. 시그마-델타 변조기는 또한, 상술한 바와 같이, 효과적인 이득과 오프셋을 구현하는 기회를 제공한다.

본 발명의 실시예에 따라 상기 디바운싱 회로가 휴대용 미디어 장치의 사용자 입력에 사용되는 디바운싱 회로에서의 구현에 관하여 기술되었을지라도, 이것은 단지 예시적인 목적에 지나지 않음을 이해하여야 한다. 본 발명의 실시예에 따른 상기 디바운싱 회로는 스위치 디바운싱이 필요한 어떠한 응용에서 유용하게 사용될 수 있다.

출원인은 이로써 여기에서 설명된 개별적인 특징이나 그러한 특징들의 결합들이 여기에 개시된 어떤 문제들을 해결하는지에 관계없이, 그리고, 본 청구항의 범위에 한정하지 않고, 그러한 특징이나 결합들이 당업자의 통상의 일반적인 지식에 비추어 전체로서 본 발명의 명세서를 기초로 수행될 수 있을 정도까지, 여기에 설명된 각각의 개별적인 형태 단독으로, 그리고 그러한 형태들의 둘 또는 그 이상의 어떠한 결합으로 개시한다. 본 출원인은 본 발명의 실시예들이 어떠한 개별적인 특징이나 특징들의 결합으로 구성될 수 있음을 말한다. 앞서 말한 관점으로 볼때 본 발명의 범위 안에서 다양한 변형예들이 만들어질 수 있음은 당업자에게 명백하다.

Claims (21)

1. 두 개의 접점 부재를 구비하여, 상기 두 개의 접점 부재를 물리적으로 접촉시켜 작동함으로써 스위치의 작동을 나타내는 아날로그 스위치 신호를 출력하는 기계적 스위치; 및

   상기 아날로그 스위치 신호를 받고 그에 의존하여 디지털 스위치 신호를 출력하기 위해 배치되며, 상기 아날로그 입력 신호의 상대적으로 높은 주파수 성분을 억제할 수 있도록 주파수 응답을 가짐으로써 상기 스위치의 출력을 효과적으로 디바운스하는 시그마-델타 변조기를 포함하는 것을 특징으로 하는 스위치 회로.
2. 제1항에 있어서, 상기 스위치 회로는 복수의 기계적 스위치들을 포함하고, 상기 스위치 회로는 복수의 스위치들의 각각의 작동을 나타내는 하나의 아날로그 스위치 신호가 상기 다수의 스위치들에 의해 출력되고 상기 시그마-델타 변조기에 의해 받을 수 있도록 배치되는 것을 특징으로 하는 스위치 회로.
3. 제2항에 있어서, 상기 스위치 회로는 2차원으로 확장되는 스위치들의 배열을 포함하고, 각 스위치는 1차원에 있는 로우(row)와 2차원에 있는 칼럼(column)에 배치되며, 상기 배열의 각 로우는 그 로우에 위치한 상기 스위치들의 각각의 작동을 나타내는 단일 아날로그 스위치 신호를 출력하도록 배치되는 것을 특징으로 하는 스위치 회로.
4. 제3항에 있어서, 상기 스위치 회로는 교대로 각 칼럼에 전기 흐름을 적용함으로써 상기 배열의 각 칼럼을 순차적으로 활성화시키도록 배치되며, 상기 단일 아날로그 스위치 신호의 순간값이 상기 로우의 현재 활성화된 칼럼 안에 위치한 스위치의 작동을 나타내는 상기 배열의 로우에 의해 출력되는 것을 특징으로 하는 스위치 회로.
5. 제2항 내지 제4항 중 어느 한 항에 있어서, 상기 스위치 회로는 복수의 스위치들 중 하나의 작동이 상기 단일 아날로그 스위치 신호가 특정 전압 레벨을 갖도록 배치되는 것을 특징으로 하는 스위치 회로.
6. 제5항에 있어서, 상기 특정 전압 레벨은 어느 스위치가 작동되는지에 관계없이 같은 것을 특징으로 하는 스위치 회로.
7. 제5항에 있어서, 상기 특정 전압 레벨은 어느 스위치가 작동되는지에 의존하는 것을 특징으로 하는 스위치 회로.
8. 제7항에 있어서, 상기 배열의 로우에 위치한 각 스위치는, 상기 로우에 있는 스위치의 작동이 상기 단일 아날로그 스위치 신호가 상기 작동되는 스위치와 관련된 상기 특정 전압 레벨을 갖도록 특정 전압 레벨과 관련되는 것을 특징으로 하 는 스위치 회로.
9. 제8항에 있어서, 상기 배열의 로우는 전위 분배기를 포함하고, 상기 로우에 위치한 각 스위치는 스위치의 작동이 상기 단일 아날로그 스위치 신호가 상기 작동되는 스위치와 연계된 상기 특정 전압 레벨을 갖도록 상기 전위 분배기 안에서 특정 전압 레벨과 연계되는 것을 특징으로 하는 스위치 회로.
10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 시그마-델타 변조기는,

    합산 출력 신호를 생성하기 위해 상기 아날로그 스위치 신호를 조정 신호로합산하기 위한 합산 유닛;

    상기 합산 출력 신호를 받고 그에 의존하는 적분기 출력 신호를 생성하기 위해 배치되는 적분기;

    상기 적분기 출력 신호를 받고 그에 의존하는 상기 디지털 스위치 신호를 생성하기 위해 배치되는 양자화기; 및

    상기 조정 신호를 생성하기 위한 피드백 루프를 포함하는 것을 특징으로 하는 스위치 회로.
11. 제10항에 있어서, 상기 피드백 루프는 상기 디지털 출력 신호를 받고 그에 의존하는 상기 조정 신호를 생성하기 위한 디지털-아날로그 변환기를 포함하는 것을 특징으로 하는 스위치 회로.
12. 제10항에 있어서, 상기 피드백 루프는 상기 조정 신호에 대한 미리 정해진 두 개의 값 중 하나를 선택하기 위해 배치되는 로직 회로를 포함하고, 상기 선택은 상기 디지털 출력 신호와 제어 신호 모두에 의존하여 행해지는 것을 특징으로 하는 스위치 회로.
13. 제10항에 있어서, 상기 피드백 루프는 상기 조정 신호에 대한 두 개의 한계 값 중 하나를 선택하기 위해 배치되는 선택 회로를 포함하고, 상기 선택은 상기 디지털 출력 신호에 의존하여 행해지는 것을 특징으로 하는 스위치 회로.
14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 시그마-델타 변조기는 사용자에 의한 상기 기계적 스위치의 작동의 최대 주파수를 초과하는 샘플링 비율로 상기 아날로그 입력 신호를 샘플하도록 배치되는 것을 특징으로 하는 스위치 회로.
15. 제14항에 있어서, 상기 시그마-델타 변조기는 20Hz를 초과하는 샘플링 비율로 상기 아날로그 입력 신호를 샘플하도록 배치되는 것을 특징으로 하는 스위치 회로.
16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 시그마-델타 변조기는 5.12kHz나 그 이상의 클럭 신호를 받도록 배치되는 것을 특징으로 하는 스위치 회 로.
17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 시그마-델타 변조기는 상기 아날로그 스위치 신호를 로우-패스 필터링하기 위해 배열되는 것을 특징으로 하는 스위치 회로.
18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 델타-시그마 변조기는 사용자에 의한 상기 기계적 스위치의 작동을 나타내는 상기 아날로그 입력 신호의 낮은 주파수 성분에 비하여 상기 아날로그 입력 신호의 상대적으로 높은 주파수 성분을 억제할 수 있도록 하는 주파수 응답을 가지는 것을 특징으로 하는 스위치 회로.
19. 기계적 스위치의 출력을 디바운스하기 위한 시그마-델타 변조기의 사용법.
20. 첨부 도면을 참조하여 충분히 설명된 스위치 회로.
21. 첨부 도면을 참조하여 충분히 설명된 시그마-델타 변조기의 사용법.

Images