KR20080095804A

KR20080095804A - 집적 지연 회로를 가지는 반도체 스위치

Info

Publication number: KR20080095804A
Application number: KR1020080038178A
Authority: KR
Inventors: 군테르 울; 스테픈 반드레스
Original assignee: 카템 데벨렉 게엠베하
Priority date: 2007-04-24
Filing date: 2008-04-24
Publication date: 2008-10-29
Also published as: EP1986322A1; CN101295929A; US20080266016A1; JP2008271554A; EP1986322B1

Abstract

펄스 폭 변조로 다단계의 부하를 제어하기 위하여, 개별적인 스테이지는 일반적으로 분리되어 적용되는 부하 전류를 가진다. 상기 부하 전류는 부하 피크를 방지하기 위하여 위상-지연된 모드에서 클록 된다. 위상-쉬프트 펄스 폭 변조 제어를 사용하는 종래의 컨트롤러는 높은 복잡성 및/또는 각각의 부하 전류의 클로킹의 일시적인 정확성에 관련하여 발생하는 문제들을 가지고 있다. 따라서, 본 발명의 특별한 접근방법은 지연 회로를 가지는 부하 스테이지의 펄스 폭 변조 제어를 위한 출력 스테이지를 제공하는 것이다. 또한, 상기 지연 회로는 펄스 폭 변조 입력 신호에 의해 변조되는 부하 전류와 함께 펄스 폭 변조 출력 신호를 제공하고, 상기 펄스 폭 변조 출력 신호는 상기 펄스 폭 변조 신호에 대하여 상기 지속 기간의 미리 결정된 분수만큼 지연된다. 본 발명에 따른 출력 스테이지는 특히 상기 지연 회로와 엑츄얼 파워 반도체 스위치 및 연합된 모니터링 및 제어 회로와 함께 하나의 구성요소로 집적함으로써 시현된다. 이러한 출력 스테이지를 병렬 연결함으로써, 다단계 부하의 위상-쉬프트 펄스 폭 변조 제어를 위한 컨트롤러는 단순한 방법으로 시현될 수 있다.

PWM, 펄스 폭 변조 제어

Description

집적 지연 회로를 가지는 반도체 스위치 {SEMICONDUCTOR SWITCH WITH INTEGRATED DELAY CIRCUIT}

본 발명은 집적 지연 회로에 관한 것이다. 다단계 전기 부하를 펄스 진폭 조절 제어하는 컨트롤러 및 이에 대응하는 방법에 관한 것이다.

전기 가열, 필라멘트 램프, 직류 모터 등과 같은 전기적 부하에서 펄스 진폭 조절(Pulse Width Modulation; PWM)을 통한 종래의 방법을 이용하여 효과적으로 전력 소비를 제어할 수 있다. 이 경우에 공급 전압은 주기적인 간격으로 스위칭 온-오프 된다. 부하에서의 전력 소비는 듀티 싸이클(Duty Cycle)을 통하여 연속적으로 제어될 수 있다. 듀티 싸이클(Duty Cycle)은 지속 기간(TPWM)의 기간 안에 온-타임(Ton)에 대한 비율이다(도 1 참조). 상기 온-타임(Ton)이 0인 경우는 오프 상태를 나타내고, 상기 온-타임(Ton)이 상기 지속 기간(TPWM)과 같은 경우에는 항상 온 된 상태, 즉 최대 전력을 의미한다. 예를 들어, 일련의 트랜지스터에 의한 공급 전압 또는 전류의 선형적인 제어와 비교하여 볼 때에, 출력 단계의 트랜지스터에서 발생하는 전력 손실은 실질적으로 이러한 방법에 의해서 제거될 수 있다.

펄스 진폭 조절 제어의 출력 또는 스위칭 단계로 사용되는 장치, 예를 들어 고전류에 대한 반도체 스위치는 바람직하게 모스팻(MOSFETs)이 될 수 있다. 상기 모스팻(MOSFETs)은 과부하(과전류, 과전압 및 과도한 온도)에 대하여 외부의 부가적인 회로들이나 이미 하우징 안에 포함하고 있는 필수적인 부가 회로에 의하여 제어되거나 방지된다. 이러한 보호 출력 단계는 도 2에 도시되어 있다. 상기 보호 출력 스테이지는 스마트 파워 하이-사이드- 스위치(smart power high-side- switch)로 인용되며, 인터내셔널 렉티파이어(International Rectifier)사에서 상업적으로 생산하는 제품으로 이용 가능하다. 출력 스테이지(200)의 내부 구조 디자인은 두 개의 반도체 칩으로 구성되어 있으며, 각각은 액츄얼 반도체 스위치(MOSFET, 202) 및 제어-모니터링 회로(201)이다. 상기 두 칩은 측면으로 나란히 배열되거나 하나가 다른 하나 위에 포개어지도록 형성된다. 단일 칩 솔루션(모든 기능이 하나의 반도체 칩에 있음)은 고(高) 스위칭 전류의 경우에는 그리 흔하지 않다(10A 각각).

고(高) 전류 부하의, 특히 디젤 엔진의 전기 보조 히팅(heating) 시스템 또는 예열 플러그와 같은 차량용 전기 시스템의 고(高) 전류 부하의 펄스 폭 변조 제어는 클로킹(clocking)에 기인하여 발생하는 부하 피크에 관하여는 불리한 점이 있다. 상기 부하 피크는 예를 들어, 탑승객 객실 조명의 불쾌한 깜빡임에 의해 발견될 수 있다. 그리고, 상기 펄스 폭 변조 제어는 스위칭(switching) 프로세스에 의하여 발생되는 전자기 호환성(electromagnetic compatibility; EMC) 문제에 관하여도 불리한 점이 있다.

유럽 특허 1,157,869 B1은 자동차를 위한 다단계 전기 보조 히팅(heating) 장치가 펄스 폭 변조에 의하여 제어되는 것을 개시하고 있다. 상기 제어 방법은 하나의 히팅 스테이지가 한번에 전류의 상승 또는 하락에 의해 구동된다.

전기적인 보조 히팅(heating) 장치는 자동차에 사용된다. 예를 들어, 승객의 객실 안의 공기를 데우기 위하여 사용되거나, 수냉식 엔진의 냉각수를 예열하기 위하여 또는 연료를 가열하기 위하여 사용된다. 이러한 보조의 히팅 장치는 일반적으로 수많은 히팅 엘리먼트들과 제어 장치를 포함한다. 상기 히팅 엘리먼트들은 복수개의 히팅 스테이지를 형성하기 위하여 구성된다. 상기 히팅 엘리먼트들은 보통 전기적인 히팅 저항, 특히, PTC 엘리먼트로 구성된다.

특히 유리한 펄스 폭 변조 제어는 개별적인 서브-부하를 위상-시프트 모드에서 컨트롤 함으로써 실현된다. 상기 펄스 폭 변조 제어는 주기적인 전류의 변동으로 인해 생기는 차량의 전기 시스템에서의 부하가 최소가 되게 한다. 도 3에서 3단계 부하에 대한 예시로 볼 수 있듯이, 세 개의 시간 전류(lload_1, lload_2, lload_3)는 각각의 스테이지에서 주기 기간의 3분의 1만큼씩 쉬프팅 한다. 이러한 방법으로 전체 부하(lsum = lload_1 + lload_2 + lload_3)는 보다 고르게 전 기간을 통하여 배분된다. 도 3에서 볼 수 있듯이, 차량의 전기 시스템에 가해지는 주기적인 전류의 변화(파동 전류)의 진폭은 세 개의 부하 회로에 흐르는 전류의 합으로 얻을 우 있는 전체 전류의 진폭의 단지 삼분의 일(=1/n, n은 부하 회로의 개수) 정도이다. 클로킹이 위상-시프트 모드에서 영향을 미치지 않는 경우에, 그러나 모든 부하 스테이지가 동시에 스위칭 온 오프 되는 경우에, 제로에서부터 최대 전류량 사이에서의 전류의 변동(상기 보든 부하 회로의 전류의 합)은 차량의 전기 시스템에서 발생될 수 있다. 상기 위상 쉬프트 제어의 또 다른 이점은 도 3에서 볼 수 있는 바와 같이, 파동 전류의 주파수가 3배가 되었다는 점이다.(frip = n * fPWM) 이 효과는 많은 경우에서 바람직하다. 이것은, 예를 들어, 탑승객 객실의 조명이 깜빡이는(flickering) 주파수를 더 이상 눈에 띄는 주파수 영역으로 쉬프트 하지 않도록 한다.

도 4는 종래의 제어 장치(400)를 나타내는 도면이다. 상기 종래의 제어장치(400)에는 마이크로컨트롤러(403)이 사용되어 복수개의 부하 회로(Rload_1, ... Rload_n)의 위상-시프트 제어가 가능하도록 한다. 상기 마이크로컨트롤러(403)는 예를 들어 CAN 버스(CAN bus)와 같은 인터페이스(402)를 통하여 제공된 임의의 입력 정보로부터 다양한 PWM 신호를 생성하고, 그에 따라서 출력 스테이지(404-1, ...404-n)를 제어한다. 상기 제어되는 장치가 전기적인 보조 히팅(heating) 장치인 경우, 입력 정보는 문제의 순간에 차량용 전기 시스템에서 가능한 전력 및 명목(nominal) 열 출력을 포함할 수 있다.

마이크로컨트롤러를 이용하여 복수개의 부하 회로를 위상-쉬프트 제어하는 신호를 생성하는 경우의 불이익은 상대적으로 많은 수의 부품을 필요로 하고, 상기 부품에 따라 증가하는 비용 및 공간이 필요하다는 것이다. 게다가, 값비싼 구성품인 마이크로컨트롤러에 적용하기 위한 특별한 소프트웨어를 개발해야 할 필요성도 있다.

일부의 어플리케이션에 적용할 목적으로, 위상-쉬프트 제어를 특별히 단순하게 해결하는 방법으로는 아날로그 RC 엘리먼트를 이용하여 달성하는 방법이 있다. 입력 신호가 펄스 폭 변조(PWM) 신호일 것을 필요로 한다. 상기 펄스 폭 변조(PWM) 신호의 일시적인 성질은 (지속 기간 TPWM 및 온-타임 Ton) 부하 회로를 제어하는 데에 직접 사용될 수 있다.

도 5는 RC 엘리먼트에 의해 복수개의 부하 회로에 대해 위상-쉬프트 제어를 하는 신호를 생성하는 회로에 대한 도면이다. 제어 신호(PWM)은 여기서 (n-1) RC 엘리먼트에 의해 시간적으로 서로 다른 시간 상수(t2 에서 tn)로 지연되어, 개별적인 출력 스테이지로 공급된다. RC 엘리먼트들은 시간 상수가 R과 C의 곱에 비례한다. 상대적인 지연 시간(t2 에서 tn)은 지속 기간 TPWM 및 부하 회로의 개수 n에 의하여 결정된다. 일반적으로, 다음은 개개의 지연 및 RC 엘리먼트에 대하여 각각 유효하다.

t2 = TPWM / n

t3 = 2 * TPWM / n

t4 = 3 * TPWM / n

...

tn = (n - 1) * TPWM / n

위상-쉬프트 펄스 폭 변조(PWM) 신호를 생성하기 위한 아날로그 RC 엘리먼트의 사용은 많은 수의 개별적인 부품이 필요한 점 및 상기 부품을 허용하는 요구가 필요한 점에 관하여 불이익이 있습니다. RC 엘리먼트를 적용하는 아날로그 솔루션은 RC 엘리먼트의 구성품의 정확함에 대한 매우 높은 요구가 수반되며, 아날로그 입력 신호 PWMin을 구하는 출력 스테이지에서는 회로의 정확함에 대한 매우 높은 요구가 수반된다. (일반적인 구성품의 허용치는 5% 에서 10%사이에 있으며, 커패시터의 경우는 더 넓은 허용치를 가진다.) 이러한 회로를 위하여 슈미트 트리거(Schmitt trigger)가 일반적으로 사용된다. 상기 슈미트 트리거가 사용되는 본 케이스의 경우 매우 정확하고 일시적으로 안정적인 스위칭 역(threshold)을 가져야 한다. 또 다른 불이익으로, 지연 시간(t2 에서 tn)이 펄스 폭 변조(PWM) 신호(PWM)의 지속 기간(TPWM)에 매우 정확하게 적용되어야만 개별적인 신호의 정확한 위상 쉬프트를 달성할 수 있게 된다. 반대로, 지속 기간 및 지연 시간이 연결된 점은 펄스 폭 변조(PWM) 신호를 생성하는 제어 장치에 상응하는 요구를 결론짓는다. 또한, 상기 펄스 폭 변조(PWM) 신호의 주파수는 매우 정확하고 안정적인 방법으로 이동이 없도록 하여 측정되어야 한다. 이러한 펄스 폭 변조(PWM) 신호 에 대한 요구는, 그렇지만, 회로 기술에 대한 그에 따른 높은 투자 속에서만 실현될 수 있다. 펄스 폭 변조(PWM) 제어에서 측정된 크기(magnitude)는 펄스 폭 변조(PWM) 신호의 주파수는 아니며, 단지 듀티 싸이클(duty cycle)이다. 주파수 오차는 따라서 용인될 수 있다.

본 발명의 목적은 위상-쉬프트 된 펄스 폭 변조 신호를 생성하는 개선된 회로를 제공하는 데에 있다. 본 발명의 다른 목적은 위상-쉬프트 된 펄스 폭 변조 신호를 생성하는 상기 회로를 기반으로 하며, 합리적인 가격으로 시현될 수 있는 집적된 반도체 스위치를 제공하는 데에 있다. 이에 더하여, 본 발명의 또 다른 목적은 다단계 전기 부하의 개선된 펄스 폭 변조 제어를 가능하게 하는 제어 장치 및 대응하는 방법을 제공하는 데에 있다.

본 발명의 제1 실시예에 따른 출력 스테이지는 제1 펄스 폭 변조 신호를 입력하는 제1 입력, 상기 제1 펄스 폭 변조 신호의 듀티 비에 따라서 전기적인 부하를 제어하는 파워 반도체 스위치, 상기 제1 펄스 폭 변조 신호에 대하여 상대적으로 지연된 제2 펄스 폭 변조 신호를 생성하는 지연 회로 및 상기 제2 펄스 폭 변조 신호를 출력하는 신호 출력을 포함하고, 상기 지연 회로는 상기 제1 펄스 폭 변조 신호의 지속 기간을 측정하고, 상기 제1 펄스 폭 변조 신호에 대하여 상기 측정된 지속 기간의 미리 결정된 분수만큼 상대적으로 지연된 제2 펄스 폭 변조 신호를 생성하는 제1 탐색 회로를 포함한다.

본 발명의 제2 실시예에 따른 컨트롤러는 복수개의 전기적으로 독립적인 부하 스테이지, 미리 결정된 제1 펄스 폭 변조 신호에 따라서 전기적인 부하의 제1 부하 스테이지를 제어하고, 상기 제1 펄스 폭 변조 신호와 상대적으로 지연된 제2 펄스 폭 변조 신호를 출력하는 제1 출력 스테이지 및

상기 제2 펄스 폭 변조 신호에 따라 상기 전기적인 부하의 제2 부하 스테이지 제2 출력 스테이지를 포함한다.

본 발명의 제3 실시예에 따른 복수개의 전기적이고 독립적인 스테이지의 전기적인 부하를 펄스 폭 변조 제어하는 방법은 제1항에 대응하는 전기적인 부하의 스테이지를 제어하는 복수개의 출력 스테이지를 병렬 연결하는 단계, 펄스 폭 변조 신호를 생성하는 단계 및 상기 병렬 연결된 복수개의 출력 스테이지의 제1 출력 스테이지에 상기 펄스 폭 변조 신호를 공급하는 단계를 포함한다.

본 발명에 따른 상기 출력 스테이지는 특히 실제의 파워 반도체 스위치 및 하나의 구성요소로 연합된 모니터링-제어 회로와 함께 지연 회로를 집적하여 실현된다. 이러한 출력 스테이지들을 직렬로 연결하여, 정확한 시간 베이스로부터 독립적인 위상-쉬프트 펄스 폭 변조(PWM) 제어를 위한 컨트롤러가 간단한 방법으로 구현될 수 있게 된다.

도 6은 본 발명의 일 실시예에 따른 부하의 펄스 폭 변조(PWM) 제어를 위한 출력 단계를 도시한다. 부하(Rload)는 공급 전압 UB와 파워 반도체 스위치(602), 바람직하게는 모스펫(MOSFET)을 통하여 연결된다. 부하 전류(lload)는 제어 회로(601)에 의해서 외부 펄스 폭 변조(PWM) 신호(PWMin)에 따라서 변조된다. 상기 제어 회로(601)는 부가적인 모니터링 기능을 수행할 수 있고, 파워 반도체 스위치(602)를 부하로부터 보호할 수 있다. 상기 제어 회로(601)은 예를 들어, 상기 파워 반도체 스위치(602) 및/또는 상기 스위치 된 전류를 모니터 할 수 있다. 지정된 한계 값을 벗어나는 경우, 상기 제어 회로는 상기 반도체 스위치를 스위칭-오프 할 수 있다. 이에 더하여, 전류 센서에 의해 측정되는 부하 전류(lload)의 측정량으로 사용되는 피드백 신호(llfb)는 확장 외부 제어를 위한 터미널(lfb)에 공급될 수 있다.

본 발명에 따른 출력 스테이지는 펄스 폭 변조(PWM) 지연 회로(603)에 부가적으로 공급된다. 상기 펄스 폭 변조 지연 회로(603)는 펄스 폭 변조 입력 신호(PWMin)에 대하여 상대적으로 지연된 펄스 폭 변조 신호(PWMout)를 생성한다. 상기 지연 기간(Tv)는 펄스 폭 변조 입력 신호(PWMin)에 대한 지속 기간(TPWM) 및 제어 신호(n)에 의하여 결정된다.

Tv = TPWM / n,

n은 1보다 큰 정수이며, 특히 n은 2, 3, 4, 5, 6, 또는 8이다. 상기 지속 기간(TPWM)에 대한 지연 기간(Tv)의 비율(n)은 단위 분수(unit fraction)에 의해 나타내어질 수 있다. (예를 들어, 분자가 1인 분수이다.)

상기 제어 신호(n)는 외부적으로 바람직하게는 디지털 형식으로 결정된다. 상기 제어 신호 터미널의 다른 실시예도 가능하다. 가장 단순한 경우는, 상기 제어 신호 터미널이 하나 또는 그 이상의 디지털 신호 라인으로 구성되고, 상기 디지털 신호 라인은 분할된 비율(n)을 개개의 디지털 신호 레벨로 상기 제어 신호 터미널에 공급한다. 대안으로, 다른 병렬 또는 직렬의 인터페이스를 사용하는 것도 가능하다.

그렇지만, 상기 제어 신호(n)은 또한 상기 출력 스테이지 내에서 특히, 상기 출력 스테이지가 집적된 구성요소로 구성된 경우에, 생성 가능하다. 상기 제어 신호(n)의 값은 이 경우 상기 구성 요소의 생산을 통하여 프로그래밍에 의해서, 예를 들어 지너 제핑(Zener zapping)에 의해 결정되거나, 외부 터미널과 실리콘 칩의 적합한 다른 결합(bond)에 의해 결정된다.

게다가, 상기 출력 스테이지는 "인에이블(enable)"입력을 공급받을 수 있다. 상기 인에이블 입력은 상기 출력 스테이지에 디지털 인에이블 신호를 공급한다. 상기 인에이블 입력 신호에 의해서, 블록 "PWM 지연"(603)의 기능은 각각 활성화 되거나, 비활성화 된다. 상기 인에이블 기능은 상기 회로 블록 제어 모스펫(Control MOSFET, 601)으로의 공급 전압(UB) 및 "PWM 지연"(603)의 연결 또는 단절에 의해서 실현될 수 있다.

도 7는 본 발명의 일 실시예에 따른 상기 펄스 폭 변조(PWM) 지연 회로(603)의 구조적인 디자인을 나타내는 도면이다. 상기 입력 신호(PWMin), 인에이블 및 n은 디지털 제어 유닛(603b)에 도달한다. 상기 디지털 제어 유닛(603b)는 출력 신호(PWMout)를 생성하고 출력한다. 상기 PWM 지연 회로(603)은 부가적으로 상기 디지털 제어 유닛(603b)에 클록 신호를 공급하는 내부 발진기(603a)를 더 포함한다. 상기 제어 유닛의 기능은 도 8과 연관 지어서 상세히 서술될 것이다.

본 발명에 따른 출력 스테이지(600)는 도 6 및 7에서 도시된 바와 같이, 바람직하게 집적 회로로 구현된다. 본 발명에 따른 상기 출력 스테이지는, 특히, 제어 및 모니터링 회로(201)을 확장함으로써 부가적인 회로 블록 "PWM 지연"에 의해 실현된다. 상기 제어 및 모니터링 회로(201)는 도 2의 종래의 출력 스테이지(200)에 포함된다. 바람직하게, 상기 회로 블록은 출력 스테이지의 하우징에 장착된다. 또한, 바람직하게 공통 반도체 칩(도 6의 파선 참조) 상에 있는 상기 블록 "제어 모스펫(MOSFET)"(601)과 함께 장착된다. 따라서, 본 발명에 따른 출력 스테이지의 특히 효율적인 생산이 가능하게 된다.

도 7은 멀티-스테이지 부하를 제어하는 본 발명의 일 실시예에 따른 컨트롤러를 도시한다. 상기 컨트롤러(700)는 부하 회로(Rload_1, ... Rload_n)을 펄스 폭 변조된 부하 전류(lload_1, ... lload_n)으로 제어한다. 각각의 부하 전류는 다른 부하 전류와 비교하여 일시적으로 Tv(Tv는 TPWM / n)의 크기만큼 지연된다. 본 발명의 실시예 중에서 도 6과 연계하여 전에 서술되었던 타입에 따르면, 상기 컨트롤러(700)은 실질적으로 n개의 출력 스테이지(710-1, ... 710-n)로 구성된다. 각각의 출력 스테이지(710-1, ... 710-n)은 순차적으로 연결된다. (직렬로 연결된다.) 따라서, 하나의 출력 스테이지에 의해 출력된 지연된 펄스 폭 변조(PWM) 신호는 다음의 출력 스테이지의 입력 신호로 사용된다. 따라서, 하나의 펄스 폭 변조(PWM)신호가 외부적으로 발생되어야 한다. 다수의 지연된 펄스 폭 변조(PWM) 신호는 직렬 연결된 출력 스테이지들에 의해서 생성된다. 선행 기술과 비교하면(도 4 참조), n개의 부하 회로를 제어하기 위해 필요한 상기 컨트롤러의 구성 요소의 수는 본 발명에 따른 확장된 기능성으로 n개의 출력 스테이지의 수로 감소한다.

외부의 펄스 폭 변조(PWM) 신호에 더하여, 상기 컨트롤러는 선택적으로 상기 컨트롤러에 공급되는 인에이블 신호를 포함할 수 있다. 상기 인에이블 신호는 상기 컨트롤러의 모든 출력 스테이지에 균일하게 적용된다. 펄스 폭 변조(PWM) 신호의 상기 지속 기간에 대한 상대적인 지연 시간의 크기를 결정하는 상기 제어 신호 n (도 7에 미도시)는 또한 모든 출력 스테이지에 균일하게 적용되고, 상기 컨트롤러 내에서 생성될 수 있다. 예를 들면, 상기 출력 스테이지의 연합된 디지털 입력을 개별적인 로직 레벨로 세팅함으로써, 상기 제어 신호(n)가 상기 컨트롤러 자체 내에서 생성될 수 있다.

도 8에 도시한 컨트롤러에서는, 최후 출력 스테이지(710-n)의 펄스 폭 변조(PWM) 신호 출력이 오픈되어 있다. 왜냐하면, n개의 부하 스테이지를 컨트롤을 하기 위해서는 (n-1)개의 지연 회로들이 필요하기 때문이다. 따라서, 최후 출력 스테이지(710-n)는 또한 지연 회로가 추가되는 일 없이 도 2에 도시된 종래의 출력 스테이지로 대체 가능하다.

도 9은 도 6B에 따른 디지털 제어 유닛(603b)의 오퍼레이션(operation) 모드를 기반으로 하는 다이어그램이다. 상기 도 8은 아래에서 설명될 것이다.

각각의 펄스 폭 변조(PWM) 기간(TPWM)에서, 펄스 폭 변조(PWM) 입력 신호(PWMin)는 한편으로 측정된다. 다른 한편으로, 펄스 폭 변조(PWM) 출력 신호는 진행되는 기간의 측정 결과에 따라서 생성된다. 자세하게는, 다음과 같은 절차가 상기 제어 유닛에 의해서 실행된다.

(1) 펄스 폭 변조(PWM) 입력 신호(PWMin)를 지속 기간(TPWM) 및 온-타임 시간(Ton)에 관하여 측정하고 그 값을 저장한다.

(2) 제어 신호(n) 및 부하 회로의 개수 n에 각각 의존하는 지연 시간(Tv)를 상기 펄스 폭 변조(PWM) 입력 신호가 출력되는 출력(PWMout)과 함께 결정한다. (단, PWMout: Tv = TPWM / n,)

(3) 신호(PWMin)의 클록 싸이클(TPWM)이 소멸된 후에, 지연 시간(Tv)를 시작한다.

(4) 상기 지연 시간(Tv)가 소멸된 후에, 시간(Ton)동안 출력 신호(PWMout)를 활성화 한다.

디지털 제어 유닛(603b)는 종래의 로직 게이트(logic gate)의 적합한 상호연결에 의해 이루어 질 수 있다. 지속 기간(TPWM) 및 온-타임 기간(Ton)은, 예를 들어, 상기 발진기(603a)에 의해서 구동되는 이진 계수기의 도움으로 결정되어 레치에 저장될 수 있다. 상기 제어 유닛은 바람직하게 더 많은 레지스터를 포함할 수 있다. 상기 레지스터에는 확인되는 지속 기간 및 제어 신호(n)를 기반으로 계산되는 지연(Tv)이 저장된다. 또한 출력 신호(PWMout)는 상기 발진기에 의해서 구동되는 이진 카운터에 의해 생성될 수 있고, 저장된 레지스터 값을 읽는 계수기를 비교하는 비교기에 의해서 생성될 수 있다.

입력 신호(PWMin)의 측정 및 출력 신호(PWMout)의 생성은 발진기(603a)에 의해 생성되는 클록 신호과 관련하여 발생한다. 복수개의 부하 회로에 대한 위상-쉬프트 제어를 위한 기존의 컨트롤러에서 시간 베이스의 정확성 및 안정성과 관련하여 발생되는 문제들은 이러한 방법으로 해결된다. 특히, 예를 들어, 밀리세컨(milliseconds)과 같은 시간 베이스의 칼리브레이션(calibration)은 필요하지 않을 수 있다. 왜냐하면, 상기 발진기(603a)의 클록 주파수의 정확한 값 은 출력 신호의 생성에 중요하지 않기 때문이다. 클록 주파수의 선택에 의해 좌우되는 상기 지연 시간(Tv) 및 온-타임 시간(Ton)의 결정에 대한 정확성만 필요하다. 실질적으로, 몇 십 헤르츠(Hz)에서 몇 천 헤르츠(kHz)의 주파수를 가지는 펄스 폭 변조(PWM) 신호가 사용되어, 10 키로-헤르츠(kHz)에서 1 메가-헤르츠(MHz)의 클록 주파수면 충분한 일시적인 해상력을 만족한다.

이에 더하여, 상기 입력 신호의 측정은 각각의 펄스 폭 변조(PWM) 기간 동안 반복된다. 그러므로, (열로 인한) 흔들림에 대비하여 발진기 주파수를 안정화시키기 위한 예방 조치는 필요하지 않게 된다. 왜냐하면, 발진기 주파수의 흔들림에 기인하는 변화는 필스 폭 변조의 지속 기간보다 현저히 느린 시간 스케일로 발생하기 때문이다.

결국에는, 본 발명에 따른 출력 스테이지는 입력 정보로써 단지 위상-쉬프트 방법으로 제어되는 스테이지의 수를 필요로 하고, 출력 스테이지가 이러한 정보를 기초로 측정된 지속 기간에 좌우되는 필요한 지연 시간을 계산하기 때문에, 펄스 폭 변조의 지속에 기간 지연 시간을 적용하는 것은 필요하지 않게 된다. 이것은 본 발명에 따른 상기 컨트롤러가 외부의 펄스 폭 변조(PWM) 신호의 주파수의 다양한 변화에 따라 반응하는 것을 가능하게 한다.

본 발명에 따른 펄스 폭 변조 스테이지의 앞서 언급하였던 실시예에서, 디지털 제어 유닛은 지연된 펄스 폭 변조(PWM) 신호(PWMout)를 생성하기 위해서 사용된다. 본 발명에서는, 하지만, 지연된 펄스 폭 변조(PWM) 신호(PWMout)의 디지털 생성에 한정하지 않고, 예를 들어 PLL(phase locked loop)을 가지는 아날로그 회로를 사용하는 것 또한 가능하다.

도 10는 본 발명에 따른 대안적인 출력 스테이지의 구조적인 설계를 도시한다. 도 10의 출력 단계는 도 6에 따른 출력 스테이지와는 다르다. 상기 제어 회로(601)가 펄스 폭 변조(PWM) 입력 신호 (PWMin)가 아니라, 지연된 펄스 폭 변조(PWM) 신호(PWMout)에 의해 구동되는 점에서 도 6A에 따른 출력 스테이지는 도 9의 출력 스테이지와 다르다. 나머지는, 도 6 및 10에서 동일한 참조 부호에 의해 지시된 엘리먼트들은 동일한 기능을 가지고 있고, 중복되는 설명은 생략하기로 한다.

요약하자면, 펄스 폭 변조(PWM)으로 멀티-스테이지 부하를 제어하기 위해서는, 개별적인 스테이지가 일반적으로 분리되어 부하 전류를 적용해야 하고, 상기 부하전류는 위한-쉬프트 모드로 클록(clocked)되어, 부하 피크(peak)를 피할 수 있게 된다. 그렇지만, 펄스 폭 변조(PWM) 제어를 사용하는 종래의 컨트롤러는 고도의 복잡성 및/또는 개개의 부하 전류의 클로킹(clocking)에 대한 일시적인 정확성에 야기되는 문제점에 의해 특징지어진다. 따라서, 본 발명의 특별한 접근으로써 지연 회로와 함께 부하 스테이지의 펄스 폭 변조(PWM) 제어를 위한 출력 스테이지를 공급하는 것이 있다. 상기 지연 회로는 펄스 폭 변조(PWM) 입력 신호에 의해 변조되는 부하 전류에 더하여, 펄스 폭 변조(PWM) 출력 신호를 공급한다. 상기 펄스 폭 변조(PWM) 출력 신호는 펄스 폭 변조(PWM) 입력 신호에 대한 지속 기간의 미리 정해진 분수에 의해서 지연된다. 본 발명에 따른 상기 출력 스테이지는 특히 실제의 파워 반도체 스위치 및 하나의 구성요소로 연합된 모니터링-제어 회로와 함께 지연 회로를 집적하여 실현된다. 이러한 출력 스테이지들을 직렬로 연결하여, 정확한 시간 베이스로부터 독립적인 위상-쉬프트 펄스 폭 변조(PWM) 제어를 위한 컨트롤러가 간단한 방법으로 구현될 수 있게 된다.

도 1은 펄스 폭 변조를 나타내는 계략적인 도면이다.

도 2는 종래의 출력 스테이지를 나타내는 계략적인 도면이다.

도 3은 다단계 부하의 위상-쉬프트 된 펄스 폭 변조 제어를 위한 신호를 나타내는 계략적인 도면이다.

도 4는 마이크로컨트롤러에 의해 위상-쉬프트 된 신호를 생성하기 위한 종래의 회로를 나타내는 계략적인 도면이다.

도 5는 RC 엘리먼트에 의해 위상-쉬프트 된 신호를 생성하기 위한 종래의 회로를 나타내는 계략적인 도면이다.

도 6는 본 발명의 일 실시예에 따른 펄스 폭 변조 출력 스테이지의 구조적인 설계를 나타내는 계략적인 도면이다.

도 7는 본 발명의 일 실시예에 따른 다단계 전기적인 부하의 펄스 폭 변조 제어를 위한 컨트롤러의 구고적인 설계를 나타내는 계략적인 도면이다.

도 8은 본 발명의 일 실시예에 따른 다단계 스테이지의 펄스 폭 변조 제어를 위한 컨트롤러의 구조적인 설계를 나타내는 계략적인 도면이다.

도 9은 본 발명에 따른 펄스 폭 변조 지연 회로에 의해 지연된 펄스 폭 변조 신호의 생성을 나타내는 도면이다.

도 10는 본 발명의 다른 실시예에 따른 집적된 반도체 스위치의 구조적인 설계를 나타내는 계략적인 도면이다.

Claims

제1 펄스 폭 변조 신호를 입력하는 제1 입력(610);

상기 제1 펄스 폭 변조 신호의 듀티 비에 따라서 전기적인 부하를 제어하는 파워 반도체 스위치(602);

상기 제1 펄스 폭 변조 신호에 대하여 상대적으로 지연된 제2 펄스 폭 변조 신호를 생성하는 지연 회로(603); 및

상기 제2 펄스 폭 변조 신호를 출력하는 신호 출력(613)을 포함하는 전기적 부하의 펄스 폭 변조 제어를 위한 출력 스테이지에 있어서,

상기 지연 회로(603)는 상기 제1 펄스 폭 변조 신호의 지속 기간을 측정하고, 상기 제1 펄스 폭 변조 신호에 대하여 상기 측정된 지속 기간의 미리 결정된 분수(fraction)만큼 상대적으로 지연된 제2 펄스 폭 변조 신호를 생성하는 제1 탐색 회로를 포함하는 것을 특징으로 하는 출력 스테이지.
제1항의 출력 스테이지에 있어서,

상기 지속 기간의 미리 결정된 분수는 분자가 1인 분수로 나타내어질 수 있는 것을 특징으로 하는 출력 스테이지.
제1항에 있어서,

제어 신호를 입력하는 제2 입력(612)을 더 포함하고,

상기 지연 회로(603)는 상기 제2 펄스 폭 변조 신호가 상기 제1 펄스 폭 변조 신호에 대하여 상기 측정된 지속 기간의 미리 결정된 분수(fraction) 만큼 상대적으로 지연된 제2 펄스 폭 변조 신호를 생성하고, 상기 분수는 상기 제어 신호에 의해서 결정되는 것을 특징으로 하는 출력 스테이지.
제1항에 있어서,

상기 제1 탐색 회로는 상기 제1 펄스 폭 변조 신호의 한 주기 동안 지속 기간을 측정하는 것을 특징으로 하는 출력 스테이지.
제1항에 있어서,

지연 회로(603)은 제2 탐색 회로를 포함하고,

상기 제2 탐색회로는 제1 펄스 폭 변조 신호의 온-타임을 탐색하고, 상기 탐색된 온-타임을 가지는 제2 펄스 폭 변조 신호를 생성하는 것을 특징으로 하는 출력 스테이지.
제5항에 있어서,

상기 제2 탐색 회로는 상기 제1 펄스 폭 변조 신호의 한 주기 동안 온-타임을 탐색하는 것을 특징으로 하는 출력 스테이지.
제1항에 있어서,

상기 파워 반도체 스위치(602)는 모스팻(MOSFET)인 것을 특징으로 하는 출력 스테이지.
제1항에 있어서,

상기 파워 반도체 스위치(602) 및 상기 지연 회로(603)는 모놀리식(monolithically)으로 반도체 칩에 집적된 것을 특징으로 하는 출력 스테이지.
제1항에 있어서,

상기 파워 반도체 스위치(602) 및 상기 지연 회로(603)는 공통의 하우징 안에 집적된 두 개의 별도의 반도체에 시현되어 있는 것을 특징으로 하는 출력 스테이지.
제1항에 있어서,

상기 파워 반도체 스위치(602)를 제어하기 위한 부가 회로(601)를 포함하는 것을 특징으로 하는 출력 스테이지.
제10항에 있어서,

상기 부가 회로(601)는 상기 파워 반도체 스위치(602)를 과부하로부터 보호하는 회로를 더 포함하는 것을 특징으로 하는 출력 스테이지.
제10항에 있어서,

상기 지연 회로(603) 및 상기 부가 회로(601)는 공통 반도체 칩 상에 집적된 것을 특징으로 하는 출력 스테이지.
복수개의 전기적으로 독립적인 부하 스테이지;

미리 결정된 제1 펄스 폭 변조 신호에 따라서 전기적인 부하의 제1 부하 스테이지를 제어하고, 상기 제1 펄스 폭 변조 신호와 상대적으로 지연된 제2 펄스 폭 변조 신호를 출력하는 제1 출력 스테이지(710-1); 및

상기 제2 펄스 폭 변조 신호에 따라 상기 전기적인 부하의 제2 부하 스테이지 제2 출력 스테이지(710-n)를 포함하는 전기적인 부하의 펄스 폭 변조 제어를 위한 컨트롤러.
제13항에 있어서,

상기 제2 출력 스테이지(710-n)는

제1 펄스 폭 변조 신호를 입력하는 제1 입력;

상기 제1 펄스 폭 변조 신호의 듀티 비에 따라서 전기적인 부하를 제어하는 파워 반도체 스위치;

상기 제1 펄스 폭 변조 신호에 대하여 상대적으로 지연된 제2 펄스 폭 변조 신호를 생성하는 지연 회로; 및

상기 제2 펄스 폭 변조 신호를 출력하는 신호 출력을 포함하는 전기적 부하의 펄스 폭 변조 제어를 위한 출력 스테이지를 포함하고,

상기 지연 회로는 상기 제1 펄스 폭 변조 신호의 지속 기간을 측정하고, 상기 제1 펄스 폭 변조 신호에 대하여 상기 측정된 지속 기간의 일정 분수(fraction)만큼 상대적으로 지연된 제2 펄스 폭 변조 신호를 생성하는 제1 탐색 회로를 포함하는 것을 특징으로 하는 컨트롤러.
제13항에 있어서,

상기 제1 및 제2 출력 스테이지(710-1, 710-n)는 상기 전기적인 부하의 부하 스테이지에 각각 결합되고, 병렬로 상호 연결된 복수개의 출력 스테이지에 포함된 것을 특징으로 하는 컨트롤러.
제15항에 있어서,

상기 병렬 연결된 출력 스테이지 각각은 펄스 폭 변조 신호를 출력하고,

상기 펄스 폭 변조 신호는 상기 입력된 펄스 폭 변조 신호와 비교하여, 상기 전기적인 부하의 부하 스테이지의 수에 대응하는 지속 기간의 분수(fraction) 만큼 쉬프트 되는 것을 특징으로 하는 컨트롤러.
복수개의 전기적이고 독립적인 스테이지의 전기적인 부하를 펄스 폭 변조 제어하는 방법에 있어서,

제1항에 대응하는 전기적인 부하의 스테이지를 제어하는 복수개의 출력 스테이지를 병렬 연결하는 단계;

펄스 폭 변조 신호를 생성하는 단계; 및

상기 병렬 연결된 복수개의 출력 스테이지의 제1 출력 스테이지에 상기 펄스 폭 변조 신호를 공급하는 단계를 포함하는 펄스 폭 제어 방법.
제17항에 있어서, 상기 복수개의 출력 스테이지를 병렬 연결하는 동안에, 출력 스테이지의 상기 신호 출력(613)은 상기 다음 출력 스테이지의 제1 입력(610)에 연결되는 것을 특징으로 하는 펄스 폭 제어 방법.
제17항에 있어서,

각각의 출력 스테이지에 상기 전기적인 부하의 스테이지 수를 나타내는 제어 신호를 공급하는 단계를 더 포함하는 펄스 폭 제어 방법.