KR20080093796A - 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치 - Google Patents

인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치 Download PDF

Info

Publication number
KR20080093796A
KR20080093796A KR1020070038011A KR20070038011A KR20080093796A KR 20080093796 A KR20080093796 A KR 20080093796A KR 1020070038011 A KR1020070038011 A KR 1020070038011A KR 20070038011 A KR20070038011 A KR 20070038011A KR 20080093796 A KR20080093796 A KR 20080093796A
Authority
KR
South Korea
Prior art keywords
liquid crystal
circuit board
printed circuit
crystal display
board assembly
Prior art date
Application number
KR1020070038011A
Other languages
English (en)
Inventor
김민우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070038011A priority Critical patent/KR20080093796A/ko
Publication of KR20080093796A publication Critical patent/KR20080093796A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Liquid Crystal (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치에 관한 것으로, 특히 신호 라인과 근접한 영역에 접지 라인이 형성된 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치에 관한 것이다. 본 발명은 연성평판 케이블의 개수와 인쇄 회로 기판의 층수 및 인쇄 회로 기판의 크기를 줄여 공정을 간소화할 수 있으며 원가를 절감할 수 있는 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치를 제공할 수 있다. 또한, 본 발명은 인쇄 회로 기판 조립체의 부품수와 크기를 줄여 신호 라인의 간격이 줄어들더라도 신호 라인과 근접한 영역에 접지 라인을 형성하여 신뢰성이 향상된 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 패널 및 액정 표시 장치를 제공할 수 있다. 또한, 본 발명은 신호 라인 간의 간섭효과를 최소화하여 국제무선장해특별위원회의 규격을 만족할 수 있다
액정 표시 장치, 액정 표시 패널, 인쇄 회로 기판 조립체, 신호 라인, 접지 라인, 노이즈, 전압 요동

Description

인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치{PRINTED BOARD ASSEMBLY AND LIQUID CRYSTAL DISPLAY HAVING THE SAME}
도 1은 본 발명의 실시예에 따른 인쇄 회로 기판 조립체의 개략 평면도.
도 2는 도 1의 A영역을 확대 도시한 회로도.
도 3은 종래 기술에 따른 인쇄 회로 기판 조립체의 전자 방해 데이터 그래프.
도 4는 본 발명의 실시예에 따른 인쇄 회로 기판 조립체의 전자 방해 데이터 그래프.
도 5는 본 발명의 실시예에 따른 액정 표시 장치의 개략 분해 사시도.
<도면의 주요 부분에 대한 부호의 설명>
100: 인쇄 회로 기판 조립체 110: 베이스판
120: FPGA 130: 메모리
150: 액정 표시 패널 구동부 160: 커넥터
200: 연성평판 케이블 310: 컬러 필터 기판
320: 박막 트랜지스터 기판
본 발명은 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치에 관한 것으로, 특히 신호 라인과 근접한 영역에 접지 라인이 형성된 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치에 관한 것이다.
일반적으로, 액정 표시 패널은 이를 구동하기 위한 액정 표시 패널 구동부를 필요로 하며, 이러한 액정 표시 패널 구동부는 예를 들어, 인쇄 회로 기판 조립체(Printed Board Assembly; PCB, ASSY)의 형태로 액정 표시 패널의 가장자리에 구비될 수 있다.
최근, 인쇄 회로 기판 조립체에 실장된 부품들의 클럭 주파수 고속화로 인해 인쇄 회로 기판 조립체의 방사 방출 노이즈 전자 방해(Radiated Emission Noise Electromagnetic Interference) 문제가 많은 부분을 차지하고 있다. 예컨대, 인쇄 회로 기판 조립체의 설계상 타임 컨트롤러와 메모리간 또는 타임 컨트롤러와 소형-저전압 차동 신호(Mini-Low Voltage Differential Signaling; mini-LVDS, 이하 mini-LVDS라 함) 출력단간에 동시 스위칭 노이즈(Simultaneous Switching Noise; SSN)가 발생된다.
이러한 동시 스위칭 노이즈는 신호 라인이 본질적으로 갖고 있는 인덕턴스 때문에 발생하는 고주파 잡음 발생 현상이다. 동시 스위칭 노이즈를 발생시키는 기본적인 물리법칙은 패러데이(Faraday)의 법칙으로 도선 주변의 자기장이 시간에 따라 변화하면 도선에 역 기전력이 발생하며 이 역 기전력은 전류량이 클수록, 전류 변화 시간이 짧을수록, 신호 라인의 인덕턴스가 클수록 크게 발생한다. 이와 같은 순간 전류에 의한 역 기전력에 의해서 신호 라인에 전압 요동(Voltage Fluctuation)이 발생하며, 이때 발생하는 역 기전압은 다음과 같이 표현된다.
Vnoise = - LdI/dt　
따라서 수많은 회로 소자가 동시에 스위칭되는 경우 결과적으로 신호 라인에 공급되는 전류가 순간적으로 변화하며 접지 라인으로 흘러나가는 전류가 급격하게 변화하면 유도 전압강하(Inductive Voltage Drop)에 의해 커다란 전압요동이 발생한다. 이러한 고주파 잡음은 짧아진 신호 라이즈 타임(Rise Time), 증가된 전류, 커진 칩 크기, 그리고 소자 및 패키지, 인쇄 회로 기판 조립체에서의 신호 라인 간격이 가까워지면 더욱 증가된다.
이에 따라, 종래 기술에 따른 인쇄 회로 기판 조립체는 그 면적을 감소시킬 수록 신호 라인의 간격이 가까워져 동시 스위칭 노이즈가 더욱 커지게 되며, 인쇄 회로 기판의 층수를 감소, 예를 들어, 4층 인쇄 회로 기판에서 2층 인쇄 회로 기판으로 감소시킬 경우 층간 간격으로 인한 인덕턴스의 증가로 리턴 패스(Return Path)의 확보가 힘들어진다. 또한, 이에 따라, 시스템에 지연(Delay) 또는 로직 폴트(Logic Fault)를 발생 시켜 시스템의 성능을 약화시키고 시스템 신뢰성을 감소시킬 수 있으며, 신호 라인에 전압 글리치(Glitch)를 발생시키는 등 시스템 성능에 문제가 될 수 있다. 또한, 제품 규격승인에도 장애가 될 수 있는 문제가 있다.
본 발명의 목적은 전술된 종래 기술의 문제점을 해결하기 위한 것으로서, 신 호 라인의 간격이 줄어들더라도 간섭효과를 최소화하여 신뢰성 있는 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치를 제공하는 것이다.
상술한 목적을 달성하기 위해 본 발명은 베이스판과, 상기 베이스판에 형성된 신호 라인과, 상기 신호 라인과 인접하게 형성된 접지 라인을 포함하는 것을 특징으로 하는 인쇄 회로 기판 조립체를 제공한다.
이때, 상기 베이스판에 형성된 액정 표시 패널 구동부를 더 포함하고, 상기 신호 라인은 상기 액정 표시 패널 구동부와 접속될 수 있다. 상기 액정 표시 패널 구동부는 mini-LVDS를 구비한 FPGA를 포함하고, 상기 신호 라인은 mini-LVDS의 클럭 라인 또는 데이터 라인을 포함할 수 있다. 하지만 이에 한정되는 것은 아니며, 상기 신호 라인은 mini-LVDS의 클럭 라인과 데이터 라인을 포함할 수도 있다.
또한, 상기 신호 라인은 다수개가 형성되고, 상기 접지 라인은 상기 신호 라인의 자장이 등분되도록 상기 다수개의 신호 라인 사이에 형성되는 것이 바람직하다.
또한, 상기 베이스판 상에 형성된 커넥터를 더 포함하고, 상기 접지 라인은 상기 커넥터의 접지 단자 및 액정 표시 패널 구동부의 접지 단자와 연결될 수 있다. 상기 인쇄 회로 기판 조립체는 2층 인쇄 회로 기판을 사용할 수 있으며, 상기 접지 라인의 폭은 신호 라인의 폭보다 10배 이상 큰 것이 바람직하다. 또한, 상기 접지 라인은 판 형상일 수 있다.
또한, 본 발명은 베이스판과 상기 베이스판에 형성된 신호 라인과 상기 신호 라인 사이에 형성된 접지 라인을 포함하는 인쇄 회로 기판 조립체와, 상기 인쇄 회로 기판 조립체에서 신호를 인가받는 박막 트랜지스터 기판과, 상기 박막 트랜지스터 기판과 합착된 컬러 필터 기판을 포함하는 것을 특징으로 하는 액정 표시 장치를 제공한다.
이때, 상기 베이스판에 형성된 액정 표시 패널 구동부를 더 포함하고, 상기 신호 라인은 상기 액정 표시 패널 구동부와 접속될 수 있다. 또한, 상기 베이스판 상에 형성된 커넥터를 더 포함하고, 상기 접지 라인은 상기 커넥터의 접지 단자 및 액정 표시 패널 구동부의 접지 단자와 연결될 수 있다. 상기 커넥터와 박막 트랜지스터 기판은 하나의 연성평판 케이블에 의해 연결될 수 있다.
또한, 상기 인쇄 회로 기판 조립체는 2층 인쇄 회로 기판을 사용할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상의 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른 인쇄 회로 기판 조립체의 개략 평면도이고, 도 2는 도 1의 A영역을 확대 도시한 회로도이다. 도 3은 종래 기술에 따른 인쇄 회로 기판 조립체의 전자 방해 데이터 그래프이고, 도 4는 본 발명의 실시예에 따른 인쇄 회로 기판 조립체의 전자 방해 데이터 그래프이다.
본 발명의 실시예에 따른 인쇄 회로 기판 조립체는 도 1 및 도 2에 도시된 바와 같이, 베이스판(110)과, 상기 베이스판(110)의 일면 및/또는 타면에 형성된 액정 표시 패널 구동부(150)와, 상기 액정 표시 패널 구동부(150)와 연결된 신호 라인(SL)과, 상기 신호 라인(SL)과 연결된 커넥터(160)와, 상기 신호 라인(SL) 사이에 형성된 접지 라인(GL)을 포함한다.
상기 베이스판(110)은 액정 표시 패널 구동부(150)와 신호 라인(SL)과 커넥터(160) 및 접지 라인(GL)을 지지하기 위한 것으로서, 본 실시예에서는 통상적인 양면 인쇄 회로 기판의 베이스판과 동일한 재질을 이용할 수 있다. 바람직하게는 베이스판(110)에 형성된 각각의 신호 라인(SL)과 접지 라인(GL)이 합선되지 않도록 절연물질을 사용할 수 있다.
상기 액정 표시 패널 구동부(150)는 인쇄 회로 기판 조립체와 연결된 액정 표시 패널(미도시)을 구동하기 위한 것으로서, 그래픽 제어부(미도시), 예를 들어, 외부의 비디오 카드에서 인가된 신호를 입력받고 이를 출력하기 위한 재설정가능 반도체(Field-Programmable Gate Array; FPGA, 120, 이하 FPGA라 함)와, 메모리(130) 등을 포함할 수 있다. 이때, 본 실시예에서는 상기 FPGA(120)가 소형-저전압 차동 신호(Mini-Low Voltage Differential Signaling; mini-LVDS, 이하 mini-LVDS라 함)부를 포함하며, 상기 FPGA(120)는 집적회로(Integrated Circuit; IC)의 형태로 베이스판(110)에 실장될 수 있다. 또한, 이러한 액정 표시 패널 구동부(150)는 베이스판(110)의 일측에 형성된 커넥터(160)와 다수의 신호 라인(SL)에 의해 연결된다.
상기 FPGA(120)는 그래픽 제어부에서 인가된 신호를 입력받고 이를 출력하기 위한 것으로서, 그래픽 제어부에서 인가된 화상 신호의 코딩 및 디코딩과 인가된 화상 신호의 타이밍을 제어하여 액정 표시 패널에 인가하는 역할을 한다. 이때, 상기 FPGA(120)는 액정 표시 패널의 소스 드라이버(Source Driver)와 게이트 드라이버(Gate Driver)에 인가되는 화상 신호의 타이밍을 제어하기 위해 위한 타임 컨트롤러를 내장할 수 있다. 물론, 이에 한정되는 것은 아니며, FPGA(120)의 외부에 별도의 타이밍 컨트롤러를 칩의 형태로 구비할 수도 있다.
또한, 본 실시예에 따른 인쇄 회로 기판 조립체는 액정 표시 패널의 감마를 조절하기 위한 제 1 감마 옵션 단자(GO1) 및 제 2 감마 옵션 단자(GO2)와 메모리(130)의 제어 및/또는 기타 옵션을 제어하기 위한 메모리 컨트롤 신호 단자(MCO)가 구비될 수 있다. 이때, 상기 제 1 감마 옵션 단자(GO1) 및 제 2 감마 옵션 단자(GO2)는 액정 표시 패널과 연결될 수 있도록 커넥터와 연결되며, 메모리 컨트롤 신호 단자(MCO)는 메모리(130) 및 FPGA(120)와 연결될 수 있다.
상기와 같은 구성을 갖는 본 발명은 공정 간소화 및 원가절감을 위해 인쇄 회로 기판 조립체의 구조를 간소화한다. 즉, 연성평판 케이블(Flexible Flat Cable; FFC, 미도시)과 연결되는 커넥터(160)의 개수를 하나로 줄인다. 또한, 4층 구조인 인쇄 회로 기판을 2층으로 줄이며 베이스판(110)의 크기를 줄인다. 이때, 상기와 같이 구조 변경된 본 발명에 따른 인쇄 회로 기판 조립체는 종래보다 작아진 크기로 인해 액정 표시 패널 구동부(150)와 커넥터(160)를 연결하기 위한 신호 라인(SL)의 간격 역시 좁아지게 되며, 차동모드 노이즈(Differential-Mode Noise)에 의해 자장의 세기가 커지게 되어 신호 라인(SL) 간에 노이즈가 전이될 수 있다.
이에 따라, 본 발명은 상기와 같은 차동모드 노이즈에 의한 자장의 세기를 최소화하기 위해 다음과 같은 수식을 참조한다.
< 수식 1 >
Figure 112007029508218-PAT00001
상기 수식 1은 커런트 루프에 대한 자장 세기의 함수로서, 상기 E는 자장의 세기이고, f는 구동주파수이며, I는 전류량, r은 측정거리, A는 커런트 루프(Current Loop)이다.
상기 수식 1에서 인쇄 회로 기판 조립체의 특성상 구동주파수와 전류량 및 측정거리는 변동할 수 없는 요인이기 때문에 커런트 루프를 최소화함으로써 신호 라인(SL)의 인덕턴스를 줄여 불필요한 자장의 세기를 최소화할 수 있다. 본 발명은 이와 같이 커런트 루프를 최소화하기 위해 FPGA(120)의 mini-LVDS 신호 라인(SL)들 사이에 접지 라인(GL)을 형성하여 mini-LVDS 신호 라인(SL)에 발생되는 노이즈를 흡수시킨다. 본 실시예에서는 신호 라인(SL)인 mini-LVDS의 클럭 라인(CL) 및/또는 데이터 라인(DL)과 근접한 영역에 접지 라인(GL)을 형성한다.
일반적으로 인덕턴스는 배선 길이에 비례하므로 신호 라인(SL)의 인덕턴스를 줄이기 위해서는 신호 라인(SL)의 길이를 줄여야 한다. 또한, 신호 라인(SL)의 폭을 넓히고 접지 라인(GL)과의 거리를 짧게 해야 한다.
본 발명은 이를 위해 인쇄 회로 기판 조립체의 크기를 줄이고 각 단자의 위치를 이동하여 신호 라인(SL)과 접지 라인(GL)의 길이를 최적화한다. 본 실시예에서는 제 1 감마 옵션 단자(GO1)를 ①에서 ②로 이동하였으며, 제 2 감마 옵션 단자(GO2)의 위치를 ③에서 ④로 이동하였다. 또한, 메모리 컨트롤 신호 단자(MCO)의 위치를 ⑤에서 ⑥로 이동하였다. 즉, 제 1 감마 옵션 단자(GO1)와 제 2 감마 옵션 단자(GO2) 및 메모리 컨트롤 신호 단자(MCO)의 위치를 외각으로 이동하여 접지 라인(GL)이 형성될 수 있는 공간을 마련하고, 신호 라인(SL)과 접지 라인(GL)의 길이를 최적화한다.
이때, 상기 접지 라인(GL) 역시 그 면적에 따라 노이즈의 감소량이 변화되며, 그 면적이 넓을 수록 노이즈 감소량이 증가한다. 이에 따라, 본 실시예에 따른 인쇄 회로 기판 조립체는 접지 라인(GL)의 면적을 증가시켰으며, 예를 들어, 접지 라인(GL)을 판 형상으로 형성한다. 특히, mini-LVDS의 데이터 라인(DL)과 근접한 영역에 형성된 접지 라인(ⓓ, ⓔ)의 면적을 증가시켰다. 물론, 이러한 접지 라인(GL)의 면적 증가는 mini-LVDS의 데이터 라인(DL)과 근접한 영역에 형성된 접지 라인(ⓓ, ⓔ)에만 한정되는 것은 아니며, 베이스판(110)의 여유 공간에 따라 모든 접지 라인(GL)의 면적을 최대한 증가시키는 것이 바람직하다.
또한, 본 발명은 다수의 신호 라인(SL)이 근접하게 형성되어 발생되는 노이즈를 줄이기 위해 다수의 신호 라인(SL) 즉, mini-LVDS의 클럭 라인(CL)과 근접한 영역에 접지 라인(ⓐ, ⓑ)을 형성하고, 데이터 라인(DL)과 근접한 영역에 접지 라 인(ⓒ, ⓓ, ⓔ)을 형성하여 신호 라인(SL)에 발생된 노이즈가 접지 라인(GL)으로 유도되도록 한다. 상기 접지 라인(GL)은 예를 들어, 커넥터(160)의 접지단자와 같은 기존의 접지단자와 연결될 수 있으며, 신호 라인(SL)과는 직접 연결되지 않는다. 즉, 상기 접지 라인(GL)은 FPGA(120)의 접지 단자와 커넥터(160)의 접지 단자 간을 연결하며, 신호 라인(SL)과 근접한 영역에서 신호 라인(SL)과는 단락된 채로 형성되어 신호 라인(SL)에서 발생된 노이즈를 전자기유도 현상에 의해 인가받아 신호 라인(SL)의 노이즈를 최소화한다.
이러한 접지 라인(GL)은 신호 라인(SL)들, 즉, 신호 라인(SL) 다발 사이에 형성되어 신호 라인(SL) 다발을 나누게 된다. 따라서, 신호 라인(SL) 다발의 면적이 줄어드는 효과가 있으며, 이에 따라 신호 다발의 자장이 약해지게 된다. 또한, 상기 접지 라인(GL)은 나누어진 신호 라인(SL) 다발의 자장이 등분되도록 형성되는 것이 바람직하다.
이러한 상기 신호 라인(SL) 다발의 면적 즉, 루프 에어리어(Loop Area)를 설정하기 위해 다음과 같은 수식을 참조한다.
< 수식 2 >
Figure 112007029508218-PAT00002
상기 수식 2는 주파수에 대한 루프 에어리어(Loop Area)의 함수로서, A는 루프 에어리어이고, E는 자장의 세기(Electric Field Strength)이며, r은 측정거리, f는 주파수, I는 구동전류이다.
수식 2에 따라, 예를 들어 mini-LVDS의 클럭 주파수가 160MHz일 때 최소 루프 에어리어는 약 2.3cm2이고, 주파수가 240MHz일 때 최소 루프 에어리어는 약 1.22cm2가 된다. 즉, 본 발명은 상기 수식 2에 따라 루프 에어리어의 최소 면적을 설정할 수 있으며, 이에 따라 mini-LDVS의 신호 라인(SL) 사이에 최소의 접지 라인(GL) 개수를 결정하여 신호 라인(SL) 다발을 나눌 수 있다. 이때, 상기 접지 라인(GL)의 폭은 신호 라인(SL)의 노이즈가 효과적으로 접지 라인(GL)으로 유도될 수 있도록 mini-LVDS의 신호 라인(SL) 폭의 최소 10배가 되는 것이 바람직하다.
물론, 본 실시예에서는 mini-LVDS의 클럭 라인(CL)과 데이터 라인(DL)과 근접한 영역에 접지 라인(GL)을 형성한 것을 예로 하여 설명하였으나, 커런트 루프를 최소화하기 위해서는 각각의 mini-LVDS 당 접지 라인(GL)을 형성하여 신호 라인(SL) 다발의 면적을 줄이고 신호 라인(SL)에서 발생되는 노이즈가 접지 라인(GL)으로 유도되도록 하는 것이 바람직하다. 하지만, 베이스판(110)의 공간 상 어려울 경우 주파수가 높아 근접한 라인에 미치는 영향이 가장 큰 클럭 라인(CL)과 근접한 영역에만 접지 라인(GL)을 추가하여도 충분한 노이즈 감소 효과를 기대할 수 있다.
도 3은 종래 기술에 따른 인쇄 회로 기판 조립체의 전자 방해 데이터 그래프이고, 도 4는 본 발명의 실시예에 따른 인쇄 회로 기판 조립체의 전자 방해 데이터 그래프이다. 또한, 표 1은 도 3 및 도 4에 도시된 본 실시예에 따른 인쇄 회로 기판 조립체의 개선 전과, mini-LVDS의 클럭 라인(CL)과 데이터 라인(DL)과 인접한 영역에 접지 라인(GL)을 추가(도 2의 ⓐ, ⓑ, ⓒ, ⓓ, ⓔ)한 개선 후의 피크성 노 이즈(Qusi-Peak; QP)를 비교한 것이다.
< 표 1 > (단위: dbuV/m)
주파수(수직) 개선 전 개선 후 차이
160MHz 28.9 22.9 6
240MHz 37.1 27.2 9.9
400MHz 34.0 31.9 2.1
주파수(수평) 개선 전 개선 후 차이
160MHz 28.5 23.9 4.6
240MHz 42.8 29.2 13.6
400MHz 38.1 32.8 5.3
표 1과 도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 인쇄 회로 기판 조립체는 종래 기술에 따른 인쇄 회로 기판 조립체보다 수직 주파수에 있어서, 약 2 내지 10dbuV/m의 노이즈가 감소한 것을 알 수 있다. 또한, 수평 주파수에 있어서, 본 발명의 실시예에 따른 인쇄 회로 기판 조립체는 종래 기술에 따른 인쇄 회로 기판 조립체보다 약 5 내지 14dbuV/m의 노이즈가 감소한 것을 알 수 있다.
이와 같이 본 발명은 커런트 루프를 최소화하기 위해 FPGA(120)의 mini-LVDS 신호 라인(SL) 중 클럭 라인(CL) 및 데이터 라인(DL)과 근접한 영역에 접지 라인(GL)을 형성하여 160MHz 이후 피크성 노이즈가 개선되는 효과가 있어 인쇄 회로 기판 조립체의 크기를 줄여 신호 라인(SL)을 근접하게 형성하여도 신호 라인(SL) 간의 간섭현상을 최소화할 수 있다. 또한, 이에 따라 본 발명은 국제무선장해특별위원회(CISPR)의 Class B 규격을 만족할 수 있다.
한편, 본 실시예에 따른 인쇄 회로 기판 조립체는 mini-LVDS의 클럭 라인(CL)과 데이터 라인(DL) 다발의 면적을 줄이기 위해 mini-LVDS의 클럭 라인(CL)과 데이터 라인(DL) 다발 사이에 접지 라인(GL)을 근접하게 형성하여 노이즈 신호를 접지 라인(GL)으로 유도하였다. 하지만 이에 한정되는 것은 아니며, 상기 접지 라인(GL)은 mini-LVDS의 클럭 라인(CL)과 데이터 라인(DL)뿐만 아니라 인쇄 회로 기판 조립체에 형성된 신호 라인(SL) 중 노이즈가 가장 많이 발생되는 신호 라인(SL)과 근접한 영역에 형성될 수 있다.
다음은 본 발명에 따른 인쇄 회로 기판 조립체를 이용한 액정 표시 장치에 대해 도면을 참조하여 설명하고자 한다. 후술할 내용 중 전술한 본 발명의 실시예에 따른 인쇄 회로 기판의 설명과 중복되는 내용은 생략하거나 간략히 설명하고자 한다.
도 5는 본 발명의 실시예에 따른 액정 표시 장치의 개략 사시도이다.
본 발명의 실시예에 따른 액정 표시 장치는 도 5에 도시된 바와 같이, 액정 표시 패널(300)과, 상기 액정 표시 패널(300)에 접속된 인쇄 회로 기판 조립체(100)와, 상기 액정 표시 패널(300)에 광을 공급하기 위한 백라이트 유닛(1000)을 포함한다. 이때, 상기 백라이트 유닛(1000)과 액정 표시 패널(300)을 고정하고 보호하기 위한 몰드 프레임(400)과, 하부 수납부재(700) 및 상부 수납부재(800)를 포함하는 수납부재(3000)를 더 포함할 수 있다.
상기 액정 표시 패널(300)은 화상을 표시하기 위한 것으로서, 박막 트랜지스터 기판(320)과, 상기 박막 트랜지스터 기판(320) 상에 대응하도록 합착된 컬러 필터 기판(310)과, 박막 트랜지스터 기판(320)과 컬러 필터 기판(310) 사이에 주입된 액정층(미도시)을 포함한다. 또한, 컬러 필터 기판(310) 상부와 박막 트랜지스터 기판(320) 하부에 각기 대응되어 형성된 편광판(미도시)을 더 포함할 수 있다.
상기 박막 트랜지스터 기판(320)은 매트릭스 형태의 복수의 화소 영역이 정의되고, 상기 화소 영역 내에 마련된 박막 트랜지스터와 화소 전극을 포함하는 투광성의 절연 기판인 것이 바람직하다. 이때, 상기 박막 트랜지스터 기판(320)은 컬러 필터 기판(310)과 중첩되며 화상이 표시되는 표시영역과, 컬러 필터 기판(310)과 합착될 때 외부로 노출되며 액정 표시 패널 구동부(150)가 실장된 비표시영역으로 구분될 수 있다.
상기 박막 트랜지스터들의 소스 단자는 일 방향으로 뻗은 수직 라인에 접속되고, 게이트 단자는 상기 일 방향과 직교하는 타 방향으로 뻗은 수평 라인에 연결된다. 드레인 단자는 상기 화소 영역의 일부에 마련된 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; IZO) 등과 같이 투명한 도전성 재질로 형성된 화소 전극과 접속된다.
상기 컬러 필터 기판(310)은 박막 트랜지스터 기판(320)과 대응하는 화소 영역이 정의되고, 화소 영역 내에 마련된 컬러 필터와 공통 전극을 포함하는 투광성의 절연 기판인 것이 바람직하다.
상기 컬러 필터와 공통 전극은 상기 화소 전극에 대응하여 복수의 화소 영역 내에 마련되는 것이 바람직하고, 상기 공통 전극은 상기 컬러 필터 기판(310) 전면에 마련되는 것이 효과적이다. 더욱이 상기 컬러 필터 기판(310)에는 빛샘을 방지하기 위한 블랙 매트릭스 패턴이 마련되는 것이 바람직하다. 여기서, 상기 공통 전극에는 공통 전압이 인가된다.
상기 인쇄 회로 기판 조립체(100)는 박막 트랜지스터 기판(320)에 신호를 인 가하기 위한 것으로서, 박막 트랜지스터 기판(320)의 비표시 영역에 연성평판 케이블(200)에 의해 접속된다. 이러한 본 실시예에 따른 인쇄 회로 기판 조립체(100)는 베이스판(110)과, 상기 베이스판(110)의 일면 및/또는 타면에 형성되며 FPGA(120) 및 메모리(130)를 포함하는 액정 표시 패널 구동부(150)와, 상기 액정 표시 패널 구동부(150)와 연결된 신호 라인과, 상기 신호 라인과 연결된 케넥터와, 상기 신호 라인 사이과 근접한 영역에 이격되어 형성되어 신호 라인에서 발생된 노이즈를 유도받기 위한 접지 라인을 포함한다.
이때, 본 발명은 커런트 루프를 최소화하기 위해 FPGA(120)의 mini-LVDS 신호 라인 중 클럭 라인 및 데이터 라인과 근접한 영역에 접지 라인을 형성하여 인쇄 회로 기판 조립체(100)의 크기를 줄여 신호 라인을 근접하게 형성하여도 신호 라인 간의 간섭현상을 최소화할 수 있다. 또한, 본 발명은 이와 같이 신호 라인의 간섭현상을 최소화하여 인쇄 회로 기판 조립체(100)의 구조를 간소화하여 제조공정의 간소화와 제조비용을 절감할 수 있으며, 액정 표시 장치의 신뢰성을 향상시킬 수 있다.
한편, 상기 백라이트 유닛(1000)은 액정 표시 패널(300)에 광을 공급하기 위한 것으로서, 광을 발생시키는 광원(600)과, 상기 광원(600)의 상부에 구비된 광학 시트(500)를 포함할 수 있다.
상기 광학 시트(500)는 광원(600)에서 방출된 광의 품질을 개선하고 효율을 높이기 위한 것으로서, 광을 확산 시켜 광원에서 방출된 광을 면광원으로 변환하기 위한 확산 시트(510)와, 확산된 면광원을 액정 표시 패널(300)에 수직으로 입사시 키기 위한 프리즘 시트(520)를 포함할 수 있다.
이상에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명은 연성평판 케이블의 개수와 인쇄 회로 기판의 층수 및 인쇄 회로 기판의 크기를 줄여 공정을 간소화할 수 있으며 원가를 절감할 수 있는 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 패널 및 액정 표시 장치를 제공할 수 있다.
또한, 본 발명은 인쇄 회로 기판 조립체의 부품수와 크기를 줄여 신호 라인(SL)의 간격이 줄어들더라도 신호 라인과 근접한 영역에 접지 라인을 형성하여 신뢰성이 향상된 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 패널 및 액정 표시 장치를 제공할 수 있다.
또한, 본 발명은 신호 라인 간의 간섭효과를 최소화하여 국제무선장해특별위원회의 규격을 만족할 수 있다

Claims (10)

  1. 베이스판과,
    상기 베이스판에 형성된 액정 표시 패널 구동부와,
    상기 베이스판에 형성되며 액정 표시 패널 구동부와 연결된 다수개의 신호 라인과,
    상기 다수개의 신호 라인의 자장이 등분되도록 상기 다수개의 신호 라인 사이에 인접하게 형성된 접지 라인을 포함하는 것을 특징으로 하는 인쇄 회로 기판 조립체.
  2. 청구항 1에 있어서,
    상기 액정 표시 패널 구동부는 mini-LVDS를 구비한 FPGA를 포함하고,
    상기 신호 라인은 mini-LVDS의 클럭 라인 또는 데이터 라인 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 인쇄 회로 기판 조립체.
  3. 청구항 1에 있어서,
    상기 베이스판 상에 형성된 커넥터를 더 포함하고,
    상기 접지 라인은 상기 커넥터의 접지 단자 및 액정 표시 패널 구동부의 접지 단자와 연결된 것을 특징으로 하는 인쇄 회로 기판 조립체.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 인쇄 회로 기판 조립체는 2층 인쇄 회로 기판을 사용하는 것을 특징으로 하는 인쇄 회로 기판 조립체.
  5. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 접지 라인의 폭은 신호 라인의 폭보다 10배 이상 큰 것을 특징으로 하는 인쇄 회로 기판 조립체.
  6. 청구항 5에 있어서,
    상기 접지 라인은 판 형상인 것을 특징으로 하는 인쇄 회로 기판 조립체.
  7. 베이스판과 상기 베이스판에 형성된 액정 표시 패널 구동부와 상기 베이스판에 형성되며 액정 표시 패널 구동부와 연결된 다수개의 신호 라인과 상기 다수개의 신호 라인의 자장이 등분되도록 상기 다수개의 신호 라인 사이에 인접하게 형성된 접지 라인을 포함하는 인쇄 회로 기판 조립체와,
    상기 인쇄 회로 기판 조립체에서 신호를 인가받는 박막 트랜지스터 기판과,
    상기 박막 트랜지스터 기판과 합착된 컬러 필터 기판을 포함하는 것을 특징으로 하는 액정 표시 장치.
  8. 청구항 7에 있어서,
    상기 베이스판 상에 형성된 커넥터를 더 포함하고,
    상기 접지 라인은 상기 커넥터의 접지 단자 및 액정 표시 패널 구동부의 접지 단자와 연결된 것을 특징으로 하는 액정 표시 장치.
  9. 청구항 8에 있어서,
    상기 커넥터와 박막 트랜지스터 기판은 하나의 연성평판 케이블에 의해 연결된 것을 특징으로 하는 액정 표시 장치.
  10. 청구항 9에 있어서,
    상기 인쇄 회로 기판 조립체는 2층 인쇄 회로 기판을 사용하는 것을 특징으로 하는 액정 표시 장치.
KR1020070038011A 2007-04-18 2007-04-18 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치 KR20080093796A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070038011A KR20080093796A (ko) 2007-04-18 2007-04-18 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070038011A KR20080093796A (ko) 2007-04-18 2007-04-18 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20080093796A true KR20080093796A (ko) 2008-10-22

Family

ID=40154263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070038011A KR20080093796A (ko) 2007-04-18 2007-04-18 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20080093796A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950547A (zh) * 2010-09-17 2011-01-19 清远市佳的美电子科技有限公司 液晶屏显示驱动系统及其柔性电路板
CN108763734A (zh) * 2018-05-24 2018-11-06 郑州云海信息技术有限公司 一种参考时钟线的高速信号优化方法与系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950547A (zh) * 2010-09-17 2011-01-19 清远市佳的美电子科技有限公司 液晶屏显示驱动系统及其柔性电路板
CN108763734A (zh) * 2018-05-24 2018-11-06 郑州云海信息技术有限公司 一种参考时钟线的高速信号优化方法与系统

Similar Documents

Publication Publication Date Title
US6853430B2 (en) Display element driving apparatus and display using the same
KR101854283B1 (ko) 액정 표시 장치
KR100559375B1 (ko) 표시장치
KR101129432B1 (ko) 액정표시장치
CN112230480B (zh) 显示面板和显示装置
KR20080024826A (ko) 액정표시장치
KR102643154B1 (ko) 표시 장치
US20150138474A1 (en) Liquid crystal display with ultra-narrow frame and cof packaging structure of driving circuit thereof
CN113327516B (zh) 显示面板及显示装置
KR20060126070A (ko) 구동 집적 회로칩 패키지 및 이를 구비한 표시 장치
KR20090055360A (ko) 단면 인쇄 회로 기판과 이를 포함하는 액정 표시 장치
KR20000062642A (ko) 액정 표시 장치
KR102420788B1 (ko) 표시장치
KR20080093796A (ko) 인쇄 회로 기판 조립체와 이를 포함하는 액정 표시 장치
US20240072223A1 (en) Display panel and electronic device
KR20060103652A (ko) 액정 표시 장치
CN112864199B (zh) 触控显示面板及显示装置
US20220350189A1 (en) Display module
KR20150072508A (ko) 표시장치
KR102421508B1 (ko) 표시장치
KR101370967B1 (ko) 발광다이오드 어셈블리 및 이를 포함하는 액정표시장치용백라이트 유닛
CN110012592A (zh) 一种柔性电路板、显示面板及装置
CN112530279B (zh) 显示装置
CN219574556U (zh) 显示面板和显示装置
CN112785978B (zh) 一种阵列基板

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination